diff --git a/llvm/lib/Target/RISCV/RISCVInsertVSETVLI.cpp b/llvm/lib/Target/RISCV/RISCVInsertVSETVLI.cpp --- a/llvm/lib/Target/RISCV/RISCVInsertVSETVLI.cpp +++ b/llvm/lib/Target/RISCV/RISCVInsertVSETVLI.cpp @@ -248,10 +248,8 @@ DebugLoc DL = MI.getDebugLoc(); if (Info.hasAVLImm()) { - // TODO: Use X0 as the destination. - Register DestReg = MRI->createVirtualRegister(&RISCV::GPRRegClass); BuildMI(MBB, MI, DL, TII->get(RISCV::PseudoVSETIVLI)) - .addReg(DestReg, RegState::Define | RegState::Dead) + .addReg(RISCV::X0, RegState::Define | RegState::Dead) .addImm(Info.getAVLImm()) .addImm(Info.encodeVTYPE()); return; @@ -267,7 +265,10 @@ return; } - Register DestReg = MRI->createVirtualRegister(&RISCV::GPRRegClass); + // Use X0 as the DestReg unless AVLReg is X0. + Register DestReg = RISCV::X0; + if (Info.getAVLReg() == RISCV::X0) + DestReg = MRI->createVirtualRegister(&RISCV::GPRRegClass); BuildMI(MBB, MI, DL, TII->get(RISCV::PseudoVSETVLI)) .addReg(DestReg, RegState::Define | RegState::Dead) .addReg(Info.getAVLReg()) diff --git a/llvm/test/CodeGen/RISCV/rvv/access-fixed-objects-by-rvv.ll b/llvm/test/CodeGen/RISCV/rvv/access-fixed-objects-by-rvv.ll --- a/llvm/test/CodeGen/RISCV/rvv/access-fixed-objects-by-rvv.ll +++ b/llvm/test/CodeGen/RISCV/rvv/access-fixed-objects-by-rvv.ll @@ -39,7 +39,7 @@ ; RV64IV-NEXT: ld a0, 536(sp) ; RV64IV-NEXT: addi a1, sp, 544 ; RV64IV-NEXT: vl1re64.v v26, (a1) -; RV64IV-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; RV64IV-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; RV64IV-NEXT: vadd.vv v8, v25, v26 ; RV64IV-NEXT: csrr a0, vlenb ; RV64IV-NEXT: add sp, sp, a0 diff --git a/llvm/test/CodeGen/RISCV/rvv/addi-scalable-offset.mir b/llvm/test/CodeGen/RISCV/rvv/addi-scalable-offset.mir --- a/llvm/test/CodeGen/RISCV/rvv/addi-scalable-offset.mir +++ b/llvm/test/CodeGen/RISCV/rvv/addi-scalable-offset.mir @@ -38,7 +38,7 @@ ; CHECK: $x2 = frame-setup ADDI $x2, -240 ; CHECK: $x12 = PseudoReadVLENB ; CHECK: $x2 = SUB $x2, killed $x12 - ; CHECK: dead renamable $x11 = PseudoVSETVLI killed renamable $x11, 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETVLI killed renamable $x11, 88, implicit-def $vl, implicit-def $vtype ; CHECK: renamable $v25 = PseudoVLE64_V_M1 killed renamable $x10, $noreg, 6, implicit $vl, implicit $vtype :: (load unknown-size from %ir.pa, align 8) ; CHECK: $x11 = PseudoReadVLENB ; CHECK: $x10 = LUI 1048575 diff --git a/llvm/test/CodeGen/RISCV/rvv/extractelt-fp-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/extractelt-fp-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/extractelt-fp-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/extractelt-fp-rv32.ll @@ -15,7 +15,7 @@ define half @extractelt_nxv1f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv1f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -26,7 +26,7 @@ define half @extractelt_nxv1f16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv1f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -47,7 +47,7 @@ define half @extractelt_nxv2f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv2f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -58,7 +58,7 @@ define half @extractelt_nxv2f16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv2f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -79,7 +79,7 @@ define half @extractelt_nxv4f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv4f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -90,7 +90,7 @@ define half @extractelt_nxv4f16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv4f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -111,7 +111,7 @@ define half @extractelt_nxv8f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv8f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -122,7 +122,7 @@ define half @extractelt_nxv8f16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv8f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -143,7 +143,7 @@ define half @extractelt_nxv16f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv16f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -154,7 +154,7 @@ define half @extractelt_nxv16f16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv16f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -175,7 +175,7 @@ define half @extractelt_nxv32f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv32f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -186,7 +186,7 @@ define half @extractelt_nxv32f16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv32f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -207,7 +207,7 @@ define float @extractelt_nxv1f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv1f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -218,7 +218,7 @@ define float @extractelt_nxv1f32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv1f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -239,7 +239,7 @@ define float @extractelt_nxv2f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv2f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -250,7 +250,7 @@ define float @extractelt_nxv2f32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv2f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -271,7 +271,7 @@ define float @extractelt_nxv4f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv4f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -282,7 +282,7 @@ define float @extractelt_nxv4f32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv4f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -303,7 +303,7 @@ define float @extractelt_nxv8f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv8f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -314,7 +314,7 @@ define float @extractelt_nxv8f32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv8f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -335,7 +335,7 @@ define float @extractelt_nxv16f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv16f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -346,7 +346,7 @@ define float @extractelt_nxv16f32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv16f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -367,7 +367,7 @@ define double @extractelt_nxv1f64_imm( %v) { ; CHECK-LABEL: extractelt_nxv1f64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -378,7 +378,7 @@ define double @extractelt_nxv1f64_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv1f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -399,7 +399,7 @@ define double @extractelt_nxv2f64_imm( %v) { ; CHECK-LABEL: extractelt_nxv2f64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -410,7 +410,7 @@ define double @extractelt_nxv2f64_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv2f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -431,7 +431,7 @@ define double @extractelt_nxv4f64_imm( %v) { ; CHECK-LABEL: extractelt_nxv4f64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -442,7 +442,7 @@ define double @extractelt_nxv4f64_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv4f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -463,7 +463,7 @@ define double @extractelt_nxv8f64_imm( %v) { ; CHECK-LABEL: extractelt_nxv8f64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -474,7 +474,7 @@ define double @extractelt_nxv8f64_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv8f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/extractelt-fp-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/extractelt-fp-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/extractelt-fp-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/extractelt-fp-rv64.ll @@ -15,7 +15,7 @@ define half @extractelt_nxv1f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv1f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -26,7 +26,7 @@ define half @extractelt_nxv1f16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv1f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -47,7 +47,7 @@ define half @extractelt_nxv2f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv2f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -58,7 +58,7 @@ define half @extractelt_nxv2f16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv2f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -79,7 +79,7 @@ define half @extractelt_nxv4f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv4f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -90,7 +90,7 @@ define half @extractelt_nxv4f16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv4f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -111,7 +111,7 @@ define half @extractelt_nxv8f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv8f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -122,7 +122,7 @@ define half @extractelt_nxv8f16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv8f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -143,7 +143,7 @@ define half @extractelt_nxv16f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv16f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -154,7 +154,7 @@ define half @extractelt_nxv16f16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv16f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -175,7 +175,7 @@ define half @extractelt_nxv32f16_imm( %v) { ; CHECK-LABEL: extractelt_nxv32f16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -186,7 +186,7 @@ define half @extractelt_nxv32f16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv32f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -207,7 +207,7 @@ define float @extractelt_nxv1f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv1f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -218,7 +218,7 @@ define float @extractelt_nxv1f32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv1f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -239,7 +239,7 @@ define float @extractelt_nxv2f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv2f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -250,7 +250,7 @@ define float @extractelt_nxv2f32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv2f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -271,7 +271,7 @@ define float @extractelt_nxv4f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv4f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -282,7 +282,7 @@ define float @extractelt_nxv4f32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv4f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -303,7 +303,7 @@ define float @extractelt_nxv8f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv8f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -314,7 +314,7 @@ define float @extractelt_nxv8f32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv8f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -335,7 +335,7 @@ define float @extractelt_nxv16f32_imm( %v) { ; CHECK-LABEL: extractelt_nxv16f32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -346,7 +346,7 @@ define float @extractelt_nxv16f32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv16f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -367,7 +367,7 @@ define double @extractelt_nxv1f64_imm( %v) { ; CHECK-LABEL: extractelt_nxv1f64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -378,7 +378,7 @@ define double @extractelt_nxv1f64_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv1f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -399,7 +399,7 @@ define double @extractelt_nxv2f64_imm( %v) { ; CHECK-LABEL: extractelt_nxv2f64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -410,7 +410,7 @@ define double @extractelt_nxv2f64_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv2f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -431,7 +431,7 @@ define double @extractelt_nxv4f64_imm( %v) { ; CHECK-LABEL: extractelt_nxv4f64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -442,7 +442,7 @@ define double @extractelt_nxv4f64_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv4f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v28 ; CHECK-NEXT: ret @@ -463,7 +463,7 @@ define double @extractelt_nxv8f64_imm( %v) { ; CHECK-LABEL: extractelt_nxv8f64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret @@ -474,7 +474,7 @@ define double @extractelt_nxv8f64_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv8f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vfmv.f.s fa0, v8 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/extractelt-i1.ll b/llvm/test/CodeGen/RISCV/rvv/extractelt-i1.ll --- a/llvm/test/CodeGen/RISCV/rvv/extractelt-i1.ll +++ b/llvm/test/CodeGen/RISCV/rvv/extractelt-i1.ll @@ -10,7 +10,7 @@ ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -28,7 +28,7 @@ ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -46,7 +46,7 @@ ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -64,7 +64,7 @@ ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -82,7 +82,7 @@ ; CHECK-NEXT: vmseq.vi v0, v26, 0 ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v26, a1 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -100,7 +100,7 @@ ; CHECK-NEXT: vmseq.vi v0, v28, 0 ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: vmerge.vim v28, v28, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v28, a1 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -118,7 +118,7 @@ ; CHECK-NEXT: vmseq.vi v0, v8, 0 ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: vmerge.vim v8, v8, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a1 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/extractelt-int-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/extractelt-int-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/extractelt-int-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/extractelt-int-rv32.ll @@ -15,7 +15,7 @@ define signext i8 @extractelt_nxv1i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv1i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -26,7 +26,7 @@ define signext i8 @extractelt_nxv1i8_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv1i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -47,7 +47,7 @@ define signext i8 @extractelt_nxv2i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv2i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -58,7 +58,7 @@ define signext i8 @extractelt_nxv2i8_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv2i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -79,7 +79,7 @@ define signext i8 @extractelt_nxv4i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv4i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -90,7 +90,7 @@ define signext i8 @extractelt_nxv4i8_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv4i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -111,7 +111,7 @@ define signext i8 @extractelt_nxv8i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv8i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -122,7 +122,7 @@ define signext i8 @extractelt_nxv8i8_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv8i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -143,7 +143,7 @@ define signext i8 @extractelt_nxv16i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv16i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -154,7 +154,7 @@ define signext i8 @extractelt_nxv16i8_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv16i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -175,7 +175,7 @@ define signext i8 @extractelt_nxv32i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv32i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -186,7 +186,7 @@ define signext i8 @extractelt_nxv32i8_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv32i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -207,7 +207,7 @@ define signext i8 @extractelt_nxv64i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv64i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -218,7 +218,7 @@ define signext i8 @extractelt_nxv64i8_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv64i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -239,7 +239,7 @@ define signext i16 @extractelt_nxv1i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv1i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -250,7 +250,7 @@ define signext i16 @extractelt_nxv1i16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv1i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -271,7 +271,7 @@ define signext i16 @extractelt_nxv2i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv2i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -282,7 +282,7 @@ define signext i16 @extractelt_nxv2i16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv2i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -303,7 +303,7 @@ define signext i16 @extractelt_nxv4i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv4i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -314,7 +314,7 @@ define signext i16 @extractelt_nxv4i16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv4i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -335,7 +335,7 @@ define signext i16 @extractelt_nxv8i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv8i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -346,7 +346,7 @@ define signext i16 @extractelt_nxv8i16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv8i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -367,7 +367,7 @@ define signext i16 @extractelt_nxv16i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv16i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -378,7 +378,7 @@ define signext i16 @extractelt_nxv16i16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv16i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -399,7 +399,7 @@ define signext i16 @extractelt_nxv32i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv32i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -410,7 +410,7 @@ define signext i16 @extractelt_nxv32i16_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv32i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -431,7 +431,7 @@ define i32 @extractelt_nxv1i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv1i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -442,7 +442,7 @@ define i32 @extractelt_nxv1i32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv1i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -463,7 +463,7 @@ define i32 @extractelt_nxv2i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv2i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -474,7 +474,7 @@ define i32 @extractelt_nxv2i32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv2i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -495,7 +495,7 @@ define i32 @extractelt_nxv4i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv4i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -506,7 +506,7 @@ define i32 @extractelt_nxv4i32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv4i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -527,7 +527,7 @@ define i32 @extractelt_nxv8i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv8i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -538,7 +538,7 @@ define i32 @extractelt_nxv8i32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv8i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -559,7 +559,7 @@ define i32 @extractelt_nxv16i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv16i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -570,7 +570,7 @@ define i32 @extractelt_nxv16i32_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv16i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -582,7 +582,7 @@ ; CHECK-LABEL: extractelt_nxv1i64_0: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: vmv.x.s a0, v8 @@ -594,7 +594,7 @@ define i64 @extractelt_nxv1i64_imm( %v) { ; CHECK-LABEL: extractelt_nxv1i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 @@ -608,7 +608,7 @@ define i64 @extractelt_nxv1i64_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv1i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 @@ -623,7 +623,7 @@ ; CHECK-LABEL: extractelt_nxv2i64_0: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a1, v26 ; CHECK-NEXT: vmv.x.s a0, v8 @@ -635,7 +635,7 @@ define i64 @extractelt_nxv2i64_imm( %v) { ; CHECK-LABEL: extractelt_nxv2i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: addi a1, zero, 32 @@ -649,7 +649,7 @@ define i64 @extractelt_nxv2i64_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv2i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: addi a1, zero, 32 @@ -664,7 +664,7 @@ ; CHECK-LABEL: extractelt_nxv4i64_0: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a1, v28 ; CHECK-NEXT: vmv.x.s a0, v8 @@ -676,7 +676,7 @@ define i64 @extractelt_nxv4i64_imm( %v) { ; CHECK-LABEL: extractelt_nxv4i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: addi a1, zero, 32 @@ -690,7 +690,7 @@ define i64 @extractelt_nxv4i64_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv4i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: addi a1, zero, 32 @@ -705,7 +705,7 @@ ; CHECK-LABEL: extractelt_nxv8i64_0: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vx v16, v8, a0 ; CHECK-NEXT: vmv.x.s a1, v16 ; CHECK-NEXT: vmv.x.s a0, v8 @@ -717,7 +717,7 @@ define i64 @extractelt_nxv8i64_imm( %v) { ; CHECK-LABEL: extractelt_nxv8i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: addi a1, zero, 32 @@ -731,7 +731,7 @@ define i64 @extractelt_nxv8i64_idx( %v, i32 %idx) { ; CHECK-LABEL: extractelt_nxv8i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: addi a1, zero, 32 diff --git a/llvm/test/CodeGen/RISCV/rvv/extractelt-int-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/extractelt-int-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/extractelt-int-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/extractelt-int-rv64.ll @@ -15,7 +15,7 @@ define signext i8 @extractelt_nxv1i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv1i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -26,7 +26,7 @@ define signext i8 @extractelt_nxv1i8_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv1i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -47,7 +47,7 @@ define signext i8 @extractelt_nxv2i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv2i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -58,7 +58,7 @@ define signext i8 @extractelt_nxv2i8_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv2i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -79,7 +79,7 @@ define signext i8 @extractelt_nxv4i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv4i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -90,7 +90,7 @@ define signext i8 @extractelt_nxv4i8_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv4i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -111,7 +111,7 @@ define signext i8 @extractelt_nxv8i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv8i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -122,7 +122,7 @@ define signext i8 @extractelt_nxv8i8_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv8i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -143,7 +143,7 @@ define signext i8 @extractelt_nxv16i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv16i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -154,7 +154,7 @@ define signext i8 @extractelt_nxv16i8_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv16i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -175,7 +175,7 @@ define signext i8 @extractelt_nxv32i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv32i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -186,7 +186,7 @@ define signext i8 @extractelt_nxv32i8_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv32i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -207,7 +207,7 @@ define signext i8 @extractelt_nxv64i8_imm( %v) { ; CHECK-LABEL: extractelt_nxv64i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e8,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -218,7 +218,7 @@ define signext i8 @extractelt_nxv64i8_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv64i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -239,7 +239,7 @@ define signext i16 @extractelt_nxv1i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv1i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -250,7 +250,7 @@ define signext i16 @extractelt_nxv1i16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv1i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -271,7 +271,7 @@ define signext i16 @extractelt_nxv2i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv2i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -282,7 +282,7 @@ define signext i16 @extractelt_nxv2i16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv2i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -303,7 +303,7 @@ define signext i16 @extractelt_nxv4i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv4i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -314,7 +314,7 @@ define signext i16 @extractelt_nxv4i16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv4i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -335,7 +335,7 @@ define signext i16 @extractelt_nxv8i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv8i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -346,7 +346,7 @@ define signext i16 @extractelt_nxv8i16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv8i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -367,7 +367,7 @@ define signext i16 @extractelt_nxv16i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv16i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -378,7 +378,7 @@ define signext i16 @extractelt_nxv16i16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv16i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -399,7 +399,7 @@ define signext i16 @extractelt_nxv32i16_imm( %v) { ; CHECK-LABEL: extractelt_nxv32i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e16,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -410,7 +410,7 @@ define signext i16 @extractelt_nxv32i16_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv32i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -431,7 +431,7 @@ define signext i32 @extractelt_nxv1i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv1i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -442,7 +442,7 @@ define signext i32 @extractelt_nxv1i32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv1i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -463,7 +463,7 @@ define signext i32 @extractelt_nxv2i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv2i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -474,7 +474,7 @@ define signext i32 @extractelt_nxv2i32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv2i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -495,7 +495,7 @@ define signext i32 @extractelt_nxv4i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv4i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -506,7 +506,7 @@ define signext i32 @extractelt_nxv4i32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv4i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -527,7 +527,7 @@ define signext i32 @extractelt_nxv8i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv8i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -538,7 +538,7 @@ define signext i32 @extractelt_nxv8i32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv8i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -559,7 +559,7 @@ define signext i32 @extractelt_nxv16i32_imm( %v) { ; CHECK-LABEL: extractelt_nxv16i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -570,7 +570,7 @@ define signext i32 @extractelt_nxv16i32_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv16i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -591,7 +591,7 @@ define i64 @extractelt_nxv1i64_imm( %v) { ; CHECK-LABEL: extractelt_nxv1i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -602,7 +602,7 @@ define i64 @extractelt_nxv1i64_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv1i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -623,7 +623,7 @@ define i64 @extractelt_nxv2i64_imm( %v) { ; CHECK-LABEL: extractelt_nxv2i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -634,7 +634,7 @@ define i64 @extractelt_nxv2i64_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv2i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -655,7 +655,7 @@ define i64 @extractelt_nxv4i64_imm( %v) { ; CHECK-LABEL: extractelt_nxv4i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -666,7 +666,7 @@ define i64 @extractelt_nxv4i64_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv4i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -687,7 +687,7 @@ define i64 @extractelt_nxv8i64_imm( %v) { ; CHECK-LABEL: extractelt_nxv8i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -698,7 +698,7 @@ define i64 @extractelt_nxv8i64_idx( %v, i32 signext %idx) { ; CHECK-LABEL: extractelt_nxv8i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a0 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-abs.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-abs.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-abs.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-abs.ll @@ -7,7 +7,7 @@ define void @abs_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: abs_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vrsub.vi v26, v25, 0 ; CHECK-NEXT: vmax.vv v25, v25, v26 @@ -24,7 +24,7 @@ define void @abs_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: abs_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vrsub.vi v26, v25, 0 ; CHECK-NEXT: vmax.vv v25, v25, v26 @@ -41,7 +41,7 @@ define void @abs_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: abs_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vrsub.vi v26, v25, 0 ; CHECK-NEXT: vmax.vv v25, v25, v26 @@ -58,7 +58,7 @@ define void @abs_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: abs_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vrsub.vi v26, v25, 0 ; CHECK-NEXT: vmax.vv v25, v25, v26 @@ -76,7 +76,7 @@ ; LMULMAX2-LABEL: abs_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a1, zero, 32 -; LMULMAX2-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vrsub.vi v28, v26, 0 ; LMULMAX2-NEXT: vmax.vv v26, v26, v28 @@ -85,7 +85,7 @@ ; ; LMULMAX1-RV32-LABEL: abs_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v25, (a1) ; LMULMAX1-RV32-NEXT: vle8.v v26, (a0) @@ -99,7 +99,7 @@ ; ; LMULMAX1-RV64-LABEL: abs_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle8.v v25, (a1) ; LMULMAX1-RV64-NEXT: vle8.v v26, (a0) @@ -121,7 +121,7 @@ define void @abs_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: abs_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vrsub.vi v28, v26, 0 ; LMULMAX2-NEXT: vmax.vv v26, v26, v28 @@ -130,7 +130,7 @@ ; ; LMULMAX1-RV32-LABEL: abs_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v25, (a1) ; LMULMAX1-RV32-NEXT: vle16.v v26, (a0) @@ -144,7 +144,7 @@ ; ; LMULMAX1-RV64-LABEL: abs_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle16.v v25, (a1) ; LMULMAX1-RV64-NEXT: vle16.v v26, (a0) @@ -166,7 +166,7 @@ define void @abs_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: abs_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vrsub.vi v28, v26, 0 ; LMULMAX2-NEXT: vmax.vv v26, v26, v28 @@ -175,7 +175,7 @@ ; ; LMULMAX1-RV32-LABEL: abs_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v25, (a1) ; LMULMAX1-RV32-NEXT: vle32.v v26, (a0) @@ -189,7 +189,7 @@ ; ; LMULMAX1-RV64-LABEL: abs_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle32.v v25, (a1) ; LMULMAX1-RV64-NEXT: vle32.v v26, (a0) @@ -211,7 +211,7 @@ define void @abs_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: abs_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vrsub.vi v28, v26, 0 ; LMULMAX2-NEXT: vmax.vv v26, v26, v28 @@ -220,7 +220,7 @@ ; ; LMULMAX1-RV32-LABEL: abs_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v25, (a1) ; LMULMAX1-RV32-NEXT: vle64.v v26, (a0) @@ -234,7 +234,7 @@ ; ; LMULMAX1-RV64-LABEL: abs_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v25, (a1) ; LMULMAX1-RV64-NEXT: vle64.v v26, (a0) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bitcast.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bitcast.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bitcast.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bitcast.ll @@ -6,7 +6,7 @@ ; CHECK-LABEL: bitcast_v4i8_v32i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: ret %c = bitcast <4 x i8> %a to <32 x i1> @@ -78,7 +78,7 @@ ; RV32-LABEL: bitcast_v8i8_i64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v8, a0 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: vmv.x.s a0, v8 @@ -97,7 +97,7 @@ ; RV32-LABEL: bitcast_v4i16_i64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v8, a0 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: vmv.x.s a0, v8 @@ -116,7 +116,7 @@ ; RV32-LABEL: bitcast_v2i32_i64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v8, a0 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: vmv.x.s a0, v8 @@ -135,7 +135,7 @@ ; RV32-LABEL: bitcast_v1i64_i64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v8, a0 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: vmv.x.s a0, v8 @@ -204,7 +204,7 @@ ; RV32-LABEL: bitcast_v8i8_f64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v8, a0 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: vmv.x.s a0, v8 @@ -223,7 +223,7 @@ ; RV32-LABEL: bitcast_v4i16_f64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v8, a0 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: vmv.x.s a0, v8 @@ -242,7 +242,7 @@ ; RV32-LABEL: bitcast_v2i32_f64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v8, a0 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: vmv.x.s a0, v8 @@ -261,7 +261,7 @@ ; RV32-LABEL: bitcast_v1i64_f64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v8, a0 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: vmv.x.s a0, v8 @@ -279,7 +279,7 @@ define <1 x i16> @bitcast_i16_v1i16(i16 %a) { ; CHECK-LABEL: bitcast_i16_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: ret %b = bitcast i16 %a to <1 x i16> @@ -289,13 +289,13 @@ define <2 x i16> @bitcast_i32_v2i16(i32 %a) { ; RV32-LABEL: bitcast_i32_v2i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-NEXT: vmv.s.x v8, a0 ; RV32-NEXT: ret ; ; RV64-LABEL: bitcast_i32_v2i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-NEXT: vmv.v.x v8, a0 ; RV64-NEXT: ret %b = bitcast i32 %a to <2 x i16> @@ -305,13 +305,13 @@ define <1 x i32> @bitcast_i32_v1i32(i32 %a) { ; RV32-LABEL: bitcast_i32_v1i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-NEXT: vmv.s.x v8, a0 ; RV32-NEXT: ret ; ; RV64-LABEL: bitcast_i32_v1i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-NEXT: vmv.v.x v8, a0 ; RV64-NEXT: ret %b = bitcast i32 %a to <1 x i32> @@ -321,17 +321,17 @@ define <4 x i16> @bitcast_i64_v4i16(i64 %a) { ; RV32-LABEL: bitcast_i64_v4i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 2, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 ; RV32-NEXT: vslide1up.vx v26, v25, a1 ; RV32-NEXT: vslide1up.vx v25, v26, a0 -; RV32-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vslideup.vi v8, v25, 0 ; RV32-NEXT: ret ; ; RV64-LABEL: bitcast_i64_v4i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vmv.s.x v8, a0 ; RV64-NEXT: ret %b = bitcast i64 %a to <4 x i16> @@ -341,17 +341,17 @@ define <2 x i32> @bitcast_i64_v2i32(i64 %a) { ; RV32-LABEL: bitcast_i64_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 2, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 ; RV32-NEXT: vslide1up.vx v26, v25, a1 ; RV32-NEXT: vslide1up.vx v25, v26, a0 -; RV32-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vslideup.vi v8, v25, 0 ; RV32-NEXT: ret ; ; RV64-LABEL: bitcast_i64_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vmv.s.x v8, a0 ; RV64-NEXT: ret %b = bitcast i64 %a to <2 x i32> @@ -361,17 +361,17 @@ define <1 x i64> @bitcast_i64_v1i64(i64 %a) { ; RV32-LABEL: bitcast_i64_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 2, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 ; RV32-NEXT: vslide1up.vx v26, v25, a1 ; RV32-NEXT: vslide1up.vx v25, v26, a0 -; RV32-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vslideup.vi v8, v25, 0 ; RV32-NEXT: ret ; ; RV64-LABEL: bitcast_i64_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vmv.s.x v8, a0 ; RV64-NEXT: ret %b = bitcast i64 %a to <1 x i64> diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bitreverse.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bitreverse.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bitreverse.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bitreverse.ll @@ -7,7 +7,7 @@ define void @bitreverse_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; LMULMAX2-RV32-LABEL: bitreverse_v8i16: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v25, 8 ; LMULMAX2-RV32-NEXT: vsll.vi v25, v25, 8 @@ -44,7 +44,7 @@ ; ; LMULMAX2-RV64-LABEL: bitreverse_v8i16: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v26, v25, 8 ; LMULMAX2-RV64-NEXT: vsll.vi v25, v25, 8 @@ -81,7 +81,7 @@ ; ; LMULMAX1-RV32-LABEL: bitreverse_v8i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: vsrl.vi v26, v25, 8 ; LMULMAX1-RV32-NEXT: vsll.vi v25, v25, 8 @@ -118,7 +118,7 @@ ; ; LMULMAX1-RV64-LABEL: bitreverse_v8i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: vsrl.vi v26, v25, 8 ; LMULMAX1-RV64-NEXT: vsll.vi v25, v25, 8 @@ -163,7 +163,7 @@ define void @bitreverse_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; LMULMAX2-RV32-LABEL: bitreverse_v4i32: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v25, 8 ; LMULMAX2-RV32-NEXT: lui a1, 16 @@ -209,7 +209,7 @@ ; ; LMULMAX2-RV64-LABEL: bitreverse_v4i32: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v26, v25, 8 ; LMULMAX2-RV64-NEXT: lui a1, 16 @@ -261,7 +261,7 @@ ; ; LMULMAX1-RV32-LABEL: bitreverse_v4i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: vsrl.vi v26, v25, 8 ; LMULMAX1-RV32-NEXT: lui a1, 16 @@ -307,7 +307,7 @@ ; ; LMULMAX1-RV64-LABEL: bitreverse_v4i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: vsrl.vi v26, v25, 8 ; LMULMAX1-RV64-NEXT: lui a1, 16 @@ -367,10 +367,10 @@ define void @bitreverse_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; LMULMAX2-RV32-LABEL: bitreverse_v2i64: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v25, (a0) -; LMULMAX2-RV32-NEXT: addi a6, zero, 56 -; LMULMAX2-RV32-NEXT: vsrl.vx v26, v25, a6 +; LMULMAX2-RV32-NEXT: addi a1, zero, 56 +; LMULMAX2-RV32-NEXT: vsrl.vx v26, v25, a1 ; LMULMAX2-RV32-NEXT: addi a2, zero, 40 ; LMULMAX2-RV32-NEXT: vsrl.vx v27, v25, a2 ; LMULMAX2-RV32-NEXT: lui a3, 16 @@ -381,83 +381,83 @@ ; LMULMAX2-RV32-NEXT: lui a4, 4080 ; LMULMAX2-RV32-NEXT: vand.vx v27, v27, a4 ; LMULMAX2-RV32-NEXT: addi a5, zero, 5 -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a5 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.i v28, 0 -; LMULMAX2-RV32-NEXT: lui a1, 1044480 -; LMULMAX2-RV32-NEXT: vmerge.vxm v28, v28, a1, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: lui a5, 1044480 +; LMULMAX2-RV32-NEXT: vmerge.vxm v28, v28, a5, v0 +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vi v29, v25, 8 ; LMULMAX2-RV32-NEXT: vand.vv v28, v29, v28 ; LMULMAX2-RV32-NEXT: vor.vv v27, v28, v27 ; LMULMAX2-RV32-NEXT: vor.vv v26, v27, v26 -; LMULMAX2-RV32-NEXT: addi a1, zero, 255 -; LMULMAX2-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX2-RV32-NEXT: vmv.v.x v27, a1 +; LMULMAX2-RV32-NEXT: addi a5, zero, 255 +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vmv.v.x v27, a5 ; LMULMAX2-RV32-NEXT: vmerge.vim v27, v27, 0, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vsll.vi v28, v25, 8 ; LMULMAX2-RV32-NEXT: vand.vv v27, v28, v27 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a3 ; LMULMAX2-RV32-NEXT: vmerge.vim v28, v28, 0, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vsll.vi v29, v25, 24 ; LMULMAX2-RV32-NEXT: vand.vv v28, v29, v28 ; LMULMAX2-RV32-NEXT: vor.vv v27, v28, v27 ; LMULMAX2-RV32-NEXT: vsll.vx v28, v25, a2 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v29, a4 ; LMULMAX2-RV32-NEXT: vmerge.vim v29, v29, 0, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v28, v28, v29 -; LMULMAX2-RV32-NEXT: vsll.vx v25, v25, a6 +; LMULMAX2-RV32-NEXT: vsll.vx v25, v25, a1 ; LMULMAX2-RV32-NEXT: vor.vv v25, v25, v28 ; LMULMAX2-RV32-NEXT: vor.vv v25, v25, v27 ; LMULMAX2-RV32-NEXT: vor.vv v25, v25, v26 ; LMULMAX2-RV32-NEXT: lui a1, 61681 ; LMULMAX2-RV32-NEXT: addi a1, a1, -241 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v26, v25, v26 ; LMULMAX2-RV32-NEXT: vsll.vi v26, v26, 4 ; LMULMAX2-RV32-NEXT: lui a1, 986895 ; LMULMAX2-RV32-NEXT: addi a1, a1, 240 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v27, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v25, v25, v27 ; LMULMAX2-RV32-NEXT: vsrl.vi v25, v25, 4 ; LMULMAX2-RV32-NEXT: vor.vv v25, v25, v26 ; LMULMAX2-RV32-NEXT: lui a1, 209715 ; LMULMAX2-RV32-NEXT: addi a1, a1, 819 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v26, v25, v26 ; LMULMAX2-RV32-NEXT: vsll.vi v26, v26, 2 ; LMULMAX2-RV32-NEXT: lui a1, 838861 ; LMULMAX2-RV32-NEXT: addi a1, a1, -820 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v27, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v25, v25, v27 ; LMULMAX2-RV32-NEXT: vsrl.vi v25, v25, 2 ; LMULMAX2-RV32-NEXT: vor.vv v25, v25, v26 ; LMULMAX2-RV32-NEXT: lui a1, 349525 ; LMULMAX2-RV32-NEXT: addi a1, a1, 1365 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v26, v25, v26 ; LMULMAX2-RV32-NEXT: vsll.vi v26, v26, 1 ; LMULMAX2-RV32-NEXT: lui a1, 699051 ; LMULMAX2-RV32-NEXT: addi a1, a1, -1366 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v27, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v25, v25, v27 ; LMULMAX2-RV32-NEXT: vsrl.vi v25, v25, 1 ; LMULMAX2-RV32-NEXT: vor.vv v25, v25, v26 @@ -466,7 +466,7 @@ ; ; LMULMAX2-RV64-LABEL: bitreverse_v2i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi a1, zero, 56 ; LMULMAX2-RV64-NEXT: vsrl.vx v26, v25, a1 @@ -567,10 +567,10 @@ ; ; LMULMAX1-RV32-LABEL: bitreverse_v2i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) -; LMULMAX1-RV32-NEXT: addi a6, zero, 56 -; LMULMAX1-RV32-NEXT: vsrl.vx v26, v25, a6 +; LMULMAX1-RV32-NEXT: addi a1, zero, 56 +; LMULMAX1-RV32-NEXT: vsrl.vx v26, v25, a1 ; LMULMAX1-RV32-NEXT: addi a2, zero, 40 ; LMULMAX1-RV32-NEXT: vsrl.vx v27, v25, a2 ; LMULMAX1-RV32-NEXT: lui a3, 16 @@ -581,83 +581,83 @@ ; LMULMAX1-RV32-NEXT: lui a4, 4080 ; LMULMAX1-RV32-NEXT: vand.vx v27, v27, a4 ; LMULMAX1-RV32-NEXT: addi a5, zero, 5 -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX1-RV32-NEXT: vmv.s.x v0, a5 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.i v28, 0 -; LMULMAX1-RV32-NEXT: lui a1, 1044480 -; LMULMAX1-RV32-NEXT: vmerge.vxm v28, v28, a1, v0 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: lui a5, 1044480 +; LMULMAX1-RV32-NEXT: vmerge.vxm v28, v28, a5, v0 +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vi v29, v25, 8 ; LMULMAX1-RV32-NEXT: vand.vv v28, v29, v28 ; LMULMAX1-RV32-NEXT: vor.vv v27, v28, v27 ; LMULMAX1-RV32-NEXT: vor.vv v26, v27, v26 -; LMULMAX1-RV32-NEXT: addi a1, zero, 255 -; LMULMAX1-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX1-RV32-NEXT: vmv.v.x v27, a1 +; LMULMAX1-RV32-NEXT: addi a5, zero, 255 +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vmv.v.x v27, a5 ; LMULMAX1-RV32-NEXT: vmerge.vim v27, v27, 0, v0 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsll.vi v28, v25, 8 ; LMULMAX1-RV32-NEXT: vand.vv v27, v28, v27 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v28, a3 ; LMULMAX1-RV32-NEXT: vmerge.vim v28, v28, 0, v0 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsll.vi v29, v25, 24 ; LMULMAX1-RV32-NEXT: vand.vv v28, v29, v28 ; LMULMAX1-RV32-NEXT: vor.vv v27, v28, v27 ; LMULMAX1-RV32-NEXT: vsll.vx v28, v25, a2 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v29, a4 ; LMULMAX1-RV32-NEXT: vmerge.vim v29, v29, 0, v0 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v28, v28, v29 -; LMULMAX1-RV32-NEXT: vsll.vx v25, v25, a6 +; LMULMAX1-RV32-NEXT: vsll.vx v25, v25, a1 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v28 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v26 ; LMULMAX1-RV32-NEXT: lui a1, 61681 ; LMULMAX1-RV32-NEXT: addi a1, a1, -241 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v26, v25, v26 ; LMULMAX1-RV32-NEXT: vsll.vi v26, v26, 4 ; LMULMAX1-RV32-NEXT: lui a1, 986895 ; LMULMAX1-RV32-NEXT: addi a1, a1, 240 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v27, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: vsrl.vi v25, v25, 4 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v26 ; LMULMAX1-RV32-NEXT: lui a1, 209715 ; LMULMAX1-RV32-NEXT: addi a1, a1, 819 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v26, v25, v26 ; LMULMAX1-RV32-NEXT: vsll.vi v26, v26, 2 ; LMULMAX1-RV32-NEXT: lui a1, 838861 ; LMULMAX1-RV32-NEXT: addi a1, a1, -820 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v27, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: vsrl.vi v25, v25, 2 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v26 ; LMULMAX1-RV32-NEXT: lui a1, 349525 ; LMULMAX1-RV32-NEXT: addi a1, a1, 1365 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v26, v25, v26 ; LMULMAX1-RV32-NEXT: vsll.vi v26, v26, 1 ; LMULMAX1-RV32-NEXT: lui a1, 699051 ; LMULMAX1-RV32-NEXT: addi a1, a1, -1366 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v27, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: vsrl.vi v25, v25, 1 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v26 @@ -666,7 +666,7 @@ ; ; LMULMAX1-RV64-LABEL: bitreverse_v2i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a1, zero, 56 ; LMULMAX1-RV64-NEXT: vsrl.vx v26, v25, a1 @@ -775,7 +775,7 @@ define void @bitreverse_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-RV32-LABEL: bitreverse_v16i16: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v28, v26, 8 ; LMULMAX2-RV32-NEXT: vsll.vi v26, v26, 8 @@ -812,7 +812,7 @@ ; ; LMULMAX2-RV64-LABEL: bitreverse_v16i16: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v28, v26, 8 ; LMULMAX2-RV64-NEXT: vsll.vi v26, v26, 8 @@ -849,7 +849,7 @@ ; ; LMULMAX1-RV32-LABEL: bitreverse_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v25, (a6) ; LMULMAX1-RV32-NEXT: vle16.v v26, (a0) @@ -907,7 +907,7 @@ ; ; LMULMAX1-RV64-LABEL: bitreverse_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle16.v v25, (a6) ; LMULMAX1-RV64-NEXT: vle16.v v26, (a0) @@ -973,7 +973,7 @@ define void @bitreverse_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-RV32-LABEL: bitreverse_v8i32: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v28, v26, 8 ; LMULMAX2-RV32-NEXT: lui a1, 16 @@ -1019,7 +1019,7 @@ ; ; LMULMAX2-RV64-LABEL: bitreverse_v8i32: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v28, v26, 8 ; LMULMAX2-RV64-NEXT: lui a1, 16 @@ -1071,7 +1071,7 @@ ; ; LMULMAX1-RV32-LABEL: bitreverse_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a7, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v25, (a7) ; LMULMAX1-RV32-NEXT: vle32.v v26, (a0) @@ -1144,7 +1144,7 @@ ; ; LMULMAX1-RV64-LABEL: bitreverse_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a7, a0, 16 ; LMULMAX1-RV64-NEXT: vle32.v v25, (a7) ; LMULMAX1-RV64-NEXT: vle32.v v26, (a0) @@ -1231,10 +1231,10 @@ define void @bitreverse_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-RV32-LABEL: bitreverse_v4i64: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v26, (a0) -; LMULMAX2-RV32-NEXT: addi a6, zero, 56 -; LMULMAX2-RV32-NEXT: vsrl.vx v28, v26, a6 +; LMULMAX2-RV32-NEXT: addi a1, zero, 56 +; LMULMAX2-RV32-NEXT: vsrl.vx v28, v26, a1 ; LMULMAX2-RV32-NEXT: addi a2, zero, 40 ; LMULMAX2-RV32-NEXT: vsrl.vx v30, v26, a2 ; LMULMAX2-RV32-NEXT: lui a3, 16 @@ -1245,83 +1245,83 @@ ; LMULMAX2-RV32-NEXT: lui a4, 4080 ; LMULMAX2-RV32-NEXT: vand.vx v30, v30, a4 ; LMULMAX2-RV32-NEXT: addi a5, zero, 85 -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a5 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.i v8, 0 -; LMULMAX2-RV32-NEXT: lui a1, 1044480 -; LMULMAX2-RV32-NEXT: vmerge.vxm v8, v8, a1, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: lui a5, 1044480 +; LMULMAX2-RV32-NEXT: vmerge.vxm v8, v8, a5, v0 +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vi v10, v26, 8 ; LMULMAX2-RV32-NEXT: vand.vv v8, v10, v8 ; LMULMAX2-RV32-NEXT: vor.vv v30, v8, v30 ; LMULMAX2-RV32-NEXT: vor.vv v28, v30, v28 -; LMULMAX2-RV32-NEXT: addi a1, zero, 255 -; LMULMAX2-RV32-NEXT: vsetivli a5, 8, e32,m2,ta,mu -; LMULMAX2-RV32-NEXT: vmv.v.x v30, a1 +; LMULMAX2-RV32-NEXT: addi a5, zero, 255 +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vmv.v.x v30, a5 ; LMULMAX2-RV32-NEXT: vmerge.vim v30, v30, 0, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsll.vi v8, v26, 8 ; LMULMAX2-RV32-NEXT: vand.vv v30, v8, v30 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v8, a3 ; LMULMAX2-RV32-NEXT: vmerge.vim v8, v8, 0, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsll.vi v10, v26, 24 ; LMULMAX2-RV32-NEXT: vand.vv v8, v10, v8 ; LMULMAX2-RV32-NEXT: vor.vv v30, v8, v30 ; LMULMAX2-RV32-NEXT: vsll.vx v8, v26, a2 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v10, a4 ; LMULMAX2-RV32-NEXT: vmerge.vim v10, v10, 0, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v8, v8, v10 -; LMULMAX2-RV32-NEXT: vsll.vx v26, v26, a6 +; LMULMAX2-RV32-NEXT: vsll.vx v26, v26, a1 ; LMULMAX2-RV32-NEXT: vor.vv v26, v26, v8 ; LMULMAX2-RV32-NEXT: vor.vv v26, v26, v30 ; LMULMAX2-RV32-NEXT: vor.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a1, 61681 ; LMULMAX2-RV32-NEXT: addi a1, a1, -241 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v28, v26, v28 ; LMULMAX2-RV32-NEXT: vsll.vi v28, v28, 4 ; LMULMAX2-RV32-NEXT: lui a1, 986895 ; LMULMAX2-RV32-NEXT: addi a1, a1, 240 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v30, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v26, v26, v30 ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v26, 4 ; LMULMAX2-RV32-NEXT: vor.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a1, 209715 ; LMULMAX2-RV32-NEXT: addi a1, a1, 819 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v28, v26, v28 ; LMULMAX2-RV32-NEXT: vsll.vi v28, v28, 2 ; LMULMAX2-RV32-NEXT: lui a1, 838861 ; LMULMAX2-RV32-NEXT: addi a1, a1, -820 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v30, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v26, v26, v30 ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v26, 2 ; LMULMAX2-RV32-NEXT: vor.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a1, 349525 ; LMULMAX2-RV32-NEXT: addi a1, a1, 1365 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v28, v26, v28 ; LMULMAX2-RV32-NEXT: vsll.vi v28, v28, 1 ; LMULMAX2-RV32-NEXT: lui a1, 699051 ; LMULMAX2-RV32-NEXT: addi a1, a1, -1366 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v30, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v26, v26, v30 ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v26, 1 ; LMULMAX2-RV32-NEXT: vor.vv v26, v26, v28 @@ -1330,7 +1330,7 @@ ; ; LMULMAX2-RV64-LABEL: bitreverse_v4i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi a1, zero, 56 ; LMULMAX2-RV64-NEXT: vsrl.vx v28, v26, a1 @@ -1431,12 +1431,12 @@ ; ; LMULMAX1-RV32-LABEL: bitreverse_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v30, (a1) ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) -; LMULMAX1-RV32-NEXT: addi a7, zero, 56 -; LMULMAX1-RV32-NEXT: vsrl.vx v26, v30, a7 +; LMULMAX1-RV32-NEXT: addi a2, zero, 56 +; LMULMAX1-RV32-NEXT: vsrl.vx v26, v30, a2 ; LMULMAX1-RV32-NEXT: addi a3, zero, 40 ; LMULMAX1-RV32-NEXT: vsrl.vx v27, v30, a3 ; LMULMAX1-RV32-NEXT: lui a4, 16 @@ -1447,87 +1447,87 @@ ; LMULMAX1-RV32-NEXT: lui a6, 4080 ; LMULMAX1-RV32-NEXT: vand.vx v28, v26, a6 ; LMULMAX1-RV32-NEXT: addi a5, zero, 5 -; LMULMAX1-RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX1-RV32-NEXT: vmv.s.x v0, a5 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.i v26, 0 -; LMULMAX1-RV32-NEXT: lui a2, 1044480 -; LMULMAX1-RV32-NEXT: vmerge.vxm v26, v26, a2, v0 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: lui a5, 1044480 +; LMULMAX1-RV32-NEXT: vmerge.vxm v26, v26, a5, v0 +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vi v29, v30, 8 ; LMULMAX1-RV32-NEXT: vand.vv v29, v29, v26 ; LMULMAX1-RV32-NEXT: vor.vv v28, v29, v28 ; LMULMAX1-RV32-NEXT: vor.vv v31, v28, v27 -; LMULMAX1-RV32-NEXT: addi a2, zero, 255 -; LMULMAX1-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX1-RV32-NEXT: vmv.v.x v27, a2 +; LMULMAX1-RV32-NEXT: addi a5, zero, 255 +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vmv.v.x v27, a5 ; LMULMAX1-RV32-NEXT: vmerge.vim v27, v27, 0, v0 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsll.vi v28, v30, 8 ; LMULMAX1-RV32-NEXT: vand.vv v29, v28, v27 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v28, a4 ; LMULMAX1-RV32-NEXT: vmerge.vim v28, v28, 0, v0 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsll.vi v8, v30, 24 ; LMULMAX1-RV32-NEXT: vand.vv v8, v8, v28 ; LMULMAX1-RV32-NEXT: vor.vv v8, v8, v29 ; LMULMAX1-RV32-NEXT: vsll.vx v9, v30, a3 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v29, a6 ; LMULMAX1-RV32-NEXT: vmerge.vim v29, v29, 0, v0 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v9, v9, v29 -; LMULMAX1-RV32-NEXT: vsll.vx v30, v30, a7 +; LMULMAX1-RV32-NEXT: vsll.vx v30, v30, a2 ; LMULMAX1-RV32-NEXT: vor.vv v30, v30, v9 ; LMULMAX1-RV32-NEXT: vor.vv v30, v30, v8 ; LMULMAX1-RV32-NEXT: vor.vv v31, v30, v31 -; LMULMAX1-RV32-NEXT: lui a2, 61681 -; LMULMAX1-RV32-NEXT: addi a2, a2, -241 -; LMULMAX1-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX1-RV32-NEXT: vmv.v.x v30, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: lui a5, 61681 +; LMULMAX1-RV32-NEXT: addi a5, a5, -241 +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vmv.v.x v30, a5 +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v8, v31, v30 ; LMULMAX1-RV32-NEXT: vsll.vi v8, v8, 4 -; LMULMAX1-RV32-NEXT: lui a2, 986895 -; LMULMAX1-RV32-NEXT: addi a2, a2, 240 -; LMULMAX1-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX1-RV32-NEXT: vmv.v.x v9, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: lui a5, 986895 +; LMULMAX1-RV32-NEXT: addi a5, a5, 240 +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vmv.v.x v9, a5 +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v31, v31, v9 ; LMULMAX1-RV32-NEXT: vsrl.vi v31, v31, 4 ; LMULMAX1-RV32-NEXT: vor.vv v31, v31, v8 -; LMULMAX1-RV32-NEXT: lui a2, 209715 -; LMULMAX1-RV32-NEXT: addi a2, a2, 819 -; LMULMAX1-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX1-RV32-NEXT: vmv.v.x v8, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: lui a5, 209715 +; LMULMAX1-RV32-NEXT: addi a5, a5, 819 +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vmv.v.x v8, a5 +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v10, v31, v8 ; LMULMAX1-RV32-NEXT: vsll.vi v10, v10, 2 -; LMULMAX1-RV32-NEXT: lui a2, 838861 -; LMULMAX1-RV32-NEXT: addi a2, a2, -820 -; LMULMAX1-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX1-RV32-NEXT: vmv.v.x v11, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: lui a5, 838861 +; LMULMAX1-RV32-NEXT: addi a5, a5, -820 +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vmv.v.x v11, a5 +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v31, v31, v11 ; LMULMAX1-RV32-NEXT: vsrl.vi v31, v31, 2 ; LMULMAX1-RV32-NEXT: vor.vv v31, v31, v10 -; LMULMAX1-RV32-NEXT: lui a2, 349525 -; LMULMAX1-RV32-NEXT: addi a2, a2, 1365 -; LMULMAX1-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX1-RV32-NEXT: vmv.v.x v10, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: lui a5, 349525 +; LMULMAX1-RV32-NEXT: addi a5, a5, 1365 +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vmv.v.x v10, a5 +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v12, v31, v10 ; LMULMAX1-RV32-NEXT: vsll.vi v12, v12, 1 -; LMULMAX1-RV32-NEXT: lui a2, 699051 -; LMULMAX1-RV32-NEXT: addi a2, a2, -1366 -; LMULMAX1-RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu -; LMULMAX1-RV32-NEXT: vmv.v.x v13, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: lui a5, 699051 +; LMULMAX1-RV32-NEXT: addi a5, a5, -1366 +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vmv.v.x v13, a5 +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v31, v31, v13 ; LMULMAX1-RV32-NEXT: vsrl.vi v31, v31, 1 ; LMULMAX1-RV32-NEXT: vor.vv v31, v31, v12 -; LMULMAX1-RV32-NEXT: vsrl.vx v12, v25, a7 +; LMULMAX1-RV32-NEXT: vsrl.vx v12, v25, a2 ; LMULMAX1-RV32-NEXT: vsrl.vx v14, v25, a3 ; LMULMAX1-RV32-NEXT: vand.vx v14, v14, a4 ; LMULMAX1-RV32-NEXT: vor.vv v12, v14, v12 @@ -1544,7 +1544,7 @@ ; LMULMAX1-RV32-NEXT: vor.vv v27, v28, v27 ; LMULMAX1-RV32-NEXT: vsll.vx v28, v25, a3 ; LMULMAX1-RV32-NEXT: vand.vv v28, v28, v29 -; LMULMAX1-RV32-NEXT: vsll.vx v25, v25, a7 +; LMULMAX1-RV32-NEXT: vsll.vx v25, v25, a2 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v28 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: vor.vv v25, v25, v26 @@ -1573,7 +1573,7 @@ ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 ; LMULMAX1-RV64-NEXT: sd s0, 8(sp) # 8-byte Folded Spill ; LMULMAX1-RV64-NEXT: .cfi_offset s0, -8 -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi t1, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (t1) ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bswap.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bswap.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bswap.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-bswap.ll @@ -9,7 +9,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV32-NEXT: slli a2, a1, 8 @@ -17,7 +17,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: or a1, a2, a1 ; LMULMAX2-RV32-NEXT: sh a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: slli a2, a1, 8 @@ -67,7 +67,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: or a1, a2, a1 ; LMULMAX2-RV32-NEXT: sh a1, 2(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX2-RV32-NEXT: vse16.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 @@ -77,7 +77,7 @@ ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi sp, sp, -16 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV64-NEXT: slli a2, a1, 8 @@ -85,7 +85,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: or a1, a2, a1 ; LMULMAX2-RV64-NEXT: sh a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: slli a2, a1, 8 @@ -135,7 +135,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: or a1, a2, a1 ; LMULMAX2-RV64-NEXT: sh a1, 2(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX2-RV64-NEXT: vse16.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi sp, sp, 16 @@ -145,7 +145,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: slli a2, a1, 8 @@ -153,7 +153,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: or a1, a2, a1 ; LMULMAX1-RV32-NEXT: sh a1, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: slli a2, a1, 8 @@ -203,7 +203,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: or a1, a2, a1 ; LMULMAX1-RV32-NEXT: sh a1, 2(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV32-NEXT: vse16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 @@ -213,7 +213,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -16 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: slli a2, a1, 8 @@ -221,7 +221,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: or a1, a2, a1 ; LMULMAX1-RV64-NEXT: sh a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV64-NEXT: slli a2, a1, 8 @@ -271,7 +271,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: or a1, a2, a1 ; LMULMAX1-RV64-NEXT: sh a1, 2(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV64-NEXT: vse16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi sp, sp, 16 @@ -289,7 +289,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV32-NEXT: srli a2, a1, 8 @@ -305,7 +305,7 @@ ; LMULMAX2-RV32-NEXT: or a1, a1, a4 ; LMULMAX2-RV32-NEXT: or a1, a1, a2 ; LMULMAX2-RV32-NEXT: sw a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: srli a2, a1, 8 @@ -342,7 +342,7 @@ ; LMULMAX2-RV32-NEXT: or a1, a1, a3 ; LMULMAX2-RV32-NEXT: or a1, a1, a2 ; LMULMAX2-RV32-NEXT: sw a1, 4(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX2-RV32-NEXT: vse32.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 @@ -352,7 +352,7 @@ ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi sp, sp, -16 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV64-NEXT: srliw a2, a1, 8 @@ -368,7 +368,7 @@ ; LMULMAX2-RV64-NEXT: or a1, a1, a4 ; LMULMAX2-RV64-NEXT: or a1, a1, a2 ; LMULMAX2-RV64-NEXT: sw a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: srliw a2, a1, 8 @@ -405,7 +405,7 @@ ; LMULMAX2-RV64-NEXT: or a1, a1, a3 ; LMULMAX2-RV64-NEXT: or a1, a1, a2 ; LMULMAX2-RV64-NEXT: sw a1, 4(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX2-RV64-NEXT: vse32.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi sp, sp, 16 @@ -415,7 +415,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: srli a2, a1, 8 @@ -431,7 +431,7 @@ ; LMULMAX1-RV32-NEXT: or a1, a1, a4 ; LMULMAX1-RV32-NEXT: or a1, a1, a2 ; LMULMAX1-RV32-NEXT: sw a1, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: srli a2, a1, 8 @@ -468,7 +468,7 @@ ; LMULMAX1-RV32-NEXT: or a1, a1, a3 ; LMULMAX1-RV32-NEXT: or a1, a1, a2 ; LMULMAX1-RV32-NEXT: sw a1, 4(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: vse32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 @@ -478,7 +478,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -16 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: srliw a2, a1, 8 @@ -494,7 +494,7 @@ ; LMULMAX1-RV64-NEXT: or a1, a1, a4 ; LMULMAX1-RV64-NEXT: or a1, a1, a2 ; LMULMAX1-RV64-NEXT: sw a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV64-NEXT: srliw a2, a1, 8 @@ -531,7 +531,7 @@ ; LMULMAX1-RV64-NEXT: or a1, a1, a3 ; LMULMAX1-RV64-NEXT: or a1, a1, a2 ; LMULMAX1-RV64-NEXT: sw a1, 4(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV64-NEXT: vse32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi sp, sp, 16 @@ -549,7 +549,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV32-NEXT: srli a2, a1, 8 @@ -565,7 +565,7 @@ ; LMULMAX2-RV32-NEXT: or a1, a1, a4 ; LMULMAX2-RV32-NEXT: or a1, a1, a2 ; LMULMAX2-RV32-NEXT: sw a1, 4(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: srli a2, a1, 8 @@ -603,18 +603,18 @@ ; LMULMAX2-RV32-NEXT: or a1, a1, a3 ; LMULMAX2-RV32-NEXT: or a1, a1, a2 ; LMULMAX2-RV32-NEXT: sw a1, 8(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 ; LMULMAX2-RV32-NEXT: ret ; ; LMULMAX2-RV64-LABEL: bswap_v2i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: srli a2, a1, 40 @@ -646,7 +646,7 @@ ; LMULMAX2-RV64-NEXT: or a1, a1, a5 ; LMULMAX2-RV64-NEXT: or a1, a1, a4 ; LMULMAX2-RV64-NEXT: or a1, a1, t0 -; LMULMAX2-RV64-NEXT: vsetivli a4, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV64-NEXT: srli a4, a1, 24 @@ -678,7 +678,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: srli a2, a1, 8 @@ -694,7 +694,7 @@ ; LMULMAX1-RV32-NEXT: or a1, a1, a4 ; LMULMAX1-RV32-NEXT: or a1, a1, a2 ; LMULMAX1-RV32-NEXT: sw a1, 4(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: srli a2, a1, 8 @@ -732,18 +732,18 @@ ; LMULMAX1-RV32-NEXT: or a1, a1, a3 ; LMULMAX1-RV32-NEXT: or a1, a1, a2 ; LMULMAX1-RV32-NEXT: sw a1, 8(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 ; LMULMAX1-RV32-NEXT: ret ; ; LMULMAX1-RV64-LABEL: bswap_v2i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV64-NEXT: srli a2, a1, 40 @@ -775,7 +775,7 @@ ; LMULMAX1-RV64-NEXT: or a1, a1, a5 ; LMULMAX1-RV64-NEXT: or a1, a1, a4 ; LMULMAX1-RV64-NEXT: or a1, a1, t0 -; LMULMAX1-RV64-NEXT: vsetivli a4, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: srli a4, a1, 24 @@ -822,7 +822,7 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: slli a2, a1, 8 @@ -830,7 +830,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: or a1, a2, a1 ; LMULMAX2-RV32-NEXT: sh a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 15 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV32-NEXT: slli a2, a1, 8 @@ -936,7 +936,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: or a1, a2, a1 ; LMULMAX2-RV32-NEXT: sh a1, 2(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (sp) ; LMULMAX2-RV32-NEXT: vse16.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 @@ -956,7 +956,7 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: slli a2, a1, 8 @@ -964,7 +964,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: or a1, a2, a1 ; LMULMAX2-RV64-NEXT: sh a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 15 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV64-NEXT: slli a2, a1, 8 @@ -1070,7 +1070,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: or a1, a2, a1 ; LMULMAX2-RV64-NEXT: sh a1, 2(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse16.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -1083,7 +1083,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a1) ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) @@ -1093,7 +1093,7 @@ ; LMULMAX1-RV32-NEXT: srli a2, a2, 24 ; LMULMAX1-RV32-NEXT: or a2, a3, a2 ; LMULMAX1-RV32-NEXT: sh a2, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a2, 1, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 7 ; LMULMAX1-RV32-NEXT: vmv.x.s a2, v27 ; LMULMAX1-RV32-NEXT: slli a3, a2, 8 @@ -1198,7 +1198,7 @@ ; LMULMAX1-RV32-NEXT: srli a2, a2, 24 ; LMULMAX1-RV32-NEXT: or a2, a3, a2 ; LMULMAX1-RV32-NEXT: sh a2, 2(sp) -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a2, sp, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -1211,7 +1211,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -32 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a1) ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) @@ -1221,7 +1221,7 @@ ; LMULMAX1-RV64-NEXT: srli a2, a2, 56 ; LMULMAX1-RV64-NEXT: or a2, a3, a2 ; LMULMAX1-RV64-NEXT: sh a2, 16(sp) -; LMULMAX1-RV64-NEXT: vsetivli a2, 1, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 7 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v27 ; LMULMAX1-RV64-NEXT: slli a3, a2, 8 @@ -1326,7 +1326,7 @@ ; LMULMAX1-RV64-NEXT: srli a2, a2, 56 ; LMULMAX1-RV64-NEXT: or a2, a3, a2 ; LMULMAX1-RV64-NEXT: sh a2, 2(sp) -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV64-NEXT: addi a2, sp, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -1354,7 +1354,7 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a3, v26 ; LMULMAX2-RV32-NEXT: srli a2, a3, 8 @@ -1370,7 +1370,7 @@ ; LMULMAX2-RV32-NEXT: or a3, a3, a5 ; LMULMAX2-RV32-NEXT: or a3, a3, a4 ; LMULMAX2-RV32-NEXT: sw a3, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a3, 1, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 7 ; LMULMAX2-RV32-NEXT: vmv.x.s a3, v28 ; LMULMAX2-RV32-NEXT: srli a4, a3, 8 @@ -1455,7 +1455,7 @@ ; LMULMAX2-RV32-NEXT: or a2, a3, a2 ; LMULMAX2-RV32-NEXT: or a1, a2, a1 ; LMULMAX2-RV32-NEXT: sw a1, 4(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (sp) ; LMULMAX2-RV32-NEXT: vse32.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 @@ -1475,7 +1475,7 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a3, v26 ; LMULMAX2-RV64-NEXT: srliw a2, a3, 8 @@ -1491,7 +1491,7 @@ ; LMULMAX2-RV64-NEXT: or a3, a3, a5 ; LMULMAX2-RV64-NEXT: or a3, a3, a4 ; LMULMAX2-RV64-NEXT: sw a3, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a3, 1, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 7 ; LMULMAX2-RV64-NEXT: vmv.x.s a3, v28 ; LMULMAX2-RV64-NEXT: srliw a4, a3, 8 @@ -1576,7 +1576,7 @@ ; LMULMAX2-RV64-NEXT: or a2, a3, a2 ; LMULMAX2-RV64-NEXT: or a1, a2, a1 ; LMULMAX2-RV64-NEXT: sw a1, 4(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse32.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -1589,7 +1589,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a6) ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) @@ -1607,7 +1607,7 @@ ; LMULMAX1-RV32-NEXT: or a1, a4, a1 ; LMULMAX1-RV32-NEXT: or a1, a1, a5 ; LMULMAX1-RV32-NEXT: sw a1, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 3 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV32-NEXT: srli a4, a1, 8 @@ -1691,7 +1691,7 @@ ; LMULMAX1-RV32-NEXT: or a1, a1, a3 ; LMULMAX1-RV32-NEXT: or a1, a1, a2 ; LMULMAX1-RV32-NEXT: sw a1, 4(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a1) @@ -1704,7 +1704,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -32 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a6) ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) @@ -1722,7 +1722,7 @@ ; LMULMAX1-RV64-NEXT: or a1, a4, a1 ; LMULMAX1-RV64-NEXT: or a1, a1, a5 ; LMULMAX1-RV64-NEXT: sw a1, 16(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 3 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV64-NEXT: srliw a4, a1, 8 @@ -1806,7 +1806,7 @@ ; LMULMAX1-RV64-NEXT: or a1, a1, a3 ; LMULMAX1-RV64-NEXT: or a1, a1, a2 ; LMULMAX1-RV64-NEXT: sw a1, 4(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV64-NEXT: addi a1, sp, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a1) @@ -1834,7 +1834,7 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a3, v26 ; LMULMAX2-RV32-NEXT: srli a2, a3, 8 @@ -1850,7 +1850,7 @@ ; LMULMAX2-RV32-NEXT: or a3, a3, a5 ; LMULMAX2-RV32-NEXT: or a3, a3, a4 ; LMULMAX2-RV32-NEXT: sw a3, 4(sp) -; LMULMAX2-RV32-NEXT: vsetivli a3, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 3 ; LMULMAX2-RV32-NEXT: vmv.x.s a3, v28 ; LMULMAX2-RV32-NEXT: srli a4, a3, 8 @@ -1936,9 +1936,9 @@ ; LMULMAX2-RV32-NEXT: or a2, a2, a3 ; LMULMAX2-RV32-NEXT: or a1, a2, a1 ; LMULMAX2-RV32-NEXT: sw a1, 8(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vse64.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 ; LMULMAX2-RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -1957,7 +1957,7 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV64-NEXT: srli a1, a2, 24 @@ -1990,7 +1990,7 @@ ; LMULMAX2-RV64-NEXT: or a2, a2, a3 ; LMULMAX2-RV64-NEXT: or a1, a2, a1 ; LMULMAX2-RV64-NEXT: sd a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 3 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV64-NEXT: srli a2, a1, 40 @@ -2063,7 +2063,7 @@ ; LMULMAX2-RV64-NEXT: or a1, a1, a3 ; LMULMAX2-RV64-NEXT: or a1, a1, a2 ; LMULMAX2-RV64-NEXT: sd a1, 8(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse64.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -2076,7 +2076,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a6) ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) @@ -2094,7 +2094,7 @@ ; LMULMAX1-RV32-NEXT: or a1, a4, a1 ; LMULMAX1-RV32-NEXT: or a1, a1, a5 ; LMULMAX1-RV32-NEXT: sw a1, 20(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 1 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV32-NEXT: srli a4, a1, 8 @@ -2179,11 +2179,11 @@ ; LMULMAX1-RV32-NEXT: or a1, a1, a3 ; LMULMAX1-RV32-NEXT: or a1, a1, a2 ; LMULMAX1-RV32-NEXT: sw a1, 8(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a1) -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV32-NEXT: vse64.v v26, (a6) ; LMULMAX1-RV32-NEXT: addi sp, sp, 32 @@ -2191,11 +2191,11 @@ ; ; LMULMAX1-RV64-LABEL: bswap_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v27, (a6) ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v27, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX1-RV64-NEXT: srli a1, a2, 40 @@ -2227,7 +2227,7 @@ ; LMULMAX1-RV64-NEXT: or a1, a2, a1 ; LMULMAX1-RV64-NEXT: or a1, a1, a5 ; LMULMAX1-RV64-NEXT: or a1, a1, a3 -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV64-NEXT: srli a2, a1, 24 @@ -2252,7 +2252,7 @@ ; LMULMAX1-RV64-NEXT: or a1, a1, a3 ; LMULMAX1-RV64-NEXT: or a1, a1, a2 ; LMULMAX1-RV64-NEXT: vmv.s.x v26, a1 -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v25, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV64-NEXT: srli a2, a1, 40 @@ -2276,7 +2276,7 @@ ; LMULMAX1-RV64-NEXT: or a1, a1, a5 ; LMULMAX1-RV64-NEXT: or a1, a1, a3 ; LMULMAX1-RV64-NEXT: or a1, a1, a2 -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v27, a1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: srli a2, a1, 24 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-calling-conv.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-calling-conv.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-calling-conv.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-calling-conv.ll @@ -7,7 +7,7 @@ define <4 x i8> @ret_v4i8(<4 x i8>* %p) { ; CHECK-LABEL: ret_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: ret %v = load <4 x i8>, <4 x i8>* %p @@ -17,7 +17,7 @@ define <4 x i32> @ret_v4i32(<4 x i32>* %p) { ; CHECK-LABEL: ret_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: ret %v = load <4 x i32>, <4 x i32>* %p @@ -27,25 +27,25 @@ define <8 x i32> @ret_v8i32(<8 x i32>* %p) { ; LMULMAX8-LABEL: ret_v8i32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v8, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX4-LABEL: ret_v8i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vle32.v v8, (a0) ; LMULMAX4-NEXT: ret ; ; LMULMAX2-LABEL: ret_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v8, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: ret_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v8, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v9, (a0) @@ -57,13 +57,13 @@ define <16 x i64> @ret_v16i64(<16 x i64>* %p) { ; LMULMAX8-LABEL: ret_v16i64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; LMULMAX8-NEXT: vle64.v v8, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX4-LABEL: ret_v16i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vle64.v v8, (a0) ; LMULMAX4-NEXT: addi a0, a0, 64 ; LMULMAX4-NEXT: vle64.v v12, (a0) @@ -71,7 +71,7 @@ ; ; LMULMAX2-LABEL: ret_v16i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v8, (a0) ; LMULMAX2-NEXT: addi a1, a0, 32 ; LMULMAX2-NEXT: vle64.v v10, (a1) @@ -83,7 +83,7 @@ ; ; LMULMAX1-LABEL: ret_v16i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vle64.v v8, (a0) ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle64.v v9, (a1) @@ -107,7 +107,7 @@ define <8 x i1> @ret_mask_v8i1(<8 x i1>* %p) { ; CHECK-LABEL: ret_mask_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: ret %v = load <8 x i1>, <8 x i1>* %p @@ -118,27 +118,27 @@ ; LMULMAX8-LABEL: ret_mask_v32i1: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a1, zero, 32 -; LMULMAX8-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX8-NEXT: vle1.v v0, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX4-LABEL: ret_mask_v32i1: ; LMULMAX4: # %bb.0: ; LMULMAX4-NEXT: addi a1, zero, 32 -; LMULMAX4-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX4-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX4-NEXT: vle1.v v0, (a0) ; LMULMAX4-NEXT: ret ; ; LMULMAX2-LABEL: ret_mask_v32i1: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a1, zero, 32 -; LMULMAX2-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v0, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: ret_mask_v32i1: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v0, (a0) ; LMULMAX1-NEXT: addi a0, a0, 2 ; LMULMAX1-NEXT: vle1.v v8, (a0) @@ -152,7 +152,7 @@ ; LMULMAX8-LABEL: ret_split_v64i32: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a1, zero, 32 -; LMULMAX8-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; LMULMAX8-NEXT: vle32.v v8, (a0) ; LMULMAX8-NEXT: addi a0, a0, 128 ; LMULMAX8-NEXT: vle32.v v16, (a0) @@ -160,7 +160,7 @@ ; ; LMULMAX4-LABEL: ret_split_v64i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vle32.v v8, (a0) ; LMULMAX4-NEXT: addi a1, a0, 64 ; LMULMAX4-NEXT: vle32.v v12, (a1) @@ -172,7 +172,7 @@ ; ; LMULMAX2-LABEL: ret_split_v64i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v8, (a0) ; LMULMAX2-NEXT: addi a1, a0, 32 ; LMULMAX2-NEXT: vle32.v v10, (a1) @@ -192,7 +192,7 @@ ; ; LMULMAX1-LABEL: ret_split_v64i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v8, (a0) ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle32.v v9, (a1) @@ -234,7 +234,7 @@ ; LMULMAX8-LABEL: ret_split_v128i32: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a2, zero, 32 -; LMULMAX8-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; LMULMAX8-NEXT: vle32.v v8, (a1) ; LMULMAX8-NEXT: addi a2, a1, 128 ; LMULMAX8-NEXT: vle32.v v16, (a2) @@ -253,7 +253,7 @@ ; ; LMULMAX4-LABEL: ret_split_v128i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a2, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vle32.v v28, (a1) ; LMULMAX4-NEXT: addi a2, a1, 64 ; LMULMAX4-NEXT: vle32.v v8, (a2) @@ -288,7 +288,7 @@ ; ; LMULMAX2-LABEL: ret_split_v128i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a1) ; LMULMAX2-NEXT: addi a2, a1, 32 ; LMULMAX2-NEXT: vle32.v v28, (a2) @@ -355,7 +355,7 @@ ; ; LMULMAX1-LABEL: ret_split_v128i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a1) ; LMULMAX1-NEXT: addi a2, a1, 16 ; LMULMAX1-NEXT: vle32.v v26, (a2) @@ -490,7 +490,7 @@ define <4 x i8> @ret_v8i8_param_v4i8(<4 x i8> %v) { ; CHECK-LABEL: ret_v8i8_param_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 2 ; CHECK-NEXT: ret %r = add <4 x i8> %v, @@ -500,7 +500,7 @@ define <4 x i8> @ret_v4i8_param_v4i8_v4i8(<4 x i8> %v, <4 x i8> %w) { ; CHECK-LABEL: ret_v4i8_param_v4i8_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %r = add <4 x i8> %v, %w @@ -510,25 +510,25 @@ define <4 x i64> @ret_v4i64_param_v4i64_v4i64(<4 x i64> %v, <4 x i64> %w) { ; LMULMAX8-LABEL: ret_v4i64_param_v4i64_v4i64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX8-NEXT: vadd.vv v8, v8, v10 ; LMULMAX8-NEXT: ret ; ; LMULMAX4-LABEL: ret_v4i64_param_v4i64_v4i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX4-NEXT: vadd.vv v8, v8, v10 ; LMULMAX4-NEXT: ret ; ; LMULMAX2-LABEL: ret_v4i64_param_v4i64_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vadd.vv v8, v8, v10 ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: ret_v4i64_param_v4i64_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vadd.vv v8, v8, v10 ; LMULMAX1-NEXT: vadd.vv v9, v9, v11 ; LMULMAX1-NEXT: ret @@ -539,7 +539,7 @@ define <8 x i1> @ret_v8i1_param_v8i1_v8i1(<8 x i1> %v, <8 x i1> %w) { ; CHECK-LABEL: ret_v8i1_param_v8i1_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: ret %r = xor <8 x i1> %v, %w @@ -550,27 +550,27 @@ ; LMULMAX8-LABEL: ret_v32i1_param_v32i1_v32i1: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a0, zero, 32 -; LMULMAX8-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; LMULMAX8-NEXT: vmand.mm v0, v0, v8 ; LMULMAX8-NEXT: ret ; ; LMULMAX4-LABEL: ret_v32i1_param_v32i1_v32i1: ; LMULMAX4: # %bb.0: ; LMULMAX4-NEXT: addi a0, zero, 32 -; LMULMAX4-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; LMULMAX4-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; LMULMAX4-NEXT: vmand.mm v0, v0, v8 ; LMULMAX4-NEXT: ret ; ; LMULMAX2-LABEL: ret_v32i1_param_v32i1_v32i1: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a0, zero, 32 -; LMULMAX2-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; LMULMAX2-NEXT: vmand.mm v0, v0, v8 ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: ret_v32i1_param_v32i1_v32i1: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmand.mm v0, v0, v9 ; LMULMAX1-NEXT: vmand.mm v8, v8, v10 ; LMULMAX1-NEXT: ret @@ -582,7 +582,7 @@ ; LMULMAX8-LABEL: ret_v32i32_param_v32i32_v32i32_v32i32_i32: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a2, zero, 32 -; LMULMAX8-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; LMULMAX8-NEXT: vle32.v v24, (a0) ; LMULMAX8-NEXT: vadd.vv v8, v8, v16 ; LMULMAX8-NEXT: vadd.vv v8, v8, v24 @@ -591,7 +591,7 @@ ; ; LMULMAX4-LABEL: ret_v32i32_param_v32i32_v32i32_v32i32_i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: addi a1, a0, 64 ; LMULMAX4-NEXT: vle32.v v28, (a1) ; LMULMAX4-NEXT: vle32.v v24, (a0) @@ -605,7 +605,7 @@ ; ; LMULMAX2-LABEL: ret_v32i32_param_v32i32_v32i32_v32i32_i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: addi a1, a0, 32 ; LMULMAX2-NEXT: vle32.v v28, (a1) @@ -629,7 +629,7 @@ ; ; LMULMAX1-LABEL: ret_v32i32_param_v32i32_v32i32_v32i32_i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle32.v v26, (a1) @@ -792,7 +792,7 @@ ; LMULMAX8-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX8-NEXT: andi sp, sp, -128 ; LMULMAX8-NEXT: addi a2, zero, 32 -; LMULMAX8-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; LMULMAX8-NEXT: vle32.v v24, (a0) ; LMULMAX8-NEXT: mv a0, sp ; LMULMAX8-NEXT: addi a2, zero, 42 @@ -816,7 +816,7 @@ ; LMULMAX4-NEXT: addi s0, sp, 256 ; LMULMAX4-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX4-NEXT: andi sp, sp, -128 -; LMULMAX4-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vle32.v v28, (a0) ; LMULMAX4-NEXT: addi a0, a0, 64 ; LMULMAX4-NEXT: vle32.v v24, (a0) @@ -845,7 +845,7 @@ ; LMULMAX2-NEXT: addi s0, sp, 256 ; LMULMAX2-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-NEXT: andi sp, sp, -128 -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: addi a1, a0, 32 ; LMULMAX2-NEXT: vle32.v v28, (a1) @@ -884,7 +884,7 @@ ; LMULMAX1-NEXT: addi s0, sp, 384 ; LMULMAX1-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX1-NEXT: andi sp, sp, -128 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle32.v v26, (a1) @@ -956,7 +956,7 @@ ; LMULMAX8-LABEL: split_vector_args: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a1, zero, 32 -; LMULMAX8-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; LMULMAX8-NEXT: vle32.v v8, (a0) ; LMULMAX8-NEXT: vadd.vv v8, v16, v8 ; LMULMAX8-NEXT: ret @@ -964,7 +964,7 @@ ; LMULMAX4-LABEL: split_vector_args: ; LMULMAX4: # %bb.0: ; LMULMAX4-NEXT: addi a1, a0, 64 -; LMULMAX4-NEXT: vsetivli a2, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vle32.v v28, (a0) ; LMULMAX4-NEXT: vle32.v v12, (a1) ; LMULMAX4-NEXT: vadd.vv v8, v16, v28 @@ -974,10 +974,10 @@ ; LMULMAX2-LABEL: split_vector_args: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a1, a0, 64 -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu -; LMULMAX2-NEXT: addi a2, a0, 32 +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) -; LMULMAX2-NEXT: vle32.v v28, (a2) +; LMULMAX2-NEXT: addi a0, a0, 32 +; LMULMAX2-NEXT: vle32.v v28, (a0) ; LMULMAX2-NEXT: vle32.v v30, (a1) ; LMULMAX2-NEXT: vadd.vv v8, v14, v22 ; LMULMAX2-NEXT: vadd.vv v10, v16, v26 @@ -988,7 +988,7 @@ ; LMULMAX1-LABEL: split_vector_args: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a1, a0, 64 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a1) ; LMULMAX1-NEXT: addi a1, a0, 48 ; LMULMAX1-NEXT: vle32.v v26, (a1) @@ -1022,10 +1022,10 @@ ; LMULMAX8-NEXT: addi s0, sp, 256 ; LMULMAX8-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX8-NEXT: andi sp, sp, -128 -; LMULMAX8-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX8-NEXT: vle32.v v8, (a0) ; LMULMAX8-NEXT: addi a0, zero, 32 -; LMULMAX8-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; LMULMAX8-NEXT: vle32.v v16, (a1) ; LMULMAX8-NEXT: mv a0, sp ; LMULMAX8-NEXT: vse32.v v16, (sp) @@ -1051,9 +1051,9 @@ ; LMULMAX4-NEXT: addi s0, sp, 256 ; LMULMAX4-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX4-NEXT: andi sp, sp, -128 -; LMULMAX4-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX4-NEXT: vle32.v v8, (a0) -; LMULMAX4-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vle32.v v16, (a1) ; LMULMAX4-NEXT: addi a0, a1, 64 ; LMULMAX4-NEXT: vle32.v v20, (a0) @@ -1083,9 +1083,9 @@ ; LMULMAX2-NEXT: addi s0, sp, 128 ; LMULMAX2-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-NEXT: andi sp, sp, -128 -; LMULMAX2-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX2-NEXT: vle32.v v8, (a0) -; LMULMAX2-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v14, (a1) ; LMULMAX2-NEXT: addi a0, a1, 32 ; LMULMAX2-NEXT: vle32.v v16, (a0) @@ -1122,9 +1122,9 @@ ; LMULMAX1-NEXT: addi s0, sp, 128 ; LMULMAX1-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX1-NEXT: andi sp, sp, -128 -; LMULMAX1-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vle32.v v8, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v13, (a1) ; LMULMAX1-NEXT: addi a0, a1, 16 ; LMULMAX1-NEXT: vle32.v v14, (a0) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-ctlz.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-ctlz.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-ctlz.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-ctlz.ll @@ -9,7 +9,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV32-NEXT: andi a1, a1, 255 @@ -46,7 +46,7 @@ ; LMULMAX2-RV32-NEXT: srli a5, a5, 24 ; LMULMAX2-RV32-NEXT: addi a5, a5, -24 ; LMULMAX2-RV32-NEXT: sb a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a5, 1, e8,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 15 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX2-RV32-NEXT: andi a5, a5, 255 @@ -467,7 +467,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: addi a1, a1, -24 ; LMULMAX2-RV32-NEXT: sb a1, 1(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v25, (sp) ; LMULMAX2-RV32-NEXT: vse8.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 @@ -477,7 +477,7 @@ ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi sp, sp, -16 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV64-NEXT: andi a1, a1, 255 @@ -538,7 +538,7 @@ ; LMULMAX2-RV64-NEXT: srli a5, a5, 56 ; LMULMAX2-RV64-NEXT: addi a5, a5, -56 ; LMULMAX2-RV64-NEXT: sb a5, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a5, 1, e8,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 15 ; LMULMAX2-RV64-NEXT: vmv.x.s a5, v26 ; LMULMAX2-RV64-NEXT: andi a5, a5, 255 @@ -989,7 +989,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -56 ; LMULMAX2-RV64-NEXT: sb a1, 1(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v25, (sp) ; LMULMAX2-RV64-NEXT: vse8.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi sp, sp, 16 @@ -999,7 +999,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: andi a1, a1, 255 @@ -1036,7 +1036,7 @@ ; LMULMAX1-RV32-NEXT: srli a5, a5, 24 ; LMULMAX1-RV32-NEXT: addi a5, a5, -24 ; LMULMAX1-RV32-NEXT: sb a5, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a5, 1, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 15 ; LMULMAX1-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX1-RV32-NEXT: andi a5, a5, 255 @@ -1457,7 +1457,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: addi a1, a1, -24 ; LMULMAX1-RV32-NEXT: sb a1, 1(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (sp) ; LMULMAX1-RV32-NEXT: vse8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 @@ -1467,7 +1467,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -16 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: andi a1, a1, 255 @@ -1528,7 +1528,7 @@ ; LMULMAX1-RV64-NEXT: srli a5, a5, 56 ; LMULMAX1-RV64-NEXT: addi a5, a5, -56 ; LMULMAX1-RV64-NEXT: sb a5, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a5, 1, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 15 ; LMULMAX1-RV64-NEXT: vmv.x.s a5, v26 ; LMULMAX1-RV64-NEXT: andi a5, a5, 255 @@ -1979,7 +1979,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -56 ; LMULMAX1-RV64-NEXT: sb a1, 1(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (sp) ; LMULMAX1-RV64-NEXT: vse8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi sp, sp, 16 @@ -1997,7 +1997,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a2, v25 ; LMULMAX2-RV32-NEXT: lui a1, 16 @@ -2036,7 +2036,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: addi a1, a1, -16 ; LMULMAX2-RV32-NEXT: sh a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: and a1, a1, a6 @@ -2233,7 +2233,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: addi a1, a1, -16 ; LMULMAX2-RV32-NEXT: sh a1, 2(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX2-RV32-NEXT: vse16.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 @@ -2243,7 +2243,7 @@ ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi sp, sp, -16 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v25 ; LMULMAX2-RV64-NEXT: lui a1, 16 @@ -2306,7 +2306,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -48 ; LMULMAX2-RV64-NEXT: sh a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: and a1, a1, a6 @@ -2517,7 +2517,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -48 ; LMULMAX2-RV64-NEXT: sh a1, 2(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX2-RV64-NEXT: vse16.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi sp, sp, 16 @@ -2527,7 +2527,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a2, v25 ; LMULMAX1-RV32-NEXT: lui a1, 16 @@ -2566,7 +2566,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: addi a1, a1, -16 ; LMULMAX1-RV32-NEXT: sh a1, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: and a1, a1, a6 @@ -2763,7 +2763,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: addi a1, a1, -16 ; LMULMAX1-RV32-NEXT: sh a1, 2(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV32-NEXT: vse16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 @@ -2773,7 +2773,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -16 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v25 ; LMULMAX1-RV64-NEXT: lui a1, 16 @@ -2836,7 +2836,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -48 ; LMULMAX1-RV64-NEXT: sh a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV64-NEXT: and a1, a1, a6 @@ -3047,7 +3047,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -48 ; LMULMAX1-RV64-NEXT: sh a1, 2(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV64-NEXT: vse16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi sp, sp, 16 @@ -3065,7 +3065,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV32-NEXT: srli a2, a1, 1 @@ -3100,7 +3100,7 @@ ; LMULMAX2-RV32-NEXT: mul a5, a5, a4 ; LMULMAX2-RV32-NEXT: srli a5, a5, 24 ; LMULMAX2-RV32-NEXT: sw a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a5, 1, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX2-RV32-NEXT: srli a1, a5, 1 @@ -3179,7 +3179,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a4 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sw a1, 4(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX2-RV32-NEXT: vse32.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 @@ -3189,7 +3189,7 @@ ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi sp, sp, -16 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV64-NEXT: srliw a2, a1, 1 @@ -3251,7 +3251,7 @@ ; LMULMAX2-RV64-NEXT: srli a5, a5, 56 ; LMULMAX2-RV64-NEXT: addi a5, a5, -32 ; LMULMAX2-RV64-NEXT: sw a5, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a5, 1, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX2-RV64-NEXT: vmv.x.s a5, v26 ; LMULMAX2-RV64-NEXT: srliw a1, a5, 1 @@ -3345,7 +3345,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -32 ; LMULMAX2-RV64-NEXT: sw a1, 4(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX2-RV64-NEXT: vse32.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi sp, sp, 16 @@ -3355,7 +3355,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: srli a2, a1, 1 @@ -3390,7 +3390,7 @@ ; LMULMAX1-RV32-NEXT: mul a5, a5, a4 ; LMULMAX1-RV32-NEXT: srli a5, a5, 24 ; LMULMAX1-RV32-NEXT: sw a5, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a5, 1, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX1-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX1-RV32-NEXT: srli a1, a5, 1 @@ -3469,7 +3469,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a4 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sw a1, 4(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: vse32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 @@ -3479,7 +3479,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -16 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: srliw a2, a1, 1 @@ -3541,7 +3541,7 @@ ; LMULMAX1-RV64-NEXT: srli a5, a5, 56 ; LMULMAX1-RV64-NEXT: addi a5, a5, -32 ; LMULMAX1-RV64-NEXT: sw a5, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a5, 1, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX1-RV64-NEXT: vmv.x.s a5, v26 ; LMULMAX1-RV64-NEXT: srliw a1, a5, 1 @@ -3635,7 +3635,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -32 ; LMULMAX1-RV64-NEXT: sw a1, 4(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV64-NEXT: vse32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi sp, sp, 16 @@ -3653,12 +3653,12 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX2-RV32-NEXT: sw zero, 12(sp) ; LMULMAX2-RV32-NEXT: sw zero, 4(sp) ; LMULMAX2-RV32-NEXT: addi a6, zero, 32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vx v26, v25, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX2-RV32-NEXT: lui a1, 349525 @@ -3724,7 +3724,7 @@ ; LMULMAX2-RV32-NEXT: srli a5, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB3_3: ; LMULMAX2-RV32-NEXT: sw a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v25, v25, 1 ; LMULMAX2-RV32-NEXT: vsrl.vx v26, v25, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v26 @@ -3783,18 +3783,18 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB3_6: ; LMULMAX2-RV32-NEXT: sw a1, 8(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 ; LMULMAX2-RV32-NEXT: ret ; ; LMULMAX2-RV64-LABEL: ctlz_v2i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: srli a2, a1, 1 @@ -3852,7 +3852,7 @@ ; LMULMAX2-RV64-NEXT: addi a5, a5, 257 ; LMULMAX2-RV64-NEXT: mul a1, a1, a5 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 -; LMULMAX2-RV64-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV64-NEXT: srli a3, a1, 1 @@ -3888,12 +3888,12 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: sw zero, 12(sp) ; LMULMAX1-RV32-NEXT: sw zero, 4(sp) ; LMULMAX1-RV32-NEXT: addi a6, zero, 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v26, v25, a6 ; LMULMAX1-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX1-RV32-NEXT: lui a1, 349525 @@ -3959,7 +3959,7 @@ ; LMULMAX1-RV32-NEXT: srli a5, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB3_3: ; LMULMAX1-RV32-NEXT: sw a5, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v25, v25, 1 ; LMULMAX1-RV32-NEXT: vsrl.vx v26, v25, a6 ; LMULMAX1-RV32-NEXT: vmv.x.s a5, v26 @@ -4018,18 +4018,18 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB3_6: ; LMULMAX1-RV32-NEXT: sw a1, 8(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 ; LMULMAX1-RV32-NEXT: ret ; ; LMULMAX1-RV64-LABEL: ctlz_v2i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV64-NEXT: srli a2, a1, 1 @@ -4087,7 +4087,7 @@ ; LMULMAX1-RV64-NEXT: addi a5, a5, 257 ; LMULMAX1-RV64-NEXT: mul a1, a1, a5 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 -; LMULMAX1-RV64-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: srli a3, a1, 1 @@ -4139,7 +4139,7 @@ ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 ; LMULMAX2-RV32-NEXT: addi a6, zero, 32 -; LMULMAX2-RV32-NEXT: vsetvli a2, a6, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a6, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV32-NEXT: andi a2, a2, 255 @@ -4176,7 +4176,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: addi a1, a1, -24 ; LMULMAX2-RV32-NEXT: sb a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 31 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV32-NEXT: andi a1, a1, 255 @@ -5045,7 +5045,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: addi a1, a1, -24 ; LMULMAX2-RV32-NEXT: sb a1, 1(sp) -; LMULMAX2-RV32-NEXT: vsetvli a1, a6, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a6, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v26, (sp) ; LMULMAX2-RV32-NEXT: vse8.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 @@ -5066,7 +5066,7 @@ ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 ; LMULMAX2-RV64-NEXT: addi a6, zero, 32 -; LMULMAX2-RV64-NEXT: vsetvli a2, a6, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a6, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v26, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV64-NEXT: andi a2, a2, 255 @@ -5127,7 +5127,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -56 ; LMULMAX2-RV64-NEXT: sb a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 31 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV64-NEXT: andi a1, a1, 255 @@ -6058,7 +6058,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -56 ; LMULMAX2-RV64-NEXT: sb a1, 1(sp) -; LMULMAX2-RV64-NEXT: vsetvli a1, a6, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a6, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse8.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -6071,7 +6071,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a6) ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) @@ -6110,7 +6110,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: addi a1, a1, -24 ; LMULMAX1-RV32-NEXT: sb a1, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 15 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV32-NEXT: andi a1, a1, 255 @@ -6978,7 +6978,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: addi a1, a1, -24 ; LMULMAX1-RV32-NEXT: sb a1, 1(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a1) @@ -6991,7 +6991,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -32 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a6) ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) @@ -7054,7 +7054,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -56 ; LMULMAX1-RV64-NEXT: sb a1, 16(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 15 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV64-NEXT: andi a1, a1, 255 @@ -7984,7 +7984,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -56 ; LMULMAX1-RV64-NEXT: sb a1, 1(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (sp) ; LMULMAX1-RV64-NEXT: addi a1, sp, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a1) @@ -8012,7 +8012,7 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV32-NEXT: lui a1, 16 @@ -8051,7 +8051,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: addi a1, a1, -16 ; LMULMAX2-RV32-NEXT: sh a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 15 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV32-NEXT: and a1, a1, a6 @@ -8472,7 +8472,7 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: addi a1, a1, -16 ; LMULMAX2-RV32-NEXT: sh a1, 2(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (sp) ; LMULMAX2-RV32-NEXT: vse16.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 @@ -8492,7 +8492,7 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV64-NEXT: lui a1, 16 @@ -8555,7 +8555,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -48 ; LMULMAX2-RV64-NEXT: sh a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 15 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV64-NEXT: and a1, a1, a6 @@ -9006,7 +9006,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -48 ; LMULMAX2-RV64-NEXT: sh a1, 2(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse16.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -9019,7 +9019,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a6) ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) @@ -9060,7 +9060,7 @@ ; LMULMAX1-RV32-NEXT: srli a2, a2, 24 ; LMULMAX1-RV32-NEXT: addi a2, a2, -16 ; LMULMAX1-RV32-NEXT: sh a2, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a2, 1, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 7 ; LMULMAX1-RV32-NEXT: vmv.x.s a2, v27 ; LMULMAX1-RV32-NEXT: and a2, a2, a7 @@ -9480,7 +9480,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: addi a1, a1, -16 ; LMULMAX1-RV32-NEXT: sh a1, 2(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a1) @@ -9493,7 +9493,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -32 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a6) ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) @@ -9558,7 +9558,7 @@ ; LMULMAX1-RV64-NEXT: srli a2, a2, 56 ; LMULMAX1-RV64-NEXT: addi a2, a2, -48 ; LMULMAX1-RV64-NEXT: sh a2, 16(sp) -; LMULMAX1-RV64-NEXT: vsetivli a2, 1, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 7 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v27 ; LMULMAX1-RV64-NEXT: and a2, a2, a7 @@ -10008,7 +10008,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -48 ; LMULMAX1-RV64-NEXT: sh a1, 2(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV64-NEXT: addi a1, sp, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a1) @@ -10036,7 +10036,7 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: srli a2, a1, 1 @@ -10071,7 +10071,7 @@ ; LMULMAX2-RV32-NEXT: mul a5, a5, a4 ; LMULMAX2-RV32-NEXT: srli a5, a5, 24 ; LMULMAX2-RV32-NEXT: sw a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a5, 1, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 7 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v28 ; LMULMAX2-RV32-NEXT: srli a1, a5, 1 @@ -10254,7 +10254,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a4 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sw a1, 4(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (sp) ; LMULMAX2-RV32-NEXT: vse32.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 @@ -10274,7 +10274,7 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: srliw a2, a1, 1 @@ -10336,7 +10336,7 @@ ; LMULMAX2-RV64-NEXT: srli a5, a5, 56 ; LMULMAX2-RV64-NEXT: addi a5, a5, -32 ; LMULMAX2-RV64-NEXT: sw a5, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a5, 1, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 7 ; LMULMAX2-RV64-NEXT: vmv.x.s a5, v28 ; LMULMAX2-RV64-NEXT: srliw a1, a5, 1 @@ -10554,7 +10554,7 @@ ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: addi a1, a1, -32 ; LMULMAX2-RV64-NEXT: sw a1, 4(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse32.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -10567,7 +10567,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a6) ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) @@ -10604,7 +10604,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sw a1, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 3 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV32-NEXT: srli a2, a1, 1 @@ -10786,7 +10786,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sw a1, 4(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a1) @@ -10799,7 +10799,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -32 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a6) ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) @@ -10863,7 +10863,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -32 ; LMULMAX1-RV64-NEXT: sw a1, 16(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 3 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV64-NEXT: srliw a2, a1, 1 @@ -11080,7 +11080,7 @@ ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: addi a1, a1, -32 ; LMULMAX1-RV64-NEXT: sw a1, 4(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV64-NEXT: addi a1, sp, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a1) @@ -11108,14 +11108,14 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV32-NEXT: sw zero, 28(sp) ; LMULMAX2-RV32-NEXT: sw zero, 20(sp) ; LMULMAX2-RV32-NEXT: sw zero, 12(sp) ; LMULMAX2-RV32-NEXT: sw zero, 4(sp) ; LMULMAX2-RV32-NEXT: addi a6, zero, 32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vx v28, v26, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v28 ; LMULMAX2-RV32-NEXT: lui a1, 349525 @@ -11181,7 +11181,7 @@ ; LMULMAX2-RV32-NEXT: srli a5, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB7_3: ; LMULMAX2-RV32-NEXT: sw a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 3 ; LMULMAX2-RV32-NEXT: vsrl.vx v30, v28, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v30 @@ -11240,7 +11240,7 @@ ; LMULMAX2-RV32-NEXT: srli a5, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB7_6: ; LMULMAX2-RV32-NEXT: sw a5, 24(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 2 ; LMULMAX2-RV32-NEXT: vsrl.vx v30, v28, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v30 @@ -11299,7 +11299,7 @@ ; LMULMAX2-RV32-NEXT: srli a5, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB7_9: ; LMULMAX2-RV32-NEXT: sw a5, 16(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v26, 1 ; LMULMAX2-RV32-NEXT: vsrl.vx v28, v26, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v28 @@ -11358,9 +11358,9 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB7_12: ; LMULMAX2-RV32-NEXT: sw a1, 8(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vse64.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 ; LMULMAX2-RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -11379,7 +11379,7 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: srli a2, a1, 1 @@ -11438,7 +11438,7 @@ ; LMULMAX2-RV64-NEXT: mul a5, a5, a4 ; LMULMAX2-RV64-NEXT: srli a5, a5, 56 ; LMULMAX2-RV64-NEXT: sd a5, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a5, 1, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 3 ; LMULMAX2-RV64-NEXT: vmv.x.s a5, v28 ; LMULMAX2-RV64-NEXT: srli a1, a5, 1 @@ -11523,7 +11523,7 @@ ; LMULMAX2-RV64-NEXT: mul a1, a1, a4 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: sd a1, 8(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse64.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -11536,14 +11536,14 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a6) ; LMULMAX1-RV32-NEXT: sw zero, 28(sp) ; LMULMAX1-RV32-NEXT: sw zero, 20(sp) ; LMULMAX1-RV32-NEXT: addi a7, zero, 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v27, v26, a7 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV32-NEXT: lui a2, 349525 @@ -11609,7 +11609,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB7_3: ; LMULMAX1-RV32-NEXT: sw a1, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v26, 1 ; LMULMAX1-RV32-NEXT: vsrl.vx v27, v26, a7 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 @@ -11670,7 +11670,7 @@ ; LMULMAX1-RV32-NEXT: sw a1, 24(sp) ; LMULMAX1-RV32-NEXT: sw zero, 12(sp) ; LMULMAX1-RV32-NEXT: sw zero, 4(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v26, v25, a7 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: bnez a1, .LBB7_8 @@ -11728,7 +11728,7 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB7_9: ; LMULMAX1-RV32-NEXT: sw a1, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v25, v25, 1 ; LMULMAX1-RV32-NEXT: vsrl.vx v26, v25, a7 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 @@ -11787,11 +11787,11 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB7_12: ; LMULMAX1-RV32-NEXT: sw a1, 8(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a1) -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV32-NEXT: vse64.v v26, (a6) ; LMULMAX1-RV32-NEXT: addi sp, sp, 32 @@ -11799,11 +11799,11 @@ ; ; LMULMAX1-RV64-LABEL: ctlz_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v27, (a6) ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v27, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX1-RV64-NEXT: srli a3, a2, 1 @@ -11861,7 +11861,7 @@ ; LMULMAX1-RV64-NEXT: addi a5, a5, 257 ; LMULMAX1-RV64-NEXT: mul a1, a1, a5 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV64-NEXT: srli a2, a1, 1 @@ -11890,7 +11890,7 @@ ; LMULMAX1-RV64-NEXT: mul a1, a1, a5 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: vmv.s.x v26, a1 -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v25, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV64-NEXT: srli a2, a1, 1 @@ -11918,7 +11918,7 @@ ; LMULMAX1-RV64-NEXT: and a1, a1, a4 ; LMULMAX1-RV64-NEXT: mul a1, a1, a5 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v27, a1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: srli a2, a1, 1 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-ctpop.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-ctpop.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-ctpop.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-ctpop.ll @@ -7,7 +7,7 @@ define void @ctpop_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: ctpop_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsrl.vi v26, v25, 1 ; CHECK-NEXT: addi a1, zero, 85 @@ -34,7 +34,7 @@ define void @ctpop_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; LMULMAX2-RV32-LABEL: ctpop_v8i16: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX2-RV32-NEXT: lui a1, 5 @@ -60,7 +60,7 @@ ; ; LMULMAX2-RV64-LABEL: ctpop_v8i16: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX2-RV64-NEXT: lui a1, 5 @@ -86,7 +86,7 @@ ; ; LMULMAX1-RV32-LABEL: ctpop_v8i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX1-RV32-NEXT: lui a1, 5 @@ -112,7 +112,7 @@ ; ; LMULMAX1-RV64-LABEL: ctpop_v8i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX1-RV64-NEXT: lui a1, 5 @@ -146,7 +146,7 @@ define void @ctpop_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; LMULMAX2-RV32-LABEL: ctpop_v4i32: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX2-RV32-NEXT: lui a1, 349525 @@ -173,7 +173,7 @@ ; ; LMULMAX2-RV64-LABEL: ctpop_v4i32: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX2-RV64-NEXT: lui a1, 349525 @@ -200,7 +200,7 @@ ; ; LMULMAX1-RV32-LABEL: ctpop_v4i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX1-RV32-NEXT: lui a1, 349525 @@ -227,7 +227,7 @@ ; ; LMULMAX1-RV64-LABEL: ctpop_v4i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX1-RV64-NEXT: lui a1, 349525 @@ -262,21 +262,21 @@ define void @ctpop_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; LMULMAX2-RV32-LABEL: ctpop_v2i64: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX2-RV32-NEXT: lui a1, 349525 ; LMULMAX2-RV32-NEXT: addi a1, a1, 1365 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v27, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v26, v26, v27 ; LMULMAX2-RV32-NEXT: vsub.vv v25, v25, v26 ; LMULMAX2-RV32-NEXT: lui a1, 209715 ; LMULMAX2-RV32-NEXT: addi a1, a1, 819 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v27, v25, v26 ; LMULMAX2-RV32-NEXT: vsrl.vi v25, v25, 2 ; LMULMAX2-RV32-NEXT: vand.vv v25, v25, v26 @@ -285,15 +285,15 @@ ; LMULMAX2-RV32-NEXT: vadd.vv v25, v25, v26 ; LMULMAX2-RV32-NEXT: lui a1, 61681 ; LMULMAX2-RV32-NEXT: addi a1, a1, -241 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v25, v25, v26 ; LMULMAX2-RV32-NEXT: lui a1, 4112 ; LMULMAX2-RV32-NEXT: addi a1, a1, 257 -; LMULMAX2-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vmul.vv v25, v25, v26 ; LMULMAX2-RV32-NEXT: addi a1, zero, 56 ; LMULMAX2-RV32-NEXT: vsrl.vx v25, v25, a1 @@ -302,7 +302,7 @@ ; ; LMULMAX2-RV64-LABEL: ctpop_v2i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX2-RV64-NEXT: lui a1, 21845 @@ -352,21 +352,21 @@ ; ; LMULMAX1-RV32-LABEL: ctpop_v2i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX1-RV32-NEXT: lui a1, 349525 ; LMULMAX1-RV32-NEXT: addi a1, a1, 1365 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v27, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v26, v26, v27 ; LMULMAX1-RV32-NEXT: vsub.vv v25, v25, v26 ; LMULMAX1-RV32-NEXT: lui a1, 209715 ; LMULMAX1-RV32-NEXT: addi a1, a1, 819 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v27, v25, v26 ; LMULMAX1-RV32-NEXT: vsrl.vi v25, v25, 2 ; LMULMAX1-RV32-NEXT: vand.vv v25, v25, v26 @@ -375,15 +375,15 @@ ; LMULMAX1-RV32-NEXT: vadd.vv v25, v25, v26 ; LMULMAX1-RV32-NEXT: lui a1, 61681 ; LMULMAX1-RV32-NEXT: addi a1, a1, -241 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v25, v25, v26 ; LMULMAX1-RV32-NEXT: lui a1, 4112 ; LMULMAX1-RV32-NEXT: addi a1, a1, 257 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v26, a1 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmul.vv v25, v25, v26 ; LMULMAX1-RV32-NEXT: addi a1, zero, 56 ; LMULMAX1-RV32-NEXT: vsrl.vx v25, v25, a1 @@ -392,7 +392,7 @@ ; ; LMULMAX1-RV64-LABEL: ctpop_v2i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: vsrl.vi v26, v25, 1 ; LMULMAX1-RV64-NEXT: lui a1, 21845 @@ -451,7 +451,7 @@ ; LMULMAX2-LABEL: ctpop_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a1, zero, 32 -; LMULMAX2-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vsrl.vi v28, v26, 1 ; LMULMAX2-NEXT: addi a1, zero, 85 @@ -470,7 +470,7 @@ ; ; LMULMAX1-LABEL: ctpop_v32i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle8.v v25, (a1) ; LMULMAX1-NEXT: vle8.v v26, (a0) @@ -510,7 +510,7 @@ define void @ctpop_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-RV32-LABEL: ctpop_v16i16: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v28, v26, 1 ; LMULMAX2-RV32-NEXT: lui a1, 5 @@ -536,7 +536,7 @@ ; ; LMULMAX2-RV64-LABEL: ctpop_v16i16: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v28, v26, 1 ; LMULMAX2-RV64-NEXT: lui a1, 5 @@ -562,7 +562,7 @@ ; ; LMULMAX1-RV32-LABEL: ctpop_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v25, (a1) ; LMULMAX1-RV32-NEXT: vle16.v v26, (a0) @@ -603,7 +603,7 @@ ; ; LMULMAX1-RV64-LABEL: ctpop_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle16.v v25, (a1) ; LMULMAX1-RV64-NEXT: vle16.v v26, (a0) @@ -652,7 +652,7 @@ define void @ctpop_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-RV32-LABEL: ctpop_v8i32: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v28, v26, 1 ; LMULMAX2-RV32-NEXT: lui a1, 349525 @@ -679,7 +679,7 @@ ; ; LMULMAX2-RV64-LABEL: ctpop_v8i32: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v28, v26, 1 ; LMULMAX2-RV64-NEXT: lui a1, 349525 @@ -706,7 +706,7 @@ ; ; LMULMAX1-RV32-LABEL: ctpop_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v25, (a1) ; LMULMAX1-RV32-NEXT: vle32.v v26, (a0) @@ -748,7 +748,7 @@ ; ; LMULMAX1-RV64-LABEL: ctpop_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle32.v v25, (a1) ; LMULMAX1-RV64-NEXT: vle32.v v26, (a0) @@ -798,21 +798,21 @@ define void @ctpop_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-RV32-LABEL: ctpop_v4i64: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV32-NEXT: vsrl.vi v28, v26, 1 ; LMULMAX2-RV32-NEXT: lui a1, 349525 ; LMULMAX2-RV32-NEXT: addi a1, a1, 1365 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v30, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v28, v28, v30 ; LMULMAX2-RV32-NEXT: vsub.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a1, 209715 ; LMULMAX2-RV32-NEXT: addi a1, a1, 819 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v30, v26, v28 ; LMULMAX2-RV32-NEXT: vsrl.vi v26, v26, 2 ; LMULMAX2-RV32-NEXT: vand.vv v26, v26, v28 @@ -821,15 +821,15 @@ ; LMULMAX2-RV32-NEXT: vadd.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a1, 61681 ; LMULMAX2-RV32-NEXT: addi a1, a1, -241 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vand.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a1, 4112 ; LMULMAX2-RV32-NEXT: addi a1, a1, 257 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmul.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: addi a1, zero, 56 ; LMULMAX2-RV32-NEXT: vsrl.vx v26, v26, a1 @@ -838,7 +838,7 @@ ; ; LMULMAX2-RV64-LABEL: ctpop_v4i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV64-NEXT: vsrl.vi v28, v26, 1 ; LMULMAX2-RV64-NEXT: lui a1, 21845 @@ -888,23 +888,23 @@ ; ; LMULMAX1-RV32-LABEL: ctpop_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v25, (a1) ; LMULMAX1-RV32-NEXT: vle64.v v26, (a0) ; LMULMAX1-RV32-NEXT: vsrl.vi v27, v25, 1 ; LMULMAX1-RV32-NEXT: lui a2, 349525 ; LMULMAX1-RV32-NEXT: addi a2, a2, 1365 -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v28, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v27, v27, v28 ; LMULMAX1-RV32-NEXT: vsub.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: lui a2, 209715 ; LMULMAX1-RV32-NEXT: addi a2, a2, 819 -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v27, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v29, v25, v27 ; LMULMAX1-RV32-NEXT: vsrl.vi v25, v25, 2 ; LMULMAX1-RV32-NEXT: vand.vv v25, v25, v27 @@ -913,15 +913,15 @@ ; LMULMAX1-RV32-NEXT: vadd.vv v25, v25, v29 ; LMULMAX1-RV32-NEXT: lui a2, 61681 ; LMULMAX1-RV32-NEXT: addi a2, a2, -241 -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v29, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vand.vv v25, v25, v29 ; LMULMAX1-RV32-NEXT: lui a2, 4112 ; LMULMAX1-RV32-NEXT: addi a2, a2, 257 -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v30, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmul.vv v25, v25, v30 ; LMULMAX1-RV32-NEXT: addi a2, zero, 56 ; LMULMAX1-RV32-NEXT: vsrl.vx v25, v25, a2 @@ -943,7 +943,7 @@ ; ; LMULMAX1-RV64-LABEL: ctpop_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v25, (a6) ; LMULMAX1-RV64-NEXT: vle64.v v26, (a0) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-cttz.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-cttz.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-cttz.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-cttz.ll @@ -9,7 +9,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV32-NEXT: ori a1, a1, 256 @@ -37,7 +37,7 @@ ; LMULMAX2-RV32-NEXT: mul a5, a5, a4 ; LMULMAX2-RV32-NEXT: srli a5, a5, 24 ; LMULMAX2-RV32-NEXT: sb a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a5, 1, e8,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 15 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX2-RV32-NEXT: ori a5, a5, 256 @@ -323,7 +323,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a4 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sb a1, 1(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v25, (sp) ; LMULMAX2-RV32-NEXT: vse8.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 @@ -333,9 +333,9 @@ ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi sp, sp, -16 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v25, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 15 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: ori a1, a1, 256 @@ -669,7 +669,7 @@ ; LMULMAX2-RV64-NEXT: mul a1, a1, a4 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: sb a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v25, (sp) ; LMULMAX2-RV64-NEXT: vse8.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi sp, sp, 16 @@ -679,7 +679,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: ori a1, a1, 256 @@ -707,7 +707,7 @@ ; LMULMAX1-RV32-NEXT: mul a5, a5, a4 ; LMULMAX1-RV32-NEXT: srli a5, a5, 24 ; LMULMAX1-RV32-NEXT: sb a5, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a5, 1, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 15 ; LMULMAX1-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX1-RV32-NEXT: ori a5, a5, 256 @@ -993,7 +993,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a4 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sb a1, 1(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (sp) ; LMULMAX1-RV32-NEXT: vse8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 @@ -1003,9 +1003,9 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -16 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 15 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV64-NEXT: ori a1, a1, 256 @@ -1339,7 +1339,7 @@ ; LMULMAX1-RV64-NEXT: mul a1, a1, a4 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: sb a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (sp) ; LMULMAX1-RV64-NEXT: vse8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi sp, sp, 16 @@ -1357,7 +1357,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a2, v25 ; LMULMAX2-RV32-NEXT: lui a6, 16 @@ -1386,7 +1386,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a5 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sh a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: or a1, a1, a6 @@ -1520,7 +1520,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a5 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sh a1, 2(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX2-RV32-NEXT: vse16.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 @@ -1530,9 +1530,9 @@ ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi sp, sp, -16 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v25, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV64-NEXT: lui a6, 16 @@ -1715,7 +1715,7 @@ ; LMULMAX2-RV64-NEXT: mul a1, a1, a5 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: sh a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX2-RV64-NEXT: vse16.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi sp, sp, 16 @@ -1725,7 +1725,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a2, v25 ; LMULMAX1-RV32-NEXT: lui a6, 16 @@ -1754,7 +1754,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sh a1, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: or a1, a1, a6 @@ -1888,7 +1888,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sh a1, 2(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV32-NEXT: vse16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 @@ -1898,9 +1898,9 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -16 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 7 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX1-RV64-NEXT: lui a6, 16 @@ -2083,7 +2083,7 @@ ; LMULMAX1-RV64-NEXT: mul a1, a1, a5 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: sh a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV64-NEXT: vse16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi sp, sp, 16 @@ -2101,7 +2101,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV32-NEXT: addi a2, a1, -1 @@ -2128,7 +2128,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a5 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sw a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: addi a3, a1, -1 @@ -2183,7 +2183,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a5 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sw a1, 4(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX2-RV32-NEXT: vse32.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 @@ -2193,9 +2193,9 @@ ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi sp, sp, -16 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v25, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV64-NEXT: addi a1, zero, 1 @@ -2303,7 +2303,7 @@ ; LMULMAX2-RV64-NEXT: mul a1, a2, a1 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: sw a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX2-RV64-NEXT: vse32.v v25, (a0) ; LMULMAX2-RV64-NEXT: addi sp, sp, 16 @@ -2313,7 +2313,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: addi a2, a1, -1 @@ -2340,7 +2340,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sw a1, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: addi a3, a1, -1 @@ -2395,7 +2395,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sw a1, 4(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: vse32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 @@ -2405,9 +2405,9 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -16 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 3 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX1-RV64-NEXT: addi a1, zero, 1 @@ -2515,7 +2515,7 @@ ; LMULMAX1-RV64-NEXT: mul a1, a2, a1 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: sw a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV64-NEXT: vse32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi sp, sp, 16 @@ -2533,7 +2533,7 @@ ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi sp, sp, -16 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX2-RV32-NEXT: sw zero, 12(sp) ; LMULMAX2-RV32-NEXT: sw zero, 4(sp) @@ -2549,7 +2549,7 @@ ; LMULMAX2-RV32-NEXT: addi a2, a2, 257 ; LMULMAX2-RV32-NEXT: bnez a5, .LBB3_2 ; LMULMAX2-RV32-NEXT: # %bb.1: -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vx v26, v25, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: addi a5, a1, -1 @@ -2587,12 +2587,12 @@ ; LMULMAX2-RV32-NEXT: srli a5, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB3_3: ; LMULMAX2-RV32-NEXT: sw a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v25, v25, 1 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v25 ; LMULMAX2-RV32-NEXT: bnez a5, .LBB3_5 ; LMULMAX2-RV32-NEXT: # %bb.4: -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vx v25, v25, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV32-NEXT: addi a5, a1, -1 @@ -2630,18 +2630,18 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB3_6: ; LMULMAX2-RV32-NEXT: sw a1, 8(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v25, (sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX2-RV32-NEXT: addi sp, sp, 16 ; LMULMAX2-RV32-NEXT: ret ; ; LMULMAX2-RV64-LABEL: cttz_v2i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV64-NEXT: addi a2, a1, -1 @@ -2689,7 +2689,7 @@ ; LMULMAX2-RV64-NEXT: addi a5, a5, 257 ; LMULMAX2-RV64-NEXT: mul a1, a1, a5 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 -; LMULMAX2-RV64-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX2-RV64-NEXT: addi a3, a1, -1 @@ -2715,7 +2715,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -16 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: sw zero, 12(sp) ; LMULMAX1-RV32-NEXT: sw zero, 4(sp) @@ -2731,7 +2731,7 @@ ; LMULMAX1-RV32-NEXT: addi a2, a2, 257 ; LMULMAX1-RV32-NEXT: bnez a5, .LBB3_2 ; LMULMAX1-RV32-NEXT: # %bb.1: -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v26, v25, a6 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: addi a5, a1, -1 @@ -2769,12 +2769,12 @@ ; LMULMAX1-RV32-NEXT: srli a5, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB3_3: ; LMULMAX1-RV32-NEXT: sw a5, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v25, v25, 1 ; LMULMAX1-RV32-NEXT: vmv.x.s a5, v25 ; LMULMAX1-RV32-NEXT: bnez a5, .LBB3_5 ; LMULMAX1-RV32-NEXT: # %bb.4: -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v25, v25, a6 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: addi a5, a1, -1 @@ -2812,18 +2812,18 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB3_6: ; LMULMAX1-RV32-NEXT: sw a1, 8(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi sp, sp, 16 ; LMULMAX1-RV32-NEXT: ret ; ; LMULMAX1-RV64-LABEL: cttz_v2i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV64-NEXT: addi a2, a1, -1 @@ -2871,7 +2871,7 @@ ; LMULMAX1-RV64-NEXT: addi a5, a5, 257 ; LMULMAX1-RV64-NEXT: mul a1, a1, a5 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 -; LMULMAX1-RV64-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV64-NEXT: addi a3, a1, -1 @@ -2913,7 +2913,7 @@ ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 ; LMULMAX2-RV32-NEXT: addi a6, zero, 32 -; LMULMAX2-RV32-NEXT: vsetvli a2, a6, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a6, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV32-NEXT: ori a2, a2, 256 @@ -2941,7 +2941,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a5 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sb a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 31 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV32-NEXT: ori a1, a1, 256 @@ -3531,7 +3531,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a5 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sb a1, 1(sp) -; LMULMAX2-RV32-NEXT: vsetvli a1, a6, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a6, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v26, (sp) ; LMULMAX2-RV32-NEXT: vse8.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 @@ -3552,9 +3552,9 @@ ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 ; LMULMAX2-RV64-NEXT: addi a6, zero, 32 -; LMULMAX2-RV64-NEXT: vsetvli a2, a6, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a6, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v26, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a2, 1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 31 ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v28 ; LMULMAX2-RV64-NEXT: ori a2, a2, 256 @@ -4192,7 +4192,7 @@ ; LMULMAX2-RV64-NEXT: mul a1, a1, a5 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: sb a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetvli a1, a6, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a6, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse8.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -4205,7 +4205,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a6) ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) @@ -4235,7 +4235,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sb a1, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 15 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV32-NEXT: ori a1, a1, 256 @@ -4824,7 +4824,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sb a1, 1(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a1) @@ -4837,7 +4837,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -32 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a6) ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) @@ -4889,7 +4889,7 @@ ; LMULMAX1-RV64-NEXT: mul a1, a1, a5 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: sb a1, 16(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 15 ; LMULMAX1-RV64-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV64-NEXT: ori a1, a1, 256 @@ -5478,7 +5478,7 @@ ; LMULMAX1-RV64-NEXT: mul a1, a1, a5 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: sb a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (sp) ; LMULMAX1-RV64-NEXT: addi a1, sp, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a1) @@ -5506,7 +5506,7 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a2, v26 ; LMULMAX2-RV32-NEXT: lui a6, 16 @@ -5535,7 +5535,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a5 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sh a1, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 15 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV32-NEXT: or a1, a1, a6 @@ -5821,7 +5821,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a5 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sh a1, 2(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (sp) ; LMULMAX2-RV32-NEXT: vse16.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 @@ -5841,9 +5841,9 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 15 ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v28 ; LMULMAX2-RV64-NEXT: lui a6, 16 @@ -6178,7 +6178,7 @@ ; LMULMAX2-RV64-NEXT: mul a1, a1, a5 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: sh a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse16.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -6191,7 +6191,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a6) ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) @@ -6222,7 +6222,7 @@ ; LMULMAX1-RV32-NEXT: mul a2, a2, a1 ; LMULMAX1-RV32-NEXT: srli a2, a2, 24 ; LMULMAX1-RV32-NEXT: sh a2, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a2, 1, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 7 ; LMULMAX1-RV32-NEXT: vmv.x.s a2, v27 ; LMULMAX1-RV32-NEXT: or a2, a2, a7 @@ -6507,7 +6507,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a2, a1 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sh a1, 2(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a1) @@ -6520,7 +6520,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -32 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a6) ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) @@ -6573,7 +6573,7 @@ ; LMULMAX1-RV64-NEXT: mul a2, a2, a1 ; LMULMAX1-RV64-NEXT: srli a2, a2, 56 ; LMULMAX1-RV64-NEXT: sh a2, 16(sp) -; LMULMAX1-RV64-NEXT: vsetivli a2, 1, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 7 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v27 ; LMULMAX1-RV64-NEXT: or a2, a2, a7 @@ -6858,7 +6858,7 @@ ; LMULMAX1-RV64-NEXT: mul a1, a2, a1 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: sh a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (sp) ; LMULMAX1-RV64-NEXT: addi a1, sp, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a1) @@ -6886,7 +6886,7 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: addi a2, a1, -1 @@ -6913,7 +6913,7 @@ ; LMULMAX2-RV32-NEXT: mul a5, a5, a4 ; LMULMAX2-RV32-NEXT: srli a5, a5, 24 ; LMULMAX2-RV32-NEXT: sw a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a5, 1, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 7 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v28 ; LMULMAX2-RV32-NEXT: addi a1, a5, -1 @@ -7040,7 +7040,7 @@ ; LMULMAX2-RV32-NEXT: mul a1, a1, a4 ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: sw a1, 4(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (sp) ; LMULMAX2-RV32-NEXT: vse32.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 @@ -7060,9 +7060,9 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 7 ; LMULMAX2-RV64-NEXT: vmv.x.s a2, v28 ; LMULMAX2-RV64-NEXT: addi a1, zero, 1 @@ -7246,7 +7246,7 @@ ; LMULMAX2-RV64-NEXT: mul a1, a1, a5 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: sw a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse32.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -7259,7 +7259,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a6, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a6) ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) @@ -7288,7 +7288,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sw a1, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v27, v26, 3 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV32-NEXT: addi a2, a1, -1 @@ -7414,7 +7414,7 @@ ; LMULMAX1-RV32-NEXT: mul a1, a1, a5 ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: sw a1, 4(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a1) @@ -7427,7 +7427,7 @@ ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: addi sp, sp, -32 ; LMULMAX1-RV64-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a6) ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) @@ -7481,7 +7481,7 @@ ; LMULMAX1-RV64-NEXT: mul a2, a2, a1 ; LMULMAX1-RV64-NEXT: srli a2, a2, 56 ; LMULMAX1-RV64-NEXT: sw a2, 16(sp) -; LMULMAX1-RV64-NEXT: vsetivli a2, 1, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 3 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v27 ; LMULMAX1-RV64-NEXT: or a2, a2, a7 @@ -7614,7 +7614,7 @@ ; LMULMAX1-RV64-NEXT: mul a1, a2, a1 ; LMULMAX1-RV64-NEXT: srli a1, a1, 56 ; LMULMAX1-RV64-NEXT: sw a1, 0(sp) -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV64-NEXT: addi a1, sp, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a1) @@ -7642,7 +7642,7 @@ ; LMULMAX2-RV32-NEXT: addi s0, sp, 64 ; LMULMAX2-RV32-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV32-NEXT: andi sp, sp, -32 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV32-NEXT: sw zero, 28(sp) ; LMULMAX2-RV32-NEXT: sw zero, 20(sp) @@ -7660,7 +7660,7 @@ ; LMULMAX2-RV32-NEXT: addi a2, a2, 257 ; LMULMAX2-RV32-NEXT: bnez a5, .LBB7_2 ; LMULMAX2-RV32-NEXT: # %bb.1: -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vx v28, v26, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV32-NEXT: addi a5, a1, -1 @@ -7698,12 +7698,12 @@ ; LMULMAX2-RV32-NEXT: srli a5, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB7_3: ; LMULMAX2-RV32-NEXT: sw a5, 0(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 3 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v28 ; LMULMAX2-RV32-NEXT: bnez a5, .LBB7_5 ; LMULMAX2-RV32-NEXT: # %bb.4: -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vx v28, v28, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV32-NEXT: addi a5, a1, -1 @@ -7741,12 +7741,12 @@ ; LMULMAX2-RV32-NEXT: srli a5, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB7_6: ; LMULMAX2-RV32-NEXT: sw a5, 24(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v28, v26, 2 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v28 ; LMULMAX2-RV32-NEXT: bnez a5, .LBB7_8 ; LMULMAX2-RV32-NEXT: # %bb.7: -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vx v28, v28, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV32-NEXT: addi a5, a1, -1 @@ -7784,12 +7784,12 @@ ; LMULMAX2-RV32-NEXT: srli a5, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB7_9: ; LMULMAX2-RV32-NEXT: sw a5, 16(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vslidedown.vi v26, v26, 1 ; LMULMAX2-RV32-NEXT: vmv.x.s a5, v26 ; LMULMAX2-RV32-NEXT: bnez a5, .LBB7_11 ; LMULMAX2-RV32-NEXT: # %bb.10: -; LMULMAX2-RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vx v26, v26, a6 ; LMULMAX2-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX2-RV32-NEXT: addi a5, a1, -1 @@ -7827,9 +7827,9 @@ ; LMULMAX2-RV32-NEXT: srli a1, a1, 24 ; LMULMAX2-RV32-NEXT: .LBB7_12: ; LMULMAX2-RV32-NEXT: sw a1, 8(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vse64.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi sp, s0, -64 ; LMULMAX2-RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -7848,9 +7848,9 @@ ; LMULMAX2-RV64-NEXT: addi s0, sp, 64 ; LMULMAX2-RV64-NEXT: .cfi_def_cfa s0, 0 ; LMULMAX2-RV64-NEXT: andi sp, sp, -32 -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (a0) -; LMULMAX2-RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vslidedown.vi v28, v26, 3 ; LMULMAX2-RV64-NEXT: vmv.x.s a1, v28 ; LMULMAX2-RV64-NEXT: addi a2, a1, -1 @@ -7952,7 +7952,7 @@ ; LMULMAX2-RV64-NEXT: mul a1, a1, a5 ; LMULMAX2-RV64-NEXT: srli a1, a1, 56 ; LMULMAX2-RV64-NEXT: sd a1, 0(sp) -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (sp) ; LMULMAX2-RV64-NEXT: vse64.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi sp, s0, -64 @@ -7965,7 +7965,7 @@ ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi sp, sp, -32 ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a7, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a7) @@ -7983,7 +7983,7 @@ ; LMULMAX1-RV32-NEXT: addi a3, a3, 257 ; LMULMAX1-RV32-NEXT: bnez a1, .LBB7_2 ; LMULMAX1-RV32-NEXT: # %bb.1: -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v27, v26, a6 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v27 ; LMULMAX1-RV32-NEXT: addi a2, a1, -1 @@ -8021,12 +8021,12 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB7_3: ; LMULMAX1-RV32-NEXT: sw a1, 16(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v26, v26, 1 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: bnez a1, .LBB7_5 ; LMULMAX1-RV32-NEXT: # %bb.4: -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v26, v26, a6 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: addi a2, a1, -1 @@ -8070,7 +8070,7 @@ ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: bnez a1, .LBB7_8 ; LMULMAX1-RV32-NEXT: # %bb.7: -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v26, v25, a6 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v26 ; LMULMAX1-RV32-NEXT: addi a2, a1, -1 @@ -8108,12 +8108,12 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB7_9: ; LMULMAX1-RV32-NEXT: sw a1, 0(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vslidedown.vi v25, v25, 1 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: bnez a1, .LBB7_11 ; LMULMAX1-RV32-NEXT: # %bb.10: -; LMULMAX1-RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vx v25, v25, a6 ; LMULMAX1-RV32-NEXT: vmv.x.s a1, v25 ; LMULMAX1-RV32-NEXT: addi a2, a1, -1 @@ -8151,11 +8151,11 @@ ; LMULMAX1-RV32-NEXT: srli a1, a1, 24 ; LMULMAX1-RV32-NEXT: .LBB7_12: ; LMULMAX1-RV32-NEXT: sw a1, 8(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (sp) ; LMULMAX1-RV32-NEXT: addi a1, sp, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a1) -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV32-NEXT: vse64.v v26, (a7) ; LMULMAX1-RV32-NEXT: addi sp, sp, 32 @@ -8163,11 +8163,11 @@ ; ; LMULMAX1-RV64-LABEL: cttz_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a6, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a6) ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) -; LMULMAX1-RV64-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v27, v26, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v27 ; LMULMAX1-RV64-NEXT: addi a3, a2, -1 @@ -8215,12 +8215,12 @@ ; LMULMAX1-RV64-NEXT: addi a1, a1, 257 ; LMULMAX1-RV64-NEXT: mul a4, a4, a1 ; LMULMAX1-RV64-NEXT: srli a4, a4, 56 -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v27, a4 -; LMULMAX1-RV64-NEXT: vmv.x.s a2, v26 -; LMULMAX1-RV64-NEXT: addi a4, a2, -1 -; LMULMAX1-RV64-NEXT: not a2, a2 -; LMULMAX1-RV64-NEXT: and a2, a2, a4 +; LMULMAX1-RV64-NEXT: vmv.x.s a4, v26 +; LMULMAX1-RV64-NEXT: addi a2, a4, -1 +; LMULMAX1-RV64-NEXT: not a4, a4 +; LMULMAX1-RV64-NEXT: and a2, a4, a2 ; LMULMAX1-RV64-NEXT: srli a4, a2, 1 ; LMULMAX1-RV64-NEXT: and a4, a4, a7 ; LMULMAX1-RV64-NEXT: sub a2, a2, a4 @@ -8234,7 +8234,7 @@ ; LMULMAX1-RV64-NEXT: mul a2, a2, a1 ; LMULMAX1-RV64-NEXT: srli a2, a2, 56 ; LMULMAX1-RV64-NEXT: vmv.s.x v27, a2 -; LMULMAX1-RV64-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vslidedown.vi v26, v25, 1 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v26 ; LMULMAX1-RV64-NEXT: addi a4, a2, -1 @@ -8252,7 +8252,7 @@ ; LMULMAX1-RV64-NEXT: and a2, a2, a5 ; LMULMAX1-RV64-NEXT: mul a2, a2, a1 ; LMULMAX1-RV64-NEXT: srli a2, a2, 56 -; LMULMAX1-RV64-NEXT: vsetivli a4, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v26, a2 ; LMULMAX1-RV64-NEXT: vmv.x.s a2, v25 ; LMULMAX1-RV64-NEXT: addi a4, a2, -1 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extload-truncstore.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extload-truncstore.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extload-truncstore.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extload-truncstore.ll @@ -7,9 +7,9 @@ define <2 x i16> @sextload_v2i1_v2i16(<2 x i1>* %x) { ; CHECK-LABEL: sextload_v2i1_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v8, v25, -1, v0 ; CHECK-NEXT: ret @@ -21,9 +21,9 @@ define <2 x i16> @sextload_v2i8_v2i16(<2 x i8>* %x) { ; CHECK-LABEL: sextload_v2i8_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vsext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i8>, <2 x i8>* %x @@ -34,9 +34,9 @@ define <2 x i16> @zextload_v2i8_v2i16(<2 x i8>* %x) { ; CHECK-LABEL: zextload_v2i8_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vzext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i8>, <2 x i8>* %x @@ -47,9 +47,9 @@ define <2 x i32> @sextload_v2i8_v2i32(<2 x i8>* %x) { ; CHECK-LABEL: sextload_v2i8_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vsext.vf4 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i8>, <2 x i8>* %x @@ -60,9 +60,9 @@ define <2 x i32> @zextload_v2i8_v2i32(<2 x i8>* %x) { ; CHECK-LABEL: zextload_v2i8_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vzext.vf4 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i8>, <2 x i8>* %x @@ -73,9 +73,9 @@ define <2 x i64> @sextload_v2i8_v2i64(<2 x i8>* %x) { ; CHECK-LABEL: sextload_v2i8_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf8 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i8>, <2 x i8>* %x @@ -86,9 +86,9 @@ define <2 x i64> @zextload_v2i8_v2i64(<2 x i8>* %x) { ; CHECK-LABEL: zextload_v2i8_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf8 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i8>, <2 x i8>* %x @@ -99,9 +99,9 @@ define <4 x i16> @sextload_v4i8_v4i16(<4 x i8>* %x) { ; CHECK-LABEL: sextload_v4i8_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vsext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <4 x i8>, <4 x i8>* %x @@ -112,9 +112,9 @@ define <4 x i16> @zextload_v4i8_v4i16(<4 x i8>* %x) { ; CHECK-LABEL: zextload_v4i8_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vzext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <4 x i8>, <4 x i8>* %x @@ -125,9 +125,9 @@ define <4 x i32> @sextload_v4i8_v4i32(<4 x i8>* %x) { ; CHECK-LABEL: sextload_v4i8_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vsext.vf4 v8, v25 ; CHECK-NEXT: ret %y = load <4 x i8>, <4 x i8>* %x @@ -138,9 +138,9 @@ define <4 x i32> @zextload_v4i8_v4i32(<4 x i8>* %x) { ; CHECK-LABEL: zextload_v4i8_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vzext.vf4 v8, v25 ; CHECK-NEXT: ret %y = load <4 x i8>, <4 x i8>* %x @@ -151,20 +151,20 @@ define <4 x i64> @sextload_v4i8_v4i64(<4 x i8>* %x) { ; LMULMAX1-LABEL: sextload_v4i8_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v9, v26 ; LMULMAX1-NEXT: vsext.vf8 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v4i8_v4i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX4-NEXT: vsext.vf8 v8, v25 ; LMULMAX4-NEXT: ret %y = load <4 x i8>, <4 x i8>* %x @@ -175,20 +175,20 @@ define <4 x i64> @zextload_v4i8_v4i64(<4 x i8>* %x) { ; LMULMAX1-LABEL: zextload_v4i8_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v9, v26 ; LMULMAX1-NEXT: vzext.vf8 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v4i8_v4i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX4-NEXT: vzext.vf8 v8, v25 ; LMULMAX4-NEXT: ret %y = load <4 x i8>, <4 x i8>* %x @@ -199,9 +199,9 @@ define <8 x i16> @sextload_v8i8_v8i16(<8 x i8>* %x) { ; CHECK-LABEL: sextload_v8i8_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vsext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <8 x i8>, <8 x i8>* %x @@ -212,9 +212,9 @@ define <8 x i16> @zextload_v8i8_v8i16(<8 x i8>* %x) { ; CHECK-LABEL: zextload_v8i8_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <8 x i8>, <8 x i8>* %x @@ -225,20 +225,20 @@ define <8 x i32> @sextload_v8i8_v8i32(<8 x i8>* %x) { ; LMULMAX1-LABEL: sextload_v8i8_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v9, v26 ; LMULMAX1-NEXT: vsext.vf4 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v8i8_v8i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vsext.vf4 v8, v25 ; LMULMAX4-NEXT: ret %y = load <8 x i8>, <8 x i8>* %x @@ -249,20 +249,20 @@ define <8 x i32> @zextload_v8i8_v8i32(<8 x i8>* %x) { ; LMULMAX1-LABEL: zextload_v8i8_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v9, v26 ; LMULMAX1-NEXT: vzext.vf4 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v8i8_v8i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vzext.vf4 v8, v25 ; LMULMAX4-NEXT: ret %y = load <8 x i8>, <8 x i8>* %x @@ -273,28 +273,28 @@ define <8 x i64> @sextload_v8i8_v8i64(<8 x i8>* %x) { ; LMULMAX1-LABEL: sextload_v8i8_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v10, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v11, v26 ; LMULMAX1-NEXT: vsext.vf8 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v8i8_v8i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vsext.vf8 v8, v25 ; LMULMAX4-NEXT: ret %y = load <8 x i8>, <8 x i8>* %x @@ -305,28 +305,28 @@ define <8 x i64> @zextload_v8i8_v8i64(<8 x i8>* %x) { ; LMULMAX1-LABEL: zextload_v8i8_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v10, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v11, v26 ; LMULMAX1-NEXT: vzext.vf8 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v8i8_v8i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vzext.vf8 v8, v25 ; LMULMAX4-NEXT: ret %y = load <8 x i8>, <8 x i8>* %x @@ -337,20 +337,20 @@ define <16 x i16> @sextload_v16i8_v16i16(<16 x i8>* %x) { ; LMULMAX1-LABEL: sextload_v16i8_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 8 -; LMULMAX1-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v9, v26 ; LMULMAX1-NEXT: vsext.vf2 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v16i8_v16i16: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vsext.vf2 v8, v25 ; LMULMAX4-NEXT: ret %y = load <16 x i8>, <16 x i8>* %x @@ -361,20 +361,20 @@ define <16 x i16> @zextload_v16i8_v16i16(<16 x i8>* %x) { ; LMULMAX1-LABEL: zextload_v16i8_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 8 -; LMULMAX1-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v9, v26 ; LMULMAX1-NEXT: vzext.vf2 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v16i8_v16i16: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vzext.vf2 v8, v25 ; LMULMAX4-NEXT: ret %y = load <16 x i8>, <16 x i8>* %x @@ -385,28 +385,28 @@ define <16 x i32> @sextload_v16i8_v16i32(<16 x i8>* %x) { ; LMULMAX1-LABEL: sextload_v16i8_v16i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 8 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v10, v26 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v11, v26 ; LMULMAX1-NEXT: vsext.vf4 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v16i8_v16i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vsext.vf4 v8, v25 ; LMULMAX4-NEXT: ret %y = load <16 x i8>, <16 x i8>* %x @@ -417,28 +417,28 @@ define <16 x i32> @zextload_v16i8_v16i32(<16 x i8>* %x) { ; LMULMAX1-LABEL: zextload_v16i8_v16i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 8 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v10, v26 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v11, v26 ; LMULMAX1-NEXT: vzext.vf4 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v16i8_v16i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vzext.vf4 v8, v25 ; LMULMAX4-NEXT: ret %y = load <16 x i8>, <16 x i8>* %x @@ -449,46 +449,46 @@ define <16 x i64> @sextload_v16i8_v16i64(<16 x i8>* %x) { ; LMULMAX1-LABEL: sextload_v16i8_v16i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 8 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v12, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v10, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v28, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v13, v28 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v14, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v11, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf8 v15, v26 ; LMULMAX1-NEXT: vsext.vf8 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v16i8_v16i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX4-NEXT: vslidedown.vi v26, v25, 8 -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vsext.vf8 v12, v26 ; LMULMAX4-NEXT: vsext.vf8 v8, v25 ; LMULMAX4-NEXT: ret @@ -500,46 +500,46 @@ define <16 x i64> @zextload_v16i8_v16i64(<16 x i8>* %x) { ; LMULMAX1-LABEL: zextload_v16i8_v16i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 8 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v12, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v10, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v28, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v13, v28 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v14, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v11, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf8 v15, v26 ; LMULMAX1-NEXT: vzext.vf8 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v16i8_v16i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vle8.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX4-NEXT: vslidedown.vi v26, v25, 8 -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vzext.vf8 v12, v26 ; LMULMAX4-NEXT: vzext.vf8 v8, v25 ; LMULMAX4-NEXT: ret @@ -551,16 +551,16 @@ define void @truncstore_v2i8_v2i1(<2 x i8> %x, <2 x i1>* %z) { ; CHECK-LABEL: truncstore_v2i8_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v25, v8, 1 ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -572,7 +572,7 @@ define void @truncstore_v2i16_v2i8(<2 x i16> %x, <2 x i8>* %z) { ; CHECK-LABEL: truncstore_v2i16_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -584,9 +584,9 @@ define <2 x i32> @sextload_v2i16_v2i32(<2 x i16>* %x) { ; CHECK-LABEL: sextload_v2i16_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vsext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i16>, <2 x i16>* %x @@ -597,9 +597,9 @@ define <2 x i32> @zextload_v2i16_v2i32(<2 x i16>* %x) { ; CHECK-LABEL: zextload_v2i16_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vzext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i16>, <2 x i16>* %x @@ -610,9 +610,9 @@ define <2 x i64> @sextload_v2i16_v2i64(<2 x i16>* %x) { ; CHECK-LABEL: sextload_v2i16_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf4 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i16>, <2 x i16>* %x @@ -623,9 +623,9 @@ define <2 x i64> @zextload_v2i16_v2i64(<2 x i16>* %x) { ; CHECK-LABEL: zextload_v2i16_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf4 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i16>, <2 x i16>* %x @@ -636,7 +636,7 @@ define void @truncstore_v4i16_v4i8(<4 x i16> %x, <4 x i8>* %z) { ; CHECK-LABEL: truncstore_v4i16_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -648,9 +648,9 @@ define <4 x i32> @sextload_v4i16_v4i32(<4 x i16>* %x) { ; CHECK-LABEL: sextload_v4i16_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vsext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <4 x i16>, <4 x i16>* %x @@ -661,9 +661,9 @@ define <4 x i32> @zextload_v4i16_v4i32(<4 x i16>* %x) { ; CHECK-LABEL: zextload_v4i16_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <4 x i16>, <4 x i16>* %x @@ -674,20 +674,20 @@ define <4 x i64> @sextload_v4i16_v4i64(<4 x i16>* %x) { ; LMULMAX1-LABEL: sextload_v4i16_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v9, v26 ; LMULMAX1-NEXT: vsext.vf4 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v4i16_v4i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX4-NEXT: vle16.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX4-NEXT: vsext.vf4 v8, v25 ; LMULMAX4-NEXT: ret %y = load <4 x i16>, <4 x i16>* %x @@ -698,20 +698,20 @@ define <4 x i64> @zextload_v4i16_v4i64(<4 x i16>* %x) { ; LMULMAX1-LABEL: zextload_v4i16_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v9, v26 ; LMULMAX1-NEXT: vzext.vf4 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v4i16_v4i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX4-NEXT: vle16.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX4-NEXT: vzext.vf4 v8, v25 ; LMULMAX4-NEXT: ret %y = load <4 x i16>, <4 x i16>* %x @@ -722,7 +722,7 @@ define void @truncstore_v8i16_v8i8(<8 x i16> %x, <8 x i8>* %z) { ; CHECK-LABEL: truncstore_v8i16_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -734,20 +734,20 @@ define <8 x i32> @sextload_v8i16_v8i32(<8 x i16>* %x) { ; LMULMAX1-LABEL: sextload_v8i16_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v9, v26 ; LMULMAX1-NEXT: vsext.vf2 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v8i16_v8i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vle16.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vsext.vf2 v8, v25 ; LMULMAX4-NEXT: ret %y = load <8 x i16>, <8 x i16>* %x @@ -758,20 +758,20 @@ define <8 x i32> @zextload_v8i16_v8i32(<8 x i16>* %x) { ; LMULMAX1-LABEL: zextload_v8i16_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v9, v26 ; LMULMAX1-NEXT: vzext.vf2 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v8i16_v8i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vle16.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vzext.vf2 v8, v25 ; LMULMAX4-NEXT: ret %y = load <8 x i16>, <8 x i16>* %x @@ -782,28 +782,28 @@ define <8 x i64> @sextload_v8i16_v8i64(<8 x i16>* %x) { ; LMULMAX1-LABEL: sextload_v8i16_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v10, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v11, v26 ; LMULMAX1-NEXT: vsext.vf4 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v8i16_v8i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vle16.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vsext.vf4 v8, v25 ; LMULMAX4-NEXT: ret %y = load <8 x i16>, <8 x i16>* %x @@ -814,28 +814,28 @@ define <8 x i64> @zextload_v8i16_v8i64(<8 x i16>* %x) { ; LMULMAX1-LABEL: zextload_v8i16_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v10, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v11, v26 ; LMULMAX1-NEXT: vzext.vf4 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v8i16_v8i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vle16.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vzext.vf4 v8, v25 ; LMULMAX4-NEXT: ret %y = load <8 x i16>, <8 x i16>* %x @@ -846,23 +846,23 @@ define void @truncstore_v16i16_v16i8(<16 x i16> %x, <16 x i8>* %z) { ; LMULMAX1-LABEL: truncstore_v16i16_v16i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 8 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vse8.v v26, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v16i16_v16i8: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v8, 0 ; LMULMAX4-NEXT: vse8.v v25, (a0) ; LMULMAX4-NEXT: ret @@ -874,17 +874,17 @@ define <16 x i32> @sextload_v16i16_v16i32(<16 x i16>* %x) { ; LMULMAX1-LABEL: sextload_v16i16_v16i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v11, v27 ; LMULMAX1-NEXT: vsext.vf2 v8, v25 ; LMULMAX1-NEXT: vsext.vf2 v10, v26 @@ -892,9 +892,9 @@ ; ; LMULMAX4-LABEL: sextload_v16i16_v16i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vle16.v v26, (a0) -; LMULMAX4-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vsext.vf2 v8, v26 ; LMULMAX4-NEXT: ret %y = load <16 x i16>, <16 x i16>* %x @@ -905,17 +905,17 @@ define <16 x i32> @zextload_v16i16_v16i32(<16 x i16>* %x) { ; LMULMAX1-LABEL: zextload_v16i16_v16i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v11, v27 ; LMULMAX1-NEXT: vzext.vf2 v8, v25 ; LMULMAX1-NEXT: vzext.vf2 v10, v26 @@ -923,9 +923,9 @@ ; ; LMULMAX4-LABEL: zextload_v16i16_v16i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vle16.v v26, (a0) -; LMULMAX4-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vzext.vf2 v8, v26 ; LMULMAX4-NEXT: ret %y = load <16 x i16>, <16 x i16>* %x @@ -936,33 +936,33 @@ define <16 x i64> @sextload_v16i16_v16i64(<16 x i16>* %x) { ; LMULMAX1-LABEL: sextload_v16i16_v16i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v10, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v28, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v14, v28 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v9, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v11, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v13, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v28, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v15, v27 ; LMULMAX1-NEXT: vsext.vf4 v8, v25 ; LMULMAX1-NEXT: vsext.vf4 v12, v26 @@ -970,11 +970,11 @@ ; ; LMULMAX4-LABEL: sextload_v16i16_v16i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vle16.v v26, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m2,ta,mu ; LMULMAX4-NEXT: vslidedown.vi v28, v26, 8 -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vsext.vf4 v12, v28 ; LMULMAX4-NEXT: vsext.vf4 v8, v26 ; LMULMAX4-NEXT: ret @@ -986,33 +986,33 @@ define <16 x i64> @zextload_v16i16_v16i64(<16 x i16>* %x) { ; LMULMAX1-LABEL: zextload_v16i16_v16i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v10, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v28, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v14, v28 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v9, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v11, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v13, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v28, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v15, v27 ; LMULMAX1-NEXT: vzext.vf4 v8, v25 ; LMULMAX1-NEXT: vzext.vf4 v12, v26 @@ -1020,11 +1020,11 @@ ; ; LMULMAX4-LABEL: zextload_v16i16_v16i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vle16.v v26, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m2,ta,mu ; LMULMAX4-NEXT: vslidedown.vi v28, v26, 8 -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vzext.vf4 v12, v28 ; LMULMAX4-NEXT: vzext.vf4 v8, v26 ; LMULMAX4-NEXT: ret @@ -1036,9 +1036,9 @@ define void @truncstore_v2i32_v2i8(<2 x i32> %x, <2 x i8>* %z) { ; CHECK-LABEL: truncstore_v2i32_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v25, 0 ; CHECK-NEXT: vse8.v v26, (a0) ; CHECK-NEXT: ret @@ -1050,7 +1050,7 @@ define void @truncstore_v2i32_v2i16(<2 x i32> %x, <2 x i16>* %z) { ; CHECK-LABEL: truncstore_v2i32_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -1062,9 +1062,9 @@ define <2 x i64> @sextload_v2i32_v2i64(<2 x i32>* %x) { ; CHECK-LABEL: sextload_v2i32_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i32>, <2 x i32>* %x @@ -1075,9 +1075,9 @@ define <2 x i64> @zextload_v2i32_v2i64(<2 x i32>* %x) { ; CHECK-LABEL: zextload_v2i32_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v8, v25 ; CHECK-NEXT: ret %y = load <2 x i32>, <2 x i32>* %x @@ -1088,9 +1088,9 @@ define void @truncstore_v4i32_v4i8(<4 x i32> %x, <4 x i8>* %z) { ; CHECK-LABEL: truncstore_v4i32_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v25, 0 ; CHECK-NEXT: vse8.v v26, (a0) ; CHECK-NEXT: ret @@ -1102,7 +1102,7 @@ define void @truncstore_v4i32_v4i16(<4 x i32> %x, <4 x i16>* %z) { ; CHECK-LABEL: truncstore_v4i32_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -1114,20 +1114,20 @@ define <4 x i64> @sextload_v4i32_v4i64(<4 x i32>* %x) { ; LMULMAX1-LABEL: sextload_v4i32_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v9, v26 ; LMULMAX1-NEXT: vsext.vf2 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: sextload_v4i32_v4i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX4-NEXT: vle32.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX4-NEXT: vsext.vf2 v8, v25 ; LMULMAX4-NEXT: ret %y = load <4 x i32>, <4 x i32>* %x @@ -1138,20 +1138,20 @@ define <4 x i64> @zextload_v4i32_v4i64(<4 x i32>* %x) { ; LMULMAX1-LABEL: zextload_v4i32_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v9, v26 ; LMULMAX1-NEXT: vzext.vf2 v8, v25 ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: zextload_v4i32_v4i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX4-NEXT: vle32.v v25, (a0) -; LMULMAX4-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX4-NEXT: vzext.vf2 v8, v25 ; LMULMAX4-NEXT: ret %y = load <4 x i32>, <4 x i32>* %x @@ -1162,29 +1162,29 @@ define void @truncstore_v8i32_v8i8(<8 x i32> %x, <8 x i8>* %z) { ; LMULMAX1-LABEL: truncstore_v8i32_v8i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v27, 4 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vse8.v v25, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v8i32_v8i8: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v25, 0 ; LMULMAX4-NEXT: vse8.v v26, (a0) ; LMULMAX4-NEXT: ret @@ -1196,23 +1196,23 @@ define void @truncstore_v8i32_v8i16(<8 x i32> %x, <8 x i16>* %z) { ; LMULMAX1-LABEL: truncstore_v8i32_v8i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vse16.v v26, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v8i32_v8i16: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v8, 0 ; LMULMAX4-NEXT: vse16.v v25, (a0) ; LMULMAX4-NEXT: ret @@ -1224,17 +1224,17 @@ define <8 x i64> @sextload_v8i32_v8i64(<8 x i32>* %x) { ; LMULMAX1-LABEL: sextload_v8i32_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v11, v27 ; LMULMAX1-NEXT: vsext.vf2 v8, v25 ; LMULMAX1-NEXT: vsext.vf2 v10, v26 @@ -1242,9 +1242,9 @@ ; ; LMULMAX4-LABEL: sextload_v8i32_v8i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vle32.v v26, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vsext.vf2 v8, v26 ; LMULMAX4-NEXT: ret %y = load <8 x i32>, <8 x i32>* %x @@ -1255,17 +1255,17 @@ define <8 x i64> @zextload_v8i32_v8i64(<8 x i32>* %x) { ; LMULMAX1-LABEL: zextload_v8i32_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v9, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v11, v27 ; LMULMAX1-NEXT: vzext.vf2 v8, v25 ; LMULMAX1-NEXT: vzext.vf2 v10, v26 @@ -1273,9 +1273,9 @@ ; ; LMULMAX4-LABEL: zextload_v8i32_v8i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vle32.v v26, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vzext.vf2 v8, v26 ; LMULMAX4-NEXT: ret %y = load <8 x i32>, <8 x i32>* %x @@ -1286,48 +1286,48 @@ define void @truncstore_v16i32_v16i8(<16 x i32> %x, <16 x i8>* %z) { ; LMULMAX1-LABEL: truncstore_v16i32_v16i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vmv1r.v v27, v25 ; LMULMAX1-NEXT: vslideup.vi v27, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v28, 4 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v10, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v11, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v28, 4 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 8 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vse8.v v26, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v16i32_v16i8: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v26, 0 ; LMULMAX4-NEXT: vse8.v v25, (a0) ; LMULMAX4-NEXT: ret @@ -1339,34 +1339,34 @@ define void @truncstore_v16i32_v16i16(<16 x i32> %x, <16 x i16>* %z) { ; LMULMAX1-LABEL: truncstore_v16i32_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; LMULMAX1-NEXT: vmv1r.v v27, v26 ; LMULMAX1-NEXT: vslideup.vi v27, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v10, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v11, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 4 ; LMULMAX1-NEXT: addi a1, a0, 16 -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vse16.v v26, (a1) ; LMULMAX1-NEXT: vse16.v v27, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v16i32_v16i16: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v8, 0 ; LMULMAX4-NEXT: vse16.v v26, (a0) ; LMULMAX4-NEXT: ret @@ -1379,28 +1379,28 @@ ; LMULMAX1-LABEL: sextload_v16i32_v16i64: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a1, a0, 48 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a1) ; LMULMAX1-NEXT: addi a1, a0, 32 ; LMULMAX1-NEXT: vle32.v v26, (a1) ; LMULMAX1-NEXT: vle32.v v27, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v9, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v28, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v11, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v13, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf2 v15, v29 ; LMULMAX1-NEXT: vsext.vf2 v8, v27 ; LMULMAX1-NEXT: vsext.vf2 v10, v28 @@ -1410,11 +1410,11 @@ ; ; LMULMAX4-LABEL: sextload_v16i32_v16i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vle32.v v28, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m4,ta,mu ; LMULMAX4-NEXT: vslidedown.vi v8, v28, 8 -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vsext.vf2 v12, v8 ; LMULMAX4-NEXT: vsext.vf2 v8, v28 ; LMULMAX4-NEXT: ret @@ -1427,28 +1427,28 @@ ; LMULMAX1-LABEL: zextload_v16i32_v16i64: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a1, a0, 48 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a1) ; LMULMAX1-NEXT: addi a1, a0, 32 ; LMULMAX1-NEXT: vle32.v v26, (a1) ; LMULMAX1-NEXT: vle32.v v27, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v9, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v28, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v11, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v13, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf2 v15, v29 ; LMULMAX1-NEXT: vzext.vf2 v8, v27 ; LMULMAX1-NEXT: vzext.vf2 v10, v28 @@ -1458,11 +1458,11 @@ ; ; LMULMAX4-LABEL: zextload_v16i32_v16i64: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vle32.v v28, (a0) -; LMULMAX4-NEXT: vsetivli a0, 8, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m4,ta,mu ; LMULMAX4-NEXT: vslidedown.vi v8, v28, 8 -; LMULMAX4-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vzext.vf2 v12, v8 ; LMULMAX4-NEXT: vzext.vf2 v8, v28 ; LMULMAX4-NEXT: ret @@ -1474,11 +1474,11 @@ define void @truncstore_v2i64_v2i8(<2 x i64> %x, <2 x i8>* %z) { ; CHECK-LABEL: truncstore_v2i64_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v26, 0 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -1490,9 +1490,9 @@ define void @truncstore_v2i64_v2i16(<2 x i64> %x, <2 x i16>* %z) { ; CHECK-LABEL: truncstore_v2i64_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v25, 0 ; CHECK-NEXT: vse16.v v26, (a0) ; CHECK-NEXT: ret @@ -1504,7 +1504,7 @@ define void @truncstore_v2i64_v2i32(<2 x i64> %x, <2 x i32>* %z) { ; CHECK-LABEL: truncstore_v2i64_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 0 ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -1516,35 +1516,35 @@ define void @truncstore_v4i64_v4i8(<4 x i64> %x, <4 x i8>* %z) { ; LMULMAX1-LABEL: truncstore_v4i64_v4i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vse8.v v26, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v4i64_v4i8: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX4-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v26, 0 ; LMULMAX4-NEXT: vse8.v v25, (a0) ; LMULMAX4-NEXT: ret @@ -1556,29 +1556,29 @@ define void @truncstore_v4i64_v4i16(<4 x i64> %x, <4 x i16>* %z) { ; LMULMAX1-LABEL: truncstore_v4i64_v4i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v27, 2 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vse16.v v25, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v4i64_v4i16: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v25, 0 ; LMULMAX4-NEXT: vse16.v v26, (a0) ; LMULMAX4-NEXT: ret @@ -1590,23 +1590,23 @@ define void @truncstore_v4i64_v4i32(<4 x i64> %x, <4 x i32>* %z) { ; LMULMAX1-LABEL: truncstore_v4i64_v4i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vse32.v v26, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v4i64_v4i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v8, 0 ; LMULMAX4-NEXT: vse32.v v25, (a0) ; LMULMAX4-NEXT: ret @@ -1618,58 +1618,58 @@ define void @truncstore_v8i64_v8i8(<8 x i64> %x, <8 x i8>* %z) { ; LMULMAX1-LABEL: truncstore_v8i64_v8i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vmv1r.v v27, v26 ; LMULMAX1-NEXT: vslideup.vi v27, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v10, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v11, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v27, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v26, 4 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vse8.v v25, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v8i64_v8i8: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v25, 0 ; LMULMAX4-NEXT: vse8.v v26, (a0) ; LMULMAX4-NEXT: ret @@ -1681,48 +1681,48 @@ define void @truncstore_v8i64_v8i16(<8 x i64> %x, <8 x i16>* %z) { ; LMULMAX1-LABEL: truncstore_v8i64_v8i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; LMULMAX1-NEXT: vmv1r.v v27, v25 ; LMULMAX1-NEXT: vslideup.vi v27, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v28, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v10, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v11, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v28, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vse16.v v26, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v8i64_v8i16: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v26, 0 ; LMULMAX4-NEXT: vse16.v v25, (a0) ; LMULMAX4-NEXT: ret @@ -1734,34 +1734,34 @@ define void @truncstore_v8i64_v8i32(<8 x i64> %x, <8 x i32>* %z) { ; LMULMAX1-LABEL: truncstore_v8i64_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; LMULMAX1-NEXT: vmv1r.v v27, v26 ; LMULMAX1-NEXT: vslideup.vi v27, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v10, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v11, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 2 ; LMULMAX1-NEXT: addi a1, a0, 16 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vse32.v v26, (a1) ; LMULMAX1-NEXT: vse32.v v27, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v8i64_v8i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v8, 0 ; LMULMAX4-NEXT: vse32.v v26, (a0) ; LMULMAX4-NEXT: ret @@ -1773,117 +1773,117 @@ define void @truncstore_v16i64_v16i8(<16 x i64> %x, <16 x i8>* %z) { ; LMULMAX1-LABEL: truncstore_v16i64_v16i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vmv1r.v v28, v25 ; LMULMAX1-NEXT: vslideup.vi v28, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v26, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vmv1r.v v27, v26 ; LMULMAX1-NEXT: vslideup.vi v27, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v10, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vmv1r.v v29, v25 ; LMULMAX1-NEXT: vslideup.vi v29, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v11, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v30, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v30, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v29, v28, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v29, 4 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v12, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vmv1r.v v29, v25 ; LMULMAX1-NEXT: vslideup.vi v29, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v13, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v30, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v30, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v29, v27, 2 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v14, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v15, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v27, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v27, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v26, 8 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vse8.v v28, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v16i64_v16i8: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vmv.v.i v25, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e8,m1,tu,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,m1,tu,mu ; LMULMAX4-NEXT: vslideup.vi v25, v26, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v12, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v28, v26, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v28, 0 -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,tu,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,tu,mu ; LMULMAX4-NEXT: vslideup.vi v25, v26, 8 -; LMULMAX4-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX4-NEXT: vse8.v v25, (a0) ; LMULMAX4-NEXT: ret %y = trunc <16 x i64> %x to <16 x i8> @@ -1894,93 +1894,93 @@ define void @truncstore_v16i64_v16i16(<16 x i64> %x, <16 x i16>* %z) { ; LMULMAX1-LABEL: truncstore_v16i64_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; LMULMAX1-NEXT: vmv1r.v v28, v25 ; LMULMAX1-NEXT: vslideup.vi v28, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v27, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; LMULMAX1-NEXT: vmv1r.v v27, v26 ; LMULMAX1-NEXT: vslideup.vi v27, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v10, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; LMULMAX1-NEXT: vmv1r.v v28, v25 ; LMULMAX1-NEXT: vslideup.vi v28, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v11, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v30, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v30, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v28, 4 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v12, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; LMULMAX1-NEXT: vmv1r.v v28, v25 ; LMULMAX1-NEXT: vslideup.vi v28, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v13, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v30, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v30, 2 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v14, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v29, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v15, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v28, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e16,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v29, 2 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 4 ; LMULMAX1-NEXT: addi a1, a0, 16 -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vse16.v v26, (a1) ; LMULMAX1-NEXT: vse16.v v27, (a0) ; LMULMAX1-NEXT: ret ; ; LMULMAX4-LABEL: truncstore_v16i64_v16i16: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v12, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v28, v26, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v26, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v30, v26, 0 -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vmv.v.i v26, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e16,m2,tu,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e16,m2,tu,mu ; LMULMAX4-NEXT: vslideup.vi v26, v30, 0 -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,tu,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,tu,mu ; LMULMAX4-NEXT: vslideup.vi v26, v28, 8 -; LMULMAX4-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX4-NEXT: vse16.v v26, (a0) ; LMULMAX4-NEXT: ret %y = trunc <16 x i64> %x to <16 x i16> @@ -1991,45 +1991,45 @@ define void @truncstore_v16i64_v16i32(<16 x i64> %x, <16 x i32>* %z) { ; LMULMAX1-LABEL: truncstore_v16i64_v16i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v8, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; LMULMAX1-NEXT: vmv1r.v v27, v26 ; LMULMAX1-NEXT: vslideup.vi v27, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v9, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v10, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; LMULMAX1-NEXT: vmv1r.v v28, v26 ; LMULMAX1-NEXT: vslideup.vi v28, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v11, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v12, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; LMULMAX1-NEXT: vmv1r.v v29, v26 ; LMULMAX1-NEXT: vslideup.vi v29, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v13, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v29, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v14, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v15, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 2 ; LMULMAX1-NEXT: addi a1, a0, 48 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vse32.v v26, (a1) ; LMULMAX1-NEXT: addi a1, a0, 32 ; LMULMAX1-NEXT: vse32.v v29, (a1) @@ -2040,16 +2040,16 @@ ; ; LMULMAX4-LABEL: truncstore_v16i64_v16i32: ; LMULMAX4: # %bb.0: -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX4-NEXT: vnsrl.wi v28, v12, 0 ; LMULMAX4-NEXT: vnsrl.wi v12, v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vmv.v.i v8, 0 -; LMULMAX4-NEXT: vsetivli a1, 8, e32,m4,tu,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e32,m4,tu,mu ; LMULMAX4-NEXT: vslideup.vi v8, v12, 0 -; LMULMAX4-NEXT: vsetivli a1, 16, e32,m4,tu,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,tu,mu ; LMULMAX4-NEXT: vslideup.vi v8, v28, 8 -; LMULMAX4-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vse32.v v8, (a0) ; LMULMAX4-NEXT: ret %y = trunc <16 x i64> %x to <16 x i32> diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract-i1.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract-i1.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract-i1.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract-i1.ll @@ -5,7 +5,7 @@ define i1 @extractelt_v1i1(<1 x i8>* %x, i64 %idx) nounwind { ; CHECK-LABEL: extractelt_v1i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 @@ -22,12 +22,12 @@ define i1 @extractelt_v2i1(<2 x i8>* %x, i64 %idx) nounwind { ; CHECK-LABEL: extractelt_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -40,12 +40,12 @@ define i1 @extractelt_v4i1(<4 x i8>* %x, i64 %idx) nounwind { ; CHECK-LABEL: extractelt_v4i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -58,12 +58,12 @@ define i1 @extractelt_v8i1(<8 x i8>* %x, i64 %idx) nounwind { ; CHECK-LABEL: extractelt_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -76,12 +76,12 @@ define i1 @extractelt_v16i1(<16 x i8>* %x, i64 %idx) nounwind { ; CHECK-LABEL: extractelt_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -95,12 +95,12 @@ ; CHECK-LABEL: extractelt_v32i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v26, 0 ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v26, a1 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -114,12 +114,12 @@ ; CHECK-LABEL: extractelt_v64i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 64 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vmseq.vi v0, v28, 0 ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: vmerge.vim v28, v28, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m4,ta,mu ; CHECK-NEXT: vslidedown.vx v28, v28, a1 ; CHECK-NEXT: vmv.x.s a0, v28 ; CHECK-NEXT: ret @@ -133,12 +133,12 @@ ; CHECK-LABEL: extractelt_v128i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 128 -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vmseq.vi v0, v8, 0 ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: vmerge.vim v8, v8, 1, v0 -; CHECK-NEXT: vsetivli a0, 1, e8,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a1 ; CHECK-NEXT: vmv.x.s a0, v8 ; CHECK-NEXT: ret @@ -159,7 +159,7 @@ ; RV32-NEXT: andi a1, a1, 255 ; RV32-NEXT: addi a2, a0, 128 ; RV32-NEXT: addi a3, zero, 128 -; RV32-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; RV32-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; RV32-NEXT: vle8.v v8, (a0) ; RV32-NEXT: vle8.v v16, (a2) ; RV32-NEXT: mv a0, sp @@ -190,7 +190,7 @@ ; RV64-NEXT: andi a1, a1, 255 ; RV64-NEXT: addi a2, a0, 128 ; RV64-NEXT: addi a3, zero, 128 -; RV64-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; RV64-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; RV64-NEXT: vle8.v v8, (a0) ; RV64-NEXT: vle8.v v16, (a2) ; RV64-NEXT: mv a0, sp diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract-subvector.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract-subvector.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract-subvector.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract-subvector.ll @@ -5,9 +5,9 @@ define void @extract_v2i8_v4i8_0(<4 x i8>* %x, <2 x i8>* %y) { ; CHECK-LABEL: extract_v2i8_v4i8_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v25, (a1) ; CHECK-NEXT: ret %a = load <4 x i8>, <4 x i8>* %x @@ -19,11 +19,11 @@ define void @extract_v2i8_v4i8_2(<4 x i8>* %x, <2 x i8>* %y) { ; CHECK-LABEL: extract_v2i8_v4i8_2: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 2 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v25, (a1) ; CHECK-NEXT: ret %a = load <4 x i8>, <4 x i8>* %x @@ -35,9 +35,9 @@ define void @extract_v2i8_v8i8_0(<8 x i8>* %x, <2 x i8>* %y) { ; CHECK-LABEL: extract_v2i8_v8i8_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v25, (a1) ; CHECK-NEXT: ret %a = load <8 x i8>, <8 x i8>* %x @@ -49,11 +49,11 @@ define void @extract_v2i8_v8i8_6(<8 x i8>* %x, <2 x i8>* %y) { ; CHECK-LABEL: extract_v2i8_v8i8_6: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 6 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v25, (a1) ; CHECK-NEXT: ret %a = load <8 x i8>, <8 x i8>* %x @@ -65,17 +65,17 @@ define void @extract_v2i32_v8i32_0(<8 x i32>* %x, <2 x i32>* %y) { ; LMULMAX2-LABEL: extract_v2i32_v8i32_0: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) -; LMULMAX2-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX2-NEXT: vse32.v v26, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v2i32_v8i32_0: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vse32.v v25, (a1) ; LMULMAX1-NEXT: ret %a = load <8 x i32>, <8 x i32>* %x @@ -87,21 +87,21 @@ define void @extract_v2i32_v8i32_2(<8 x i32>* %x, <2 x i32>* %y) { ; LMULMAX2-LABEL: extract_v2i32_v8i32_2: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) -; LMULMAX2-NEXT: vsetivli a0, 2, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,m2,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v26, v26, 2 -; LMULMAX2-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX2-NEXT: vse32.v v26, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v2i32_v8i32_2: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v25, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vse32.v v25, (a1) ; LMULMAX1-NEXT: ret %a = load <8 x i32>, <8 x i32>* %x @@ -113,22 +113,22 @@ define void @extract_v2i32_v8i32_6(<8 x i32>* %x, <2 x i32>* %y) { ; LMULMAX2-LABEL: extract_v2i32_v8i32_6: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) -; LMULMAX2-NEXT: vsetivli a0, 2, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,m2,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v26, v26, 6 -; LMULMAX2-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX2-NEXT: vse32.v v26, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v2i32_v8i32_6: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a0, a0, 16 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v25, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vse32.v v25, (a1) ; LMULMAX1-NEXT: ret %a = load <8 x i32>, <8 x i32>* %x @@ -140,7 +140,7 @@ define void @extract_v2i32_nxv16i32_0( %x, <2 x i32>* %y) { ; CHECK-LABEL: extract_v2i32_nxv16i32_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: ret %c = call <2 x i32> @llvm.experimental.vector.extract.v2i32.nxv16i32( %x, i64 0) @@ -151,9 +151,9 @@ define void @extract_v2i32_nxv16i32_8( %x, <2 x i32>* %y) { ; CHECK-LABEL: extract_v2i32_nxv16i32_8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 6 -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: ret %c = call <2 x i32> @llvm.experimental.vector.extract.v2i32.nxv16i32( %x, i64 6) @@ -164,7 +164,7 @@ define void @extract_v2i8_nxv2i8_0( %x, <2 x i8>* %y) { ; CHECK-LABEL: extract_v2i8_nxv2i8_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: ret %c = call <2 x i8> @llvm.experimental.vector.extract.v2i8.nxv2i8( %x, i64 0) @@ -175,9 +175,9 @@ define void @extract_v2i8_nxv2i8_2( %x, <2 x i8>* %y) { ; CHECK-LABEL: extract_v2i8_nxv2i8_2: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret %c = call <2 x i8> @llvm.experimental.vector.extract.v2i8.nxv2i8( %x, i64 2) @@ -188,19 +188,19 @@ define void @extract_v8i32_nxv16i32_8( %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: extract_v8i32_nxv16i32_8: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m8,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v8, v8, 8 -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vse32.v v8, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v8i32_nxv16i32_8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m8,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v16, v8, 8 ; LMULMAX1-NEXT: vslidedown.vi v8, v8, 12 ; LMULMAX1-NEXT: addi a1, a0, 16 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vse32.v v8, (a1) ; LMULMAX1-NEXT: vse32.v v16, (a0) ; LMULMAX1-NEXT: ret @@ -213,17 +213,17 @@ ; LMULMAX2-LABEL: extract_v8i1_v64i1_0: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v25, (a0) -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vse1.v v25, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v8i1_v64i1_0: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vse1.v v25, (a1) ; LMULMAX1-NEXT: ret %a = load <64 x i1>, <64 x i1>* %x @@ -236,21 +236,21 @@ ; LMULMAX2-LABEL: extract_v8i1_v64i1_8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v25, (a0) -; LMULMAX2-NEXT: vsetivli a0, 1, e8,mf4,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 1, e8,mf4,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v25, v25, 1 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vse1.v v25, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v8i1_v64i1_8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v25, v25, 1 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vse1.v v25, (a1) ; LMULMAX1-NEXT: ret %a = load <64 x i1>, <64 x i1>* %x @@ -264,20 +264,20 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a0, a0, 4 ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v25, (a0) -; LMULMAX2-NEXT: vsetivli a0, 1, e8,mf4,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 1, e8,mf4,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v25, v25, 2 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vse1.v v25, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v8i1_v64i1_48: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a0, a0, 6 -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vse1.v v25, (a1) ; LMULMAX1-NEXT: ret %a = load <64 x i1>, <64 x i1>* %x @@ -289,7 +289,7 @@ define void @extract_v8i1_nxv2i1_0( %x, <8 x i1>* %y) { ; CHECK-LABEL: extract_v8i1_nxv2i1_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: ret %c = call <8 x i1> @llvm.experimental.vector.extract.v8i1.nxv2i1( %x, i64 0) @@ -303,9 +303,9 @@ ; CHECK-NEXT: vsetvli a1, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 2 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vse1.v v26, (a0) ; CHECK-NEXT: ret @@ -317,7 +317,7 @@ define void @extract_v8i1_nxv64i1_0( %x, <8 x i1>* %y) { ; CHECK-LABEL: extract_v8i1_nxv64i1_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: ret %c = call <8 x i1> @llvm.experimental.vector.extract.v8i1.nxv64i1( %x, i64 0) @@ -328,9 +328,9 @@ define void @extract_v8i1_nxv64i1_8( %x, <8 x i1>* %y) { ; CHECK-LABEL: extract_v8i1_nxv64i1_8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v0, 1 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret %c = call <8 x i1> @llvm.experimental.vector.extract.v8i1.nxv64i1( %x, i64 8) @@ -341,9 +341,9 @@ define void @extract_v8i1_nxv64i1_48( %x, <8 x i1>* %y) { ; CHECK-LABEL: extract_v8i1_nxv64i1_48: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v0, 6 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret %c = call <8 x i1> @llvm.experimental.vector.extract.v8i1.nxv64i1( %x, i64 48) @@ -356,32 +356,32 @@ ; LMULMAX2-LABEL: extract_v2i1_v64i1_0: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v0, (a0) -; LMULMAX2-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX2-NEXT: vmv.v.i v25, 0 ; LMULMAX2-NEXT: vmerge.vim v25, v25, 1, v0 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 -; LMULMAX2-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; LMULMAX2-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vmsne.vi v25, v26, 0 ; LMULMAX2-NEXT: vse1.v v25, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v2i1_v64i1_0: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v0, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vmerge.vim v25, v25, 1, v0 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmsne.vi v25, v26, 0 ; LMULMAX1-NEXT: vse1.v v25, (a1) ; LMULMAX1-NEXT: ret @@ -395,42 +395,42 @@ ; LMULMAX2-LABEL: extract_v2i1_v64i1_2: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v0, (a0) ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vmerge.vim v26, v26, 1, v0 -; LMULMAX2-NEXT: vsetivli a0, 2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e8,m2,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v26, v26, 2 -; LMULMAX2-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX2-NEXT: vmsne.vi v0, v26, 0 ; LMULMAX2-NEXT: vmv.v.i v25, 0 ; LMULMAX2-NEXT: vmerge.vim v25, v25, 1, v0 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 -; LMULMAX2-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; LMULMAX2-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vmsne.vi v25, v26, 0 ; LMULMAX2-NEXT: vse1.v v25, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v2i1_v64i1_2: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v0, (a0) ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vmerge.vim v25, v25, 1, v0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v25, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vmsne.vi v0, v25, 0 ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vmerge.vim v25, v25, 1, v0 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmsne.vi v25, v26, 0 ; LMULMAX1-NEXT: vse1.v v25, (a1) ; LMULMAX1-NEXT: ret @@ -445,21 +445,21 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a0, a0, 4 ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v0, (a0) ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vmerge.vim v26, v26, 1, v0 -; LMULMAX2-NEXT: vsetivli a0, 2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e8,m2,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v26, v26, 10 -; LMULMAX2-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX2-NEXT: vmsne.vi v0, v26, 0 ; LMULMAX2-NEXT: vmv.v.i v25, 0 ; LMULMAX2-NEXT: vmerge.vim v25, v25, 1, v0 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 -; LMULMAX2-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; LMULMAX2-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vmsne.vi v25, v26, 0 ; LMULMAX2-NEXT: vse1.v v25, (a1) ; LMULMAX2-NEXT: ret @@ -467,21 +467,21 @@ ; LMULMAX1-LABEL: extract_v2i1_v64i1_42: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a0, a0, 4 -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v0, (a0) ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vmerge.vim v25, v25, 1, v0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v25, v25, 10 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vmsne.vi v0, v25, 0 ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vmerge.vim v25, v25, 1, v0 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v26, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmsne.vi v25, v26, 0 ; LMULMAX1-NEXT: vse1.v v25, (a1) ; LMULMAX1-NEXT: ret @@ -494,14 +494,14 @@ define void @extract_v2i1_nxv2i1_0( %x, <2 x i1>* %y) { ; CHECK-LABEL: extract_v2i1_nxv2i1_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -516,17 +516,17 @@ ; CHECK-NEXT: vsetvli a1, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 2 -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -538,14 +538,14 @@ define void @extract_v2i1_nxv64i1_0( %x, <2 x i1>* %y) { ; CHECK-LABEL: extract_v2i1_nxv64i1_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -560,17 +560,17 @@ ; CHECK-NEXT: vsetvli a1, zero, e8,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: vmerge.vim v8, v8, 1, v0 -; CHECK-NEXT: vsetivli a1, 2, e8,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,m8,ta,mu ; CHECK-NEXT: vslidedown.vi v8, v8, 2 -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -586,17 +586,17 @@ ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: vmerge.vim v8, v8, 1, v0 ; CHECK-NEXT: addi a1, zero, 42 -; CHECK-NEXT: vsetivli a2, 2, e8,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,m8,ta,mu ; CHECK-NEXT: vslidedown.vx v8, v8, a1 -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -611,17 +611,17 @@ ; CHECK-NEXT: vsetvli a1, zero, e8,m4,ta,mu ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: vmerge.vim v28, v28, 1, v0 -; CHECK-NEXT: vsetivli a1, 2, e8,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,m4,ta,mu ; CHECK-NEXT: vslidedown.vi v28, v28, 26 -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vi v0, v28, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -633,9 +633,9 @@ define void @extract_v8i1_nxv32i1_16( %x, <8 x i1>* %y) { ; CHECK-LABEL: extract_v8i1_nxv32i1_16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v0, 2 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret %c = call <8 x i1> @llvm.experimental.vector.extract.v8i1.nxv32i1( %x, i64 16) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-extract.ll @@ -5,9 +5,9 @@ define i8 @extractelt_v16i8(<16 x i8>* %x) nounwind { ; CHECK-LABEL: extractelt_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 7 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -19,9 +19,9 @@ define i16 @extractelt_v8i16(<8 x i16>* %x) nounwind { ; CHECK-LABEL: extractelt_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 7 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -33,9 +33,9 @@ define i32 @extractelt_v4i32(<4 x i32>* %x) nounwind { ; CHECK-LABEL: extractelt_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 2 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -47,10 +47,10 @@ define i64 @extractelt_v2i64(<2 x i64>* %x) nounwind { ; RV32-LABEL: extractelt_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v26, v25, a0 ; RV32-NEXT: vmv.x.s a1, v26 ; RV32-NEXT: vmv.x.s a0, v25 @@ -58,7 +58,7 @@ ; ; RV64-LABEL: extractelt_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -70,9 +70,9 @@ define half @extractelt_v8f16(<8 x half>* %x) nounwind { ; CHECK-LABEL: extractelt_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 7 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -84,9 +84,9 @@ define float @extractelt_v4f32(<4 x float>* %x) nounwind { ; CHECK-LABEL: extractelt_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v25, 2 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -98,7 +98,7 @@ define double @extractelt_v2f64(<2 x double>* %x) nounwind { ; CHECK-LABEL: extractelt_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -111,9 +111,9 @@ ; CHECK-LABEL: extractelt_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 1, e8,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v26, 7 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -125,9 +125,9 @@ define i16 @extractelt_v16i16(<16 x i16>* %x) nounwind { ; CHECK-LABEL: extractelt_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v26, 7 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -139,9 +139,9 @@ define i32 @extractelt_v8i32(<8 x i32>* %x) nounwind { ; CHECK-LABEL: extractelt_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v26, 6 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -153,9 +153,9 @@ define i64 @extractelt_v4i64(<4 x i64>* %x) nounwind { ; RV32-LABEL: extractelt_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) -; RV32-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v26, 3 ; RV32-NEXT: vmv.x.s a0, v26 ; RV32-NEXT: addi a1, zero, 32 @@ -165,9 +165,9 @@ ; ; RV64-LABEL: extractelt_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) -; RV64-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v26, 3 ; RV64-NEXT: vmv.x.s a0, v26 ; RV64-NEXT: ret @@ -179,9 +179,9 @@ define half @extractelt_v16f16(<16 x half>* %x) nounwind { ; CHECK-LABEL: extractelt_v16f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v26, 7 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -193,9 +193,9 @@ define float @extractelt_v8f32(<8 x float>* %x) nounwind { ; CHECK-LABEL: extractelt_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vi v26, v26, 2 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -207,7 +207,7 @@ define double @extractelt_v4f64(<4 x double>* %x) nounwind { ; CHECK-LABEL: extractelt_v4f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -223,9 +223,9 @@ define i64 @extractelt_v3i64(<3 x i64>* %x) nounwind { ; RV32-LABEL: extractelt_v3i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vle32.v v26, (a0) -; RV32-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v28, v26, 4 ; RV32-NEXT: vmv.x.s a0, v28 ; RV32-NEXT: vslidedown.vi v26, v26, 5 @@ -234,9 +234,9 @@ ; ; RV64-LABEL: extractelt_v3i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) -; RV64-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v26, 2 ; RV64-NEXT: vmv.x.s a0, v26 ; RV64-NEXT: ret @@ -248,9 +248,9 @@ define i8 @extractelt_v16i8_idx(<16 x i8>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v16i8_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 1, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -262,9 +262,9 @@ define i16 @extractelt_v8i16_idx(<8 x i16>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v8i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -276,10 +276,10 @@ define i32 @extractelt_v4i32_idx(<4 x i32>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v4i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vadd.vv v25, v25, v25 -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -292,10 +292,10 @@ define i64 @extractelt_v2i64_idx(<2 x i64>* %x, i32 signext %idx) nounwind { ; RV32-LABEL: extractelt_v2i64_idx: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: vadd.vv v25, v25, v25 -; RV32-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vslidedown.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 @@ -305,10 +305,10 @@ ; ; RV64-LABEL: extractelt_v2i64_idx: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vadd.vv v25, v25, v25 -; RV64-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vslidedown.vx v25, v25, a1 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -321,10 +321,10 @@ define half @extractelt_v8f16_idx(<8 x half>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v8f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfadd.vv v25, v25, v25 -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -337,10 +337,10 @@ define float @extractelt_v4f32_idx(<4 x float>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v4f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfadd.vv v25, v25, v25 -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -353,10 +353,10 @@ define double @extractelt_v2f64_idx(<2 x double>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v2f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfadd.vv v25, v25, v25 -; CHECK-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vx v25, v25, a1 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -370,9 +370,9 @@ ; CHECK-LABEL: extractelt_v32i8_idx: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 1, e8,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v26, a1 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -384,9 +384,9 @@ define i16 @extractelt_v16i16_idx(<16 x i16>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v16i16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v26, a1 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -398,10 +398,10 @@ define i32 @extractelt_v8i32_idx(<8 x i32>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v8i32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vadd.vv v26, v26, v26 -; CHECK-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v26, a1 ; CHECK-NEXT: vmv.x.s a0, v26 ; CHECK-NEXT: ret @@ -414,10 +414,10 @@ define i64 @extractelt_v4i64_idx(<4 x i64>* %x, i32 signext %idx) nounwind { ; RV32-LABEL: extractelt_v4i64_idx: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: vadd.vv v26, v26, v26 -; RV32-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vx v26, v26, a1 ; RV32-NEXT: vmv.x.s a0, v26 ; RV32-NEXT: addi a1, zero, 32 @@ -427,10 +427,10 @@ ; ; RV64-LABEL: extractelt_v4i64_idx: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vadd.vv v26, v26, v26 -; RV64-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vx v26, v26, a1 ; RV64-NEXT: vmv.x.s a0, v26 ; RV64-NEXT: ret @@ -443,10 +443,10 @@ define half @extractelt_v16f16_idx(<16 x half>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v16f16_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vfadd.vv v26, v26, v26 -; CHECK-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v26, a1 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -459,10 +459,10 @@ define float @extractelt_v8f32_idx(<8 x float>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v8f32_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vfadd.vv v26, v26, v26 -; CHECK-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v26, a1 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -475,10 +475,10 @@ define double @extractelt_v4f64_idx(<4 x double>* %x, i32 signext %idx) nounwind { ; CHECK-LABEL: extractelt_v4f64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vfadd.vv v26, v26, v26 -; CHECK-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vslidedown.vx v26, v26, a1 ; CHECK-NEXT: vfmv.f.s fa0, v26 ; CHECK-NEXT: ret @@ -495,11 +495,11 @@ define i64 @extractelt_v3i64_idx(<3 x i64>* %x, i32 signext %idx) nounwind { ; RV32-LABEL: extractelt_v3i64_idx: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: vadd.vv v26, v26, v26 ; RV32-NEXT: add a1, a1, a1 -; RV32-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vx v28, v26, a1 ; RV32-NEXT: vmv.x.s a0, v28 ; RV32-NEXT: addi a1, a1, 1 @@ -509,10 +509,10 @@ ; ; RV64-LABEL: extractelt_v3i64_idx: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vadd.vv v26, v26, v26 -; RV64-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vx v26, v26, a1 ; RV64-NEXT: vmv.x.s a0, v26 ; RV64-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-bitcast.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-bitcast.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-bitcast.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-bitcast.ll @@ -81,7 +81,7 @@ ; RV32-FP-LABEL: bitcast_v4f16_i64: ; RV32-FP: # %bb.0: ; RV32-FP-NEXT: addi a0, zero, 32 -; RV32-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vsrl.vx v25, v8, a0 ; RV32-FP-NEXT: vmv.x.s a1, v25 ; RV32-FP-NEXT: vmv.x.s a0, v8 @@ -100,7 +100,7 @@ ; RV32-FP-LABEL: bitcast_v2f32_i64: ; RV32-FP: # %bb.0: ; RV32-FP-NEXT: addi a0, zero, 32 -; RV32-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vsrl.vx v25, v8, a0 ; RV32-FP-NEXT: vmv.x.s a1, v25 ; RV32-FP-NEXT: vmv.x.s a0, v8 @@ -119,7 +119,7 @@ ; RV32-FP-LABEL: bitcast_v1f64_i64: ; RV32-FP: # %bb.0: ; RV32-FP-NEXT: addi a0, zero, 32 -; RV32-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vsrl.vx v25, v8, a0 ; RV32-FP-NEXT: vmv.x.s a1, v25 ; RV32-FP-NEXT: vmv.x.s a0, v8 @@ -203,7 +203,7 @@ define <1 x half> @bitcast_i16_v1f16(i16 %a) { ; CHECK-LABEL: bitcast_i16_v1f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: ret %b = bitcast i16 %a to <1 x half> @@ -213,13 +213,13 @@ define <2 x half> @bitcast_i32_v2f16(i32 %a) { ; RV32-FP-LABEL: bitcast_i32_v2f16: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-FP-NEXT: vmv.s.x v8, a0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_i32_v2f16: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-FP-NEXT: vmv.v.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast i32 %a to <2 x half> @@ -229,13 +229,13 @@ define <1 x float> @bitcast_i32_v1f32(i32 %a) { ; RV32-FP-LABEL: bitcast_i32_v1f32: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-FP-NEXT: vmv.s.x v8, a0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_i32_v1f32: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-FP-NEXT: vmv.v.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast i32 %a to <1 x float> @@ -245,17 +245,17 @@ define <4 x half> @bitcast_i64_v4f16(i64 %a) { ; RV32-FP-LABEL: bitcast_i64_v4f16: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a2, 2, e32,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; RV32-FP-NEXT: vmv.v.i v25, 0 ; RV32-FP-NEXT: vslide1up.vx v26, v25, a1 ; RV32-FP-NEXT: vslide1up.vx v25, v26, a0 -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vslideup.vi v8, v25, 0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_i64_v4f16: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast i64 %a to <4 x half> @@ -265,17 +265,17 @@ define <2 x float> @bitcast_i64_v2f32(i64 %a) { ; RV32-FP-LABEL: bitcast_i64_v2f32: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a2, 2, e32,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; RV32-FP-NEXT: vmv.v.i v25, 0 ; RV32-FP-NEXT: vslide1up.vx v26, v25, a1 ; RV32-FP-NEXT: vslide1up.vx v25, v26, a0 -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vslideup.vi v8, v25, 0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_i64_v2f32: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast i64 %a to <2 x float> @@ -285,17 +285,17 @@ define <1 x double> @bitcast_i64_v1f64(i64 %a) { ; RV32-FP-LABEL: bitcast_i64_v1f64: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a2, 2, e32,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; RV32-FP-NEXT: vmv.v.i v25, 0 ; RV32-FP-NEXT: vslide1up.vx v26, v25, a1 ; RV32-FP-NEXT: vslide1up.vx v25, v26, a0 -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vslideup.vi v8, v25, 0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_i64_v1f64: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast i64 %a to <1 x double> @@ -306,7 +306,7 @@ ; CHECK-LABEL: bitcast_f16_v1i16: ; CHECK: # %bb.0: ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, ft0 ; CHECK-NEXT: ret %b = bitcast half %a to <1 x i16> @@ -317,7 +317,7 @@ ; CHECK-LABEL: bitcast_f16_v1f16: ; CHECK: # %bb.0: ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, ft0 ; CHECK-NEXT: ret %b = bitcast half %a to <1 x half> @@ -327,14 +327,14 @@ define <2 x i16> @bitcast_f32_v2i16(float %a) { ; RV32-FP-LABEL: bitcast_f32_v2i16: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-FP-NEXT: vmv.s.x v8, a0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f32_v2i16: ; RV64-FP: # %bb.0: ; RV64-FP-NEXT: fmv.w.x ft0, a0 -; RV64-FP-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-FP-NEXT: vfmv.s.f v8, ft0 ; RV64-FP-NEXT: ret %b = bitcast float %a to <2 x i16> @@ -344,14 +344,14 @@ define <2 x half> @bitcast_f32_v2f16(float %a) { ; RV32-FP-LABEL: bitcast_f32_v2f16: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-FP-NEXT: vmv.s.x v8, a0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f32_v2f16: ; RV64-FP: # %bb.0: ; RV64-FP-NEXT: fmv.w.x ft0, a0 -; RV64-FP-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-FP-NEXT: vfmv.s.f v8, ft0 ; RV64-FP-NEXT: ret %b = bitcast float %a to <2 x half> @@ -361,14 +361,14 @@ define <1 x i32> @bitcast_f32_v1i32(float %a) { ; RV32-FP-LABEL: bitcast_f32_v1i32: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-FP-NEXT: vmv.s.x v8, a0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f32_v1i32: ; RV64-FP: # %bb.0: ; RV64-FP-NEXT: fmv.w.x ft0, a0 -; RV64-FP-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-FP-NEXT: vfmv.s.f v8, ft0 ; RV64-FP-NEXT: ret %b = bitcast float %a to <1 x i32> @@ -378,14 +378,14 @@ define <1 x float> @bitcast_f32_v1f32(float %a) { ; RV32-FP-LABEL: bitcast_f32_v1f32: ; RV32-FP: # %bb.0: -; RV32-FP-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-FP-NEXT: vmv.s.x v8, a0 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f32_v1f32: ; RV64-FP: # %bb.0: ; RV64-FP-NEXT: fmv.w.x ft0, a0 -; RV64-FP-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-FP-NEXT: vfmv.s.f v8, ft0 ; RV64-FP-NEXT: ret %b = bitcast float %a to <1 x float> @@ -400,14 +400,14 @@ ; RV32-FP-NEXT: sw a0, 8(sp) ; RV32-FP-NEXT: sw a1, 12(sp) ; RV32-FP-NEXT: fld ft0, 8(sp) -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vfmv.s.f v8, ft0 ; RV32-FP-NEXT: addi sp, sp, 16 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f64_v4i16: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast double %a to <4 x i16> @@ -422,14 +422,14 @@ ; RV32-FP-NEXT: sw a0, 8(sp) ; RV32-FP-NEXT: sw a1, 12(sp) ; RV32-FP-NEXT: fld ft0, 8(sp) -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vfmv.s.f v8, ft0 ; RV32-FP-NEXT: addi sp, sp, 16 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f64_v4f16: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast double %a to <4 x half> @@ -444,14 +444,14 @@ ; RV32-FP-NEXT: sw a0, 8(sp) ; RV32-FP-NEXT: sw a1, 12(sp) ; RV32-FP-NEXT: fld ft0, 8(sp) -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vfmv.s.f v8, ft0 ; RV32-FP-NEXT: addi sp, sp, 16 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f64_v2i32: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast double %a to <2 x i32> @@ -466,14 +466,14 @@ ; RV32-FP-NEXT: sw a0, 8(sp) ; RV32-FP-NEXT: sw a1, 12(sp) ; RV32-FP-NEXT: fld ft0, 8(sp) -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vfmv.s.f v8, ft0 ; RV32-FP-NEXT: addi sp, sp, 16 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f64_v2f32: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast double %a to <2 x float> @@ -488,14 +488,14 @@ ; RV32-FP-NEXT: sw a0, 8(sp) ; RV32-FP-NEXT: sw a1, 12(sp) ; RV32-FP-NEXT: fld ft0, 8(sp) -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vfmv.s.f v8, ft0 ; RV32-FP-NEXT: addi sp, sp, 16 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f64_v1i64: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast double %a to <1 x i64> @@ -510,14 +510,14 @@ ; RV32-FP-NEXT: sw a0, 8(sp) ; RV32-FP-NEXT: sw a1, 12(sp) ; RV32-FP-NEXT: fld ft0, 8(sp) -; RV32-FP-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-FP-NEXT: vfmv.s.f v8, ft0 ; RV32-FP-NEXT: addi sp, sp, 16 ; RV32-FP-NEXT: ret ; ; RV64-FP-LABEL: bitcast_f64_v1f64: ; RV64-FP: # %bb.0: -; RV64-FP-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-FP-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-FP-NEXT: vmv.s.x v8, a0 ; RV64-FP-NEXT: ret %b = bitcast double %a to <1 x double> diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-buildvec.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-buildvec.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-buildvec.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-buildvec.ll @@ -12,7 +12,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI0_0) ; CHECK-NEXT: addi a1, a1, %lo(.LCPI0_0) -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -42,47 +42,47 @@ ; LMULMAX1-NEXT: fsw ft0, 8(sp) ; LMULMAX1-NEXT: vfmv.f.s ft0, v8 ; LMULMAX1-NEXT: fsw ft0, 0(sp) -; LMULMAX1-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v10, 7 ; LMULMAX1-NEXT: vfmv.f.s ft0, v26 ; LMULMAX1-NEXT: fsw ft0, 12(sp) ; LMULMAX1-NEXT: vslidedown.vi v26, v8, 7 ; LMULMAX1-NEXT: vfmv.f.s ft0, v26 ; LMULMAX1-NEXT: fsw ft0, 4(sp) -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v8, (sp) ; LMULMAX1-NEXT: addi sp, sp, 16 ; LMULMAX1-NEXT: ret ; ; LMULMAX2-LABEL: hang_when_merging_stores_after_legalization: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-NEXT: vmv.v.i v25, 0 ; LMULMAX2-NEXT: vrgather.vv v26, v8, v25 ; LMULMAX2-NEXT: addi a0, zero, 2 -; LMULMAX2-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-NEXT: vmv.s.x v0, a0 ; LMULMAX2-NEXT: lui a0, %hi(.LCPI1_0) ; LMULMAX2-NEXT: addi a0, a0, %lo(.LCPI1_0) -; LMULMAX2-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-NEXT: vle32.v v27, (a0) -; LMULMAX2-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX2-NEXT: vrgather.vv v26, v9, v27, v0.t -; LMULMAX2-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-NEXT: vrgather.vv v27, v10, v25 ; LMULMAX2-NEXT: addi a0, zero, 8 -; LMULMAX2-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-NEXT: vmv.s.x v0, a0 ; LMULMAX2-NEXT: lui a0, %hi(.LCPI1_1) ; LMULMAX2-NEXT: addi a0, a0, %lo(.LCPI1_1) -; LMULMAX2-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-NEXT: vle32.v v25, (a0) -; LMULMAX2-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX2-NEXT: vrgather.vv v27, v11, v25, v0.t ; LMULMAX2-NEXT: addi a0, zero, 3 -; LMULMAX2-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-NEXT: vmv.s.x v0, a0 -; LMULMAX2-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX2-NEXT: vmerge.vvm v8, v27, v26, v0 ; LMULMAX2-NEXT: ret %z = shufflevector <8 x float> %x, <8 x float> %y, <4 x i32> @@ -92,15 +92,15 @@ define void @buildvec_dominant0_v4f32(<4 x float>* %x) { ; CHECK-LABEL: buildvec_dominant0_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: lui a1, %hi(.LCPI2_0) ; CHECK-NEXT: addi a1, a1, %lo(.LCPI2_0) ; CHECK-NEXT: vlse32.v v25, (a1), zero ; CHECK-NEXT: fmv.w.x ft0, zero ; CHECK-NEXT: vfmv.s.f v26, ft0 -; CHECK-NEXT: vsetivli a1, 3, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 2 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret store <4 x float> , <4 x float>* %x @@ -111,12 +111,12 @@ ; CHECK-LABEL: buildvec_dominant1_v4f32: ; CHECK: # %bb.0: ; CHECK-NEXT: fmv.w.x ft0, zero -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, ft0 ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 1 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v26, (a0) ; CHECK-NEXT: ret %v0 = insertelement <4 x float> undef, float %f, i32 0 @@ -132,12 +132,12 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI4_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI4_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, ft0 ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 1 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v26, (a0) ; CHECK-NEXT: ret %v0 = insertelement <4 x float> undef, float %f, i32 0 @@ -149,18 +149,6 @@ } define void @buildvec_merge0_v4f32(<4 x float>* %x, float %f) { -; CHECK-LABEL: buildvec_merge0_v4f32: -; CHECK: # %bb.0: -; CHECK-NEXT: addi a1, zero, 6 -; CHECK-NEXT: vsetivli a2, 1, e8,mf8,ta,mu -; CHECK-NEXT: lui a2, %hi(.LCPI5_0) -; CHECK-NEXT: flw ft0, %lo(.LCPI5_0)(a2) -; CHECK-NEXT: vmv.s.x v0, a1 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu -; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vfmerge.vfm v25, v25, ft0, v0 -; CHECK-NEXT: vse32.v v25, (a0) -; CHECK-NEXT: ret %v0 = insertelement <4 x float> undef, float %f, i32 0 %v1 = insertelement <4 x float> %v0, float 2.0, i32 1 %v2 = insertelement <4 x float> %v1, float 2.0, i32 2 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-conv.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-conv.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-conv.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-conv.ll @@ -7,10 +7,10 @@ define void @fpext_v2f16_v2f32(<2 x half>* %x, <2 x float>* %y) { ; CHECK-LABEL: fpext_v2f16_v2f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfwcvt.f.f.v v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v26, (a1) ; CHECK-NEXT: ret %a = load <2 x half>, <2 x half>* %x @@ -22,12 +22,12 @@ define void @fpext_v2f16_v2f64(<2 x half>* %x, <2 x double>* %y) { ; CHECK-LABEL: fpext_v2f16_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfwcvt.f.f.v v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v25, v26 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v25, (a1) ; CHECK-NEXT: ret %a = load <2 x half>, <2 x half>* %x @@ -39,24 +39,24 @@ define void @fpext_v8f16_v8f32(<8 x half>* %x, <8 x float>* %y) { ; LMULMAX8-LABEL: fpext_v8f16_v8f32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vle16.v v25, (a0) ; LMULMAX8-NEXT: vfwcvt.f.f.v v26, v25 -; LMULMAX8-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vse32.v v26, (a1) ; LMULMAX8-NEXT: ret ; ; LMULMAX1-LABEL: fpext_v8f16_v8f32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v27, v26 ; LMULMAX1-NEXT: vfwcvt.f.f.v v26, v25 ; LMULMAX1-NEXT: addi a0, a1, 16 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vse32.v v27, (a0) ; LMULMAX1-NEXT: vse32.v v26, (a1) ; LMULMAX1-NEXT: ret @@ -69,43 +69,43 @@ define void @fpext_v8f16_v8f64(<8 x half>* %x, <8 x double>* %y) { ; LMULMAX8-LABEL: fpext_v8f16_v8f64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vle16.v v25, (a0) ; LMULMAX8-NEXT: vfwcvt.f.f.v v26, v25 -; LMULMAX8-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vfwcvt.f.f.v v28, v26 -; LMULMAX8-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vse64.v v28, (a1) ; LMULMAX8-NEXT: ret ; ; LMULMAX1-LABEL: fpext_v8f16_v8f64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v27, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v26, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v28, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v29, v28 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v28, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v29, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v27, v29 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v29, v25 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.f.f.v v25, v29 ; LMULMAX1-NEXT: addi a0, a1, 32 -; LMULMAX1-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vse64.v v27, (a0) ; LMULMAX1-NEXT: vse64.v v25, (a1) ; LMULMAX1-NEXT: addi a0, a1, 48 @@ -122,9 +122,9 @@ define void @fpround_v2f32_v2f16(<2 x float>* %x, <2 x half>* %y) { ; CHECK-LABEL: fpround_v2f32_v2f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v26, v25 ; CHECK-NEXT: vse16.v v26, (a1) ; CHECK-NEXT: ret @@ -137,11 +137,11 @@ define void @fpround_v2f64_v2f16(<2 x double>* %x, <2 x half>* %y) { ; CHECK-LABEL: fpround_v2f64_v2f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v26 ; CHECK-NEXT: vse16.v v25, (a1) ; CHECK-NEXT: ret @@ -154,9 +154,9 @@ define void @fpround_v8f32_v8f16(<8 x float>* %x, <8 x half>* %y) { ; LMULMAX8-LABEL: fpround_v8f32_v8f16: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v26, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vfncvt.f.f.w v25, v26 ; LMULMAX8-NEXT: vse16.v v25, (a1) ; LMULMAX8-NEXT: ret @@ -165,17 +165,17 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi sp, sp, -16 ; LMULMAX1-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle32.v v25, (a2) ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v27, v25 ; LMULMAX1-NEXT: addi a0, sp, 8 ; LMULMAX1-NEXT: vse16.v v27, (a0) ; LMULMAX1-NEXT: vfncvt.f.f.w v25, v26 ; LMULMAX1-NEXT: vse16.v v25, (sp) -; LMULMAX1-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (sp) ; LMULMAX1-NEXT: vse16.v v25, (a1) ; LMULMAX1-NEXT: addi sp, sp, 16 @@ -189,11 +189,11 @@ define void @fpround_v8f64_v8f16(<8 x double>* %x, <8 x half>* %y) { ; LMULMAX8-LABEL: fpround_v8f64_v8f16: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vle64.v v28, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vfncvt.rod.f.f.w v26, v28 -; LMULMAX8-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vfncvt.f.f.w v25, v26 ; LMULMAX8-NEXT: vse16.v v25, (a1) ; LMULMAX8-NEXT: ret @@ -202,7 +202,7 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi sp, sp, -32 ; LMULMAX1-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vle64.v v25, (a0) ; LMULMAX1-NEXT: addi a2, a0, 32 ; LMULMAX1-NEXT: vle64.v v26, (a2) @@ -210,39 +210,39 @@ ; LMULMAX1-NEXT: vle64.v v27, (a2) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle64.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rod.f.f.w v29, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v27, v29 ; LMULMAX1-NEXT: addi a0, sp, 12 ; LMULMAX1-NEXT: vse16.v v27, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rod.f.f.w v27, v28 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v28, v27 ; LMULMAX1-NEXT: addi a0, sp, 4 ; LMULMAX1-NEXT: vse16.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rod.f.f.w v27, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v26, v27 ; LMULMAX1-NEXT: addi a0, sp, 8 ; LMULMAX1-NEXT: vse16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: addi a0, sp, 8 ; LMULMAX1-NEXT: vle16.v v26, (a0) ; LMULMAX1-NEXT: addi a0, sp, 24 ; LMULMAX1-NEXT: vse16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rod.f.f.w v26, v25 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v25, v26 ; LMULMAX1-NEXT: vse16.v v25, (sp) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (sp) ; LMULMAX1-NEXT: addi a0, sp, 16 ; LMULMAX1-NEXT: vse16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: addi a0, sp, 16 ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: vse16.v v25, (a1) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-setcc.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-setcc.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-setcc.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-setcc.ll @@ -5,11 +5,11 @@ define void @fcmp_oeq_vv_v8f16(<8 x half>* %x, <8 x half>* %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oeq_vv_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vmfeq.vv v27, v25, v26 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v27, (a2) ; CHECK-NEXT: ret %a = load <8 x half>, <8 x half>* %x @@ -22,11 +22,11 @@ define void @fcmp_oeq_vv_v8f16_nonans(<8 x half>* %x, <8 x half>* %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oeq_vv_v8f16_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vmfeq.vv v27, v25, v26 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v27, (a2) ; CHECK-NEXT: ret %a = load <8 x half>, <8 x half>* %x @@ -39,18 +39,18 @@ define void @fcmp_une_vv_v4f32(<4 x float>* %x, <4 x float>* %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_une_vv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmfne.vv v0, v25, v26 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -64,18 +64,18 @@ define void @fcmp_une_vv_v4f32_nonans(<4 x float>* %x, <4 x float>* %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_une_vv_v4f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmfne.vv v0, v25, v26 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -89,18 +89,18 @@ define void @fcmp_ogt_vv_v2f64(<2 x double>* %x, <2 x double>* %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_ogt_vv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vmflt.vv v0, v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -114,18 +114,18 @@ define void @fcmp_ogt_vv_v2f64_nonans(<2 x double>* %x, <2 x double>* %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_ogt_vv_v2f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vmflt.vv v0, v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -139,11 +139,11 @@ define void @fcmp_olt_vv_v16f16(<16 x half>* %x, <16 x half>* %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_olt_vv_v16f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vle16.v v28, (a1) ; CHECK-NEXT: vmflt.vv v25, v26, v28 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <16 x half>, <16 x half>* %x @@ -156,11 +156,11 @@ define void @fcmp_olt_vv_v16f16_nonans(<16 x half>* %x, <16 x half>* %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_olt_vv_v16f16_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vle16.v v28, (a1) ; CHECK-NEXT: vmflt.vv v25, v26, v28 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <16 x half>, <16 x half>* %x @@ -173,11 +173,11 @@ define void @fcmp_oge_vv_v8f32(<8 x float>* %x, <8 x float>* %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oge_vv_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vle32.v v28, (a1) ; CHECK-NEXT: vmfle.vv v25, v28, v26 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <8 x float>, <8 x float>* %x @@ -190,11 +190,11 @@ define void @fcmp_oge_vv_v8f32_nonans(<8 x float>* %x, <8 x float>* %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oge_vv_v8f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vle32.v v28, (a1) ; CHECK-NEXT: vmfle.vv v25, v28, v26 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <8 x float>, <8 x float>* %x @@ -207,18 +207,18 @@ define void @fcmp_ole_vv_v4f64(<4 x double>* %x, <4 x double>* %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ole_vv_v4f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vle64.v v28, (a1) ; CHECK-NEXT: vmfle.vv v0, v26, v28 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -232,18 +232,18 @@ define void @fcmp_ole_vv_v4f64_nonans(<4 x double>* %x, <4 x double>* %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ole_vv_v4f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vle64.v v28, (a1) ; CHECK-NEXT: vmfle.vv v0, v26, v28 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -258,11 +258,11 @@ ; CHECK-LABEL: fcmp_ule_vv_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a4, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vle16.v v8, (a1) ; CHECK-NEXT: vmflt.vv v25, v8, v28 -; CHECK-NEXT: vsetvli a0, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -277,11 +277,11 @@ ; CHECK-LABEL: fcmp_ule_vv_v32f16_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a4, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vle16.v v8, (a1) ; CHECK-NEXT: vmfle.vv v25, v28, v8 -; CHECK-NEXT: vsetvli a0, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <32 x half>, <32 x half>* %x @@ -294,11 +294,11 @@ define void @fcmp_uge_vv_v16f32(<16 x float>* %x, <16 x float>* %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_uge_vv_v16f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vle32.v v8, (a1) ; CHECK-NEXT: vmflt.vv v25, v28, v8 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -312,11 +312,11 @@ define void @fcmp_uge_vv_v16f32_nonans(<16 x float>* %x, <16 x float>* %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_uge_vv_v16f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vle32.v v8, (a1) ; CHECK-NEXT: vmfle.vv v25, v8, v28 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <16 x float>, <16 x float>* %x @@ -329,11 +329,11 @@ define void @fcmp_ult_vv_v8f64(<8 x double>* %x, <8 x double>* %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_ult_vv_v8f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vle64.v v8, (a1) ; CHECK-NEXT: vmfle.vv v25, v8, v28 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -347,11 +347,11 @@ define void @fcmp_ult_vv_v8f64_nonans(<8 x double>* %x, <8 x double>* %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_ult_vv_v8f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vle64.v v8, (a1) ; CHECK-NEXT: vmflt.vv v25, v28, v8 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <8 x double>, <8 x double>* %x @@ -365,11 +365,11 @@ ; CHECK-LABEL: fcmp_ugt_vv_v64f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a4, a3, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vle16.v v16, (a1) ; CHECK-NEXT: vmfle.vv v25, v8, v16 -; CHECK-NEXT: vsetvli a0, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -384,11 +384,11 @@ ; CHECK-LABEL: fcmp_ugt_vv_v64f16_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a4, a3, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vle16.v v16, (a1) ; CHECK-NEXT: vmflt.vv v25, v16, v8 -; CHECK-NEXT: vsetvli a0, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <64 x half>, <64 x half>* %x @@ -402,12 +402,12 @@ ; CHECK-LABEL: fcmp_ueq_vv_v32f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a4, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vle32.v v16, (a1) ; CHECK-NEXT: vmflt.vv v25, v8, v16 ; CHECK-NEXT: vmflt.vv v26, v16, v8 -; CHECK-NEXT: vsetvli a0, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vmnor.mm v25, v26, v25 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -422,11 +422,11 @@ ; CHECK-LABEL: fcmp_ueq_vv_v32f32_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a4, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vle32.v v16, (a1) ; CHECK-NEXT: vmfeq.vv v25, v8, v16 -; CHECK-NEXT: vsetvli a0, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <32 x float>, <32 x float>* %x @@ -439,12 +439,12 @@ define void @fcmp_one_vv_v8f64(<16 x double>* %x, <16 x double>* %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_one_vv_v8f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vle64.v v16, (a1) ; CHECK-NEXT: vmflt.vv v25, v8, v16 ; CHECK-NEXT: vmflt.vv v26, v16, v8 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmor.mm v25, v26, v25 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -458,11 +458,11 @@ define void @fcmp_one_vv_v8f64_nonans(<16 x double>* %x, <16 x double>* %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_one_vv_v8f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vle64.v v16, (a1) ; CHECK-NEXT: vmfne.vv v25, v8, v16 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret %a = load <16 x double>, <16 x double>* %x @@ -475,20 +475,20 @@ define void @fcmp_ord_vv_v4f16(<4 x half>* %x, <4 x half>* %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ord_vv_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmfeq.vv v27, v25, v25 ; CHECK-NEXT: vmfeq.vv v25, v26, v26 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmand.mm v0, v25, v27 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -502,20 +502,20 @@ define void @fcmp_uno_vv_v4f16(<2 x half>* %x, <2 x half>* %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_uno_vv_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmfne.vv v27, v25, v25 ; CHECK-NEXT: vmfne.vv v25, v26, v26 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmor.mm v0, v25, v27 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a2) ; CHECK-NEXT: ret @@ -529,10 +529,10 @@ define void @fcmp_oeq_vf_v8f16(<8 x half>* %x, half %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oeq_vf_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmfeq.vf v26, v25, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v26, (a1) ; CHECK-NEXT: ret %a = load <8 x half>, <8 x half>* %x @@ -546,10 +546,10 @@ define void @fcmp_oeq_vf_v8f16_nonans(<8 x half>* %x, half %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oeq_vf_v8f16_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmfeq.vf v26, v25, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v26, (a1) ; CHECK-NEXT: ret %a = load <8 x half>, <8 x half>* %x @@ -563,17 +563,17 @@ define void @fcmp_une_vf_v4f32(<4 x float>* %x, float %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_une_vf_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmfne.vf v0, v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -588,17 +588,17 @@ define void @fcmp_une_vf_v4f32_nonans(<4 x float>* %x, float %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_une_vf_v4f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmfne.vf v0, v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -613,17 +613,17 @@ define void @fcmp_ogt_vf_v2f64(<2 x double>* %x, double %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_ogt_vf_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vmfgt.vf v0, v25, fa0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -638,17 +638,17 @@ define void @fcmp_ogt_vf_v2f64_nonans(<2 x double>* %x, double %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_ogt_vf_v2f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vmfgt.vf v0, v25, fa0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -663,10 +663,10 @@ define void @fcmp_olt_vf_v16f16(<16 x half>* %x, half %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_olt_vf_v16f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmflt.vf v25, v26, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <16 x half>, <16 x half>* %x @@ -680,10 +680,10 @@ define void @fcmp_olt_vf_v16f16_nonans(<16 x half>* %x, half %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_olt_vf_v16f16_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmflt.vf v25, v26, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <16 x half>, <16 x half>* %x @@ -697,10 +697,10 @@ define void @fcmp_oge_vf_v8f32(<8 x float>* %x, float %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oge_vf_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vmfge.vf v25, v26, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <8 x float>, <8 x float>* %x @@ -714,10 +714,10 @@ define void @fcmp_oge_vf_v8f32_nonans(<8 x float>* %x, float %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oge_vf_v8f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vmfge.vf v25, v26, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <8 x float>, <8 x float>* %x @@ -731,17 +731,17 @@ define void @fcmp_ole_vf_v4f64(<4 x double>* %x, double %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ole_vf_v4f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vmfle.vf v0, v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -756,17 +756,17 @@ define void @fcmp_ole_vf_v4f64_nonans(<4 x double>* %x, double %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ole_vf_v4f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vmfle.vf v0, v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -782,10 +782,10 @@ ; CHECK-LABEL: fcmp_ule_vf_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vmfgt.vf v25, v28, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -801,10 +801,10 @@ ; CHECK-LABEL: fcmp_ule_vf_v32f16_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vmfle.vf v25, v28, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <32 x half>, <32 x half>* %x @@ -818,10 +818,10 @@ define void @fcmp_uge_vf_v16f32(<16 x float>* %x, float %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_uge_vf_v16f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vmflt.vf v25, v28, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -836,10 +836,10 @@ define void @fcmp_uge_vf_v16f32_nonans(<16 x float>* %x, float %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_uge_vf_v16f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vmfge.vf v25, v28, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <16 x float>, <16 x float>* %x @@ -853,10 +853,10 @@ define void @fcmp_ult_vf_v8f64(<8 x double>* %x, double %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_ult_vf_v8f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vmfge.vf v25, v28, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -871,10 +871,10 @@ define void @fcmp_ult_vf_v8f64_nonans(<8 x double>* %x, double %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_ult_vf_v8f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vmflt.vf v25, v28, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <8 x double>, <8 x double>* %x @@ -889,10 +889,10 @@ ; CHECK-LABEL: fcmp_ugt_vf_v64f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 64 -; CHECK-NEXT: vsetvli a3, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vmfle.vf v25, v8, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -908,10 +908,10 @@ ; CHECK-LABEL: fcmp_ugt_vf_v64f16_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 64 -; CHECK-NEXT: vsetvli a3, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vmfgt.vf v25, v8, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <64 x half>, <64 x half>* %x @@ -926,11 +926,11 @@ ; CHECK-LABEL: fcmp_ueq_vf_v32f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vmflt.vf v25, v8, fa0 ; CHECK-NEXT: vmfgt.vf v26, v8, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vmnor.mm v25, v26, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -946,10 +946,10 @@ ; CHECK-LABEL: fcmp_ueq_vf_v32f32_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vmfeq.vf v25, v8, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <32 x float>, <32 x float>* %x @@ -963,11 +963,11 @@ define void @fcmp_one_vf_v8f64(<16 x double>* %x, double %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_one_vf_v8f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vmflt.vf v25, v8, fa0 ; CHECK-NEXT: vmfgt.vf v26, v8, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmor.mm v25, v26, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -982,10 +982,10 @@ define void @fcmp_one_vf_v8f64_nonans(<16 x double>* %x, double %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_one_vf_v8f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vmfne.vf v25, v8, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <16 x double>, <16 x double>* %x @@ -999,20 +999,20 @@ define void @fcmp_ord_vf_v4f16(<4 x half>* %x, half %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ord_vf_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfmv.v.f v26, fa0 ; CHECK-NEXT: vmfeq.vf v27, v26, fa0 ; CHECK-NEXT: vmfeq.vv v26, v25, v25 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmand.mm v0, v26, v27 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1027,20 +1027,20 @@ define void @fcmp_uno_vf_v4f16(<2 x half>* %x, half %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_uno_vf_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfmv.v.f v26, fa0 ; CHECK-NEXT: vmfne.vf v27, v26, fa0 ; CHECK-NEXT: vmfne.vv v26, v25, v25 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmor.mm v0, v26, v27 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1055,10 +1055,10 @@ define void @fcmp_oeq_fv_v8f16(<8 x half>* %x, half %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oeq_fv_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmfeq.vf v26, v25, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v26, (a1) ; CHECK-NEXT: ret %a = load <8 x half>, <8 x half>* %x @@ -1072,10 +1072,10 @@ define void @fcmp_oeq_fv_v8f16_nonans(<8 x half>* %x, half %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oeq_fv_v8f16_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmfeq.vf v26, v25, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v26, (a1) ; CHECK-NEXT: ret %a = load <8 x half>, <8 x half>* %x @@ -1089,17 +1089,17 @@ define void @fcmp_une_fv_v4f32(<4 x float>* %x, float %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_une_fv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmfne.vf v0, v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1114,17 +1114,17 @@ define void @fcmp_une_fv_v4f32_nonans(<4 x float>* %x, float %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_une_fv_v4f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmfne.vf v0, v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1139,17 +1139,17 @@ define void @fcmp_ogt_fv_v2f64(<2 x double>* %x, double %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_ogt_fv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vmflt.vf v0, v25, fa0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1164,17 +1164,17 @@ define void @fcmp_ogt_fv_v2f64_nonans(<2 x double>* %x, double %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_ogt_fv_v2f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vmflt.vf v0, v25, fa0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1189,10 +1189,10 @@ define void @fcmp_olt_fv_v16f16(<16 x half>* %x, half %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_olt_fv_v16f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmfgt.vf v25, v26, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <16 x half>, <16 x half>* %x @@ -1206,10 +1206,10 @@ define void @fcmp_olt_fv_v16f16_nonans(<16 x half>* %x, half %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_olt_fv_v16f16_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmfgt.vf v25, v26, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <16 x half>, <16 x half>* %x @@ -1223,10 +1223,10 @@ define void @fcmp_oge_fv_v8f32(<8 x float>* %x, float %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oge_fv_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vmfle.vf v25, v26, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <8 x float>, <8 x float>* %x @@ -1240,10 +1240,10 @@ define void @fcmp_oge_fv_v8f32_nonans(<8 x float>* %x, float %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_oge_fv_v8f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vmfle.vf v25, v26, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <8 x float>, <8 x float>* %x @@ -1257,17 +1257,17 @@ define void @fcmp_ole_fv_v4f64(<4 x double>* %x, double %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ole_fv_v4f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vmfge.vf v0, v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1282,17 +1282,17 @@ define void @fcmp_ole_fv_v4f64_nonans(<4 x double>* %x, double %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ole_fv_v4f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vmfge.vf v0, v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1308,10 +1308,10 @@ ; CHECK-LABEL: fcmp_ule_fv_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vmflt.vf v25, v28, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1327,10 +1327,10 @@ ; CHECK-LABEL: fcmp_ule_fv_v32f16_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vmfge.vf v25, v28, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <32 x half>, <32 x half>* %x @@ -1344,10 +1344,10 @@ define void @fcmp_uge_fv_v16f32(<16 x float>* %x, float %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_uge_fv_v16f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vmfgt.vf v25, v28, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1362,10 +1362,10 @@ define void @fcmp_uge_fv_v16f32_nonans(<16 x float>* %x, float %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_uge_fv_v16f32_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vmfle.vf v25, v28, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <16 x float>, <16 x float>* %x @@ -1379,10 +1379,10 @@ define void @fcmp_ult_fv_v8f64(<8 x double>* %x, double %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_ult_fv_v8f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vmfle.vf v25, v28, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1397,10 +1397,10 @@ define void @fcmp_ult_fv_v8f64_nonans(<8 x double>* %x, double %y, <8 x i1>* %z) { ; CHECK-LABEL: fcmp_ult_fv_v8f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vmfgt.vf v25, v28, fa0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <8 x double>, <8 x double>* %x @@ -1415,10 +1415,10 @@ ; CHECK-LABEL: fcmp_ugt_fv_v64f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 64 -; CHECK-NEXT: vsetvli a3, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vmfge.vf v25, v8, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1434,10 +1434,10 @@ ; CHECK-LABEL: fcmp_ugt_fv_v64f16_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 64 -; CHECK-NEXT: vsetvli a3, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vmflt.vf v25, v8, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <64 x half>, <64 x half>* %x @@ -1452,11 +1452,11 @@ ; CHECK-LABEL: fcmp_ueq_fv_v32f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vmfgt.vf v25, v8, fa0 ; CHECK-NEXT: vmflt.vf v26, v8, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vmnor.mm v25, v26, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1472,10 +1472,10 @@ ; CHECK-LABEL: fcmp_ueq_fv_v32f32_nonans: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vmfeq.vf v25, v8, fa0 -; CHECK-NEXT: vsetvli a0, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <32 x float>, <32 x float>* %x @@ -1489,11 +1489,11 @@ define void @fcmp_one_fv_v8f64(<16 x double>* %x, double %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_one_fv_v8f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vmfgt.vf v25, v8, fa0 ; CHECK-NEXT: vmflt.vf v26, v8, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmor.mm v25, v26, v25 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1508,10 +1508,10 @@ define void @fcmp_one_fv_v8f64_nonans(<16 x double>* %x, double %y, <16 x i1>* %z) { ; CHECK-LABEL: fcmp_one_fv_v8f64_nonans: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vmfne.vf v25, v8, fa0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret %a = load <16 x double>, <16 x double>* %x @@ -1525,20 +1525,20 @@ define void @fcmp_ord_fv_v4f16(<4 x half>* %x, half %y, <4 x i1>* %z) { ; CHECK-LABEL: fcmp_ord_fv_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfmv.v.f v26, fa0 ; CHECK-NEXT: vmfeq.vf v27, v26, fa0 ; CHECK-NEXT: vmfeq.vv v26, v25, v25 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmand.mm v0, v27, v26 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -1553,20 +1553,20 @@ define void @fcmp_uno_fv_v4f16(<2 x half>* %x, half %y, <2 x i1>* %z) { ; CHECK-LABEL: fcmp_uno_fv_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfmv.v.f v26, fa0 ; CHECK-NEXT: vmfne.vf v27, v26, fa0 ; CHECK-NEXT: vmfne.vv v26, v25, v25 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmor.mm v0, v27, v26 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-shuffles.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-shuffles.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-shuffles.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-shuffles.ll @@ -6,9 +6,9 @@ ; CHECK-LABEL: shuffle_v4f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 11 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v9, v8, v0 ; CHECK-NEXT: ret %s = shufflevector <4 x half> %x, <4 x half> %y, <4 x i32> @@ -19,9 +19,9 @@ ; CHECK-LABEL: shuffle_v8f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 236 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v10, v8, v0 ; CHECK-NEXT: ret %s = shufflevector <8 x float> %x, <8 x float> %y, <8 x i32> @@ -29,31 +29,53 @@ } define <4 x double> @shuffle_fv_v4f64(<4 x double> %x) { -; CHECK-LABEL: shuffle_fv_v4f64: -; CHECK: # %bb.0: -; CHECK-NEXT: addi a0, zero, 9 -; CHECK-NEXT: lui a1, %hi(.LCPI2_0) -; CHECK-NEXT: fld ft0, %lo(.LCPI2_0)(a1) -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu -; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu -; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 -; CHECK-NEXT: ret +; RV32-LABEL: shuffle_fv_v4f64: +; RV32: # %bb.0: +; RV32-NEXT: addi a0, zero, 9 +; RV32-NEXT: lui a1, %hi(.LCPI2_0) +; RV32-NEXT: fld ft0, %lo(.LCPI2_0)(a1) +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu +; RV32-NEXT: vmv.s.x v0, a0 +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu +; RV32-NEXT: vfmerge.vfm v8, v8, ft0, v0 +; RV32-NEXT: ret +; +; RV64-LABEL: shuffle_fv_v4f64: +; RV64: # %bb.0: +; RV64-NEXT: lui a0, %hi(.LCPI2_0) +; RV64-NEXT: fld ft0, %lo(.LCPI2_0)(a0) +; RV64-NEXT: addi a0, zero, 9 +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu +; RV64-NEXT: vmv.s.x v0, a0 +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu +; RV64-NEXT: vfmerge.vfm v8, v8, ft0, v0 +; RV64-NEXT: ret %s = shufflevector <4 x double> , <4 x double> %x, <4 x i32> ret <4 x double> %s } define <4 x double> @shuffle_vf_v4f64(<4 x double> %x) { -; CHECK-LABEL: shuffle_vf_v4f64: -; CHECK: # %bb.0: -; CHECK-NEXT: addi a0, zero, 6 -; CHECK-NEXT: lui a1, %hi(.LCPI3_0) -; CHECK-NEXT: fld ft0, %lo(.LCPI3_0)(a1) -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu -; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu -; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 -; CHECK-NEXT: ret +; RV32-LABEL: shuffle_vf_v4f64: +; RV32: # %bb.0: +; RV32-NEXT: addi a0, zero, 6 +; RV32-NEXT: lui a1, %hi(.LCPI3_0) +; RV32-NEXT: fld ft0, %lo(.LCPI3_0)(a1) +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu +; RV32-NEXT: vmv.s.x v0, a0 +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu +; RV32-NEXT: vfmerge.vfm v8, v8, ft0, v0 +; RV32-NEXT: ret +; +; RV64-LABEL: shuffle_vf_v4f64: +; RV64: # %bb.0: +; RV64-NEXT: lui a0, %hi(.LCPI3_0) +; RV64-NEXT: fld ft0, %lo(.LCPI3_0)(a0) +; RV64-NEXT: addi a0, zero, 6 +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu +; RV64-NEXT: vmv.s.x v0, a0 +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu +; RV64-NEXT: vfmerge.vfm v8, v8, ft0, v0 +; RV64-NEXT: ret %s = shufflevector <4 x double> %x, <4 x double> , <4 x i32> ret <4 x double> %s } @@ -63,9 +85,9 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a0, %hi(.LCPI4_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI4_0) -; RV32-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vle16.v v25, (a0) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vrgatherei16.vv v26, v8, v25 ; RV32-NEXT: vmv2r.v v8, v26 ; RV32-NEXT: ret @@ -74,7 +96,7 @@ ; RV64: # %bb.0: ; RV64-NEXT: lui a0, %hi(.LCPI4_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI4_0) -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: vrgather.vv v26, v8, v28 ; RV64-NEXT: vmv2r.v v8, v26 @@ -88,9 +110,9 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a0, %hi(.LCPI5_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI5_0) -; RV32-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vle16.v v25, (a0) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vrgatherei16.vv v26, v8, v25 ; RV32-NEXT: vmv2r.v v8, v26 ; RV32-NEXT: ret @@ -99,7 +121,7 @@ ; RV64: # %bb.0: ; RV64-NEXT: lui a0, %hi(.LCPI5_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI5_0) -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: vrgather.vv v26, v8, v28 ; RV64-NEXT: vmv2r.v v8, v26 @@ -112,21 +134,21 @@ ; RV32-LABEL: vrgather_shuffle_vv_v4f64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 1 -; RV32-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vmv.s.x v25, a0 ; RV32-NEXT: vmv.v.i v28, 0 -; RV32-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; RV32-NEXT: vslideup.vi v28, v25, 3 ; RV32-NEXT: lui a0, %hi(.LCPI6_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI6_0) -; RV32-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vle16.v v25, (a0) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vrgatherei16.vv v26, v8, v25 ; RV32-NEXT: addi a0, zero, 8 -; RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a0 -; RV32-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV32-NEXT: vrgatherei16.vv v26, v10, v28, v0.t ; RV32-NEXT: vmv2r.v v8, v26 ; RV32-NEXT: ret @@ -134,20 +156,20 @@ ; RV64-LABEL: vrgather_shuffle_vv_v4f64: ; RV64: # %bb.0: ; RV64-NEXT: addi a0, zero, 1 -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vmv.s.x v26, a0 ; RV64-NEXT: vmv.v.i v28, 0 -; RV64-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV64-NEXT: vslideup.vi v28, v26, 3 ; RV64-NEXT: lui a0, %hi(.LCPI6_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI6_0) -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v30, (a0) ; RV64-NEXT: vrgather.vv v26, v8, v30 ; RV64-NEXT: addi a0, zero, 8 -; RV64-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v0, a0 -; RV64-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV64-NEXT: vrgather.vv v26, v10, v28, v0.t ; RV64-NEXT: vmv2r.v v8, v26 ; RV64-NEXT: ret @@ -159,17 +181,17 @@ ; RV32-LABEL: vrgather_shuffle_xv_v4f64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 12 -; RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a0 ; RV32-NEXT: lui a0, %hi(.LCPI7_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI7_0) -; RV32-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vle16.v v25, (a0) ; RV32-NEXT: lui a0, %hi(.LCPI7_1) ; RV32-NEXT: addi a0, a0, %lo(.LCPI7_1) -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV32-NEXT: vrgatherei16.vv v26, v8, v25, v0.t ; RV32-NEXT: vmv2r.v v8, v26 ; RV32-NEXT: ret @@ -177,16 +199,16 @@ ; RV64-LABEL: vrgather_shuffle_xv_v4f64: ; RV64: # %bb.0: ; RV64-NEXT: addi a0, zero, 12 -; RV64-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v0, a0 ; RV64-NEXT: lui a0, %hi(.LCPI7_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI7_0) -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: lui a0, %hi(.LCPI7_1) ; RV64-NEXT: addi a0, a0, %lo(.LCPI7_1) ; RV64-NEXT: vlse64.v v26, (a0), zero -; RV64-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV64-NEXT: vrgather.vv v26, v8, v28, v0.t ; RV64-NEXT: vmv2r.v v8, v26 ; RV64-NEXT: ret @@ -198,18 +220,18 @@ ; RV32-LABEL: vrgather_shuffle_vx_v4f64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 3 -; RV32-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vmv.s.x v25, a0 ; RV32-NEXT: vmv.v.i v28, 0 -; RV32-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; RV32-NEXT: vslideup.vi v28, v25, 1 -; RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a0 ; RV32-NEXT: lui a0, %hi(.LCPI8_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI8_0) -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV32-NEXT: vrgatherei16.vv v26, v8, v28, v0.t ; RV32-NEXT: vmv2r.v v8, v26 ; RV32-NEXT: ret @@ -217,18 +239,18 @@ ; RV64-LABEL: vrgather_shuffle_vx_v4f64: ; RV64: # %bb.0: ; RV64-NEXT: addi a0, zero, 3 -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vmv.s.x v26, a0 ; RV64-NEXT: vmv.v.i v28, 0 -; RV64-NEXT: vsetivli a1, 2, e64,m2,tu,mu +; RV64-NEXT: vsetivli zero, 2, e64,m2,tu,mu ; RV64-NEXT: vslideup.vi v28, v26, 1 -; RV64-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v0, a0 ; RV64-NEXT: lui a0, %hi(.LCPI8_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI8_0) -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vlse64.v v26, (a0), zero -; RV64-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV64-NEXT: vrgather.vv v26, v8, v28, v0.t ; RV64-NEXT: vmv2r.v v8, v26 ; RV64-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-splat.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-splat.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-splat.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-splat.ll @@ -7,7 +7,7 @@ define void @splat_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: splat_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -20,7 +20,7 @@ define void @splat_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: splat_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -33,7 +33,7 @@ define void @splat_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: splat_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) ; CHECK-NEXT: ret @@ -46,14 +46,14 @@ define void @splat_16f16(<16 x half>* %x, half %y) { ; LMULMAX2-LABEL: splat_16f16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vfmv.v.f v26, fa0 ; LMULMAX2-NEXT: vse16.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_16f16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vfmv.v.f v25, fa0 ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vse16.v v25, (a1) @@ -68,14 +68,14 @@ define void @splat_v8f32(<8 x float>* %x, float %y) { ; LMULMAX2-LABEL: splat_v8f32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vfmv.v.f v26, fa0 ; LMULMAX2-NEXT: vse32.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_v8f32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vfmv.v.f v25, fa0 ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vse32.v v25, (a1) @@ -90,14 +90,14 @@ define void @splat_v4f64(<4 x double>* %x, double %y) { ; LMULMAX2-LABEL: splat_v4f64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vfmv.v.f v26, fa0 ; LMULMAX2-NEXT: vse64.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_v4f64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vfmv.v.f v25, fa0 ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vse64.v v25, (a1) @@ -112,7 +112,7 @@ define void @splat_zero_v8f16(<8 x half>* %x) { ; CHECK-LABEL: splat_zero_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -125,7 +125,7 @@ define void @splat_zero_v4f32(<4 x float>* %x) { ; CHECK-LABEL: splat_zero_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -138,7 +138,7 @@ define void @splat_zero_v2f64(<2 x double>* %x) { ; CHECK-LABEL: splat_zero_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vse64.v v25, (a0) ; CHECK-NEXT: ret @@ -151,14 +151,14 @@ define void @splat_zero_16f16(<16 x half>* %x) { ; LMULMAX2-LABEL: splat_zero_16f16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vse16.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_zero_16f16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vse16.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 @@ -173,14 +173,14 @@ define void @splat_zero_v8f32(<8 x float>* %x) { ; LMULMAX2-LABEL: splat_zero_v8f32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vse32.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_zero_v8f32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vse32.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 @@ -195,14 +195,14 @@ define void @splat_zero_v4f64(<4 x double>* %x) { ; LMULMAX2-LABEL: splat_zero_v4f64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vse64.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_zero_v4f64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vse64.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-vrgather.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-vrgather.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-vrgather.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp-vrgather.ll @@ -8,7 +8,7 @@ ; CHECK-LABEL: gather_const_v8f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 10 -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vlse16.v v25, (a1), zero ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -24,7 +24,7 @@ ; CHECK-LABEL: gather_const_v4f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 8 -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vlse32.v v25, (a1), zero ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -39,7 +39,7 @@ define void @gather_const_v2f64(<2 x double>* %x) { ; CHECK-LABEL: gather_const_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vse64.v v25, (a0) ; CHECK-NEXT: ret @@ -56,7 +56,7 @@ ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a1, a0, 94 ; LMULMAX8-NEXT: addi a2, zero, 64 -; LMULMAX8-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; LMULMAX8-NEXT: vlse16.v v8, (a1), zero ; LMULMAX8-NEXT: vse16.v v8, (a0) ; LMULMAX8-NEXT: ret @@ -68,14 +68,14 @@ ; LMULMAX1-NEXT: addi a3, a0, 32 ; LMULMAX1-NEXT: addi a4, a0, 80 ; LMULMAX1-NEXT: addi a5, a0, 94 -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vlse16.v v25, (a5), zero -; LMULMAX1-NEXT: addi a1, a0, 64 -; LMULMAX1-NEXT: addi a5, a0, 112 +; LMULMAX1-NEXT: addi a5, a0, 64 +; LMULMAX1-NEXT: addi a1, a0, 112 ; LMULMAX1-NEXT: addi a2, a0, 96 ; LMULMAX1-NEXT: vse16.v v25, (a2) -; LMULMAX1-NEXT: vse16.v v25, (a5) ; LMULMAX1-NEXT: vse16.v v25, (a1) +; LMULMAX1-NEXT: vse16.v v25, (a5) ; LMULMAX1-NEXT: vse16.v v25, (a4) ; LMULMAX1-NEXT: vse16.v v25, (a3) ; LMULMAX1-NEXT: vse16.v v25, (a7) @@ -95,7 +95,7 @@ ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a1, a0, 68 ; LMULMAX8-NEXT: addi a2, zero, 32 -; LMULMAX8-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; LMULMAX8-NEXT: vlse32.v v8, (a1), zero ; LMULMAX8-NEXT: vse32.v v8, (a0) ; LMULMAX8-NEXT: ret @@ -107,14 +107,14 @@ ; LMULMAX1-NEXT: addi a3, a0, 32 ; LMULMAX1-NEXT: addi a4, a0, 80 ; LMULMAX1-NEXT: addi a5, a0, 68 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vlse32.v v25, (a5), zero -; LMULMAX1-NEXT: addi a1, a0, 64 -; LMULMAX1-NEXT: addi a5, a0, 112 +; LMULMAX1-NEXT: addi a5, a0, 64 +; LMULMAX1-NEXT: addi a1, a0, 112 ; LMULMAX1-NEXT: addi a2, a0, 96 ; LMULMAX1-NEXT: vse32.v v25, (a2) -; LMULMAX1-NEXT: vse32.v v25, (a5) ; LMULMAX1-NEXT: vse32.v v25, (a1) +; LMULMAX1-NEXT: vse32.v v25, (a5) ; LMULMAX1-NEXT: vse32.v v25, (a4) ; LMULMAX1-NEXT: vse32.v v25, (a3) ; LMULMAX1-NEXT: vse32.v v25, (a7) @@ -133,7 +133,7 @@ ; LMULMAX8-LABEL: gather_const_v16f64: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a1, a0, 80 -; LMULMAX8-NEXT: vsetivli a2, 16, e64,m8,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; LMULMAX8-NEXT: vlse64.v v8, (a1), zero ; LMULMAX8-NEXT: vse64.v v8, (a0) ; LMULMAX8-NEXT: ret @@ -144,7 +144,7 @@ ; LMULMAX1-NEXT: addi a7, a0, 48 ; LMULMAX1-NEXT: addi a3, a0, 32 ; LMULMAX1-NEXT: addi a4, a0, 80 -; LMULMAX1-NEXT: vsetivli a5, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vlse64.v v25, (a4), zero ; LMULMAX1-NEXT: addi a5, a0, 64 ; LMULMAX1-NEXT: addi a1, a0, 112 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp.ll @@ -7,7 +7,7 @@ define void @fadd_v8f16(<8 x half>* %x, <8 x half>* %y) { ; CHECK-LABEL: fadd_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfadd.vv v25, v25, v26 @@ -23,7 +23,7 @@ define void @fadd_v4f32(<4 x float>* %x, <4 x float>* %y) { ; CHECK-LABEL: fadd_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfadd.vv v25, v25, v26 @@ -39,7 +39,7 @@ define void @fadd_v2f64(<2 x double>* %x, <2 x double>* %y) { ; CHECK-LABEL: fadd_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfadd.vv v25, v25, v26 @@ -55,7 +55,7 @@ define void @fsub_v8f16(<8 x half>* %x, <8 x half>* %y) { ; CHECK-LABEL: fsub_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfsub.vv v25, v25, v26 @@ -71,7 +71,7 @@ define void @fsub_v4f32(<4 x float>* %x, <4 x float>* %y) { ; CHECK-LABEL: fsub_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfsub.vv v25, v25, v26 @@ -87,7 +87,7 @@ define void @fsub_v2f64(<2 x double>* %x, <2 x double>* %y) { ; CHECK-LABEL: fsub_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfsub.vv v25, v25, v26 @@ -103,7 +103,7 @@ define void @fmul_v8f16(<8 x half>* %x, <8 x half>* %y) { ; CHECK-LABEL: fmul_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfmul.vv v25, v25, v26 @@ -119,7 +119,7 @@ define void @fmul_v4f32(<4 x float>* %x, <4 x float>* %y) { ; CHECK-LABEL: fmul_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfmul.vv v25, v25, v26 @@ -135,7 +135,7 @@ define void @fmul_v2f64(<2 x double>* %x, <2 x double>* %y) { ; CHECK-LABEL: fmul_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfmul.vv v25, v25, v26 @@ -151,7 +151,7 @@ define void @fdiv_v8f16(<8 x half>* %x, <8 x half>* %y) { ; CHECK-LABEL: fdiv_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfdiv.vv v25, v25, v26 @@ -167,7 +167,7 @@ define void @fdiv_v4f32(<4 x float>* %x, <4 x float>* %y) { ; CHECK-LABEL: fdiv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfdiv.vv v25, v25, v26 @@ -183,7 +183,7 @@ define void @fdiv_v2f64(<2 x double>* %x, <2 x double>* %y) { ; CHECK-LABEL: fdiv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfdiv.vv v25, v25, v26 @@ -199,7 +199,7 @@ define void @fneg_v8f16(<8 x half>* %x) { ; CHECK-LABEL: fneg_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfsgnjn.vv v25, v25, v25 ; CHECK-NEXT: vse16.v v25, (a0) @@ -213,7 +213,7 @@ define void @fneg_v4f32(<4 x float>* %x) { ; CHECK-LABEL: fneg_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfsgnjn.vv v25, v25, v25 ; CHECK-NEXT: vse32.v v25, (a0) @@ -227,7 +227,7 @@ define void @fneg_v2f64(<2 x double>* %x) { ; CHECK-LABEL: fneg_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfsgnjn.vv v25, v25, v25 ; CHECK-NEXT: vse64.v v25, (a0) @@ -241,7 +241,7 @@ define void @fabs_v8f16(<8 x half>* %x) { ; CHECK-LABEL: fabs_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfsgnjx.vv v25, v25, v25 ; CHECK-NEXT: vse16.v v25, (a0) @@ -256,7 +256,7 @@ define void @fabs_v4f32(<4 x float>* %x) { ; CHECK-LABEL: fabs_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfsgnjx.vv v25, v25, v25 ; CHECK-NEXT: vse32.v v25, (a0) @@ -271,7 +271,7 @@ define void @fabs_v2f64(<2 x double>* %x) { ; CHECK-LABEL: fabs_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfsgnjx.vv v25, v25, v25 ; CHECK-NEXT: vse64.v v25, (a0) @@ -286,7 +286,7 @@ define void @copysign_v8f16(<8 x half>* %x, <8 x half>* %y) { ; CHECK-LABEL: copysign_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfsgnj.vv v25, v25, v26 @@ -303,7 +303,7 @@ define void @copysign_v4f32(<4 x float>* %x, <4 x float>* %y) { ; CHECK-LABEL: copysign_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfsgnj.vv v25, v25, v26 @@ -320,7 +320,7 @@ define void @copysign_v2f64(<2 x double>* %x, <2 x double>* %y) { ; CHECK-LABEL: copysign_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfsgnj.vv v25, v25, v26 @@ -337,7 +337,7 @@ define void @copysign_vf_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: copysign_vf_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfsgnj.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -353,7 +353,7 @@ define void @copysign_vf_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: copysign_vf_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfsgnj.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -369,7 +369,7 @@ define void @copysign_vf_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: copysign_vf_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfsgnj.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -385,7 +385,7 @@ define void @copysign_neg_v8f16(<8 x half>* %x, <8 x half>* %y) { ; CHECK-LABEL: copysign_neg_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfsgnjn.vv v25, v25, v26 @@ -402,7 +402,7 @@ define void @copysign_neg_v4f32(<4 x float>* %x, <4 x float>* %y) { ; CHECK-LABEL: copysign_neg_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfsgnjn.vv v25, v25, v26 @@ -419,7 +419,7 @@ define void @copysign_neg_v2f64(<2 x double>* %x, <2 x double>* %y) { ; CHECK-LABEL: copysign_neg_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfsgnjn.vv v25, v25, v26 @@ -436,11 +436,11 @@ define void @copysign_neg_trunc_v4f16_v4f32(<4 x half>* %x, <4 x float>* %y) { ; CHECK-LABEL: copysign_neg_trunc_v4f16_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v26, (a1) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v27, v26 ; CHECK-NEXT: vfsgnjn.vv v25, v25, v27 ; CHECK-NEXT: vse16.v v25, (a0) @@ -458,12 +458,12 @@ define void @copysign_neg_ext_v2f64_v2f32(<2 x double>* %x, <2 x float>* %y) { ; CHECK-LABEL: copysign_neg_ext_v2f64_v2f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfwcvt.f.f.v v27, v26 -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vv v25, v25, v27 ; CHECK-NEXT: vse64.v v25, (a0) ; CHECK-NEXT: ret @@ -479,7 +479,7 @@ define void @sqrt_v8f16(<8 x half>* %x) { ; CHECK-LABEL: sqrt_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfsqrt.v v25, v25 ; CHECK-NEXT: vse16.v v25, (a0) @@ -494,7 +494,7 @@ define void @sqrt_v4f32(<4 x float>* %x) { ; CHECK-LABEL: sqrt_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfsqrt.v v25, v25 ; CHECK-NEXT: vse32.v v25, (a0) @@ -509,7 +509,7 @@ define void @sqrt_v2f64(<2 x double>* %x) { ; CHECK-LABEL: sqrt_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfsqrt.v v25, v25 ; CHECK-NEXT: vse64.v v25, (a0) @@ -524,7 +524,7 @@ define void @fma_v8f16(<8 x half>* %x, <8 x half>* %y, <8 x half>* %z) { ; CHECK-LABEL: fma_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vle16.v v27, (a2) @@ -543,7 +543,7 @@ define void @fma_v4f32(<4 x float>* %x, <4 x float>* %y, <4 x float>* %z) { ; CHECK-LABEL: fma_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vle32.v v27, (a2) @@ -562,7 +562,7 @@ define void @fma_v2f64(<2 x double>* %x, <2 x double>* %y, <2 x double>* %z) { ; CHECK-LABEL: fma_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vle64.v v27, (a2) @@ -581,7 +581,7 @@ define void @fmsub_v8f16(<8 x half>* %x, <8 x half>* %y, <8 x half>* %z) { ; CHECK-LABEL: fmsub_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vle16.v v27, (a2) @@ -600,7 +600,7 @@ define void @fnmsub_v4f32(<4 x float>* %x, <4 x float>* %y, <4 x float>* %z) { ; CHECK-LABEL: fnmsub_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vle32.v v27, (a2) @@ -619,7 +619,7 @@ define void @fnmadd_v2f64(<2 x double>* %x, <2 x double>* %y, <2 x double>* %z) { ; CHECK-LABEL: fnmadd_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vle64.v v27, (a2) @@ -639,7 +639,7 @@ define void @fadd_v16f16(<16 x half>* %x, <16 x half>* %y) { ; LMULMAX2-LABEL: fadd_v16f16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vfadd.vv v26, v26, v28 @@ -648,7 +648,7 @@ ; ; LMULMAX1-RV32-LABEL: fadd_v16f16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -663,7 +663,7 @@ ; ; LMULMAX1-RV64-LABEL: fadd_v16f16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -685,7 +685,7 @@ define void @fadd_v8f32(<8 x float>* %x, <8 x float>* %y) { ; LMULMAX2-LABEL: fadd_v8f32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vfadd.vv v26, v26, v28 @@ -694,7 +694,7 @@ ; ; LMULMAX1-RV32-LABEL: fadd_v8f32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -709,7 +709,7 @@ ; ; LMULMAX1-RV64-LABEL: fadd_v8f32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -731,7 +731,7 @@ define void @fadd_v4f64(<4 x double>* %x, <4 x double>* %y) { ; LMULMAX2-LABEL: fadd_v4f64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vfadd.vv v26, v26, v28 @@ -740,7 +740,7 @@ ; ; LMULMAX1-RV32-LABEL: fadd_v4f64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -755,7 +755,7 @@ ; ; LMULMAX1-RV64-LABEL: fadd_v4f64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -777,7 +777,7 @@ define void @fsub_v16f16(<16 x half>* %x, <16 x half>* %y) { ; LMULMAX2-LABEL: fsub_v16f16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vfsub.vv v26, v26, v28 @@ -786,7 +786,7 @@ ; ; LMULMAX1-RV32-LABEL: fsub_v16f16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -801,7 +801,7 @@ ; ; LMULMAX1-RV64-LABEL: fsub_v16f16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -823,7 +823,7 @@ define void @fsub_v8f32(<8 x float>* %x, <8 x float>* %y) { ; LMULMAX2-LABEL: fsub_v8f32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vfsub.vv v26, v26, v28 @@ -832,7 +832,7 @@ ; ; LMULMAX1-RV32-LABEL: fsub_v8f32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -847,7 +847,7 @@ ; ; LMULMAX1-RV64-LABEL: fsub_v8f32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -869,7 +869,7 @@ define void @fsub_v4f64(<4 x double>* %x, <4 x double>* %y) { ; LMULMAX2-LABEL: fsub_v4f64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vfsub.vv v26, v26, v28 @@ -878,7 +878,7 @@ ; ; LMULMAX1-RV32-LABEL: fsub_v4f64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -893,7 +893,7 @@ ; ; LMULMAX1-RV64-LABEL: fsub_v4f64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -915,7 +915,7 @@ define void @fmul_v16f16(<16 x half>* %x, <16 x half>* %y) { ; LMULMAX2-LABEL: fmul_v16f16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vfmul.vv v26, v26, v28 @@ -924,7 +924,7 @@ ; ; LMULMAX1-RV32-LABEL: fmul_v16f16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -939,7 +939,7 @@ ; ; LMULMAX1-RV64-LABEL: fmul_v16f16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -961,7 +961,7 @@ define void @fmul_v8f32(<8 x float>* %x, <8 x float>* %y) { ; LMULMAX2-LABEL: fmul_v8f32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vfmul.vv v26, v26, v28 @@ -970,7 +970,7 @@ ; ; LMULMAX1-RV32-LABEL: fmul_v8f32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -985,7 +985,7 @@ ; ; LMULMAX1-RV64-LABEL: fmul_v8f32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -1007,7 +1007,7 @@ define void @fmul_v4f64(<4 x double>* %x, <4 x double>* %y) { ; LMULMAX2-LABEL: fmul_v4f64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vfmul.vv v26, v26, v28 @@ -1016,7 +1016,7 @@ ; ; LMULMAX1-RV32-LABEL: fmul_v4f64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -1031,7 +1031,7 @@ ; ; LMULMAX1-RV64-LABEL: fmul_v4f64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -1053,7 +1053,7 @@ define void @fdiv_v16f16(<16 x half>* %x, <16 x half>* %y) { ; LMULMAX2-LABEL: fdiv_v16f16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vfdiv.vv v26, v26, v28 @@ -1062,7 +1062,7 @@ ; ; LMULMAX1-RV32-LABEL: fdiv_v16f16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -1077,7 +1077,7 @@ ; ; LMULMAX1-RV64-LABEL: fdiv_v16f16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -1099,7 +1099,7 @@ define void @fdiv_v8f32(<8 x float>* %x, <8 x float>* %y) { ; LMULMAX2-LABEL: fdiv_v8f32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vfdiv.vv v26, v26, v28 @@ -1108,7 +1108,7 @@ ; ; LMULMAX1-RV32-LABEL: fdiv_v8f32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -1123,7 +1123,7 @@ ; ; LMULMAX1-RV64-LABEL: fdiv_v8f32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -1145,7 +1145,7 @@ define void @fdiv_v4f64(<4 x double>* %x, <4 x double>* %y) { ; LMULMAX2-LABEL: fdiv_v4f64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vfdiv.vv v26, v26, v28 @@ -1154,7 +1154,7 @@ ; ; LMULMAX1-RV32-LABEL: fdiv_v4f64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -1169,7 +1169,7 @@ ; ; LMULMAX1-RV64-LABEL: fdiv_v4f64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -1191,7 +1191,7 @@ define void @fneg_v16f16(<16 x half>* %x) { ; LMULMAX2-LABEL: fneg_v16f16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vfsgnjn.vv v26, v26, v26 ; LMULMAX2-NEXT: vse16.v v26, (a0) @@ -1199,7 +1199,7 @@ ; ; LMULMAX1-LABEL: fneg_v16f16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle16.v v25, (a1) ; LMULMAX1-NEXT: vle16.v v26, (a0) @@ -1217,7 +1217,7 @@ define void @fneg_v8f32(<8 x float>* %x) { ; LMULMAX2-LABEL: fneg_v8f32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vfsgnjn.vv v26, v26, v26 ; LMULMAX2-NEXT: vse32.v v26, (a0) @@ -1225,7 +1225,7 @@ ; ; LMULMAX1-LABEL: fneg_v8f32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle32.v v25, (a1) ; LMULMAX1-NEXT: vle32.v v26, (a0) @@ -1243,7 +1243,7 @@ define void @fneg_v4f64(<4 x double>* %x) { ; LMULMAX2-LABEL: fneg_v4f64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vfsgnjn.vv v26, v26, v26 ; LMULMAX2-NEXT: vse64.v v26, (a0) @@ -1251,7 +1251,7 @@ ; ; LMULMAX1-LABEL: fneg_v4f64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle64.v v25, (a1) ; LMULMAX1-NEXT: vle64.v v26, (a0) @@ -1269,7 +1269,7 @@ define void @fma_v16f16(<16 x half>* %x, <16 x half>* %y, <16 x half>* %z) { ; LMULMAX2-LABEL: fma_v16f16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a3, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vle16.v v30, (a2) @@ -1279,7 +1279,7 @@ ; ; LMULMAX1-LABEL: fma_v16f16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: addi a3, a0, 16 ; LMULMAX1-NEXT: vle16.v v26, (a3) @@ -1306,7 +1306,7 @@ define void @fma_v8f32(<8 x float>* %x, <8 x float>* %y, <8 x float>* %z) { ; LMULMAX2-LABEL: fma_v8f32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vle32.v v30, (a2) @@ -1316,7 +1316,7 @@ ; ; LMULMAX1-LABEL: fma_v8f32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) ; LMULMAX1-NEXT: addi a3, a0, 16 ; LMULMAX1-NEXT: vle32.v v26, (a3) @@ -1343,7 +1343,7 @@ define void @fma_v4f64(<4 x double>* %x, <4 x double>* %y, <4 x double>* %z) { ; LMULMAX2-LABEL: fma_v4f64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vle64.v v30, (a2) @@ -1353,7 +1353,7 @@ ; ; LMULMAX1-LABEL: fma_v4f64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vle64.v v25, (a0) ; LMULMAX1-NEXT: addi a3, a0, 16 ; LMULMAX1-NEXT: vle64.v v26, (a3) @@ -1380,7 +1380,7 @@ define void @fadd_vf_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: fadd_vf_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfadd.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -1396,7 +1396,7 @@ define void @fadd_vf_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: fadd_vf_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfadd.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -1412,7 +1412,7 @@ define void @fadd_vf_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: fadd_vf_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfadd.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -1428,7 +1428,7 @@ define void @fadd_fv_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: fadd_fv_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfadd.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -1444,7 +1444,7 @@ define void @fadd_fv_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: fadd_fv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfadd.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -1460,7 +1460,7 @@ define void @fadd_fv_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: fadd_fv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfadd.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -1476,7 +1476,7 @@ define void @fsub_vf_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: fsub_vf_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfsub.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -1492,7 +1492,7 @@ define void @fsub_vf_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: fsub_vf_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfsub.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -1508,7 +1508,7 @@ define void @fsub_vf_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: fsub_vf_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfsub.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -1524,7 +1524,7 @@ define void @fsub_fv_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: fsub_fv_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfrsub.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -1540,7 +1540,7 @@ define void @fsub_fv_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: fsub_fv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfrsub.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -1556,7 +1556,7 @@ define void @fsub_fv_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: fsub_fv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfrsub.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -1572,7 +1572,7 @@ define void @fmul_vf_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: fmul_vf_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfmul.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -1588,7 +1588,7 @@ define void @fmul_vf_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: fmul_vf_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfmul.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -1604,7 +1604,7 @@ define void @fmul_vf_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: fmul_vf_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfmul.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -1620,7 +1620,7 @@ define void @fmul_fv_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: fmul_fv_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfmul.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -1636,7 +1636,7 @@ define void @fmul_fv_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: fmul_fv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfmul.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -1652,7 +1652,7 @@ define void @fmul_fv_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: fmul_fv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfmul.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -1668,7 +1668,7 @@ define void @fdiv_vf_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: fdiv_vf_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfdiv.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -1684,7 +1684,7 @@ define void @fdiv_vf_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: fdiv_vf_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfdiv.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -1700,7 +1700,7 @@ define void @fdiv_vf_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: fdiv_vf_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfdiv.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -1716,7 +1716,7 @@ define void @fdiv_fv_v8f16(<8 x half>* %x, half %y) { ; CHECK-LABEL: fdiv_fv_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfrdiv.vf v25, v25, fa0 ; CHECK-NEXT: vse16.v v25, (a0) @@ -1732,7 +1732,7 @@ define void @fdiv_fv_v4f32(<4 x float>* %x, float %y) { ; CHECK-LABEL: fdiv_fv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfrdiv.vf v25, v25, fa0 ; CHECK-NEXT: vse32.v v25, (a0) @@ -1748,7 +1748,7 @@ define void @fdiv_fv_v2f64(<2 x double>* %x, double %y) { ; CHECK-LABEL: fdiv_fv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfrdiv.vf v25, v25, fa0 ; CHECK-NEXT: vse64.v v25, (a0) @@ -1764,7 +1764,7 @@ define void @fma_vf_v8f16(<8 x half>* %x, <8 x half>* %y, half %z) { ; CHECK-LABEL: fma_vf_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfmacc.vf v26, fa0, v25 @@ -1782,7 +1782,7 @@ define void @fma_vf_v4f32(<4 x float>* %x, <4 x float>* %y, float %z) { ; CHECK-LABEL: fma_vf_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfmacc.vf v26, fa0, v25 @@ -1800,7 +1800,7 @@ define void @fma_vf_v2f64(<2 x double>* %x, <2 x double>* %y, double %z) { ; CHECK-LABEL: fma_vf_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfmacc.vf v26, fa0, v25 @@ -1818,7 +1818,7 @@ define void @fma_fv_v8f16(<8 x half>* %x, <8 x half>* %y, half %z) { ; CHECK-LABEL: fma_fv_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfmacc.vf v26, fa0, v25 @@ -1836,7 +1836,7 @@ define void @fma_fv_v4f32(<4 x float>* %x, <4 x float>* %y, float %z) { ; CHECK-LABEL: fma_fv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfmacc.vf v26, fa0, v25 @@ -1854,7 +1854,7 @@ define void @fma_fv_v2f64(<2 x double>* %x, <2 x double>* %y, double %z) { ; CHECK-LABEL: fma_fv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfmacc.vf v26, fa0, v25 @@ -1872,7 +1872,7 @@ define void @fmsub_vf_v8f16(<8 x half>* %x, <8 x half>* %y, half %z) { ; CHECK-LABEL: fmsub_vf_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vfmsac.vf v26, fa0, v25 @@ -1891,7 +1891,7 @@ define void @fnmsub_vf_v4f32(<4 x float>* %x, <4 x float>* %y, float %z) { ; CHECK-LABEL: fnmsub_vf_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfnmsac.vf v26, fa0, v25 @@ -1910,7 +1910,7 @@ define void @fnmadd_vf_v2f64(<2 x double>* %x, <2 x double>* %y, double %z) { ; CHECK-LABEL: fnmadd_vf_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfnmacc.vf v26, fa0, v25 @@ -1930,7 +1930,7 @@ define void @fnmsub_fv_v4f32(<4 x float>* %x, <4 x float>* %y, float %z) { ; CHECK-LABEL: fnmsub_fv_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vfnmsac.vf v26, fa0, v25 @@ -1949,7 +1949,7 @@ define void @fnmadd_fv_v2f64(<2 x double>* %x, <2 x double>* %y, double %z) { ; CHECK-LABEL: fnmadd_fv_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vfnmacc.vf v26, fa0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp2i.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp2i.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp2i.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-fp2i.ll @@ -7,7 +7,7 @@ define void @fp2si_v2f32_v2i32(<2 x float>* %x, <2 x i32>* %y) { ; CHECK-LABEL: fp2si_v2f32_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfcvt.rtz.x.f.v v25, v25 ; CHECK-NEXT: vse32.v v25, (a1) @@ -21,7 +21,7 @@ define void @fp2ui_v2f32_v2i32(<2 x float>* %x, <2 x i32>* %y) { ; CHECK-LABEL: fp2ui_v2f32_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfcvt.rtz.xu.f.v v25, v25 ; CHECK-NEXT: vse32.v v25, (a1) @@ -35,7 +35,7 @@ define void @fp2si_v8f32_v8i32(<8 x float>* %x, <8 x i32>* %y) { ; LMULMAX8-LABEL: fp2si_v8f32_v8i32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v26, (a0) ; LMULMAX8-NEXT: vfcvt.rtz.x.f.v v26, v26 ; LMULMAX8-NEXT: vse32.v v26, (a1) @@ -43,7 +43,7 @@ ; ; LMULMAX1-LABEL: fp2si_v8f32_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle32.v v25, (a2) ; LMULMAX1-NEXT: vle32.v v26, (a0) @@ -62,7 +62,7 @@ define void @fp2ui_v8f32_v8i32(<8 x float>* %x, <8 x i32>* %y) { ; LMULMAX8-LABEL: fp2ui_v8f32_v8i32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v26, (a0) ; LMULMAX8-NEXT: vfcvt.rtz.xu.f.v v26, v26 ; LMULMAX8-NEXT: vse32.v v26, (a1) @@ -70,7 +70,7 @@ ; ; LMULMAX1-LABEL: fp2ui_v8f32_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle32.v v25, (a2) ; LMULMAX1-NEXT: vle32.v v26, (a0) @@ -89,10 +89,10 @@ define void @fp2si_v2f32_v2i64(<2 x float>* %x, <2 x i64>* %y) { ; CHECK-LABEL: fp2si_v2f32_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfwcvt.rtz.x.f.v v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v26, (a1) ; CHECK-NEXT: ret %a = load <2 x float>, <2 x float>* %x @@ -104,10 +104,10 @@ define void @fp2ui_v2f32_v2i64(<2 x float>* %x, <2 x i64>* %y) { ; CHECK-LABEL: fp2ui_v2f32_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v26, (a1) ; CHECK-NEXT: ret %a = load <2 x float>, <2 x float>* %x @@ -119,31 +119,31 @@ define void @fp2si_v8f32_v8i64(<8 x float>* %x, <8 x i64>* %y) { ; LMULMAX8-LABEL: fp2si_v8f32_v8i64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v26, (a0) ; LMULMAX8-NEXT: vfwcvt.rtz.x.f.v v28, v26 -; LMULMAX8-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vse64.v v28, (a1) ; LMULMAX8-NEXT: ret ; ; LMULMAX1-LABEL: fp2si_v8f32_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle32.v v25, (a2) ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.rtz.x.f.v v28, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.rtz.x.f.v v29, v27 ; LMULMAX1-NEXT: vfwcvt.rtz.x.f.v v27, v25 ; LMULMAX1-NEXT: vfwcvt.rtz.x.f.v v25, v26 ; LMULMAX1-NEXT: addi a0, a1, 16 -; LMULMAX1-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vse64.v v29, (a0) ; LMULMAX1-NEXT: vse64.v v25, (a1) ; LMULMAX1-NEXT: addi a0, a1, 48 @@ -160,31 +160,31 @@ define void @fp2ui_v8f32_v8i64(<8 x float>* %x, <8 x i64>* %y) { ; LMULMAX8-LABEL: fp2ui_v8f32_v8i64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v26, (a0) ; LMULMAX8-NEXT: vfwcvt.rtz.xu.f.v v28, v26 -; LMULMAX8-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vse64.v v28, (a1) ; LMULMAX8-NEXT: ret ; ; LMULMAX1-LABEL: fp2ui_v8f32_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle32.v v25, (a2) ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.rtz.xu.f.v v28, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfwcvt.rtz.xu.f.v v29, v27 ; LMULMAX1-NEXT: vfwcvt.rtz.xu.f.v v27, v25 ; LMULMAX1-NEXT: vfwcvt.rtz.xu.f.v v25, v26 ; LMULMAX1-NEXT: addi a0, a1, 16 -; LMULMAX1-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vse64.v v29, (a0) ; LMULMAX1-NEXT: vse64.v v25, (a1) ; LMULMAX1-NEXT: addi a0, a1, 48 @@ -201,12 +201,12 @@ define void @fp2si_v2f16_v2i64(<2 x half>* %x, <2 x i64>* %y) { ; CHECK-LABEL: fp2si_v2f16_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfwcvt.f.f.v v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v26 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v25, (a1) ; CHECK-NEXT: ret %a = load <2 x half>, <2 x half>* %x @@ -218,12 +218,12 @@ define void @fp2ui_v2f16_v2i64(<2 x half>* %x, <2 x i64>* %y) { ; CHECK-LABEL: fp2ui_v2f16_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfwcvt.f.f.v v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v26 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v25, (a1) ; CHECK-NEXT: ret %a = load <2 x half>, <2 x half>* %x @@ -235,13 +235,13 @@ define void @fp2si_v2f64_v2i8(<2 x double>* %x, <2 x i8>* %y) { ; CHECK-LABEL: fp2si_v2f64_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v25, 0 ; CHECK-NEXT: vse8.v v26, (a1) ; CHECK-NEXT: ret @@ -254,13 +254,13 @@ define void @fp2ui_v2f64_v2i8(<2 x double>* %x, <2 x i8>* %y) { ; CHECK-LABEL: fp2ui_v2f64_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v25, 0 ; CHECK-NEXT: vse8.v v26, (a1) ; CHECK-NEXT: ret @@ -273,13 +273,13 @@ define void @fp2si_v8f64_v8i8(<8 x double>* %x, <8 x i8>* %y) { ; LMULMAX8-LABEL: fp2si_v8f64_v8i8: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vle64.v v28, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vfncvt.rtz.x.f.w v26, v28 -; LMULMAX8-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX8-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX8-NEXT: vnsrl.wi v26, v25, 0 ; LMULMAX8-NEXT: vse8.v v26, (a1) ; LMULMAX8-NEXT: ret @@ -287,55 +287,55 @@ ; LMULMAX1-LABEL: fp2si_v8f64_v8i8: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a2, a0, 48 -; LMULMAX1-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vle64.v v25, (a2) ; LMULMAX1-NEXT: addi a2, a0, 32 ; LMULMAX1-NEXT: vle64.v v26, (a2) ; LMULMAX1-NEXT: vle64.v v27, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle64.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rtz.x.f.w v29, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v27, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vmv.v.i v27, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vmv1r.v v30, v27 ; LMULMAX1-NEXT: vslideup.vi v30, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rtz.x.f.w v29, v28 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v28, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v30, v29, 2 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v28, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v30, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rtz.x.f.w v29, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v26, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rtz.x.f.w v26, v25 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v27, 4 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vse8.v v28, (a1) ; LMULMAX1-NEXT: ret %a = load <8 x double>, <8 x double>* %x @@ -347,13 +347,13 @@ define void @fp2ui_v8f64_v8i8(<8 x double>* %x, <8 x i8>* %y) { ; LMULMAX8-LABEL: fp2ui_v8f64_v8i8: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vle64.v v28, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vfncvt.rtz.xu.f.w v26, v28 -; LMULMAX8-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX8-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX8-NEXT: vnsrl.wi v26, v25, 0 ; LMULMAX8-NEXT: vse8.v v26, (a1) ; LMULMAX8-NEXT: ret @@ -361,55 +361,55 @@ ; LMULMAX1-LABEL: fp2ui_v8f64_v8i8: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a2, a0, 48 -; LMULMAX1-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vle64.v v25, (a2) ; LMULMAX1-NEXT: addi a2, a0, 32 ; LMULMAX1-NEXT: vle64.v v26, (a2) ; LMULMAX1-NEXT: vle64.v v27, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle64.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rtz.xu.f.w v29, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v27, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vmv.v.i v27, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vmv1r.v v30, v27 ; LMULMAX1-NEXT: vslideup.vi v30, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rtz.xu.f.w v29, v28 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v28, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v28, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v30, v29, 2 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v28, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v30, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rtz.xu.f.w v29, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v29, v26, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v29, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.rtz.xu.f.w v26, v25 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v26, 2 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v28, v27, 4 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vse8.v v28, (a1) ; LMULMAX1-NEXT: ret %a = load <8 x double>, <8 x double>* %x diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-i2fp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-i2fp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-i2fp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-i2fp.ll @@ -7,7 +7,7 @@ define void @si2fp_v2i32_v2f32(<2 x i32>* %x, <2 x float>* %y) { ; CHECK-LABEL: si2fp_v2i32_v2f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfcvt.f.x.v v25, v25 ; CHECK-NEXT: vse32.v v25, (a1) @@ -21,7 +21,7 @@ define void @ui2fp_v2i32_v2f32(<2 x i32>* %x, <2 x float>* %y) { ; CHECK-LABEL: ui2fp_v2i32_v2f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfcvt.f.xu.v v25, v25 ; CHECK-NEXT: vse32.v v25, (a1) @@ -35,7 +35,7 @@ define void @si2fp_v8i32_v8f32(<8 x i32>* %x, <8 x float>* %y) { ; LMULMAX8-LABEL: si2fp_v8i32_v8f32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v26, (a0) ; LMULMAX8-NEXT: vfcvt.f.x.v v26, v26 ; LMULMAX8-NEXT: vse32.v v26, (a1) @@ -43,7 +43,7 @@ ; ; LMULMAX1-LABEL: si2fp_v8i32_v8f32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle32.v v25, (a2) ; LMULMAX1-NEXT: vle32.v v26, (a0) @@ -62,7 +62,7 @@ define void @ui2fp_v8i32_v8f32(<8 x i32>* %x, <8 x float>* %y) { ; LMULMAX8-LABEL: ui2fp_v8i32_v8f32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v26, (a0) ; LMULMAX8-NEXT: vfcvt.f.xu.v v26, v26 ; LMULMAX8-NEXT: vse32.v v26, (a1) @@ -70,7 +70,7 @@ ; ; LMULMAX1-LABEL: ui2fp_v8i32_v8f32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle32.v v25, (a2) ; LMULMAX1-NEXT: vle32.v v26, (a0) @@ -89,9 +89,9 @@ define void @si2fp_v2i16_v2f64(<2 x i16>* %x, <2 x double>* %y) { ; CHECK-LABEL: si2fp_v2i16_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf4 v26, v25 ; CHECK-NEXT: vfcvt.f.x.v v25, v26 ; CHECK-NEXT: vse64.v v25, (a1) @@ -105,9 +105,9 @@ define void @ui2fp_v2i16_v2f64(<2 x i16>* %x, <2 x double>* %y) { ; CHECK-LABEL: ui2fp_v2i16_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf4 v26, v25 ; CHECK-NEXT: vfcvt.f.xu.v v25, v26 ; CHECK-NEXT: vse64.v v25, (a1) @@ -121,9 +121,9 @@ define void @si2fp_v8i16_v8f64(<8 x i16>* %x, <8 x double>* %y) { ; LMULMAX8-LABEL: si2fp_v8i16_v8f64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vle16.v v25, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vsext.vf4 v28, v25 ; LMULMAX8-NEXT: vfcvt.f.x.v v28, v28 ; LMULMAX8-NEXT: vse64.v v28, (a1) @@ -131,18 +131,18 @@ ; ; LMULMAX1-LABEL: si2fp_v8i16_v8f64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v27, v26 ; LMULMAX1-NEXT: vfcvt.f.x.v v26, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v28, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v29, v28 ; LMULMAX1-NEXT: vfcvt.f.x.v v28, v29 ; LMULMAX1-NEXT: vsext.vf4 v29, v27 @@ -166,9 +166,9 @@ define void @ui2fp_v8i16_v8f64(<8 x i16>* %x, <8 x double>* %y) { ; LMULMAX8-LABEL: ui2fp_v8i16_v8f64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vle16.v v25, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vzext.vf4 v28, v25 ; LMULMAX8-NEXT: vfcvt.f.xu.v v28, v28 ; LMULMAX8-NEXT: vse64.v v28, (a1) @@ -176,18 +176,18 @@ ; ; LMULMAX1-LABEL: ui2fp_v8i16_v8f64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v27, v26 ; LMULMAX1-NEXT: vfcvt.f.xu.v v26, v27 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v28, v27, 2 -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vzext.vf4 v29, v28 ; LMULMAX1-NEXT: vfcvt.f.xu.v v28, v29 ; LMULMAX1-NEXT: vzext.vf4 v29, v27 @@ -211,11 +211,11 @@ define void @si2fp_v2i64_v2f16(<2 x i64>* %x, <2 x half>* %y) { ; CHECK-LABEL: si2fp_v2i64_v2f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v26 ; CHECK-NEXT: vse16.v v25, (a1) ; CHECK-NEXT: ret @@ -228,11 +228,11 @@ define void @ui2fp_v2i64_v2f16(<2 x i64>* %x, <2 x half>* %y) { ; CHECK-LABEL: ui2fp_v2i64_v2f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v26, v25 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v26 ; CHECK-NEXT: vse16.v v25, (a1) ; CHECK-NEXT: ret @@ -245,11 +245,11 @@ define void @si2fp_v8i64_v8f16(<8 x i64>* %x, <8 x half>* %y) { ; LMULMAX8-LABEL: si2fp_v8i64_v8f16: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vle64.v v28, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vfncvt.f.x.w v26, v28 -; LMULMAX8-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vfncvt.f.f.w v25, v26 ; LMULMAX8-NEXT: vse16.v v25, (a1) ; LMULMAX8-NEXT: ret @@ -258,7 +258,7 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi sp, sp, -32 ; LMULMAX1-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vle64.v v25, (a0) ; LMULMAX1-NEXT: addi a2, a0, 32 ; LMULMAX1-NEXT: vle64.v v26, (a2) @@ -266,39 +266,39 @@ ; LMULMAX1-NEXT: vle64.v v27, (a2) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle64.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.x.w v29, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v27, v29 ; LMULMAX1-NEXT: addi a0, sp, 12 ; LMULMAX1-NEXT: vse16.v v27, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.x.w v27, v28 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v28, v27 ; LMULMAX1-NEXT: addi a0, sp, 4 ; LMULMAX1-NEXT: vse16.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.x.w v27, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v26, v27 ; LMULMAX1-NEXT: addi a0, sp, 8 ; LMULMAX1-NEXT: vse16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: addi a0, sp, 8 ; LMULMAX1-NEXT: vle16.v v26, (a0) ; LMULMAX1-NEXT: addi a0, sp, 24 ; LMULMAX1-NEXT: vse16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.x.w v26, v25 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v25, v26 ; LMULMAX1-NEXT: vse16.v v25, (sp) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (sp) ; LMULMAX1-NEXT: addi a0, sp, 16 ; LMULMAX1-NEXT: vse16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: addi a0, sp, 16 ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: vse16.v v25, (a1) @@ -313,11 +313,11 @@ define void @ui2fp_v8i64_v8f16(<8 x i64>* %x, <8 x half>* %y) { ; LMULMAX8-LABEL: ui2fp_v8i64_v8f16: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX8-NEXT: vle64.v v28, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vfncvt.f.xu.w v26, v28 -; LMULMAX8-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vfncvt.f.f.w v25, v26 ; LMULMAX8-NEXT: vse16.v v25, (a1) ; LMULMAX8-NEXT: ret @@ -326,7 +326,7 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi sp, sp, -32 ; LMULMAX1-NEXT: .cfi_def_cfa_offset 32 -; LMULMAX1-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vle64.v v25, (a0) ; LMULMAX1-NEXT: addi a2, a0, 32 ; LMULMAX1-NEXT: vle64.v v26, (a2) @@ -334,39 +334,39 @@ ; LMULMAX1-NEXT: vle64.v v27, (a2) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle64.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.xu.w v29, v27 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v27, v29 ; LMULMAX1-NEXT: addi a0, sp, 12 ; LMULMAX1-NEXT: vse16.v v27, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.xu.w v27, v28 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v28, v27 ; LMULMAX1-NEXT: addi a0, sp, 4 ; LMULMAX1-NEXT: vse16.v v28, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.xu.w v27, v26 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v26, v27 ; LMULMAX1-NEXT: addi a0, sp, 8 ; LMULMAX1-NEXT: vse16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: addi a0, sp, 8 ; LMULMAX1-NEXT: vle16.v v26, (a0) ; LMULMAX1-NEXT: addi a0, sp, 24 ; LMULMAX1-NEXT: vse16.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vfncvt.f.xu.w v26, v25 -; LMULMAX1-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; LMULMAX1-NEXT: vfncvt.f.f.w v25, v26 ; LMULMAX1-NEXT: vse16.v v25, (sp) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (sp) ; LMULMAX1-NEXT: addi a0, sp, 16 ; LMULMAX1-NEXT: vse16.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: addi a0, sp, 16 ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: vse16.v v25, (a1) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert-i1.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert-i1.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert-i1.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert-i1.ll @@ -7,7 +7,7 @@ define <1 x i1> @insertelt_v1i1(<1 x i1> %x, i1 %elt) nounwind { ; CHECK-LABEL: insertelt_v1i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 ; CHECK-NEXT: vmv.s.x v25, a0 @@ -21,29 +21,29 @@ define <1 x i1> @insertelt_idx_v1i1(<1 x i1> %x, i1 %elt, i32 zeroext %idx) nounwind { ; RV32-LABEL: insertelt_idx_v1i1: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v25, a0 ; RV32-NEXT: vmv.v.i v26, 0 ; RV32-NEXT: vmerge.vim v26, v26, 1, v0 ; RV32-NEXT: addi a0, a1, 1 -; RV32-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; RV32-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; RV32-NEXT: vslideup.vx v26, v25, a1 -; RV32-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vand.vi v25, v26, 1 ; RV32-NEXT: vmsne.vi v0, v25, 0 ; RV32-NEXT: ret ; ; RV64-LABEL: insertelt_idx_v1i1: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v25, a0 ; RV64-NEXT: vmv.v.i v26, 0 ; RV64-NEXT: vmerge.vim v26, v26, 1, v0 ; RV64-NEXT: sext.w a0, a1 ; RV64-NEXT: addi a1, a0, 1 -; RV64-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; RV64-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; RV64-NEXT: vslideup.vx v26, v25, a0 -; RV64-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vand.vi v25, v26, 1 ; RV64-NEXT: vmsne.vi v0, v25, 0 ; RV64-NEXT: ret @@ -54,13 +54,13 @@ define <2 x i1> @insertelt_v2i1(<2 x i1> %x, i1 %elt) nounwind { ; CHECK-LABEL: insertelt_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 1 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: ret @@ -71,29 +71,29 @@ define <2 x i1> @insertelt_idx_v2i1(<2 x i1> %x, i1 %elt, i32 zeroext %idx) nounwind { ; RV32-LABEL: insertelt_idx_v2i1: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 2, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v25, a0 ; RV32-NEXT: vmv.v.i v26, 0 ; RV32-NEXT: vmerge.vim v26, v26, 1, v0 ; RV32-NEXT: addi a0, a1, 1 -; RV32-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; RV32-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; RV32-NEXT: vslideup.vx v26, v25, a1 -; RV32-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV32-NEXT: vand.vi v25, v26, 1 ; RV32-NEXT: vmsne.vi v0, v25, 0 ; RV32-NEXT: ret ; ; RV64-LABEL: insertelt_idx_v2i1: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 2, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v25, a0 ; RV64-NEXT: vmv.v.i v26, 0 ; RV64-NEXT: vmerge.vim v26, v26, 1, v0 ; RV64-NEXT: sext.w a0, a1 ; RV64-NEXT: addi a1, a0, 1 -; RV64-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; RV64-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; RV64-NEXT: vslideup.vx v26, v25, a0 -; RV64-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV64-NEXT: vand.vi v25, v26, 1 ; RV64-NEXT: vmsne.vi v0, v25, 0 ; RV64-NEXT: ret @@ -104,13 +104,13 @@ define <8 x i1> @insertelt_v8i1(<8 x i1> %x, i1 %elt) nounwind { ; CHECK-LABEL: insertelt_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 1 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: ret @@ -121,29 +121,29 @@ define <8 x i1> @insertelt_idx_v8i1(<8 x i1> %x, i1 %elt, i32 zeroext %idx) nounwind { ; RV32-LABEL: insertelt_idx_v8i1: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV32-NEXT: vmv.s.x v25, a0 ; RV32-NEXT: vmv.v.i v26, 0 ; RV32-NEXT: vmerge.vim v26, v26, 1, v0 ; RV32-NEXT: addi a0, a1, 1 -; RV32-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; RV32-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; RV32-NEXT: vslideup.vx v26, v25, a1 -; RV32-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV32-NEXT: vand.vi v25, v26, 1 ; RV32-NEXT: vmsne.vi v0, v25, 0 ; RV32-NEXT: ret ; ; RV64-LABEL: insertelt_idx_v8i1: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV64-NEXT: vmv.s.x v25, a0 ; RV64-NEXT: vmv.v.i v26, 0 ; RV64-NEXT: vmerge.vim v26, v26, 1, v0 ; RV64-NEXT: sext.w a0, a1 ; RV64-NEXT: addi a1, a0, 1 -; RV64-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; RV64-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; RV64-NEXT: vslideup.vx v26, v25, a0 -; RV64-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV64-NEXT: vand.vi v25, v26, 1 ; RV64-NEXT: vmsne.vi v0, v25, 0 ; RV64-NEXT: ret @@ -155,13 +155,13 @@ ; CHECK-LABEL: insertelt_v64i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: vmerge.vim v8, v8, 1, v0 -; CHECK-NEXT: vsetivli a0, 2, e8,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 1 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vand.vi v28, v8, 1 ; CHECK-NEXT: vmsne.vi v0, v28, 0 ; CHECK-NEXT: ret @@ -173,14 +173,14 @@ ; RV32-LABEL: insertelt_idx_v64i1: ; RV32: # %bb.0: ; RV32-NEXT: addi a2, zero, 64 -; RV32-NEXT: vsetvli a3, a2, e8,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; RV32-NEXT: vmv.s.x v28, a0 ; RV32-NEXT: vmv.v.i v8, 0 ; RV32-NEXT: vmerge.vim v8, v8, 1, v0 ; RV32-NEXT: addi a0, a1, 1 -; RV32-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; RV32-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; RV32-NEXT: vslideup.vx v8, v28, a1 -; RV32-NEXT: vsetvli a0, a2, e8,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; RV32-NEXT: vand.vi v28, v8, 1 ; RV32-NEXT: vmsne.vi v0, v28, 0 ; RV32-NEXT: ret @@ -188,15 +188,15 @@ ; RV64-LABEL: insertelt_idx_v64i1: ; RV64: # %bb.0: ; RV64-NEXT: addi a2, zero, 64 -; RV64-NEXT: vsetvli a3, a2, e8,m4,ta,mu +; RV64-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; RV64-NEXT: vmv.s.x v28, a0 ; RV64-NEXT: vmv.v.i v8, 0 ; RV64-NEXT: vmerge.vim v8, v8, 1, v0 ; RV64-NEXT: sext.w a0, a1 ; RV64-NEXT: addi a1, a0, 1 -; RV64-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; RV64-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; RV64-NEXT: vslideup.vx v8, v28, a0 -; RV64-NEXT: vsetvli a0, a2, e8,m4,ta,mu +; RV64-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; RV64-NEXT: vand.vi v28, v8, 1 ; RV64-NEXT: vmsne.vi v0, v28, 0 ; RV64-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert-subvector.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert-subvector.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert-subvector.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert-subvector.ll @@ -7,9 +7,9 @@ define @insert_nxv8i32_v2i32_0( %vec, <2 x i32>* %svp) { ; CHECK-LABEL: insert_nxv8i32_v2i32_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) -; CHECK-NEXT: vsetivli a0, 2, e32,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 0 ; CHECK-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -20,9 +20,9 @@ define @insert_nxv8i32_v2i32_2( %vec, <2 x i32>* %svp) { ; CHECK-LABEL: insert_nxv8i32_v2i32_2: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) -; CHECK-NEXT: vsetivli a0, 4, e32,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 2 ; CHECK-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -33,9 +33,9 @@ define @insert_nxv8i32_v2i32_6( %vec, <2 x i32>* %svp) { ; CHECK-LABEL: insert_nxv8i32_v2i32_6: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) -; CHECK-NEXT: vsetivli a0, 8, e32,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 6 ; CHECK-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -46,21 +46,21 @@ define @insert_nxv8i32_v8i32_0( %vec, <8 x i32>* %svp) { ; LMULMAX2-LABEL: insert_nxv8i32_v8i32_0: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v28, (a0) -; LMULMAX2-NEXT: vsetivli a0, 8, e32,m4,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m4,tu,mu ; LMULMAX2-NEXT: vslideup.vi v8, v28, 0 ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_nxv8i32_v8i32_0: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v28, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v12, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v8, v28, 0 -; LMULMAX1-NEXT: vsetivli a0, 8, e32,m4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e32,m4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v8, v12, 4 ; LMULMAX1-NEXT: ret %sv = load <8 x i32>, <8 x i32>* %svp @@ -71,21 +71,21 @@ define @insert_nxv8i32_v8i32_4( %vec, <8 x i32>* %svp) { ; LMULMAX2-LABEL: insert_nxv8i32_v8i32_4: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v28, (a0) -; LMULMAX2-NEXT: vsetivli a0, 12, e32,m4,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 12, e32,m4,tu,mu ; LMULMAX2-NEXT: vslideup.vi v8, v28, 4 ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_nxv8i32_v8i32_4: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v28, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v12, (a0) -; LMULMAX1-NEXT: vsetivli a0, 8, e32,m4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e32,m4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v8, v28, 4 -; LMULMAX1-NEXT: vsetivli a0, 12, e32,m4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 12, e32,m4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v8, v12, 8 ; LMULMAX1-NEXT: ret %sv = load <8 x i32>, <8 x i32>* %svp @@ -96,21 +96,21 @@ define @insert_nxv8i32_v8i32_8( %vec, <8 x i32>* %svp) { ; LMULMAX2-LABEL: insert_nxv8i32_v8i32_8: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v28, (a0) -; LMULMAX2-NEXT: vsetivli a0, 16, e32,m4,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e32,m4,tu,mu ; LMULMAX2-NEXT: vslideup.vi v8, v28, 8 ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_nxv8i32_v8i32_8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v28, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v12, (a0) -; LMULMAX1-NEXT: vsetivli a0, 12, e32,m4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 12, e32,m4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v8, v28, 8 -; LMULMAX1-NEXT: vsetivli a0, 16, e32,m4,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e32,m4,tu,mu ; LMULMAX1-NEXT: vslideup.vi v8, v12, 12 ; LMULMAX1-NEXT: ret %sv = load <8 x i32>, <8 x i32>* %svp @@ -121,7 +121,7 @@ define @insert_nxv8i32_undef_v2i32_0(<2 x i32>* %svp) { ; CHECK-LABEL: insert_nxv8i32_undef_v2i32_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -132,13 +132,13 @@ define void @insert_v4i32_v2i32_0(<4 x i32>* %vp, <2 x i32>* %svp) { ; CHECK-LABEL: insert_v4i32_v2i32_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) -; CHECK-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v26, (a0) ; CHECK-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -151,13 +151,13 @@ define void @insert_v4i32_v2i32_2(<4 x i32>* %vp, <2 x i32>* %svp) { ; CHECK-LABEL: insert_v4i32_v2i32_2: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 2 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v26, (a0) ; CHECK-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -170,13 +170,13 @@ define void @insert_v4i32_undef_v2i32_0(<4 x i32>* %vp, <2 x i32>* %svp) { ; CHECK-LABEL: insert_v4i32_undef_v2i32_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v26, (a0) ; CHECK-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -188,25 +188,25 @@ define void @insert_v8i32_v2i32_0(<8 x i32>* %vp, <2 x i32>* %svp) { ; LMULMAX2-LABEL: insert_v8i32_v2i32_0: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a1) -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v28, (a0) -; LMULMAX2-NEXT: vsetivli a1, 2, e32,m2,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,m2,tu,mu ; LMULMAX2-NEXT: vslideup.vi v28, v26, 0 -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vse32.v v28, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_v8i32_v2i32_0: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a1) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a1, 2, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vse32.v v26, (a0) ; LMULMAX1-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -219,25 +219,25 @@ define void @insert_v8i32_v2i32_2(<8 x i32>* %vp, <2 x i32>* %svp) { ; LMULMAX2-LABEL: insert_v8i32_v2i32_2: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a1) -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v28, (a0) -; LMULMAX2-NEXT: vsetivli a1, 4, e32,m2,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e32,m2,tu,mu ; LMULMAX2-NEXT: vslideup.vi v28, v26, 2 -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vse32.v v28, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_v8i32_v2i32_2: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a1) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vse32.v v26, (a0) ; LMULMAX1-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -250,26 +250,26 @@ define void @insert_v8i32_v2i32_6(<8 x i32>* %vp, <2 x i32>* %svp) { ; LMULMAX2-LABEL: insert_v8i32_v2i32_6: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a1) -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v28, (a0) -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; LMULMAX2-NEXT: vslideup.vi v28, v26, 6 -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vse32.v v28, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_v8i32_v2i32_6: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a1) ; LMULMAX1-NEXT: addi a0, a0, 16 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 2 -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vse32.v v26, (a0) ; LMULMAX1-NEXT: ret %sv = load <2 x i32>, <2 x i32>* %svp @@ -282,18 +282,18 @@ define void @insert_v8i32_undef_v2i32_6(<8 x i32>* %vp, <2 x i32>* %svp) { ; LMULMAX2-LABEL: insert_v8i32_undef_v2i32_6: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a1) -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vslideup.vi v28, v26, 6 ; LMULMAX2-NEXT: vse32.v v28, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_v8i32_undef_v2i32_6: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a1) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vslideup.vi v26, v25, 2 ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vse32.v v26, (a0) @@ -307,13 +307,13 @@ define void @insert_v4i16_v2i16_0(<4 x i16>* %vp, <2 x i16>* %svp) { ; CHECK-LABEL: insert_v4i16_v2i16_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v26, (a1) -; CHECK-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 0 -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret %v = load <4 x i16>, <4 x i16>* %vp @@ -326,13 +326,13 @@ define void @insert_v4i16_v2i16_2(<4 x i16>* %vp, <2 x i16>* %svp) { ; CHECK-LABEL: insert_v4i16_v2i16_2: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a2, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v26, (a1) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 2 -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret %v = load <4 x i16>, <4 x i16>* %vp @@ -346,25 +346,25 @@ ; LMULMAX2-LABEL: insert_v32i1_v8i1_0: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v25, (a0) -; LMULMAX2-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vle1.v v26, (a1) -; LMULMAX2-NEXT: vsetivli a1, 1, e8,mf4,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 1, e8,mf4,tu,mu ; LMULMAX2-NEXT: vslideup.vi v25, v26, 0 -; LMULMAX2-NEXT: vsetvli a1, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vse1.v v25, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_v32i1_v8i1_0: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vle1.v v26, (a1) -; LMULMAX1-NEXT: vsetivli a1, 1, e8,mf8,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 1, e8,mf8,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vse1.v v25, (a0) ; LMULMAX1-NEXT: ret %v = load <32 x i1>, <32 x i1>* %vp @@ -378,26 +378,26 @@ ; LMULMAX2-LABEL: insert_v32i1_v8i1_16: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v25, (a0) -; LMULMAX2-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vle1.v v26, (a1) -; LMULMAX2-NEXT: vsetivli a1, 3, e8,mf4,tu,mu +; LMULMAX2-NEXT: vsetivli zero, 3, e8,mf4,tu,mu ; LMULMAX2-NEXT: vslideup.vi v25, v26, 2 -; LMULMAX2-NEXT: vsetvli a1, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vse1.v v25, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: insert_v32i1_v8i1_16: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a0, a0, 2 -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vle1.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vle1.v v26, (a1) -; LMULMAX1-NEXT: vsetivli a1, 1, e8,mf8,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 1, e8,mf8,tu,mu ; LMULMAX1-NEXT: vslideup.vi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vse1.v v25, (a0) ; LMULMAX1-NEXT: ret %v = load <32 x i1>, <32 x i1>* %vp @@ -410,20 +410,20 @@ define void @insert_v8i1_v4i1_0(<8 x i1>* %vp, <4 x i1>* %svp) { ; CHECK-LABEL: insert_v8i1_v4i1_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle1.v v27, (a1) -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmv1r.v v0, v27 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vse1.v v26, (a0) ; CHECK-NEXT: ret @@ -437,20 +437,20 @@ define void @insert_v8i1_v4i1_4(<8 x i1>* %vp, <4 x i1>* %svp) { ; CHECK-LABEL: insert_v8i1_v4i1_4: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle1.v v27, (a1) -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmv1r.v v0, v27 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 4 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vse1.v v26, (a0) ; CHECK-NEXT: ret @@ -464,9 +464,9 @@ define @insert_nxv2i16_v2i16_0( %v, <2 x i16>* %svp) { ; CHECK-LABEL: insert_nxv2i16_v2i16_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 2, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 0 ; CHECK-NEXT: ret %sv = load <2 x i16>, <2 x i16>* %svp @@ -477,9 +477,9 @@ define @insert_nxv2i16_v2i16_2( %v, <2 x i16>* %svp) { ; CHECK-LABEL: insert_nxv2i16_v2i16_2: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 6, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 6, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 4 ; CHECK-NEXT: ret %sv = load <2 x i16>, <2 x i16>* %svp @@ -490,16 +490,16 @@ define @insert_nxv2i1_v4i1_0( %v, <4 x i1>* %svp) { ; CHECK-LABEL: insert_nxv2i1_v4i1_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle1.v v27, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmv1r.v v0, v27 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 0 ; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v25, 0 @@ -512,16 +512,16 @@ define @insert_nxv2i1_v4i1_6( %v, <4 x i1>* %svp) { ; CHECK-LABEL: insert_nxv2i1_v4i1_6: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle1.v v27, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmv1r.v v0, v27 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 10, e8,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 10, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 6 ; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v25, 0 @@ -534,9 +534,9 @@ define @insert_nxv8i1_v4i1_0( %v, <8 x i1>* %svp) { ; CHECK-LABEL: insert_nxv8i1_v4i1_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 1, e8,mf8,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v0, v25, 0 ; CHECK-NEXT: ret %sv = load <8 x i1>, <8 x i1>* %svp @@ -547,9 +547,9 @@ define @insert_nxv8i1_v8i1_16( %v, <8 x i1>* %svp) { ; CHECK-LABEL: insert_nxv8i1_v8i1_16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 3, e8,mf8,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v0, v25, 2 ; CHECK-NEXT: ret %sv = load <8 x i1>, <8 x i1>* %svp @@ -562,10 +562,10 @@ define void @insert_v2i64_nxv16i64(<2 x i64>* %psv0, <2 x i64>* %psv1, * %out) { ; CHECK-LABEL: insert_v2i64_nxv16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vle64.v v16, (a1) -; CHECK-NEXT: vsetivli a0, 6, e64,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 6, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 4 ; CHECK-NEXT: vs8r.v v8, (a2) ; CHECK-NEXT: ret @@ -580,7 +580,7 @@ define void @insert_v2i64_nxv16i64_lo0(<2 x i64>* %psv, * %out) { ; CHECK-LABEL: insert_v2i64_nxv16i64_lo0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vs8r.v v8, (a1) ; CHECK-NEXT: ret @@ -593,9 +593,9 @@ define void @insert_v2i64_nxv16i64_lo2(<2 x i64>* %psv, * %out) { ; CHECK-LABEL: insert_v2i64_nxv16i64_lo2: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) -; CHECK-NEXT: vsetivli a0, 4, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m8,ta,mu ; CHECK-NEXT: vslideup.vi v16, v8, 2 ; CHECK-NEXT: vs8r.v v16, (a1) ; CHECK-NEXT: ret @@ -615,7 +615,7 @@ ; CHECK-NEXT: csrr a2, vlenb ; CHECK-NEXT: slli a2, a2, 4 ; CHECK-NEXT: sub sp, sp, a2 -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: addi a0, sp, 80 ; CHECK-NEXT: vse64.v v25, (a0) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-insert.ll @@ -8,26 +8,26 @@ define void @insertelt_v4i64(<4 x i64>* %x, i64 %y) { ; RV32-LABEL: insertelt_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) -; RV32-NEXT: vsetivli a3, 2, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,m2,ta,mu ; RV32-NEXT: vmv.v.i v28, 0 ; RV32-NEXT: vslide1up.vx v30, v28, a2 ; RV32-NEXT: vslide1up.vx v28, v30, a1 -; RV32-NEXT: vsetivli a1, 4, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV32-NEXT: vslideup.vi v26, v28, 3 -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vse64.v v26, (a0) ; RV32-NEXT: ret ; ; RV64-LABEL: insertelt_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vmv.s.x v28, a1 -; RV64-NEXT: vsetivli a1, 4, e64,m2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV64-NEXT: vslideup.vi v26, v28, 3 -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vse64.v v26, (a0) ; RV64-NEXT: ret %a = load <4 x i64>, <4 x i64>* %x @@ -43,28 +43,28 @@ define void @insertelt_v3i64(<3 x i64>* %x, i64 %y) { ; RV32-LABEL: insertelt_v3i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v26, (a0) -; RV32-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vmv.v.i v28, 0 -; RV32-NEXT: vsetivli a3, 2, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 2, e64,m2,tu,mu ; RV32-NEXT: vslideup.vi v28, v26, 0 ; RV32-NEXT: lw a3, 16(a0) ; RV32-NEXT: addi a4, a0, 20 -; RV32-NEXT: vsetivli a5, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vlse32.v v26, (a4), zero ; RV32-NEXT: vmv.s.x v26, a3 -; RV32-NEXT: vsetivli a3, 4, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV32-NEXT: vslideup.vi v28, v26, 2 -; RV32-NEXT: vsetivli a3, 2, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,m2,ta,mu ; RV32-NEXT: vmv.v.i v26, 0 ; RV32-NEXT: vslide1up.vx v30, v26, a2 ; RV32-NEXT: vslide1up.vx v26, v30, a1 -; RV32-NEXT: vsetivli a3, 3, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 3, e64,m2,tu,mu ; RV32-NEXT: vslideup.vi v28, v26, 2 ; RV32-NEXT: sw a1, 16(a0) ; RV32-NEXT: sw a2, 20(a0) -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vse64.v v28, (a0) ; RV32-NEXT: ret ; @@ -81,12 +81,12 @@ define void @insertelt_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: insertelt_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.s.x v26, a1 -; CHECK-NEXT: vsetivli a1, 15, e8,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 15, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 14 -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret %a = load <16 x i8>, <16 x i8>* %x @@ -99,27 +99,27 @@ ; RV32-LABEL: insertelt_v32i16: ; RV32: # %bb.0: ; RV32-NEXT: addi a3, zero, 32 -; RV32-NEXT: vsetvli a4, a3, e16,m4,ta,mu +; RV32-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; RV32-NEXT: vle16.v v28, (a0) ; RV32-NEXT: vmv.s.x v8, a1 ; RV32-NEXT: addi a1, a2, 1 -; RV32-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; RV32-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; RV32-NEXT: vslideup.vx v28, v8, a2 -; RV32-NEXT: vsetvli a1, a3, e16,m4,ta,mu +; RV32-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; RV32-NEXT: vse16.v v28, (a0) ; RV32-NEXT: ret ; ; RV64-LABEL: insertelt_v32i16: ; RV64: # %bb.0: ; RV64-NEXT: addi a3, zero, 32 -; RV64-NEXT: vsetvli a4, a3, e16,m4,ta,mu +; RV64-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; RV64-NEXT: vle16.v v28, (a0) ; RV64-NEXT: vmv.s.x v8, a1 ; RV64-NEXT: sext.w a1, a2 ; RV64-NEXT: addi a2, a1, 1 -; RV64-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; RV64-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; RV64-NEXT: vslideup.vx v28, v8, a1 -; RV64-NEXT: vsetvli a1, a3, e16,m4,ta,mu +; RV64-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; RV64-NEXT: vse16.v v28, (a0) ; RV64-NEXT: ret %a = load <32 x i16>, <32 x i16>* %x @@ -131,26 +131,26 @@ define void @insertelt_v8f32(<8 x float>* %x, float %y, i32 %idx) { ; RV32-LABEL: insertelt_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vle32.v v26, (a0) ; RV32-NEXT: vfmv.s.f v28, fa0 ; RV32-NEXT: addi a2, a1, 1 -; RV32-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; RV32-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; RV32-NEXT: vslideup.vx v26, v28, a1 -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vse32.v v26, (a0) ; RV32-NEXT: ret ; ; RV64-LABEL: insertelt_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vle32.v v26, (a0) ; RV64-NEXT: vfmv.s.f v28, fa0 ; RV64-NEXT: sext.w a1, a1 ; RV64-NEXT: addi a2, a1, 1 -; RV64-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; RV64-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; RV64-NEXT: vslideup.vx v26, v28, a1 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vse32.v v26, (a0) ; RV64-NEXT: ret %a = load <8 x float>, <8 x float>* %x @@ -162,7 +162,7 @@ define void @insertelt_v8i64_0(<8 x i64>* %x) { ; CHECK-LABEL: insertelt_v8i64_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: addi a1, zero, -1 ; CHECK-NEXT: vmv.s.x v28, a1 @@ -177,28 +177,28 @@ define void @insertelt_v8i64(<8 x i64>* %x, i32 %idx) { ; RV32-LABEL: insertelt_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: addi a2, zero, -1 ; RV32-NEXT: vmv.s.x v8, a2 ; RV32-NEXT: addi a2, a1, 1 -; RV32-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; RV32-NEXT: vslideup.vx v28, v8, a1 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vse64.v v28, (a0) ; RV32-NEXT: ret ; ; RV64-LABEL: insertelt_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: addi a2, zero, -1 ; RV64-NEXT: vmv.s.x v8, a2 ; RV64-NEXT: sext.w a1, a1 ; RV64-NEXT: addi a2, a1, 1 -; RV64-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; RV64-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; RV64-NEXT: vslideup.vx v28, v8, a1 -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vse64.v v28, (a0) ; RV64-NEXT: ret %a = load <8 x i64>, <8 x i64>* %x @@ -210,7 +210,7 @@ define void @insertelt_c6_v8i64_0(<8 x i64>* %x) { ; CHECK-LABEL: insertelt_c6_v8i64_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: addi a1, zero, 6 ; CHECK-NEXT: vmv.s.x v28, a1 @@ -225,28 +225,28 @@ define void @insertelt_c6_v8i64(<8 x i64>* %x, i32 %idx) { ; RV32-LABEL: insertelt_c6_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: addi a2, zero, 6 ; RV32-NEXT: vmv.s.x v8, a2 ; RV32-NEXT: addi a2, a1, 1 -; RV32-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; RV32-NEXT: vslideup.vx v28, v8, a1 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vse64.v v28, (a0) ; RV32-NEXT: ret ; ; RV64-LABEL: insertelt_c6_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: addi a2, zero, 6 ; RV64-NEXT: vmv.s.x v8, a2 ; RV64-NEXT: sext.w a1, a1 ; RV64-NEXT: addi a2, a1, 1 -; RV64-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; RV64-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; RV64-NEXT: vslideup.vx v28, v8, a1 -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vse64.v v28, (a0) ; RV64-NEXT: ret %a = load <8 x i64>, <8 x i64>* %x @@ -260,7 +260,7 @@ define void @insertelt_c6_v8i64_0_add(<8 x i64>* %x, <8 x i64>* %y) { ; CHECK-LABEL: insertelt_c6_v8i64_0_add: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vle64.v v8, (a1) ; CHECK-NEXT: addi a1, zero, 6 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-buildvec.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-buildvec.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-buildvec.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-buildvec.ll @@ -5,7 +5,7 @@ define void @buildvec_vid_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: buildvec_vid_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vid.v v25 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -16,7 +16,7 @@ define void @buildvec_vid_undefelts_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: buildvec_vid_undefelts_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vid.v v25 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -30,7 +30,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI2_0) ; CHECK-NEXT: addi a1, a1, %lo(.LCPI2_0) -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a1) ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -44,7 +44,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI3_0) ; CHECK-NEXT: addi a1, a1, %lo(.LCPI3_0) -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a1) ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -58,7 +58,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI4_0) ; CHECK-NEXT: addi a1, a1, %lo(.LCPI4_0) -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a1) ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -69,12 +69,12 @@ define void @buildvec_dominant0_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: buildvec_dominant0_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, zero ; CHECK-NEXT: vmv.v.i v26, 8 -; CHECK-NEXT: vsetivli a1, 4, e16,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 3 -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v26, (a0) ; CHECK-NEXT: ret store <8 x i16> , <8 x i16>* %x @@ -84,7 +84,7 @@ define void @buildvec_dominant1_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: buildvec_dominant1_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 8 ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -103,7 +103,7 @@ define void @buildvec_dominant1_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: buildvec_dominant1_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -114,7 +114,7 @@ define void @buildvec_dominant2_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: buildvec_dominant2_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 ; CHECK-NEXT: vmv.s.x v25, zero ; CHECK-NEXT: vse8.v v25, (a0) @@ -128,14 +128,14 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a1, %hi(.LCPI10_0) ; RV32-NEXT: addi a1, a1, %lo(.LCPI10_0) -; RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vle32.v v25, (a1) ; RV32-NEXT: vse32.v v25, (a0) ; RV32-NEXT: ret ; ; RV64-LABEL: buildvec_dominant0_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 ; RV64-NEXT: lui a1, 3641 ; RV64-NEXT: addiw a1, a1, -455 @@ -157,7 +157,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a1, %hi(.LCPI11_0) ; RV32-NEXT: addi a1, a1, %lo(.LCPI11_0) -; RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vle32.v v25, (a1) ; RV32-NEXT: vse32.v v25, (a0) ; RV32-NEXT: ret @@ -166,7 +166,7 @@ ; RV64: # %bb.0: ; RV64-NEXT: lui a1, %hi(.LCPI11_0) ; RV64-NEXT: addi a1, a1, %lo(.LCPI11_0) -; RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a1) ; RV64-NEXT: vse64.v v25, (a0) ; RV64-NEXT: ret @@ -178,9 +178,9 @@ ; CHECK-LABEL: buildvec_seq_v8i8_v4i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 513 -; CHECK-NEXT: vsetivli a2, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret store <8 x i8> , <8 x i8>* %x @@ -192,9 +192,9 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a1, 48 ; RV32-NEXT: addi a1, a1, 513 -; RV32-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vmv.v.x v25, a1 -; RV32-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV32-NEXT: vse8.v v25, (a0) ; RV32-NEXT: ret ; @@ -202,9 +202,9 @@ ; RV64: # %bb.0: ; RV64-NEXT: lui a1, 48 ; RV64-NEXT: addiw a1, a1, 513 -; RV64-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vmv.v.x v25, a1 -; RV64-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV64-NEXT: vse8.v v25, (a0) ; RV64-NEXT: ret store <8 x i8> , <8 x i8>* %x @@ -216,7 +216,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a1, %hi(.LCPI14_0) ; RV32-NEXT: addi a1, a1, %lo(.LCPI14_0) -; RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vle8.v v25, (a1) ; RV32-NEXT: vse8.v v25, (a0) ; RV32-NEXT: ret @@ -229,9 +229,9 @@ ; RV64-NEXT: addi a1, a1, 1027 ; RV64-NEXT: slli a1, a1, 16 ; RV64-NEXT: addi a1, a1, 513 -; RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a1 -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vse8.v v25, (a0) ; RV64-NEXT: ret store <16 x i8> , <16 x i8>* %x @@ -243,9 +243,9 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a1, 528432 ; RV32-NEXT: addi a1, a1, 513 -; RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a1 -; RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vse8.v v25, (a0) ; RV32-NEXT: ret ; @@ -253,9 +253,9 @@ ; RV64: # %bb.0: ; RV64-NEXT: lui a1, 528432 ; RV64-NEXT: addiw a1, a1, 513 -; RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a1 -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vse8.v v25, (a0) ; RV64-NEXT: ret store <16 x i8> , <16 x i8>* %x @@ -268,15 +268,15 @@ ; RV32-NEXT: addi a1, zero, 3 ; RV32-NEXT: sb a1, 8(a0) ; RV32-NEXT: addi a1, zero, 73 -; RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a1 -; RV32-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV32-NEXT: vmv.v.i v25, 2 ; RV32-NEXT: vmerge.vim v25, v25, 1, v0 ; RV32-NEXT: addi a1, zero, 36 -; RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a1 -; RV32-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV32-NEXT: vmerge.vim v25, v25, 3, v0 ; RV32-NEXT: vse8.v v25, (a0) ; RV32-NEXT: ret @@ -301,9 +301,9 @@ ; CHECK-LABEL: buildvec_seq_v4i16_v2i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, -127 -; CHECK-NEXT: vsetivli a2, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret store <4 x i16> , <4 x i16>* %x diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-exttrunc.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-exttrunc.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-exttrunc.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-exttrunc.ll @@ -9,9 +9,9 @@ define void @sext_v4i8_v4i32(<4 x i8>* %x, <4 x i32>* %z) { ; CHECK-LABEL: sext_v4i8_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vsext.vf4 v26, v25 ; CHECK-NEXT: vse32.v v26, (a1) ; CHECK-NEXT: ret @@ -24,9 +24,9 @@ define void @zext_v4i8_v4i32(<4 x i8>* %x, <4 x i32>* %z) { ; CHECK-LABEL: zext_v4i8_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vzext.vf4 v26, v25 ; CHECK-NEXT: vse32.v v26, (a1) ; CHECK-NEXT: ret @@ -39,29 +39,29 @@ define void @sext_v8i8_v8i32(<8 x i8>* %x, <8 x i32>* %z) { ; LMULMAX8-LABEL: sext_v8i8_v8i32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX8-NEXT: vle8.v v25, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vsext.vf4 v26, v25 ; LMULMAX8-NEXT: vse32.v v26, (a1) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: sext_v8i8_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vle8.v v25, (a0) -; LMULMAX2-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vsext.vf4 v26, v25 ; LMULMAX2-NEXT: vse32.v v26, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: sext_v8i8_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vle8.v v25, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v26, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v27, v26 ; LMULMAX1-NEXT: vsext.vf4 v26, v25 ; LMULMAX1-NEXT: addi a0, a1, 16 @@ -78,9 +78,9 @@ ; LMULMAX8-LABEL: sext_v32i8_v32i32: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a2, zero, 32 -; LMULMAX8-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX8-NEXT: vle8.v v26, (a0) -; LMULMAX8-NEXT: vsetvli a0, a2, e32,m8,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; LMULMAX8-NEXT: vsext.vf4 v8, v26 ; LMULMAX8-NEXT: vse32.v v8, (a1) ; LMULMAX8-NEXT: ret @@ -88,17 +88,17 @@ ; LMULMAX2-LABEL: sext_v32i8_v32i32: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) -; LMULMAX2-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v25, v26, 8 -; LMULMAX2-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vsext.vf4 v28, v25 -; LMULMAX2-NEXT: vsetivli a0, 16, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e8,m2,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v30, v26, 16 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX2-NEXT: vslidedown.vi v25, v30, 8 -; LMULMAX2-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vsext.vf4 v8, v25 ; LMULMAX2-NEXT: vsext.vf4 v10, v26 ; LMULMAX2-NEXT: vsext.vf4 v26, v30 @@ -113,29 +113,29 @@ ; ; LMULMAX1-LABEL: sext_v32i8_v32i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle8.v v25, (a2) ; LMULMAX1-NEXT: vle8.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v28, v27 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v27, v25, 8 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v27, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v30, v29 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v31, v29 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,m1,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v29, v26, 8 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,ta,mu ; LMULMAX1-NEXT: vslidedown.vi v8, v29, 4 -; LMULMAX1-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vsext.vf4 v9, v8 ; LMULMAX1-NEXT: vsext.vf4 v8, v27 ; LMULMAX1-NEXT: vsext.vf4 v27, v29 @@ -166,11 +166,11 @@ define void @trunc_v4i8_v4i32(<4 x i32>* %x, <4 x i8>* %z) { ; CHECK-LABEL: trunc_v4i8_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v26, 0 ; CHECK-NEXT: vse8.v v25, (a1) ; CHECK-NEXT: ret @@ -183,47 +183,47 @@ define void @trunc_v8i8_v8i32(<8 x i32>* %x, <8 x i8>* %z) { ; LMULMAX8-LABEL: trunc_v8i8_v8i32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vle32.v v26, (a0) -; LMULMAX8-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX8-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX8-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX8-NEXT: vnsrl.wi v26, v25, 0 ; LMULMAX8-NEXT: vse8.v v26, (a1) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: trunc_v8i8_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) -; LMULMAX2-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX2-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX2-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX2-NEXT: vnsrl.wi v26, v25, 0 ; LMULMAX2-NEXT: vse8.v v26, (a1) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: trunc_v8i8_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 ; LMULMAX1-NEXT: vle32.v v26, (a0) -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v27, v25, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v27, 0 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vmv.v.i v27, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v25, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v25, v26, 0 -; LMULMAX1-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; LMULMAX1-NEXT: vnsrl.wi v26, v25, 0 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,tu,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; LMULMAX1-NEXT: vslideup.vi v27, v26, 4 -; LMULMAX1-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; LMULMAX1-NEXT: vse8.v v27, (a1) ; LMULMAX1-NEXT: ret %a = load <8 x i32>, <8 x i32>* %x diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-setcc.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-setcc.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-setcc.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-setcc.ll @@ -9,7 +9,7 @@ define void @seteq_vv_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: seteq_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmseq.vv v0, v25, v26 @@ -29,7 +29,7 @@ ; CHECK-LABEL: setne_vv_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vle8.v v28, (a1) ; CHECK-NEXT: vmsne.vv v0, v26, v28 @@ -49,7 +49,7 @@ ; CHECK-LABEL: setgt_vv_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vle8.v v8, (a1) ; CHECK-NEXT: vmslt.vv v25, v8, v28 @@ -66,7 +66,7 @@ ; CHECK-LABEL: setlt_vv_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vle8.v v16, (a1) ; CHECK-NEXT: vmslt.vv v25, v8, v16 @@ -82,7 +82,7 @@ define void @setge_vv_v8i8(<8 x i8>* %x, <8 x i8>* %y, <8 x i1>* %z) { ; CHECK-LABEL: setge_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmsle.vv v27, v26, v25 @@ -98,7 +98,7 @@ define void @setle_vv_v16i8(<16 x i8>* %x, <16 x i8>* %y, <16 x i1>* %z) { ; CHECK-LABEL: setle_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmsle.vv v27, v25, v26 @@ -115,7 +115,7 @@ ; CHECK-LABEL: setugt_vv_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vle8.v v28, (a1) ; CHECK-NEXT: vmsltu.vv v25, v28, v26 @@ -132,7 +132,7 @@ ; CHECK-LABEL: setult_vv_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vle8.v v8, (a1) ; CHECK-NEXT: vmsltu.vv v25, v28, v8 @@ -149,7 +149,7 @@ ; CHECK-LABEL: setuge_vv_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vle8.v v16, (a1) ; CHECK-NEXT: vmsleu.vv v25, v16, v8 @@ -165,7 +165,7 @@ define void @setule_vv_v8i8(<8 x i8>* %x, <8 x i8>* %y, <8 x i1>* %z) { ; CHECK-LABEL: setule_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmsleu.vv v27, v25, v26 @@ -181,7 +181,7 @@ define void @seteq_vx_v16i8(<16 x i8>* %x, i8 %y, <16 x i1>* %z) { ; CHECK-LABEL: seteq_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmseq.vx v26, v25, a1 ; CHECK-NEXT: vse1.v v26, (a2) @@ -198,7 +198,7 @@ ; CHECK-LABEL: setne_vx_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmsne.vx v25, v26, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -215,7 +215,7 @@ ; CHECK-LABEL: setgt_vx_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vmsgt.vx v25, v28, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -232,7 +232,7 @@ ; CHECK-LABEL: setlt_vx_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vmslt.vx v25, v8, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -248,7 +248,7 @@ define void @setge_vx_v8i8(<8 x i8>* %x, i8 %y, <8 x i1>* %z) { ; CHECK-LABEL: setge_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vmsle.vv v27, v26, v25 @@ -265,7 +265,7 @@ define void @setle_vx_v16i8(<16 x i8>* %x, i8 %y, <16 x i1>* %z) { ; CHECK-LABEL: setle_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmsle.vx v26, v25, a1 ; CHECK-NEXT: vse1.v v26, (a2) @@ -282,7 +282,7 @@ ; CHECK-LABEL: setugt_vx_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmsgtu.vx v25, v26, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -299,7 +299,7 @@ ; CHECK-LABEL: setult_vx_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vmsltu.vx v25, v28, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -316,7 +316,7 @@ ; CHECK-LABEL: setuge_vx_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vmv.v.x v16, a1 ; CHECK-NEXT: vmsleu.vv v25, v16, v8 @@ -333,7 +333,7 @@ define void @setule_vx_v8i8(<8 x i8>* %x, i8 %y, <8 x i1>* %z) { ; CHECK-LABEL: setule_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmsleu.vx v26, v25, a1 ; CHECK-NEXT: vse1.v v26, (a2) @@ -349,7 +349,7 @@ define void @seteq_xv_v16i8(<16 x i8>* %x, i8 %y, <16 x i1>* %z) { ; CHECK-LABEL: seteq_xv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmseq.vx v26, v25, a1 ; CHECK-NEXT: vse1.v v26, (a2) @@ -366,7 +366,7 @@ ; CHECK-LABEL: setne_xv_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmsne.vx v25, v26, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -383,7 +383,7 @@ ; CHECK-LABEL: setgt_xv_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vmslt.vx v25, v28, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -400,7 +400,7 @@ ; CHECK-LABEL: setlt_xv_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vmsgt.vx v25, v8, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -416,7 +416,7 @@ define void @setge_xv_v8i8(<8 x i8>* %x, i8 %y, <8 x i1>* %z) { ; CHECK-LABEL: setge_xv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmsle.vx v26, v25, a1 ; CHECK-NEXT: vse1.v v26, (a2) @@ -432,7 +432,7 @@ define void @setle_xv_v16i8(<16 x i8>* %x, i8 %y, <16 x i1>* %z) { ; CHECK-LABEL: setle_xv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vmsle.vv v27, v26, v25 @@ -450,7 +450,7 @@ ; CHECK-LABEL: setugt_xv_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmsltu.vx v25, v26, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -467,7 +467,7 @@ ; CHECK-LABEL: setult_xv_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vmsgtu.vx v25, v28, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -484,7 +484,7 @@ ; CHECK-LABEL: setuge_xv_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vmsleu.vx v25, v8, a1 ; CHECK-NEXT: vse1.v v25, (a2) @@ -500,7 +500,7 @@ define void @setule_xv_v8i8(<8 x i8>* %x, i8 %y, <8 x i1>* %z) { ; CHECK-LABEL: setule_xv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vmsleu.vv v27, v26, v25 @@ -517,7 +517,7 @@ define void @seteq_vi_v16i8(<16 x i8>* %x, <16 x i1>* %z) { ; CHECK-LABEL: seteq_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmseq.vi v26, v25, 0 ; CHECK-NEXT: vse1.v v26, (a1) @@ -534,7 +534,7 @@ ; CHECK-LABEL: setne_vi_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) @@ -551,7 +551,7 @@ ; CHECK-LABEL: setgt_vi_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 64 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vmsgt.vx v25, v28, zero ; CHECK-NEXT: vse1.v v25, (a1) @@ -568,7 +568,7 @@ ; CHECK-LABEL: setlt_vi_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 128 -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vmsle.vi v25, v8, -1 ; CHECK-NEXT: vse1.v v25, (a1) @@ -584,7 +584,7 @@ define void @setge_vi_v8i8(<8 x i8>* %x, <8 x i1>* %z) { ; CHECK-LABEL: setge_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmsgt.vi v26, v25, -1 ; CHECK-NEXT: vse1.v v26, (a1) @@ -600,7 +600,7 @@ define void @setle_vi_v16i8(<16 x i8>* %x, <16 x i1>* %z) { ; CHECK-LABEL: setle_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmsle.vi v26, v25, 0 ; CHECK-NEXT: vse1.v v26, (a1) @@ -617,7 +617,7 @@ ; CHECK-LABEL: setugt_vi_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: addi a0, zero, 5 ; CHECK-NEXT: vmsgtu.vx v25, v26, a0 @@ -635,7 +635,7 @@ ; CHECK-LABEL: setult_vi_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 64 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vmsleu.vi v25, v28, 4 ; CHECK-NEXT: vse1.v v25, (a1) @@ -652,7 +652,7 @@ ; CHECK-LABEL: setuge_vi_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 128 -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vmsgtu.vi v25, v8, 4 ; CHECK-NEXT: vse1.v v25, (a1) @@ -668,7 +668,7 @@ define void @setule_vi_v8i8(<8 x i8>* %x, <8 x i1>* %z) { ; CHECK-LABEL: setule_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmsleu.vi v26, v25, 5 ; CHECK-NEXT: vse1.v v26, (a1) @@ -684,7 +684,7 @@ define void @seteq_vv_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: seteq_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vmseq.vv v0, v25, v26 @@ -703,7 +703,7 @@ define void @setne_vv_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: setne_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmsne.vv v0, v25, v26 @@ -722,7 +722,7 @@ define void @setgt_vv_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: setgt_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vmslt.vv v0, v26, v25 @@ -741,7 +741,7 @@ define void @setlt_vv_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; CHECK-LABEL: setlt_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vle16.v v28, (a1) ; CHECK-NEXT: vmslt.vv v0, v26, v28 @@ -760,7 +760,7 @@ define void @setugt_vv_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; CHECK-LABEL: setugt_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vle32.v v28, (a1) ; CHECK-NEXT: vmsltu.vv v0, v28, v26 @@ -779,7 +779,7 @@ define void @setult_vv_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; CHECK-LABEL: setult_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vle64.v v28, (a1) ; CHECK-NEXT: vmsltu.vv v0, v26, v28 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-shuffles.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-shuffles.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-shuffles.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-shuffles.ll @@ -6,9 +6,9 @@ ; CHECK-LABEL: shuffle_v4i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 11 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v9, v8, v0 ; CHECK-NEXT: ret %s = shufflevector <4 x i16> %x, <4 x i16> %y, <4 x i32> @@ -19,9 +19,9 @@ ; CHECK-LABEL: shuffle_v8i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 203 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v10, v8, v0 ; CHECK-NEXT: ret %s = shufflevector <8 x i32> %x, <8 x i32> %y, <8 x i32> @@ -32,9 +32,9 @@ ; CHECK-LABEL: shuffle_xv_v4i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 9 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 5, v0 ; CHECK-NEXT: ret %s = shufflevector <4 x i16> , <4 x i16> %x, <4 x i32> @@ -45,9 +45,9 @@ ; CHECK-LABEL: shuffle_vx_v4i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 6 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 5, v0 ; CHECK-NEXT: ret %s = shufflevector <4 x i16> %x, <4 x i16> , <4 x i32> @@ -59,7 +59,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a0, %hi(.LCPI4_0) ; CHECK-NEXT: addi a0, a0, %lo(.LCPI4_0) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vrgather.vv v25, v8, v26 ; CHECK-NEXT: vmv1r.v v8, v25 @@ -73,7 +73,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a0, %hi(.LCPI5_0) ; CHECK-NEXT: addi a0, a0, %lo(.LCPI5_0) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vrgather.vv v25, v8, v26 ; CHECK-NEXT: vmv1r.v v8, v25 @@ -86,20 +86,20 @@ ; CHECK-LABEL: vrgather_shuffle_vv_v4i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 1 -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 3 ; CHECK-NEXT: lui a0, %hi(.LCPI6_0) ; CHECK-NEXT: addi a0, a0, %lo(.LCPI6_0) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v27, (a0) ; CHECK-NEXT: vrgather.vv v25, v8, v27 ; CHECK-NEXT: addi a0, zero, 8 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v25, v9, v26, v0.t ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -111,14 +111,14 @@ ; CHECK-LABEL: vrgather_shuffle_xv_v4i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 12 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 ; CHECK-NEXT: lui a0, %hi(.LCPI7_0) ; CHECK-NEXT: addi a0, a0, %lo(.LCPI7_0) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmv.v.i v25, 5 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -130,16 +130,16 @@ ; CHECK-LABEL: vrgather_shuffle_vx_v4i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 3 -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 1 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v25, 5 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -152,9 +152,9 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a0, %hi(.LCPI9_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI9_0) -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vrgatherei16.vv v28, v8, v25 ; RV32-NEXT: vmv4r.v v8, v28 ; RV32-NEXT: ret @@ -163,7 +163,7 @@ ; RV64: # %bb.0: ; RV64-NEXT: lui a0, %hi(.LCPI9_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI9_0) -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v12, (a0) ; RV64-NEXT: vrgather.vv v28, v8, v12 ; RV64-NEXT: vmv4r.v v8, v28 @@ -177,9 +177,9 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a0, %hi(.LCPI10_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI10_0) -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vrgatherei16.vv v28, v8, v25 ; RV32-NEXT: vmv4r.v v8, v28 ; RV32-NEXT: ret @@ -188,7 +188,7 @@ ; RV64: # %bb.0: ; RV64-NEXT: lui a0, %hi(.LCPI10_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI10_0) -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v12, (a0) ; RV64-NEXT: vrgather.vv v28, v8, v12 ; RV64-NEXT: vmv4r.v v8, v28 @@ -201,26 +201,26 @@ ; RV32-LABEL: vrgather_shuffle_vv_v8i64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 5 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vmv.s.x v25, a0 ; RV32-NEXT: addi a0, zero, 36 -; RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a0 -; RV32-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, 0 ; RV32-NEXT: vmerge.vim v26, v26, 2, v0 -; RV32-NEXT: vsetivli a0, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vslideup.vi v26, v25, 7 ; RV32-NEXT: lui a0, %hi(.LCPI11_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI11_0) -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vrgatherei16.vv v28, v8, v25 ; RV32-NEXT: addi a0, zero, 164 -; RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a0 -; RV32-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vrgatherei16.vv v28, v12, v26, v0.t ; RV32-NEXT: vmv4r.v v8, v28 ; RV32-NEXT: ret @@ -228,25 +228,25 @@ ; RV64-LABEL: vrgather_shuffle_vv_v8i64: ; RV64: # %bb.0: ; RV64-NEXT: addi a0, zero, 5 -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vmv.s.x v28, a0 ; RV64-NEXT: addi a0, zero, 36 -; RV64-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v0, a0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vmv.v.i v16, 0 ; RV64-NEXT: vmerge.vim v16, v16, 2, v0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vslideup.vi v16, v28, 7 ; RV64-NEXT: lui a0, %hi(.LCPI11_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI11_0) -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v20, (a0) ; RV64-NEXT: vrgather.vv v28, v8, v20 ; RV64-NEXT: addi a0, zero, 164 -; RV64-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v0, a0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vrgather.vv v28, v12, v16, v0.t ; RV64-NEXT: vmv4r.v v8, v28 ; RV64-NEXT: ret @@ -258,26 +258,26 @@ ; RV32-LABEL: vrgather_shuffle_xv_v8i64: ; RV32: # %bb.0: ; RV32-NEXT: addi a0, zero, 6 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vmv.s.x v25, a0 ; RV32-NEXT: addi a0, zero, 4 ; RV32-NEXT: vmv.s.x v26, a0 ; RV32-NEXT: vmv.v.i v27, 0 -; RV32-NEXT: vsetivli a0, 6, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 6, e16,m1,tu,mu ; RV32-NEXT: vslideup.vi v27, v26, 5 -; RV32-NEXT: vsetivli a0, 7, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 7, e16,m1,tu,mu ; RV32-NEXT: vslideup.vi v27, v25, 6 ; RV32-NEXT: lui a0, %hi(.LCPI12_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI12_0) -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vmv.v.i v12, -1 ; RV32-NEXT: vrgatherei16.vv v28, v12, v25 ; RV32-NEXT: addi a0, zero, 113 -; RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a0 -; RV32-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vrgatherei16.vv v28, v8, v27, v0.t ; RV32-NEXT: vmv4r.v v8, v28 ; RV32-NEXT: ret @@ -285,21 +285,21 @@ ; RV64-LABEL: vrgather_shuffle_xv_v8i64: ; RV64: # %bb.0: ; RV64-NEXT: addi a0, zero, 6 -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vmv.s.x v28, a0 ; RV64-NEXT: addi a0, zero, 4 ; RV64-NEXT: vmv.s.x v12, a0 ; RV64-NEXT: vmv.v.i v16, 0 -; RV64-NEXT: vsetivli a0, 6, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 6, e64,m4,tu,mu ; RV64-NEXT: vslideup.vi v16, v12, 5 -; RV64-NEXT: vsetivli a0, 7, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 7, e64,m4,tu,mu ; RV64-NEXT: vslideup.vi v16, v28, 6 ; RV64-NEXT: addi a0, zero, 113 -; RV64-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v0, a0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vmv.v.i v28, -1 -; RV64-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vrgather.vv v28, v8, v16, v0.t ; RV64-NEXT: vmv4r.v v8, v28 ; RV64-NEXT: ret @@ -312,35 +312,35 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a0, %hi(.LCPI13_0) ; RV32-NEXT: addi a0, a0, %lo(.LCPI13_0) -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) ; RV32-NEXT: vmv4r.v v28, v8 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vrgatherei16.vv v8, v28, v25 ; RV32-NEXT: addi a0, zero, 140 -; RV32-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a0 ; RV32-NEXT: lui a0, %hi(.LCPI13_1) ; RV32-NEXT: addi a0, a0, %lo(.LCPI13_1) -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vmv.v.i v28, 5 -; RV32-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vrgatherei16.vv v8, v28, v25, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: vrgather_shuffle_vx_v8i64: ; RV64: # %bb.0: ; RV64-NEXT: addi a0, zero, 115 -; RV64-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v0, a0 ; RV64-NEXT: lui a0, %hi(.LCPI13_0) ; RV64-NEXT: addi a0, a0, %lo(.LCPI13_0) -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v12, (a0) ; RV64-NEXT: vmv.v.i v28, 5 -; RV64-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vrgather.vv v28, v8, v12, v0.t ; RV64-NEXT: vmv4r.v v8, v28 ; RV64-NEXT: ret @@ -353,19 +353,19 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli zero, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.x.s a0, v8 -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 1 ; CHECK-NEXT: addi a1, zero, 1 ; CHECK-NEXT: vmv.s.x v26, a1 ; CHECK-NEXT: vmv.v.i v27, 0 -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v27, v26, 3 ; CHECK-NEXT: addi a1, zero, 10 -; CHECK-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a1 -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v25, v27, v0.t ; CHECK-NEXT: ret %y = shufflevector <4 x i8> %x, <4 x i8> undef, <4 x i32> diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-splat.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-splat.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-splat.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-splat.ll @@ -9,7 +9,7 @@ define void @splat_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: splat_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -22,7 +22,7 @@ define void @splat_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: splat_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -35,7 +35,7 @@ define void @splat_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: splat_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -52,7 +52,7 @@ ; LMULMAX8-RV32-NEXT: .cfi_def_cfa_offset 16 ; LMULMAX8-RV32-NEXT: sw a2, 12(sp) ; LMULMAX8-RV32-NEXT: sw a1, 8(sp) -; LMULMAX8-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX8-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX8-RV32-NEXT: addi a1, sp, 8 ; LMULMAX8-RV32-NEXT: vlse64.v v25, (a1), zero ; LMULMAX8-RV32-NEXT: vse64.v v25, (a0) @@ -65,7 +65,7 @@ ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 ; LMULMAX2-RV32-NEXT: sw a2, 12(sp) ; LMULMAX2-RV32-NEXT: sw a1, 8(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV32-NEXT: addi a1, sp, 8 ; LMULMAX2-RV32-NEXT: vlse64.v v25, (a1), zero ; LMULMAX2-RV32-NEXT: vse64.v v25, (a0) @@ -78,7 +78,7 @@ ; LMULMAX1-RV32-NEXT: .cfi_def_cfa_offset 16 ; LMULMAX1-RV32-NEXT: sw a2, 12(sp) ; LMULMAX1-RV32-NEXT: sw a1, 8(sp) -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: addi a1, sp, 8 ; LMULMAX1-RV32-NEXT: vlse64.v v25, (a1), zero ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) @@ -87,21 +87,21 @@ ; ; LMULMAX8-RV64-LABEL: splat_v2i64: ; LMULMAX8-RV64: # %bb.0: -; LMULMAX8-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX8-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX8-RV64-NEXT: vmv.v.x v25, a1 ; LMULMAX8-RV64-NEXT: vse64.v v25, (a0) ; LMULMAX8-RV64-NEXT: ret ; ; LMULMAX2-RV64-LABEL: splat_v2i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.x v25, a1 ; LMULMAX2-RV64-NEXT: vse64.v v25, (a0) ; LMULMAX2-RV64-NEXT: ret ; ; LMULMAX1-RV64-LABEL: splat_v2i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v25, a1 ; LMULMAX1-RV64-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV64-NEXT: ret @@ -115,7 +115,7 @@ ; LMULMAX8-LABEL: splat_v32i8: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a2, zero, 32 -; LMULMAX8-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.x v26, a1 ; LMULMAX8-NEXT: vse8.v v26, (a0) ; LMULMAX8-NEXT: ret @@ -123,14 +123,14 @@ ; LMULMAX2-LABEL: splat_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.x v26, a1 ; LMULMAX2-NEXT: vse8.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_v32i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.x v25, a1 ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vse8.v v25, (a1) @@ -145,21 +145,21 @@ define void @splat_v16i16(<16 x i16>* %x, i16 %y) { ; LMULMAX8-LABEL: splat_v16i16: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.x v26, a1 ; LMULMAX8-NEXT: vse16.v v26, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: splat_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.x v26, a1 ; LMULMAX2-NEXT: vse16.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.x v25, a1 ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vse16.v v25, (a1) @@ -174,21 +174,21 @@ define void @splat_v8i32(<8 x i32>* %x, i32 %y) { ; LMULMAX8-LABEL: splat_v8i32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.x v26, a1 ; LMULMAX8-NEXT: vse32.v v26, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: splat_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.x v26, a1 ; LMULMAX2-NEXT: vse32.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.x v25, a1 ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vse32.v v25, (a1) @@ -207,7 +207,7 @@ ; LMULMAX8-RV32-NEXT: .cfi_def_cfa_offset 16 ; LMULMAX8-RV32-NEXT: sw a2, 12(sp) ; LMULMAX8-RV32-NEXT: sw a1, 8(sp) -; LMULMAX8-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX8-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX8-RV32-NEXT: addi a1, sp, 8 ; LMULMAX8-RV32-NEXT: vlse64.v v26, (a1), zero ; LMULMAX8-RV32-NEXT: vse64.v v26, (a0) @@ -220,7 +220,7 @@ ; LMULMAX2-RV32-NEXT: .cfi_def_cfa_offset 16 ; LMULMAX2-RV32-NEXT: sw a2, 12(sp) ; LMULMAX2-RV32-NEXT: sw a1, 8(sp) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: addi a1, sp, 8 ; LMULMAX2-RV32-NEXT: vlse64.v v26, (a1), zero ; LMULMAX2-RV32-NEXT: vse64.v v26, (a0) @@ -230,9 +230,9 @@ ; LMULMAX1-RV32-LABEL: splat_v4i64: ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi a3, zero, 5 -; LMULMAX1-RV32-NEXT: vsetivli a4, 1, e8,mf8,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX1-RV32-NEXT: vmv.s.x v0, a3 -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v25, a2 ; LMULMAX1-RV32-NEXT: vmerge.vxm v25, v25, a1, v0 ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 @@ -242,21 +242,21 @@ ; ; LMULMAX8-RV64-LABEL: splat_v4i64: ; LMULMAX8-RV64: # %bb.0: -; LMULMAX8-RV64-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX8-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX8-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX8-RV64-NEXT: vse64.v v26, (a0) ; LMULMAX8-RV64-NEXT: ret ; ; LMULMAX2-RV64-LABEL: splat_v4i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.x v26, a1 ; LMULMAX2-RV64-NEXT: vse64.v v26, (a0) ; LMULMAX2-RV64-NEXT: ret ; ; LMULMAX1-RV64-LABEL: splat_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v25, a1 ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vse64.v v25, (a1) @@ -271,7 +271,7 @@ define void @splat_zero_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: splat_zero_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -284,7 +284,7 @@ define void @splat_zero_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: splat_zero_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -297,7 +297,7 @@ define void @splat_zero_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: splat_zero_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -310,7 +310,7 @@ define void @splat_zero_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: splat_zero_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vse64.v v25, (a0) ; CHECK-NEXT: ret @@ -324,7 +324,7 @@ ; LMULMAX8-LABEL: splat_zero_v32i8: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a1, zero, 32 -; LMULMAX8-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.i v26, 0 ; LMULMAX8-NEXT: vse8.v v26, (a0) ; LMULMAX8-NEXT: ret @@ -332,14 +332,14 @@ ; LMULMAX2-LABEL: splat_zero_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a1, zero, 32 -; LMULMAX2-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vse8.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_zero_v32i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vse8.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 @@ -354,21 +354,21 @@ define void @splat_zero_v16i16(<16 x i16>* %x) { ; LMULMAX8-LABEL: splat_zero_v16i16: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.i v26, 0 ; LMULMAX8-NEXT: vse16.v v26, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: splat_zero_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vse16.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_zero_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vse16.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 @@ -383,21 +383,21 @@ define void @splat_zero_v8i32(<8 x i32>* %x) { ; LMULMAX8-LABEL: splat_zero_v8i32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.i v26, 0 ; LMULMAX8-NEXT: vse32.v v26, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: splat_zero_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vse32.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_zero_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, 0 ; LMULMAX1-NEXT: vse32.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 @@ -412,21 +412,21 @@ define void @splat_zero_v4i64(<4 x i64>* %x) { ; LMULMAX8-LABEL: splat_zero_v4i64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.i v26, 0 ; LMULMAX8-NEXT: vse64.v v26, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: splat_zero_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, 0 ; LMULMAX2-NEXT: vse64.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-RV32-LABEL: splat_zero_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.i v25, 0 ; LMULMAX1-RV32-NEXT: vse32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a0, a0, 16 @@ -435,7 +435,7 @@ ; ; LMULMAX1-RV64-LABEL: splat_zero_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.i v25, 0 ; LMULMAX1-RV64-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a0, a0, 16 @@ -450,7 +450,7 @@ define void @splat_allones_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: splat_allones_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -463,7 +463,7 @@ define void @splat_allones_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: splat_allones_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -476,7 +476,7 @@ define void @splat_allones_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: splat_allones_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -489,7 +489,7 @@ define void @splat_allones_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: splat_allones_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 ; CHECK-NEXT: vse64.v v25, (a0) ; CHECK-NEXT: ret @@ -503,7 +503,7 @@ ; LMULMAX8-LABEL: splat_allones_v32i8: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a1, zero, 32 -; LMULMAX8-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.i v26, -1 ; LMULMAX8-NEXT: vse8.v v26, (a0) ; LMULMAX8-NEXT: ret @@ -511,14 +511,14 @@ ; LMULMAX2-LABEL: splat_allones_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a1, zero, 32 -; LMULMAX2-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, -1 ; LMULMAX2-NEXT: vse8.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_allones_v32i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, -1 ; LMULMAX1-NEXT: vse8.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 @@ -533,21 +533,21 @@ define void @splat_allones_v16i16(<16 x i16>* %x) { ; LMULMAX8-LABEL: splat_allones_v16i16: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.i v26, -1 ; LMULMAX8-NEXT: vse16.v v26, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: splat_allones_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, -1 ; LMULMAX2-NEXT: vse16.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_allones_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, -1 ; LMULMAX1-NEXT: vse16.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 @@ -562,21 +562,21 @@ define void @splat_allones_v8i32(<8 x i32>* %x) { ; LMULMAX8-LABEL: splat_allones_v8i32: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.i v26, -1 ; LMULMAX8-NEXT: vse32.v v26, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: splat_allones_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, -1 ; LMULMAX2-NEXT: vse32.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: splat_allones_v8i32: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v25, -1 ; LMULMAX1-NEXT: vse32.v v25, (a0) ; LMULMAX1-NEXT: addi a0, a0, 16 @@ -591,21 +591,21 @@ define void @splat_allones_v4i64(<4 x i64>* %x) { ; LMULMAX8-LABEL: splat_allones_v4i64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX8-NEXT: vmv.v.i v26, -1 ; LMULMAX8-NEXT: vse64.v v26, (a0) ; LMULMAX8-NEXT: ret ; ; LMULMAX2-LABEL: splat_allones_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v26, -1 ; LMULMAX2-NEXT: vse64.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-RV32-LABEL: splat_allones_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.i v25, -1 ; LMULMAX1-RV32-NEXT: vse32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a0, a0, 16 @@ -614,7 +614,7 @@ ; ; LMULMAX1-RV64-LABEL: splat_allones_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.i v25, -1 ; LMULMAX1-RV64-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a0, a0, 16 @@ -633,7 +633,7 @@ define void @splat_allones_with_use_v4i64(<4 x i64>* %x) { ; LMULMAX8-LABEL: splat_allones_with_use_v4i64: ; LMULMAX8: # %bb.0: -; LMULMAX8-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX8-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX8-NEXT: vle64.v v26, (a0) ; LMULMAX8-NEXT: vadd.vi v26, v26, -1 ; LMULMAX8-NEXT: vse64.v v26, (a0) @@ -641,7 +641,7 @@ ; ; LMULMAX2-LABEL: splat_allones_with_use_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vadd.vi v26, v26, -1 ; LMULMAX2-NEXT: vse64.v v26, (a0) @@ -649,13 +649,13 @@ ; ; LMULMAX1-RV32-LABEL: splat_allones_with_use_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a1) -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.i v27, -1 -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vadd.vv v26, v26, v27 ; LMULMAX1-RV32-NEXT: vadd.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) @@ -664,7 +664,7 @@ ; ; LMULMAX1-RV64-LABEL: splat_allones_with_use_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v25, (a1) ; LMULMAX1-RV64-NEXT: vle64.v v26, (a0) @@ -688,7 +688,7 @@ ; LMULMAX8-RV32: # %bb.0: ; LMULMAX8-RV32-NEXT: addi sp, sp, -16 ; LMULMAX8-RV32-NEXT: .cfi_def_cfa_offset 16 -; LMULMAX8-RV32-NEXT: vsetivli a4, 16, e64,m8,ta,mu +; LMULMAX8-RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; LMULMAX8-RV32-NEXT: vle64.v v8, (a0) ; LMULMAX8-RV32-NEXT: sw a2, 12(sp) ; LMULMAX8-RV32-NEXT: sw a1, 8(sp) @@ -702,7 +702,7 @@ ; LMULMAX2-RV32-LABEL: vadd_vx_v16i64: ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi a4, a0, 64 -; LMULMAX2-RV32-NEXT: vsetivli a5, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v26, (a4) ; LMULMAX2-RV32-NEXT: addi a4, a0, 96 ; LMULMAX2-RV32-NEXT: vle64.v v28, (a4) @@ -710,12 +710,12 @@ ; LMULMAX2-RV32-NEXT: addi a0, a0, 32 ; LMULMAX2-RV32-NEXT: vle64.v v8, (a0) ; LMULMAX2-RV32-NEXT: addi a0, zero, 85 -; LMULMAX2-RV32-NEXT: vsetivli a4, 1, e8,mf8,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a0 -; LMULMAX2-RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v10, a2 ; LMULMAX2-RV32-NEXT: vmerge.vxm v10, v10, a1, v0 -; LMULMAX2-RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vadd.vv v8, v8, v10 ; LMULMAX2-RV32-NEXT: vadd.vv v30, v30, v10 ; LMULMAX2-RV32-NEXT: vadd.vv v28, v28, v10 @@ -732,7 +732,7 @@ ; LMULMAX1-RV32-LABEL: vadd_vx_v16i64: ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: addi a4, a0, 96 -; LMULMAX1-RV32-NEXT: vsetivli a5, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a4) ; LMULMAX1-RV32-NEXT: addi a4, a0, 112 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a4) @@ -748,12 +748,12 @@ ; LMULMAX1-RV32-NEXT: addi a0, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v8, (a0) ; LMULMAX1-RV32-NEXT: addi a0, zero, 5 -; LMULMAX1-RV32-NEXT: vsetivli a4, 1, e8,mf8,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX1-RV32-NEXT: vmv.s.x v0, a0 -; LMULMAX1-RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v9, a2 ; LMULMAX1-RV32-NEXT: vmerge.vxm v9, v9, a1, v0 -; LMULMAX1-RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vadd.vv v8, v8, v9 ; LMULMAX1-RV32-NEXT: vadd.vv v31, v31, v9 ; LMULMAX1-RV32-NEXT: vadd.vv v30, v30, v9 @@ -781,7 +781,7 @@ ; ; LMULMAX8-RV64-LABEL: vadd_vx_v16i64: ; LMULMAX8-RV64: # %bb.0: -; LMULMAX8-RV64-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; LMULMAX8-RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; LMULMAX8-RV64-NEXT: vle64.v v8, (a0) ; LMULMAX8-RV64-NEXT: vadd.vx v8, v8, a1 ; LMULMAX8-RV64-NEXT: vse64.v v8, (a2) @@ -789,7 +789,7 @@ ; ; LMULMAX2-RV64-LABEL: vadd_vx_v16i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: addi a3, a0, 96 ; LMULMAX2-RV64-NEXT: vle64.v v26, (a3) ; LMULMAX2-RV64-NEXT: addi a3, a0, 32 @@ -812,7 +812,7 @@ ; ; LMULMAX1-RV64-LABEL: vadd_vx_v16i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a3, a0, 96 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a3) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-vrgather.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-vrgather.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-vrgather.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int-vrgather.ll @@ -8,7 +8,7 @@ ; CHECK-LABEL: gather_const_v16i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 12 -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vlse8.v v25, (a1), zero ; CHECK-NEXT: vse8.v v25, (a0) ; CHECK-NEXT: ret @@ -24,7 +24,7 @@ ; CHECK-LABEL: gather_const_v8i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 10 -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vlse16.v v25, (a1), zero ; CHECK-NEXT: vse16.v v25, (a0) ; CHECK-NEXT: ret @@ -40,7 +40,7 @@ ; CHECK-LABEL: gather_const_v4i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 12 -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vlse32.v v25, (a1), zero ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -56,7 +56,7 @@ ; CHECK-LABEL: gather_const_v2i64: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 8 -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vlse64.v v25, (a1), zero ; CHECK-NEXT: vse64.v v25, (a0) ; CHECK-NEXT: ret @@ -73,7 +73,7 @@ ; LMULMAX4: # %bb.0: ; LMULMAX4-NEXT: addi a1, a0, 32 ; LMULMAX4-NEXT: addi a2, zero, 64 -; LMULMAX4-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; LMULMAX4-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; LMULMAX4-NEXT: vlse8.v v28, (a1), zero ; LMULMAX4-NEXT: vse8.v v28, (a0) ; LMULMAX4-NEXT: ret @@ -81,7 +81,7 @@ ; LMULMAX1-LABEL: gather_const_v64i8: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a1, a0, 32 -; LMULMAX1-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vlse8.v v25, (a1), zero ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: addi a3, a0, 48 @@ -103,7 +103,7 @@ ; LMULMAX4: # %bb.0: ; LMULMAX4-NEXT: addi a1, a0, 50 ; LMULMAX4-NEXT: addi a2, zero, 32 -; LMULMAX4-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; LMULMAX4-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; LMULMAX4-NEXT: vlse16.v v28, (a1), zero ; LMULMAX4-NEXT: vse16.v v28, (a0) ; LMULMAX4-NEXT: ret @@ -111,7 +111,7 @@ ; LMULMAX1-LABEL: gather_const_v16i16: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a1, a0, 50 -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vlse16.v v25, (a1), zero ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: addi a2, a0, 48 @@ -133,7 +133,7 @@ ; LMULMAX4-LABEL: gather_const_v16i32: ; LMULMAX4: # %bb.0: ; LMULMAX4-NEXT: addi a1, a0, 36 -; LMULMAX4-NEXT: vsetivli a2, 16, e32,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; LMULMAX4-NEXT: vlse32.v v28, (a1), zero ; LMULMAX4-NEXT: vse32.v v28, (a0) ; LMULMAX4-NEXT: ret @@ -141,7 +141,7 @@ ; LMULMAX1-LABEL: gather_const_v16i32: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a1, a0, 36 -; LMULMAX1-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vlse32.v v25, (a1), zero ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: addi a2, a0, 48 @@ -163,7 +163,7 @@ ; LMULMAX4-LABEL: gather_const_v8i64: ; LMULMAX4: # %bb.0: ; LMULMAX4-NEXT: addi a1, a0, 24 -; LMULMAX4-NEXT: vsetivli a2, 8, e64,m4,ta,mu +; LMULMAX4-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; LMULMAX4-NEXT: vlse64.v v28, (a1), zero ; LMULMAX4-NEXT: vse64.v v28, (a0) ; LMULMAX4-NEXT: ret @@ -171,7 +171,7 @@ ; LMULMAX1-LABEL: gather_const_v8i64: ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: addi a1, a0, 24 -; LMULMAX1-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vlse64.v v25, (a1), zero ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: addi a2, a0, 48 @@ -193,7 +193,7 @@ ; CHECK-LABEL: splat_concat_low: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, a0, 2 -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vlse16.v v25, (a0), zero ; CHECK-NEXT: vse16.v v25, (a2) ; CHECK-NEXT: ret @@ -209,7 +209,7 @@ ; CHECK-LABEL: splat_concat_high: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, a1, 2 -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vlse16.v v25, (a0), zero ; CHECK-NEXT: vse16.v v25, (a2) ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-int.ll @@ -7,7 +7,7 @@ define void @add_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: add_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vadd.vv v25, v25, v26 @@ -23,7 +23,7 @@ define void @add_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: add_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vadd.vv v25, v25, v26 @@ -39,7 +39,7 @@ define void @add_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: add_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vadd.vv v25, v25, v26 @@ -55,7 +55,7 @@ define void @add_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: add_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vadd.vv v25, v25, v26 @@ -71,7 +71,7 @@ define void @sub_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: sub_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vsub.vv v25, v25, v26 @@ -87,7 +87,7 @@ define void @sub_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: sub_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vsub.vv v25, v25, v26 @@ -103,7 +103,7 @@ define void @sub_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: sub_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vsub.vv v25, v25, v26 @@ -119,7 +119,7 @@ define void @sub_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: sub_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vsub.vv v25, v25, v26 @@ -135,7 +135,7 @@ define void @mul_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: mul_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmul.vv v25, v25, v26 @@ -151,7 +151,7 @@ define void @mul_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: mul_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vmul.vv v25, v25, v26 @@ -167,7 +167,7 @@ define void @mul_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: mul_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmul.vv v25, v25, v26 @@ -183,7 +183,7 @@ define void @mul_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: mul_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vmul.vv v25, v25, v26 @@ -199,7 +199,7 @@ define void @and_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: and_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vand.vv v25, v25, v26 @@ -215,7 +215,7 @@ define void @and_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: and_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vand.vv v25, v25, v26 @@ -231,7 +231,7 @@ define void @and_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: and_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vand.vv v25, v25, v26 @@ -247,7 +247,7 @@ define void @and_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: and_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vand.vv v25, v25, v26 @@ -263,7 +263,7 @@ define void @or_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: or_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vor.vv v25, v25, v26 @@ -279,7 +279,7 @@ define void @or_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: or_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vor.vv v25, v25, v26 @@ -295,7 +295,7 @@ define void @or_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: or_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vor.vv v25, v25, v26 @@ -311,7 +311,7 @@ define void @or_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: or_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vor.vv v25, v25, v26 @@ -327,7 +327,7 @@ define void @xor_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: xor_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vxor.vv v25, v25, v26 @@ -343,7 +343,7 @@ define void @xor_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: xor_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vxor.vv v25, v25, v26 @@ -359,7 +359,7 @@ define void @xor_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: xor_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vxor.vv v25, v25, v26 @@ -375,7 +375,7 @@ define void @xor_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: xor_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vxor.vv v25, v25, v26 @@ -391,7 +391,7 @@ define void @lshr_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: lshr_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vsrl.vv v25, v25, v26 @@ -407,7 +407,7 @@ define void @lshr_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: lshr_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vsrl.vv v25, v25, v26 @@ -423,7 +423,7 @@ define void @lshr_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: lshr_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vsrl.vv v25, v25, v26 @@ -439,7 +439,7 @@ define void @lshr_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: lshr_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vsrl.vv v25, v25, v26 @@ -455,7 +455,7 @@ define void @ashr_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: ashr_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vsra.vv v25, v25, v26 @@ -471,7 +471,7 @@ define void @ashr_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: ashr_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vsra.vv v25, v25, v26 @@ -487,7 +487,7 @@ define void @ashr_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: ashr_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vsra.vv v25, v25, v26 @@ -503,7 +503,7 @@ define void @ashr_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: ashr_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vsra.vv v25, v25, v26 @@ -519,7 +519,7 @@ define void @shl_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: shl_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vsll.vv v25, v25, v26 @@ -535,7 +535,7 @@ define void @shl_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: shl_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vsll.vv v25, v25, v26 @@ -551,7 +551,7 @@ define void @shl_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: shl_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vsll.vv v25, v25, v26 @@ -567,7 +567,7 @@ define void @shl_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: shl_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vsll.vv v25, v25, v26 @@ -583,7 +583,7 @@ define void @sdiv_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: sdiv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vdiv.vv v25, v25, v26 @@ -599,7 +599,7 @@ define void @sdiv_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: sdiv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vdiv.vv v25, v25, v26 @@ -615,7 +615,7 @@ define void @sdiv_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: sdiv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vdiv.vv v25, v25, v26 @@ -631,7 +631,7 @@ define void @sdiv_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: sdiv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vdiv.vv v25, v25, v26 @@ -647,7 +647,7 @@ define void @srem_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: srem_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vrem.vv v25, v25, v26 @@ -663,7 +663,7 @@ define void @srem_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: srem_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vrem.vv v25, v25, v26 @@ -679,7 +679,7 @@ define void @srem_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: srem_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vrem.vv v25, v25, v26 @@ -695,7 +695,7 @@ define void @srem_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: srem_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vrem.vv v25, v25, v26 @@ -711,7 +711,7 @@ define void @udiv_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: udiv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vdivu.vv v25, v25, v26 @@ -727,7 +727,7 @@ define void @udiv_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: udiv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vdivu.vv v25, v25, v26 @@ -743,7 +743,7 @@ define void @udiv_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: udiv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vdivu.vv v25, v25, v26 @@ -759,7 +759,7 @@ define void @udiv_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: udiv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vdivu.vv v25, v25, v26 @@ -775,7 +775,7 @@ define void @urem_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: urem_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vremu.vv v25, v25, v26 @@ -791,7 +791,7 @@ define void @urem_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: urem_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vremu.vv v25, v25, v26 @@ -807,7 +807,7 @@ define void @urem_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: urem_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vremu.vv v25, v25, v26 @@ -823,7 +823,7 @@ define void @urem_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: urem_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vremu.vv v25, v25, v26 @@ -839,38 +839,38 @@ define void @mulhu_v16i8(<16 x i8>* %x) { ; RV32-LABEL: mulhu_v16i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vle8.v v25, (a0) ; RV32-NEXT: addi a1, zero, 513 -; RV32-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-NEXT: vmv.s.x v0, a1 -; RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, 4 ; RV32-NEXT: vmerge.vim v26, v26, 1, v0 ; RV32-NEXT: lui a1, 1 ; RV32-NEXT: addi a2, a1, 78 -; RV32-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-NEXT: vmv.s.x v0, a2 -; RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vmerge.vim v26, v26, 3, v0 ; RV32-NEXT: lui a2, 8 ; RV32-NEXT: addi a2, a2, 304 -; RV32-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-NEXT: vmv.s.x v0, a2 -; RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vmerge.vim v26, v26, 2, v0 ; RV32-NEXT: lui a2, 3 ; RV32-NEXT: addi a2, a2, -2044 -; RV32-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-NEXT: vmv.s.x v0, a2 -; RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vmv.v.i v27, 0 ; RV32-NEXT: addi a2, zero, -128 ; RV32-NEXT: vmerge.vxm v28, v27, a2, v0 ; RV32-NEXT: addi a1, a1, 32 -; RV32-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-NEXT: vmv.s.x v0, a1 -; RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: lui a1, %hi(.LCPI52_0) ; RV32-NEXT: addi a1, a1, %lo(.LCPI52_0) ; RV32-NEXT: vle8.v v29, (a1) @@ -886,38 +886,38 @@ ; ; RV64-LABEL: mulhu_v16i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vle8.v v25, (a0) ; RV64-NEXT: addi a1, zero, 513 -; RV64-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-NEXT: vmv.s.x v0, a1 -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vmv.v.i v26, 4 ; RV64-NEXT: vmerge.vim v26, v26, 1, v0 ; RV64-NEXT: lui a1, 1 ; RV64-NEXT: addiw a2, a1, 78 -; RV64-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-NEXT: vmv.s.x v0, a2 -; RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vmerge.vim v26, v26, 3, v0 ; RV64-NEXT: lui a2, 8 ; RV64-NEXT: addiw a2, a2, 304 -; RV64-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-NEXT: vmv.s.x v0, a2 -; RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vmerge.vim v26, v26, 2, v0 ; RV64-NEXT: lui a2, 3 ; RV64-NEXT: addiw a2, a2, -2044 -; RV64-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-NEXT: vmv.s.x v0, a2 -; RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vmv.v.i v27, 0 ; RV64-NEXT: addi a2, zero, -128 ; RV64-NEXT: vmerge.vxm v28, v27, a2, v0 ; RV64-NEXT: addiw a1, a1, 32 -; RV64-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-NEXT: vmv.s.x v0, a1 -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: lui a1, %hi(.LCPI52_0) ; RV64-NEXT: addi a1, a1, %lo(.LCPI52_0) ; RV64-NEXT: vle8.v v29, (a1) @@ -939,26 +939,26 @@ define void @mulhu_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: mulhu_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: addi a1, zero, 1 ; CHECK-NEXT: vmv.s.x v26, a1 ; CHECK-NEXT: addi a1, zero, 33 -; CHECK-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a1 -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v27, 3 ; CHECK-NEXT: vmerge.vim v27, v27, 2, v0 -; CHECK-NEXT: vsetivli a1, 7, e16,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 7, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v27, v26, 6 -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: lui a1, 1048568 ; CHECK-NEXT: vmv1r.v v29, v28 ; CHECK-NEXT: vmv.s.x v29, a1 -; CHECK-NEXT: vsetivli a1, 7, e16,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 7, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v28, v26, 6 -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: lui a1, %hi(.LCPI53_0) ; CHECK-NEXT: addi a1, a1, %lo(.LCPI53_0) ; CHECK-NEXT: vle16.v v26, (a1) @@ -979,16 +979,16 @@ define void @mulhu_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: mulhu_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: lui a1, 524288 ; CHECK-NEXT: vmv.s.x v26, a1 ; CHECK-NEXT: vmv.v.i v27, 0 -; CHECK-NEXT: vsetivli a1, 3, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v27, v26, 2 ; CHECK-NEXT: lui a1, %hi(.LCPI54_0) ; CHECK-NEXT: addi a1, a1, %lo(.LCPI54_0) -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmulhu.vv v26, v25, v26 ; CHECK-NEXT: vsub.vv v25, v25, v26 @@ -997,9 +997,9 @@ ; CHECK-NEXT: addi a1, zero, 1 ; CHECK-NEXT: vmv.s.x v26, a1 ; CHECK-NEXT: vmv.v.i v27, 2 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v27, v26, 3 -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vv v25, v25, v27 ; CHECK-NEXT: vse32.v v25, (a0) ; CHECK-NEXT: ret @@ -1012,26 +1012,26 @@ define void @mulhu_v2i64(<2 x i64>* %x) { ; RV32-LABEL: mulhu_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: lui a1, %hi(.LCPI55_0) ; RV32-NEXT: addi a1, a1, %lo(.LCPI55_0) -; RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vle32.v v26, (a1) -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vmulhu.vv v25, v25, v26 ; RV32-NEXT: lui a1, %hi(.LCPI55_1) ; RV32-NEXT: addi a1, a1, %lo(.LCPI55_1) -; RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vle32.v v26, (a1) -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vsrl.vv v25, v25, v26 ; RV32-NEXT: vse64.v v25, (a0) ; RV32-NEXT: ret ; ; RV64-LABEL: mulhu_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.v.i v26, 2 ; RV64-NEXT: addi a1, zero, 1 @@ -1067,13 +1067,13 @@ define void @mulhs_v16i8(<16 x i8>* %x) { ; RV32-LABEL: mulhs_v16i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vle8.v v25, (a0) ; RV32-NEXT: lui a1, 5 ; RV32-NEXT: addi a1, a1, -1452 -; RV32-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-NEXT: vmv.s.x v0, a1 -; RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, 7 ; RV32-NEXT: vmerge.vim v26, v26, 1, v0 ; RV32-NEXT: addi a1, zero, -123 @@ -1087,13 +1087,13 @@ ; ; RV64-LABEL: mulhs_v16i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vle8.v v25, (a0) ; RV64-NEXT: lui a1, 5 ; RV64-NEXT: addiw a1, a1, -1452 -; RV64-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-NEXT: vmv.s.x v0, a1 -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vmv.v.i v26, 7 ; RV64-NEXT: vmerge.vim v26, v26, 1, v0 ; RV64-NEXT: addi a1, zero, -123 @@ -1113,14 +1113,14 @@ define void @mulhs_v8i16(<8 x i16>* %x) { ; RV32-LABEL: mulhs_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) ; RV32-NEXT: addi a1, zero, 105 -; RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a1 ; RV32-NEXT: lui a1, 5 ; RV32-NEXT: addi a1, a1, -1755 -; RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vmv.v.x v26, a1 ; RV32-NEXT: lui a1, 1048571 ; RV32-NEXT: addi a1, a1, 1755 @@ -1134,14 +1134,14 @@ ; ; RV64-LABEL: mulhs_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vle16.v v25, (a0) ; RV64-NEXT: addi a1, zero, 105 -; RV64-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vmv.s.x v0, a1 ; RV64-NEXT: lui a1, 5 ; RV64-NEXT: addiw a1, a1, -1755 -; RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a1 ; RV64-NEXT: lui a1, 1048571 ; RV64-NEXT: addiw a1, a1, 1755 @@ -1161,14 +1161,14 @@ define void @mulhs_v4i32(<4 x i32>* %x) { ; RV32-LABEL: mulhs_v4i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vle32.v v25, (a0) ; RV32-NEXT: addi a1, zero, 5 -; RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a1 ; RV32-NEXT: lui a1, 419430 ; RV32-NEXT: addi a1, a1, 1639 -; RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v26, a1 ; RV32-NEXT: lui a1, 629146 ; RV32-NEXT: addi a1, a1, -1639 @@ -1182,7 +1182,7 @@ ; ; RV64-LABEL: mulhs_v4i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vle32.v v25, (a0) ; RV64-NEXT: lui a1, 13107 ; RV64-NEXT: addiw a1, a1, 819 @@ -1192,9 +1192,9 @@ ; RV64-NEXT: addi a1, a1, -819 ; RV64-NEXT: slli a1, a1, 13 ; RV64-NEXT: addi a1, a1, -1639 -; RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a1 -; RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vmulh.vv v25, v25, v26 ; RV64-NEXT: vsra.vi v25, v25, 1 ; RV64-NEXT: vsrl.vi v26, v25, 31 @@ -1210,34 +1210,34 @@ define void @mulhs_v2i64(<2 x i64>* %x) { ; RV32-LABEL: mulhs_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: lui a1, 349525 ; RV32-NEXT: addi a2, a1, 1365 -; RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v26, a2 ; RV32-NEXT: addi a1, a1, 1366 ; RV32-NEXT: vmv.s.x v26, a1 -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vmulh.vv v26, v25, v26 ; RV32-NEXT: addi a1, zero, 3 -; RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vmv.s.x v0, a1 -; RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.v.i v27, -1 ; RV32-NEXT: vmerge.vim v27, v27, 0, v0 -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vmul.vv v25, v25, v27 ; RV32-NEXT: vadd.vv v25, v26, v25 ; RV32-NEXT: addi a1, zero, 63 ; RV32-NEXT: vsrl.vx v26, v25, a1 ; RV32-NEXT: addi a1, zero, 1 -; RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.s.x v27, a1 ; RV32-NEXT: vmv.v.i v28, 0 -; RV32-NEXT: vsetivli a1, 3, e32,m1,tu,mu +; RV32-NEXT: vsetivli zero, 3, e32,m1,tu,mu ; RV32-NEXT: vslideup.vi v28, v27, 2 -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vsra.vv v25, v25, v28 ; RV32-NEXT: vadd.vv v25, v25, v26 ; RV32-NEXT: vse64.v v25, (a0) @@ -1245,7 +1245,7 @@ ; ; RV64-LABEL: mulhs_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.v.i v26, -1 ; RV64-NEXT: vmv.s.x v26, zero @@ -1279,7 +1279,7 @@ define void @smin_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: smin_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmin.vv v25, v25, v26 @@ -1296,7 +1296,7 @@ define void @smin_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: smin_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vmin.vv v25, v25, v26 @@ -1313,7 +1313,7 @@ define void @smin_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: smin_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmin.vv v25, v25, v26 @@ -1330,7 +1330,7 @@ define void @smin_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: smin_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vmin.vv v25, v25, v26 @@ -1347,7 +1347,7 @@ define void @smax_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: smax_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmax.vv v25, v25, v26 @@ -1364,7 +1364,7 @@ define void @smax_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: smax_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vmax.vv v25, v25, v26 @@ -1381,7 +1381,7 @@ define void @smax_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: smax_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmax.vv v25, v25, v26 @@ -1398,7 +1398,7 @@ define void @smax_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: smax_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vmax.vv v25, v25, v26 @@ -1415,7 +1415,7 @@ define void @umin_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: umin_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vminu.vv v25, v25, v26 @@ -1432,7 +1432,7 @@ define void @umin_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: umin_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vminu.vv v25, v25, v26 @@ -1449,7 +1449,7 @@ define void @umin_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: umin_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vminu.vv v25, v25, v26 @@ -1466,7 +1466,7 @@ define void @umin_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: umin_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vminu.vv v25, v25, v26 @@ -1483,7 +1483,7 @@ define void @umax_v16i8(<16 x i8>* %x, <16 x i8>* %y) { ; CHECK-LABEL: umax_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmaxu.vv v25, v25, v26 @@ -1500,7 +1500,7 @@ define void @umax_v8i16(<8 x i16>* %x, <8 x i16>* %y) { ; CHECK-LABEL: umax_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vmaxu.vv v25, v25, v26 @@ -1517,7 +1517,7 @@ define void @umax_v4i32(<4 x i32>* %x, <4 x i32>* %y) { ; CHECK-LABEL: umax_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmaxu.vv v25, v25, v26 @@ -1534,7 +1534,7 @@ define void @umax_v2i64(<2 x i64>* %x, <2 x i64>* %y) { ; CHECK-LABEL: umax_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vmaxu.vv v25, v25, v26 @@ -1552,7 +1552,7 @@ ; LMULMAX2-LABEL: add_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vadd.vv v26, v26, v28 @@ -1561,7 +1561,7 @@ ; ; LMULMAX1-RV32-LABEL: add_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -1576,7 +1576,7 @@ ; ; LMULMAX1-RV64-LABEL: add_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -1598,7 +1598,7 @@ define void @add_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: add_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vadd.vv v26, v26, v28 @@ -1607,7 +1607,7 @@ ; ; LMULMAX1-RV32-LABEL: add_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -1622,7 +1622,7 @@ ; ; LMULMAX1-RV64-LABEL: add_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -1644,7 +1644,7 @@ define void @add_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: add_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vadd.vv v26, v26, v28 @@ -1653,7 +1653,7 @@ ; ; LMULMAX1-RV32-LABEL: add_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -1668,7 +1668,7 @@ ; ; LMULMAX1-RV64-LABEL: add_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -1690,7 +1690,7 @@ define void @add_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: add_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vadd.vv v26, v26, v28 @@ -1699,7 +1699,7 @@ ; ; LMULMAX1-RV32-LABEL: add_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -1714,7 +1714,7 @@ ; ; LMULMAX1-RV64-LABEL: add_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -1737,7 +1737,7 @@ ; LMULMAX2-LABEL: sub_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vsub.vv v26, v26, v28 @@ -1746,7 +1746,7 @@ ; ; LMULMAX1-RV32-LABEL: sub_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -1761,7 +1761,7 @@ ; ; LMULMAX1-RV64-LABEL: sub_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -1783,7 +1783,7 @@ define void @sub_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: sub_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vsub.vv v26, v26, v28 @@ -1792,7 +1792,7 @@ ; ; LMULMAX1-RV32-LABEL: sub_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -1807,7 +1807,7 @@ ; ; LMULMAX1-RV64-LABEL: sub_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -1829,7 +1829,7 @@ define void @sub_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: sub_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vsub.vv v26, v26, v28 @@ -1838,7 +1838,7 @@ ; ; LMULMAX1-RV32-LABEL: sub_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -1853,7 +1853,7 @@ ; ; LMULMAX1-RV64-LABEL: sub_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -1875,7 +1875,7 @@ define void @sub_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: sub_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vsub.vv v26, v26, v28 @@ -1884,7 +1884,7 @@ ; ; LMULMAX1-RV32-LABEL: sub_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -1899,7 +1899,7 @@ ; ; LMULMAX1-RV64-LABEL: sub_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -1922,7 +1922,7 @@ ; LMULMAX2-LABEL: mul_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vmul.vv v26, v26, v28 @@ -1931,7 +1931,7 @@ ; ; LMULMAX1-RV32-LABEL: mul_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -1946,7 +1946,7 @@ ; ; LMULMAX1-RV64-LABEL: mul_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -1968,7 +1968,7 @@ define void @mul_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: mul_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vmul.vv v26, v26, v28 @@ -1977,7 +1977,7 @@ ; ; LMULMAX1-RV32-LABEL: mul_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -1992,7 +1992,7 @@ ; ; LMULMAX1-RV64-LABEL: mul_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -2014,7 +2014,7 @@ define void @mul_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: mul_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vmul.vv v26, v26, v28 @@ -2023,7 +2023,7 @@ ; ; LMULMAX1-RV32-LABEL: mul_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -2038,7 +2038,7 @@ ; ; LMULMAX1-RV64-LABEL: mul_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -2060,7 +2060,7 @@ define void @mul_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: mul_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vmul.vv v26, v26, v28 @@ -2069,7 +2069,7 @@ ; ; LMULMAX1-RV32-LABEL: mul_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -2084,7 +2084,7 @@ ; ; LMULMAX1-RV64-LABEL: mul_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -2107,7 +2107,7 @@ ; LMULMAX2-LABEL: and_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vand.vv v26, v26, v28 @@ -2116,7 +2116,7 @@ ; ; LMULMAX1-RV32-LABEL: and_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -2131,7 +2131,7 @@ ; ; LMULMAX1-RV64-LABEL: and_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -2153,7 +2153,7 @@ define void @and_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: and_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vand.vv v26, v26, v28 @@ -2162,7 +2162,7 @@ ; ; LMULMAX1-RV32-LABEL: and_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -2177,7 +2177,7 @@ ; ; LMULMAX1-RV64-LABEL: and_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -2199,7 +2199,7 @@ define void @and_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: and_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vand.vv v26, v26, v28 @@ -2208,7 +2208,7 @@ ; ; LMULMAX1-RV32-LABEL: and_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -2223,7 +2223,7 @@ ; ; LMULMAX1-RV64-LABEL: and_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -2245,7 +2245,7 @@ define void @and_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: and_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vand.vv v26, v26, v28 @@ -2254,7 +2254,7 @@ ; ; LMULMAX1-RV32-LABEL: and_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -2269,7 +2269,7 @@ ; ; LMULMAX1-RV64-LABEL: and_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -2292,7 +2292,7 @@ ; LMULMAX2-LABEL: or_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vor.vv v26, v26, v28 @@ -2301,7 +2301,7 @@ ; ; LMULMAX1-RV32-LABEL: or_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -2316,7 +2316,7 @@ ; ; LMULMAX1-RV64-LABEL: or_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -2338,7 +2338,7 @@ define void @or_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: or_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vor.vv v26, v26, v28 @@ -2347,7 +2347,7 @@ ; ; LMULMAX1-RV32-LABEL: or_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -2362,7 +2362,7 @@ ; ; LMULMAX1-RV64-LABEL: or_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -2384,7 +2384,7 @@ define void @or_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: or_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vor.vv v26, v26, v28 @@ -2393,7 +2393,7 @@ ; ; LMULMAX1-RV32-LABEL: or_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -2408,7 +2408,7 @@ ; ; LMULMAX1-RV64-LABEL: or_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -2430,7 +2430,7 @@ define void @or_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: or_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vor.vv v26, v26, v28 @@ -2439,7 +2439,7 @@ ; ; LMULMAX1-RV32-LABEL: or_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -2454,7 +2454,7 @@ ; ; LMULMAX1-RV64-LABEL: or_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -2477,7 +2477,7 @@ ; LMULMAX2-LABEL: xor_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vxor.vv v26, v26, v28 @@ -2486,7 +2486,7 @@ ; ; LMULMAX1-RV32-LABEL: xor_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -2501,7 +2501,7 @@ ; ; LMULMAX1-RV64-LABEL: xor_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -2523,7 +2523,7 @@ define void @xor_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: xor_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vxor.vv v26, v26, v28 @@ -2532,7 +2532,7 @@ ; ; LMULMAX1-RV32-LABEL: xor_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -2547,7 +2547,7 @@ ; ; LMULMAX1-RV64-LABEL: xor_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -2569,7 +2569,7 @@ define void @xor_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: xor_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vxor.vv v26, v26, v28 @@ -2578,7 +2578,7 @@ ; ; LMULMAX1-RV32-LABEL: xor_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -2593,7 +2593,7 @@ ; ; LMULMAX1-RV64-LABEL: xor_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -2615,7 +2615,7 @@ define void @xor_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: xor_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vxor.vv v26, v26, v28 @@ -2624,7 +2624,7 @@ ; ; LMULMAX1-RV32-LABEL: xor_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -2639,7 +2639,7 @@ ; ; LMULMAX1-RV64-LABEL: xor_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -2662,7 +2662,7 @@ ; LMULMAX2-LABEL: lshr_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vsrl.vv v26, v26, v28 @@ -2671,7 +2671,7 @@ ; ; LMULMAX1-RV32-LABEL: lshr_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -2686,7 +2686,7 @@ ; ; LMULMAX1-RV64-LABEL: lshr_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -2708,7 +2708,7 @@ define void @lshr_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: lshr_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vsrl.vv v26, v26, v28 @@ -2717,7 +2717,7 @@ ; ; LMULMAX1-RV32-LABEL: lshr_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -2732,7 +2732,7 @@ ; ; LMULMAX1-RV64-LABEL: lshr_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -2754,7 +2754,7 @@ define void @lshr_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: lshr_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vsrl.vv v26, v26, v28 @@ -2763,7 +2763,7 @@ ; ; LMULMAX1-RV32-LABEL: lshr_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -2778,7 +2778,7 @@ ; ; LMULMAX1-RV64-LABEL: lshr_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -2800,7 +2800,7 @@ define void @lshr_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: lshr_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vsrl.vv v26, v26, v28 @@ -2809,7 +2809,7 @@ ; ; LMULMAX1-RV32-LABEL: lshr_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -2824,7 +2824,7 @@ ; ; LMULMAX1-RV64-LABEL: lshr_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -2847,7 +2847,7 @@ ; LMULMAX2-LABEL: ashr_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vsra.vv v26, v26, v28 @@ -2856,7 +2856,7 @@ ; ; LMULMAX1-RV32-LABEL: ashr_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -2871,7 +2871,7 @@ ; ; LMULMAX1-RV64-LABEL: ashr_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -2893,7 +2893,7 @@ define void @ashr_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: ashr_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vsra.vv v26, v26, v28 @@ -2902,7 +2902,7 @@ ; ; LMULMAX1-RV32-LABEL: ashr_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -2917,7 +2917,7 @@ ; ; LMULMAX1-RV64-LABEL: ashr_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -2939,7 +2939,7 @@ define void @ashr_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: ashr_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vsra.vv v26, v26, v28 @@ -2948,7 +2948,7 @@ ; ; LMULMAX1-RV32-LABEL: ashr_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -2963,7 +2963,7 @@ ; ; LMULMAX1-RV64-LABEL: ashr_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -2985,7 +2985,7 @@ define void @ashr_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: ashr_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vsra.vv v26, v26, v28 @@ -2994,7 +2994,7 @@ ; ; LMULMAX1-RV32-LABEL: ashr_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -3009,7 +3009,7 @@ ; ; LMULMAX1-RV64-LABEL: ashr_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -3032,7 +3032,7 @@ ; LMULMAX2-LABEL: shl_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vsll.vv v26, v26, v28 @@ -3041,7 +3041,7 @@ ; ; LMULMAX1-RV32-LABEL: shl_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -3056,7 +3056,7 @@ ; ; LMULMAX1-RV64-LABEL: shl_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -3078,7 +3078,7 @@ define void @shl_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: shl_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vsll.vv v26, v26, v28 @@ -3087,7 +3087,7 @@ ; ; LMULMAX1-RV32-LABEL: shl_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -3102,7 +3102,7 @@ ; ; LMULMAX1-RV64-LABEL: shl_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -3124,7 +3124,7 @@ define void @shl_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: shl_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vsll.vv v26, v26, v28 @@ -3133,7 +3133,7 @@ ; ; LMULMAX1-RV32-LABEL: shl_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -3148,7 +3148,7 @@ ; ; LMULMAX1-RV64-LABEL: shl_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -3170,7 +3170,7 @@ define void @shl_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: shl_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vsll.vv v26, v26, v28 @@ -3179,7 +3179,7 @@ ; ; LMULMAX1-RV32-LABEL: shl_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -3194,7 +3194,7 @@ ; ; LMULMAX1-RV64-LABEL: shl_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -3217,7 +3217,7 @@ ; LMULMAX2-LABEL: sdiv_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vdiv.vv v26, v26, v28 @@ -3226,7 +3226,7 @@ ; ; LMULMAX1-RV32-LABEL: sdiv_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -3241,7 +3241,7 @@ ; ; LMULMAX1-RV64-LABEL: sdiv_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -3263,7 +3263,7 @@ define void @sdiv_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: sdiv_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vdiv.vv v26, v26, v28 @@ -3272,7 +3272,7 @@ ; ; LMULMAX1-RV32-LABEL: sdiv_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -3287,7 +3287,7 @@ ; ; LMULMAX1-RV64-LABEL: sdiv_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -3309,7 +3309,7 @@ define void @sdiv_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: sdiv_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vdiv.vv v26, v26, v28 @@ -3318,7 +3318,7 @@ ; ; LMULMAX1-RV32-LABEL: sdiv_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -3333,7 +3333,7 @@ ; ; LMULMAX1-RV64-LABEL: sdiv_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -3355,7 +3355,7 @@ define void @sdiv_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: sdiv_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vdiv.vv v26, v26, v28 @@ -3364,7 +3364,7 @@ ; ; LMULMAX1-RV32-LABEL: sdiv_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -3379,7 +3379,7 @@ ; ; LMULMAX1-RV64-LABEL: sdiv_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -3402,7 +3402,7 @@ ; LMULMAX2-LABEL: srem_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vrem.vv v26, v26, v28 @@ -3411,7 +3411,7 @@ ; ; LMULMAX1-RV32-LABEL: srem_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -3426,7 +3426,7 @@ ; ; LMULMAX1-RV64-LABEL: srem_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -3448,7 +3448,7 @@ define void @srem_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: srem_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vrem.vv v26, v26, v28 @@ -3457,7 +3457,7 @@ ; ; LMULMAX1-RV32-LABEL: srem_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -3472,7 +3472,7 @@ ; ; LMULMAX1-RV64-LABEL: srem_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -3494,7 +3494,7 @@ define void @srem_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: srem_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vrem.vv v26, v26, v28 @@ -3503,7 +3503,7 @@ ; ; LMULMAX1-RV32-LABEL: srem_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -3518,7 +3518,7 @@ ; ; LMULMAX1-RV64-LABEL: srem_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -3540,7 +3540,7 @@ define void @srem_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: srem_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vrem.vv v26, v26, v28 @@ -3549,7 +3549,7 @@ ; ; LMULMAX1-RV32-LABEL: srem_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -3564,7 +3564,7 @@ ; ; LMULMAX1-RV64-LABEL: srem_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -3587,7 +3587,7 @@ ; LMULMAX2-LABEL: udiv_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vdivu.vv v26, v26, v28 @@ -3596,7 +3596,7 @@ ; ; LMULMAX1-RV32-LABEL: udiv_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -3611,7 +3611,7 @@ ; ; LMULMAX1-RV64-LABEL: udiv_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -3633,7 +3633,7 @@ define void @udiv_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: udiv_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vdivu.vv v26, v26, v28 @@ -3642,7 +3642,7 @@ ; ; LMULMAX1-RV32-LABEL: udiv_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -3657,7 +3657,7 @@ ; ; LMULMAX1-RV64-LABEL: udiv_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -3679,7 +3679,7 @@ define void @udiv_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: udiv_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vdivu.vv v26, v26, v28 @@ -3688,7 +3688,7 @@ ; ; LMULMAX1-RV32-LABEL: udiv_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -3703,7 +3703,7 @@ ; ; LMULMAX1-RV64-LABEL: udiv_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -3725,7 +3725,7 @@ define void @udiv_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: udiv_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vdivu.vv v26, v26, v28 @@ -3734,7 +3734,7 @@ ; ; LMULMAX1-RV32-LABEL: udiv_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -3749,7 +3749,7 @@ ; ; LMULMAX1-RV64-LABEL: udiv_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -3772,7 +3772,7 @@ ; LMULMAX2-LABEL: urem_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vremu.vv v26, v26, v28 @@ -3781,7 +3781,7 @@ ; ; LMULMAX1-RV32-LABEL: urem_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -3796,7 +3796,7 @@ ; ; LMULMAX1-RV64-LABEL: urem_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -3818,7 +3818,7 @@ define void @urem_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: urem_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vremu.vv v26, v26, v28 @@ -3827,7 +3827,7 @@ ; ; LMULMAX1-RV32-LABEL: urem_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -3842,7 +3842,7 @@ ; ; LMULMAX1-RV64-LABEL: urem_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -3864,7 +3864,7 @@ define void @urem_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: urem_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vremu.vv v26, v26, v28 @@ -3873,7 +3873,7 @@ ; ; LMULMAX1-RV32-LABEL: urem_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -3888,7 +3888,7 @@ ; ; LMULMAX1-RV64-LABEL: urem_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -3910,7 +3910,7 @@ define void @urem_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: urem_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vremu.vv v26, v26, v28 @@ -3919,7 +3919,7 @@ ; ; LMULMAX1-RV32-LABEL: urem_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -3934,7 +3934,7 @@ ; ; LMULMAX1-RV64-LABEL: urem_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -3956,24 +3956,24 @@ define void @extract_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: extract_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vadd.vv v26, v26, v28 ; LMULMAX2-NEXT: vse64.v v26, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-LABEL: extract_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vle64.v v25, (a0) ; LMULMAX1-NEXT: addi a2, a0, 16 ; LMULMAX1-NEXT: vle64.v v26, (a2) ; LMULMAX1-NEXT: vle64.v v27, (a1) ; LMULMAX1-NEXT: addi a1, a1, 16 ; LMULMAX1-NEXT: vle64.v v28, (a1) -; LMULMAX1-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vadd.vv v26, v26, v28 ; LMULMAX1-NEXT: vadd.vv v25, v25, v27 ; LMULMAX1-NEXT: vse64.v v25, (a0) @@ -3992,13 +3992,13 @@ ; LMULMAX2-RV32-LABEL: mulhu_v32i8: ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi a1, zero, 32 -; LMULMAX2-RV32-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v26, (a0) ; LMULMAX2-RV32-NEXT: lui a2, 66049 ; LMULMAX2-RV32-NEXT: addi a2, a2, 32 -; LMULMAX2-RV32-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a2 -; LMULMAX2-RV32-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: lui a2, %hi(.LCPI129_0) ; LMULMAX2-RV32-NEXT: addi a2, a2, %lo(.LCPI129_0) ; LMULMAX2-RV32-NEXT: vle8.v v28, (a2) @@ -4009,31 +4009,31 @@ ; LMULMAX2-RV32-NEXT: vsub.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a2, 163907 ; LMULMAX2-RV32-NEXT: addi a2, a2, -2044 -; LMULMAX2-RV32-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a2 ; LMULMAX2-RV32-NEXT: addi a2, zero, -128 -; LMULMAX2-RV32-NEXT: vsetvli a3, a1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmerge.vxm v30, v30, a2, v0 ; LMULMAX2-RV32-NEXT: vmulhu.vv v26, v26, v30 ; LMULMAX2-RV32-NEXT: vadd.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a2, 8208 ; LMULMAX2-RV32-NEXT: addi a2, a2, 513 -; LMULMAX2-RV32-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a2 -; LMULMAX2-RV32-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.i v28, 4 ; LMULMAX2-RV32-NEXT: vmerge.vim v28, v28, 1, v0 ; LMULMAX2-RV32-NEXT: lui a2, 66785 ; LMULMAX2-RV32-NEXT: addi a2, a2, 78 -; LMULMAX2-RV32-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a2 -; LMULMAX2-RV32-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmerge.vim v28, v28, 3, v0 ; LMULMAX2-RV32-NEXT: lui a2, 529160 ; LMULMAX2-RV32-NEXT: addi a2, a2, 304 -; LMULMAX2-RV32-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a2 -; LMULMAX2-RV32-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmerge.vim v28, v28, 2, v0 ; LMULMAX2-RV32-NEXT: vsrl.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: vse8.v v26, (a0) @@ -4042,13 +4042,13 @@ ; LMULMAX2-RV64-LABEL: mulhu_v32i8: ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi a1, zero, 32 -; LMULMAX2-RV64-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v26, (a0) ; LMULMAX2-RV64-NEXT: lui a2, 66049 ; LMULMAX2-RV64-NEXT: addiw a2, a2, 32 -; LMULMAX2-RV64-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a2 -; LMULMAX2-RV64-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: lui a2, %hi(.LCPI129_0) ; LMULMAX2-RV64-NEXT: addi a2, a2, %lo(.LCPI129_0) ; LMULMAX2-RV64-NEXT: vle8.v v28, (a2) @@ -4059,31 +4059,31 @@ ; LMULMAX2-RV64-NEXT: vsub.vv v26, v26, v28 ; LMULMAX2-RV64-NEXT: lui a2, 163907 ; LMULMAX2-RV64-NEXT: addiw a2, a2, -2044 -; LMULMAX2-RV64-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a2 ; LMULMAX2-RV64-NEXT: addi a2, zero, -128 -; LMULMAX2-RV64-NEXT: vsetvli a3, a1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmerge.vxm v30, v30, a2, v0 ; LMULMAX2-RV64-NEXT: vmulhu.vv v26, v26, v30 ; LMULMAX2-RV64-NEXT: vadd.vv v26, v26, v28 ; LMULMAX2-RV64-NEXT: lui a2, 8208 ; LMULMAX2-RV64-NEXT: addiw a2, a2, 513 -; LMULMAX2-RV64-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a2 -; LMULMAX2-RV64-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.i v28, 4 ; LMULMAX2-RV64-NEXT: vmerge.vim v28, v28, 1, v0 ; LMULMAX2-RV64-NEXT: lui a2, 66785 ; LMULMAX2-RV64-NEXT: addiw a2, a2, 78 -; LMULMAX2-RV64-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a2 -; LMULMAX2-RV64-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmerge.vim v28, v28, 3, v0 ; LMULMAX2-RV64-NEXT: lui a2, 529160 ; LMULMAX2-RV64-NEXT: addiw a2, a2, 304 -; LMULMAX2-RV64-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a2 -; LMULMAX2-RV64-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmerge.vim v28, v28, 2, v0 ; LMULMAX2-RV64-NEXT: vsrl.vv v26, v26, v28 ; LMULMAX2-RV64-NEXT: vse8.v v26, (a0) @@ -4091,7 +4091,7 @@ ; ; LMULMAX1-LABEL: mulhu_v32i8: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle8.v v25, (a1) ; LMULMAX1-NEXT: lui a2, %hi(.LCPI129_0) @@ -4112,31 +4112,31 @@ define void @mulhu_v16i16(<16 x i16>* %x) { ; LMULMAX2-RV32-LABEL: mulhu_v16i16: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV32-NEXT: lui a1, 2 ; LMULMAX2-RV32-NEXT: addi a1, a1, 289 -; LMULMAX2-RV32-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.i v28, 3 ; LMULMAX2-RV32-NEXT: vmerge.vim v28, v28, 2, v0 ; LMULMAX2-RV32-NEXT: lui a1, 4 ; LMULMAX2-RV32-NEXT: addi a1, a1, 64 -; LMULMAX2-RV32-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmerge.vim v28, v28, 1, v0 ; LMULMAX2-RV32-NEXT: vmv1r.v v12, v0 ; LMULMAX2-RV32-NEXT: addi a1, zero, 257 -; LMULMAX2-RV32-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.i v30, 0 +; LMULMAX2-RV32-NEXT: lui a1, %hi(.LCPI130_0) +; LMULMAX2-RV32-NEXT: addi a1, a1, %lo(.LCPI130_0) +; LMULMAX2-RV32-NEXT: vle16.v v8, (a1) ; LMULMAX2-RV32-NEXT: lui a1, 1048568 -; LMULMAX2-RV32-NEXT: lui a2, %hi(.LCPI130_0) -; LMULMAX2-RV32-NEXT: addi a2, a2, %lo(.LCPI130_0) -; LMULMAX2-RV32-NEXT: vle16.v v8, (a2) ; LMULMAX2-RV32-NEXT: vmerge.vxm v10, v30, a1, v0 ; LMULMAX2-RV32-NEXT: vmv1r.v v0, v12 ; LMULMAX2-RV32-NEXT: vmerge.vim v30, v30, 1, v0 @@ -4151,31 +4151,31 @@ ; ; LMULMAX2-RV64-LABEL: mulhu_v16i16: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV64-NEXT: lui a1, 2 ; LMULMAX2-RV64-NEXT: addiw a1, a1, 289 -; LMULMAX2-RV64-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.i v28, 3 ; LMULMAX2-RV64-NEXT: vmerge.vim v28, v28, 2, v0 ; LMULMAX2-RV64-NEXT: lui a1, 4 ; LMULMAX2-RV64-NEXT: addiw a1, a1, 64 -; LMULMAX2-RV64-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmerge.vim v28, v28, 1, v0 ; LMULMAX2-RV64-NEXT: vmv1r.v v12, v0 ; LMULMAX2-RV64-NEXT: addi a1, zero, 257 -; LMULMAX2-RV64-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.i v30, 0 +; LMULMAX2-RV64-NEXT: lui a1, %hi(.LCPI130_0) +; LMULMAX2-RV64-NEXT: addi a1, a1, %lo(.LCPI130_0) +; LMULMAX2-RV64-NEXT: vle16.v v8, (a1) ; LMULMAX2-RV64-NEXT: lui a1, 1048568 -; LMULMAX2-RV64-NEXT: lui a2, %hi(.LCPI130_0) -; LMULMAX2-RV64-NEXT: addi a2, a2, %lo(.LCPI130_0) -; LMULMAX2-RV64-NEXT: vle16.v v8, (a2) ; LMULMAX2-RV64-NEXT: vmerge.vxm v10, v30, a1, v0 ; LMULMAX2-RV64-NEXT: vmv1r.v v0, v12 ; LMULMAX2-RV64-NEXT: vmerge.vim v30, v30, 1, v0 @@ -4190,7 +4190,7 @@ ; ; LMULMAX1-LABEL: mulhu_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle16.v v25, (a1) ; LMULMAX1-NEXT: lui a2, %hi(.LCPI130_0) @@ -4211,12 +4211,12 @@ define void @mulhu_v8i32(<8 x i32>* %x) { ; LMULMAX2-LABEL: mulhu_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: addi a1, zero, 68 -; LMULMAX2-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-NEXT: vmv.s.x v0, a1 -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: lui a1, %hi(.LCPI131_0) ; LMULMAX2-NEXT: addi a1, a1, %lo(.LCPI131_0) ; LMULMAX2-NEXT: vle32.v v28, (a1) @@ -4228,9 +4228,9 @@ ; LMULMAX2-NEXT: vmulhu.vv v26, v26, v30 ; LMULMAX2-NEXT: vadd.vv v26, v26, v28 ; LMULMAX2-NEXT: addi a1, zero, 136 -; LMULMAX2-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-NEXT: vmv.s.x v0, a1 -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.i v28, 2 ; LMULMAX2-NEXT: vmerge.vim v28, v28, 1, v0 ; LMULMAX2-NEXT: vsrl.vv v26, v26, v28 @@ -4239,18 +4239,18 @@ ; ; LMULMAX1-RV32-LABEL: mulhu_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a1) ; LMULMAX1-RV32-NEXT: lui a2, 524288 ; LMULMAX1-RV32-NEXT: vmv.s.x v27, a2 ; LMULMAX1-RV32-NEXT: vmv.v.i v28, 0 -; LMULMAX1-RV32-NEXT: vsetivli a2, 3, e32,m1,tu,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 3, e32,m1,tu,mu ; LMULMAX1-RV32-NEXT: vslideup.vi v28, v27, 2 ; LMULMAX1-RV32-NEXT: lui a2, %hi(.LCPI131_0) ; LMULMAX1-RV32-NEXT: addi a2, a2, %lo(.LCPI131_0) -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v27, (a2) ; LMULMAX1-RV32-NEXT: vmulhu.vv v29, v26, v27 ; LMULMAX1-RV32-NEXT: vsub.vv v26, v26, v29 @@ -4259,9 +4259,9 @@ ; LMULMAX1-RV32-NEXT: addi a2, zero, 1 ; LMULMAX1-RV32-NEXT: vmv.s.x v29, a2 ; LMULMAX1-RV32-NEXT: vmv.v.i v30, 2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,tu,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; LMULMAX1-RV32-NEXT: vslideup.vi v30, v29, 3 -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vsrl.vv v26, v26, v30 ; LMULMAX1-RV32-NEXT: vmulhu.vv v27, v25, v27 ; LMULMAX1-RV32-NEXT: vsub.vv v25, v25, v27 @@ -4274,7 +4274,7 @@ ; ; LMULMAX1-RV64-LABEL: mulhu_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle32.v v25, (a1) ; LMULMAX1-RV64-NEXT: lui a2, %hi(.LCPI131_0) @@ -4295,46 +4295,46 @@ define void @mulhu_v4i64(<4 x i64>* %x) { ; LMULMAX2-RV32-LABEL: mulhu_v4i64: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV32-NEXT: lui a1, %hi(.LCPI132_0) ; LMULMAX2-RV32-NEXT: addi a1, a1, %lo(.LCPI132_0) -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v28, (a1) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmulhu.vv v28, v26, v28 ; LMULMAX2-RV32-NEXT: vsub.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a1, 524288 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v30, a1 ; LMULMAX2-RV32-NEXT: vmv.v.i v8, 0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 6, e32,m2,tu,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 6, e32,m2,tu,mu ; LMULMAX2-RV32-NEXT: vslideup.vi v8, v30, 5 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmulhu.vv v26, v26, v8 ; LMULMAX2-RV32-NEXT: vadd.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: lui a1, %hi(.LCPI132_1) ; LMULMAX2-RV32-NEXT: addi a1, a1, %lo(.LCPI132_1) -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v28, (a1) -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsrl.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: vse64.v v26, (a0) ; LMULMAX2-RV32-NEXT: ret ; ; LMULMAX2-RV64-LABEL: mulhu_v4i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi a1, zero, -1 ; LMULMAX2-RV64-NEXT: slli a1, a1, 63 ; LMULMAX2-RV64-NEXT: vmv.s.x v28, a1 ; LMULMAX2-RV64-NEXT: vmv.v.i v30, 0 -; LMULMAX2-RV64-NEXT: vsetivli a1, 3, e64,m2,tu,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 3, e64,m2,tu,mu ; LMULMAX2-RV64-NEXT: vslideup.vi v30, v28, 2 ; LMULMAX2-RV64-NEXT: lui a1, %hi(.LCPI132_0) ; LMULMAX2-RV64-NEXT: addi a1, a1, %lo(.LCPI132_0) -; LMULMAX2-RV64-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v28, (a1) ; LMULMAX2-RV64-NEXT: vmulhu.vv v28, v26, v28 ; LMULMAX2-RV64-NEXT: lui a1, %hi(.LCPI132_1) @@ -4349,21 +4349,21 @@ ; ; LMULMAX1-RV32-LABEL: mulhu_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a1) ; LMULMAX1-RV32-NEXT: lui a2, %hi(.LCPI132_0) ; LMULMAX1-RV32-NEXT: addi a2, a2, %lo(.LCPI132_0) -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v27, (a2) -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vdivu.vv v26, v26, v27 ; LMULMAX1-RV32-NEXT: lui a2, %hi(.LCPI132_1) ; LMULMAX1-RV32-NEXT: addi a2, a2, %lo(.LCPI132_1) -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v27, (a2) -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vdivu.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) ; LMULMAX1-RV32-NEXT: vse64.v v26, (a1) @@ -4371,7 +4371,7 @@ ; ; LMULMAX1-RV64-LABEL: mulhu_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a1) @@ -4441,16 +4441,16 @@ ; LMULMAX2-RV32-LABEL: mulhs_v32i8: ; LMULMAX2-RV32: # %bb.0: ; LMULMAX2-RV32-NEXT: addi a1, zero, 32 -; LMULMAX2-RV32-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle8.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi a2, zero, -123 ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a2 ; LMULMAX2-RV32-NEXT: lui a2, 304453 ; LMULMAX2-RV32-NEXT: addi a2, a2, -1452 -; LMULMAX2-RV32-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a2 ; LMULMAX2-RV32-NEXT: addi a2, zero, 57 -; LMULMAX2-RV32-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmerge.vxm v28, v28, a2, v0 ; LMULMAX2-RV32-NEXT: vmulhu.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: vmv.v.i v28, 7 @@ -4462,16 +4462,16 @@ ; LMULMAX2-RV64-LABEL: mulhs_v32i8: ; LMULMAX2-RV64: # %bb.0: ; LMULMAX2-RV64-NEXT: addi a1, zero, 32 -; LMULMAX2-RV64-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle8.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi a2, zero, -123 ; LMULMAX2-RV64-NEXT: vmv.v.x v28, a2 ; LMULMAX2-RV64-NEXT: lui a2, 304453 ; LMULMAX2-RV64-NEXT: addiw a2, a2, -1452 -; LMULMAX2-RV64-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a2 ; LMULMAX2-RV64-NEXT: addi a2, zero, 57 -; LMULMAX2-RV64-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmerge.vxm v28, v28, a2, v0 ; LMULMAX2-RV64-NEXT: vmulhu.vv v26, v26, v28 ; LMULMAX2-RV64-NEXT: vmv.v.i v28, 7 @@ -4482,15 +4482,15 @@ ; ; LMULMAX1-RV32-LABEL: mulhs_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a1) ; LMULMAX1-RV32-NEXT: lui a2, 5 ; LMULMAX1-RV32-NEXT: addi a2, a2, -1452 -; LMULMAX1-RV32-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX1-RV32-NEXT: vmv.s.x v0, a2 -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.i v27, -9 ; LMULMAX1-RV32-NEXT: vmerge.vim v27, v27, 9, v0 ; LMULMAX1-RV32-NEXT: vdivu.vv v26, v26, v27 @@ -4501,15 +4501,15 @@ ; ; LMULMAX1-RV64-LABEL: mulhs_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a1) ; LMULMAX1-RV64-NEXT: lui a2, 5 ; LMULMAX1-RV64-NEXT: addiw a2, a2, -1452 -; LMULMAX1-RV64-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX1-RV64-NEXT: vmv.s.x v0, a2 -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.i v27, -9 ; LMULMAX1-RV64-NEXT: vmerge.vim v27, v27, 9, v0 ; LMULMAX1-RV64-NEXT: vdivu.vv v26, v26, v27 @@ -4526,15 +4526,15 @@ define void @mulhs_v16i16(<16 x i16>* %x) { ; LMULMAX2-RV32-LABEL: mulhs_v16i16: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV32-NEXT: lui a1, 7 ; LMULMAX2-RV32-NEXT: addi a1, a1, -1687 -; LMULMAX2-RV32-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a1 ; LMULMAX2-RV32-NEXT: lui a1, 5 ; LMULMAX2-RV32-NEXT: addi a1, a1, -1755 -; LMULMAX2-RV32-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a1 ; LMULMAX2-RV32-NEXT: lui a1, 1048571 ; LMULMAX2-RV32-NEXT: addi a1, a1, 1755 @@ -4548,15 +4548,15 @@ ; ; LMULMAX2-RV64-LABEL: mulhs_v16i16: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle16.v v26, (a0) ; LMULMAX2-RV64-NEXT: lui a1, 7 ; LMULMAX2-RV64-NEXT: addiw a1, a1, -1687 -; LMULMAX2-RV64-NEXT: vsetivli a2, 1, e16,mf4,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a1 ; LMULMAX2-RV64-NEXT: lui a1, 5 ; LMULMAX2-RV64-NEXT: addiw a1, a1, -1755 -; LMULMAX2-RV64-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.x v28, a1 ; LMULMAX2-RV64-NEXT: lui a1, 1048571 ; LMULMAX2-RV64-NEXT: addiw a1, a1, 1755 @@ -4570,14 +4570,14 @@ ; ; LMULMAX1-LABEL: mulhs_v16i16: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v25, (a0) ; LMULMAX1-NEXT: addi a1, a0, 16 ; LMULMAX1-NEXT: vle16.v v26, (a1) ; LMULMAX1-NEXT: addi a2, zero, 105 -; LMULMAX1-NEXT: vsetivli a3, 1, e8,mf8,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX1-NEXT: vmv.s.x v0, a2 -; LMULMAX1-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v27, 7 ; LMULMAX1-NEXT: vmerge.vim v27, v27, -7, v0 ; LMULMAX1-NEXT: vdiv.vv v26, v26, v27 @@ -4594,14 +4594,14 @@ define void @mulhs_v8i32(<8 x i32>* %x) { ; LMULMAX2-RV32-LABEL: mulhs_v8i32: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi a1, zero, 85 -; LMULMAX2-RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a1 ; LMULMAX2-RV32-NEXT: lui a1, 419430 ; LMULMAX2-RV32-NEXT: addi a1, a1, 1639 -; LMULMAX2-RV32-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v28, a1 ; LMULMAX2-RV32-NEXT: lui a1, 629146 ; LMULMAX2-RV32-NEXT: addi a1, a1, -1639 @@ -4615,7 +4615,7 @@ ; ; LMULMAX2-RV64-LABEL: mulhs_v8i32: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle32.v v26, (a0) ; LMULMAX2-RV64-NEXT: lui a1, 13107 ; LMULMAX2-RV64-NEXT: addiw a1, a1, 819 @@ -4625,9 +4625,9 @@ ; LMULMAX2-RV64-NEXT: addi a1, a1, -819 ; LMULMAX2-RV64-NEXT: slli a1, a1, 13 ; LMULMAX2-RV64-NEXT: addi a1, a1, -1639 -; LMULMAX2-RV64-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.x v28, a1 -; LMULMAX2-RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmulh.vv v26, v26, v28 ; LMULMAX2-RV64-NEXT: vsra.vi v26, v26, 1 ; LMULMAX2-RV64-NEXT: vsrl.vi v28, v26, 31 @@ -4637,16 +4637,16 @@ ; ; LMULMAX1-RV32-LABEL: mulhs_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a1) ; LMULMAX1-RV32-NEXT: addi a2, zero, 5 -; LMULMAX1-RV32-NEXT: vsetivli a3, 1, e8,mf8,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX1-RV32-NEXT: vmv.s.x v0, a2 ; LMULMAX1-RV32-NEXT: lui a2, 419430 ; LMULMAX1-RV32-NEXT: addi a2, a2, 1639 -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v27, a2 ; LMULMAX1-RV32-NEXT: lui a2, 629146 ; LMULMAX1-RV32-NEXT: addi a2, a2, -1639 @@ -4665,16 +4665,16 @@ ; ; LMULMAX1-RV64-LABEL: mulhs_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a1) ; LMULMAX1-RV64-NEXT: addi a2, zero, 3 ; LMULMAX1-RV64-NEXT: slli a2, a2, 33 ; LMULMAX1-RV64-NEXT: addi a2, a2, -5 -; LMULMAX1-RV64-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v27, a2 -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vdiv.vv v26, v26, v27 ; LMULMAX1-RV64-NEXT: vdiv.vv v25, v25, v27 ; LMULMAX1-RV64-NEXT: vse32.v v25, (a0) @@ -4689,37 +4689,37 @@ define void @mulhs_v4i64(<4 x i64>* %x) { ; LMULMAX2-RV32-LABEL: mulhs_v4i64: ; LMULMAX2-RV32: # %bb.0: -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV32-NEXT: addi a1, zero, 51 -; LMULMAX2-RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.i v28, -1 ; LMULMAX2-RV32-NEXT: vmerge.vim v28, v28, 0, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmul.vv v28, v26, v28 ; LMULMAX2-RV32-NEXT: addi a1, zero, 17 -; LMULMAX2-RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a1 ; LMULMAX2-RV32-NEXT: lui a1, 349525 ; LMULMAX2-RV32-NEXT: addi a2, a1, 1365 -; LMULMAX2-RV32-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.x v30, a2 ; LMULMAX2-RV32-NEXT: addi a1, a1, 1366 ; LMULMAX2-RV32-NEXT: vmerge.vxm v30, v30, a1, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmulh.vv v26, v26, v30 ; LMULMAX2-RV32-NEXT: vadd.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: addi a1, zero, 63 ; LMULMAX2-RV32-NEXT: vsrl.vx v28, v26, a1 ; LMULMAX2-RV32-NEXT: addi a1, zero, 68 -; LMULMAX2-RV32-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-RV32-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-RV32-NEXT: vmv.v.i v30, 0 ; LMULMAX2-RV32-NEXT: vmerge.vim v30, v30, 1, v0 -; LMULMAX2-RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV32-NEXT: vsra.vv v26, v26, v30 ; LMULMAX2-RV32-NEXT: vadd.vv v26, v26, v28 ; LMULMAX2-RV32-NEXT: vse64.v v26, (a0) @@ -4727,12 +4727,12 @@ ; ; LMULMAX2-RV64-LABEL: mulhs_v4i64: ; LMULMAX2-RV64: # %bb.0: -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vle64.v v26, (a0) ; LMULMAX2-RV64-NEXT: addi a1, zero, 5 -; LMULMAX2-RV64-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; LMULMAX2-RV64-NEXT: vmv.s.x v0, a1 -; LMULMAX2-RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-RV64-NEXT: vmv.v.i v28, -1 ; LMULMAX2-RV64-NEXT: vmerge.vim v28, v28, 0, v0 ; LMULMAX2-RV64-NEXT: vmul.vv v28, v26, v28 @@ -4760,15 +4760,15 @@ ; ; LMULMAX1-RV32-LABEL: mulhs_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a1, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a1) ; LMULMAX1-RV32-NEXT: lui a2, %hi(.LCPI136_0) ; LMULMAX1-RV32-NEXT: addi a2, a2, %lo(.LCPI136_0) -; LMULMAX1-RV32-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v27, (a2) -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vdiv.vv v26, v26, v27 ; LMULMAX1-RV32-NEXT: vdiv.vv v25, v25, v27 ; LMULMAX1-RV32-NEXT: vse64.v v25, (a0) @@ -4777,7 +4777,7 @@ ; ; LMULMAX1-RV64-LABEL: mulhs_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: addi a1, a0, 16 ; LMULMAX1-RV64-NEXT: vle64.v v25, (a1) ; LMULMAX1-RV64-NEXT: vle64.v v26, (a0) @@ -4821,7 +4821,7 @@ ; LMULMAX2-LABEL: smin_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vmin.vv v26, v26, v28 @@ -4830,7 +4830,7 @@ ; ; LMULMAX1-RV32-LABEL: smin_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -4845,7 +4845,7 @@ ; ; LMULMAX1-RV64-LABEL: smin_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -4868,7 +4868,7 @@ define void @smin_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: smin_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vmin.vv v26, v26, v28 @@ -4877,7 +4877,7 @@ ; ; LMULMAX1-RV32-LABEL: smin_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -4892,7 +4892,7 @@ ; ; LMULMAX1-RV64-LABEL: smin_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -4915,7 +4915,7 @@ define void @smin_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: smin_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vmin.vv v26, v26, v28 @@ -4924,7 +4924,7 @@ ; ; LMULMAX1-RV32-LABEL: smin_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -4939,7 +4939,7 @@ ; ; LMULMAX1-RV64-LABEL: smin_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -4962,7 +4962,7 @@ define void @smin_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: smin_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vmin.vv v26, v26, v28 @@ -4971,7 +4971,7 @@ ; ; LMULMAX1-RV32-LABEL: smin_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -4986,7 +4986,7 @@ ; ; LMULMAX1-RV64-LABEL: smin_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -5010,7 +5010,7 @@ ; LMULMAX2-LABEL: smax_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vmax.vv v26, v26, v28 @@ -5019,7 +5019,7 @@ ; ; LMULMAX1-RV32-LABEL: smax_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -5034,7 +5034,7 @@ ; ; LMULMAX1-RV64-LABEL: smax_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -5057,7 +5057,7 @@ define void @smax_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: smax_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vmax.vv v26, v26, v28 @@ -5066,7 +5066,7 @@ ; ; LMULMAX1-RV32-LABEL: smax_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -5081,7 +5081,7 @@ ; ; LMULMAX1-RV64-LABEL: smax_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -5104,7 +5104,7 @@ define void @smax_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: smax_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vmax.vv v26, v26, v28 @@ -5113,7 +5113,7 @@ ; ; LMULMAX1-RV32-LABEL: smax_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -5128,7 +5128,7 @@ ; ; LMULMAX1-RV64-LABEL: smax_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -5151,7 +5151,7 @@ define void @smax_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: smax_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vmax.vv v26, v26, v28 @@ -5160,7 +5160,7 @@ ; ; LMULMAX1-RV32-LABEL: smax_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -5175,7 +5175,7 @@ ; ; LMULMAX1-RV64-LABEL: smax_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -5199,7 +5199,7 @@ ; LMULMAX2-LABEL: umin_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vminu.vv v26, v26, v28 @@ -5208,7 +5208,7 @@ ; ; LMULMAX1-RV32-LABEL: umin_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -5223,7 +5223,7 @@ ; ; LMULMAX1-RV64-LABEL: umin_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -5246,7 +5246,7 @@ define void @umin_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: umin_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vminu.vv v26, v26, v28 @@ -5255,7 +5255,7 @@ ; ; LMULMAX1-RV32-LABEL: umin_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -5270,7 +5270,7 @@ ; ; LMULMAX1-RV64-LABEL: umin_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -5293,7 +5293,7 @@ define void @umin_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: umin_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vminu.vv v26, v26, v28 @@ -5302,7 +5302,7 @@ ; ; LMULMAX1-RV32-LABEL: umin_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -5317,7 +5317,7 @@ ; ; LMULMAX1-RV64-LABEL: umin_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -5340,7 +5340,7 @@ define void @umin_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: umin_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vminu.vv v26, v26, v28 @@ -5349,7 +5349,7 @@ ; ; LMULMAX1-RV32-LABEL: umin_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -5364,7 +5364,7 @@ ; ; LMULMAX1-RV64-LABEL: umin_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -5388,7 +5388,7 @@ ; LMULMAX2-LABEL: umax_v32i8: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle8.v v26, (a0) ; LMULMAX2-NEXT: vle8.v v28, (a1) ; LMULMAX2-NEXT: vmaxu.vv v26, v26, v28 @@ -5397,7 +5397,7 @@ ; ; LMULMAX1-RV32-LABEL: umax_v32i8: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle8.v v26, (a2) @@ -5412,7 +5412,7 @@ ; ; LMULMAX1-RV64-LABEL: umax_v32i8: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle8.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle8.v v26, (a2) @@ -5435,7 +5435,7 @@ define void @umax_v16i16(<16 x i16>* %x, <16 x i16>* %y) { ; LMULMAX2-LABEL: umax_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vle16.v v26, (a0) ; LMULMAX2-NEXT: vle16.v v28, (a1) ; LMULMAX2-NEXT: vmaxu.vv v26, v26, v28 @@ -5444,7 +5444,7 @@ ; ; LMULMAX1-RV32-LABEL: umax_v16i16: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle16.v v26, (a2) @@ -5459,7 +5459,7 @@ ; ; LMULMAX1-RV64-LABEL: umax_v16i16: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle16.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle16.v v26, (a2) @@ -5482,7 +5482,7 @@ define void @umax_v8i32(<8 x i32>* %x, <8 x i32>* %y) { ; LMULMAX2-LABEL: umax_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v26, (a0) ; LMULMAX2-NEXT: vle32.v v28, (a1) ; LMULMAX2-NEXT: vmaxu.vv v26, v26, v28 @@ -5491,7 +5491,7 @@ ; ; LMULMAX1-RV32-LABEL: umax_v8i32: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle32.v v26, (a2) @@ -5506,7 +5506,7 @@ ; ; LMULMAX1-RV64-LABEL: umax_v8i32: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle32.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle32.v v26, (a2) @@ -5529,7 +5529,7 @@ define void @umax_v4i64(<4 x i64>* %x, <4 x i64>* %y) { ; LMULMAX2-LABEL: umax_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a2, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v26, (a0) ; LMULMAX2-NEXT: vle64.v v28, (a1) ; LMULMAX2-NEXT: vmaxu.vv v26, v26, v28 @@ -5538,7 +5538,7 @@ ; ; LMULMAX1-RV32-LABEL: umax_v4i64: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV32-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a2, a0, 16 ; LMULMAX1-RV32-NEXT: vle64.v v26, (a2) @@ -5553,7 +5553,7 @@ ; ; LMULMAX1-RV64-LABEL: umax_v4i64: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a2, 2, e64,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-RV64-NEXT: vle64.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a2, a1, 16 ; LMULMAX1-RV64-NEXT: vle64.v v26, (a2) @@ -5576,7 +5576,7 @@ define void @add_vi_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: add_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vadd.vi v25, v25, -1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -5592,7 +5592,7 @@ define void @add_vi_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: add_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vadd.vi v25, v25, -1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -5608,7 +5608,7 @@ define void @add_vi_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: add_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vadd.vi v25, v25, -1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -5624,7 +5624,7 @@ define void @add_vi_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: add_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vadd.vi v25, v25, -1 ; CHECK-NEXT: vse64.v v25, (a0) @@ -5640,7 +5640,7 @@ define void @add_iv_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: add_iv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vadd.vi v25, v25, 1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -5656,7 +5656,7 @@ define void @add_iv_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: add_iv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vadd.vi v25, v25, 1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -5672,7 +5672,7 @@ define void @add_iv_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: add_iv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vadd.vi v25, v25, 1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -5688,7 +5688,7 @@ define void @add_iv_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: add_iv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vadd.vi v25, v25, 1 ; CHECK-NEXT: vse64.v v25, (a0) @@ -5704,7 +5704,7 @@ define void @add_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: add_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vadd.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -5720,7 +5720,7 @@ define void @add_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: add_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vadd.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -5736,7 +5736,7 @@ define void @add_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: add_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vadd.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -5752,7 +5752,7 @@ define void @add_xv_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: add_xv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vadd.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -5768,7 +5768,7 @@ define void @add_xv_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: add_xv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vadd.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -5784,7 +5784,7 @@ define void @add_xv_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: add_xv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vadd.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -5800,7 +5800,7 @@ define void @sub_vi_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: sub_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a1, zero, -1 ; CHECK-NEXT: vsub.vx v25, v25, a1 @@ -5817,7 +5817,7 @@ define void @sub_vi_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: sub_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: addi a1, zero, -1 ; CHECK-NEXT: vsub.vx v25, v25, a1 @@ -5834,7 +5834,7 @@ define void @sub_vi_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: sub_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: addi a1, zero, -1 ; CHECK-NEXT: vsub.vx v25, v25, a1 @@ -5851,7 +5851,7 @@ define void @sub_vi_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: sub_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: addi a1, zero, -1 ; CHECK-NEXT: vsub.vx v25, v25, a1 @@ -5868,7 +5868,7 @@ define void @sub_iv_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: sub_iv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vrsub.vi v25, v25, 1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -5884,7 +5884,7 @@ define void @sub_iv_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: sub_iv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vrsub.vi v25, v25, 1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -5900,7 +5900,7 @@ define void @sub_iv_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: sub_iv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vrsub.vi v25, v25, 1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -5916,7 +5916,7 @@ define void @sub_iv_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: sub_iv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vrsub.vi v25, v25, 1 ; CHECK-NEXT: vse64.v v25, (a0) @@ -5932,7 +5932,7 @@ define void @sub_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: sub_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsub.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -5948,7 +5948,7 @@ define void @sub_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: sub_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsub.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -5964,7 +5964,7 @@ define void @sub_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: sub_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsub.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -5980,7 +5980,7 @@ define void @sub_xv_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: sub_xv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vrsub.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -5996,7 +5996,7 @@ define void @sub_xv_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: sub_xv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vrsub.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6012,7 +6012,7 @@ define void @sub_xv_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: sub_xv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vrsub.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6028,7 +6028,7 @@ define void @mul_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: mul_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmul.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6044,7 +6044,7 @@ define void @mul_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: mul_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmul.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6060,7 +6060,7 @@ define void @mul_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: mul_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmul.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6076,7 +6076,7 @@ define void @mul_xv_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: mul_xv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmul.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6092,7 +6092,7 @@ define void @mul_xv_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: mul_xv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmul.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6108,7 +6108,7 @@ define void @mul_xv_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: mul_xv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmul.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6124,7 +6124,7 @@ define void @and_vi_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: and_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, -2 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6140,7 +6140,7 @@ define void @and_vi_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: and_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, -2 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6156,7 +6156,7 @@ define void @and_vi_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: and_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, -2 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6172,7 +6172,7 @@ define void @and_vi_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: and_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, -2 ; CHECK-NEXT: vse64.v v25, (a0) @@ -6188,7 +6188,7 @@ define void @and_iv_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: and_iv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6204,7 +6204,7 @@ define void @and_iv_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: and_iv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6220,7 +6220,7 @@ define void @and_iv_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: and_iv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6236,7 +6236,7 @@ define void @and_iv_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: and_iv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 ; CHECK-NEXT: vse64.v v25, (a0) @@ -6252,7 +6252,7 @@ define void @and_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: and_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6268,7 +6268,7 @@ define void @and_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: and_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vand.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6284,7 +6284,7 @@ define void @and_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: and_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vand.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6300,7 +6300,7 @@ define void @and_xv_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: and_xv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6316,7 +6316,7 @@ define void @and_xv_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: and_xv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vand.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6332,7 +6332,7 @@ define void @and_xv_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: and_xv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vand.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6348,7 +6348,7 @@ define void @or_vi_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: or_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vor.vi v25, v25, -2 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6364,7 +6364,7 @@ define void @or_vi_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: or_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vor.vi v25, v25, -2 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6380,7 +6380,7 @@ define void @or_vi_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: or_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vor.vi v25, v25, -2 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6396,7 +6396,7 @@ define void @or_vi_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: or_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vor.vi v25, v25, -2 ; CHECK-NEXT: vse64.v v25, (a0) @@ -6412,7 +6412,7 @@ define void @or_iv_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: or_iv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vor.vi v25, v25, 1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6428,7 +6428,7 @@ define void @or_iv_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: or_iv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vor.vi v25, v25, 1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6444,7 +6444,7 @@ define void @or_iv_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: or_iv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vor.vi v25, v25, 1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6460,7 +6460,7 @@ define void @or_iv_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: or_iv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vor.vi v25, v25, 1 ; CHECK-NEXT: vse64.v v25, (a0) @@ -6476,7 +6476,7 @@ define void @or_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: or_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vor.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6492,7 +6492,7 @@ define void @or_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: or_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vor.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6508,7 +6508,7 @@ define void @or_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: or_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vor.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6524,7 +6524,7 @@ define void @or_xv_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: or_xv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vor.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6540,7 +6540,7 @@ define void @or_xv_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: or_xv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vor.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6556,7 +6556,7 @@ define void @or_xv_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: or_xv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vor.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6572,7 +6572,7 @@ define void @xor_vi_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: xor_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vxor.vi v25, v25, -1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6588,7 +6588,7 @@ define void @xor_vi_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: xor_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vxor.vi v25, v25, -1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6604,7 +6604,7 @@ define void @xor_vi_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: xor_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vxor.vi v25, v25, -1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6620,7 +6620,7 @@ define void @xor_vi_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: xor_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vxor.vi v25, v25, -1 ; CHECK-NEXT: vse64.v v25, (a0) @@ -6636,7 +6636,7 @@ define void @xor_iv_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: xor_iv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vxor.vi v25, v25, 1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6652,7 +6652,7 @@ define void @xor_iv_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: xor_iv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vxor.vi v25, v25, 1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6668,7 +6668,7 @@ define void @xor_iv_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: xor_iv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vxor.vi v25, v25, 1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6684,7 +6684,7 @@ define void @xor_iv_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: xor_iv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vxor.vi v25, v25, 1 ; CHECK-NEXT: vse64.v v25, (a0) @@ -6700,7 +6700,7 @@ define void @xor_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: xor_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vxor.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6716,7 +6716,7 @@ define void @xor_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: xor_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vxor.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6732,7 +6732,7 @@ define void @xor_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: xor_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vxor.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6748,7 +6748,7 @@ define void @xor_xv_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: xor_xv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vxor.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6764,7 +6764,7 @@ define void @xor_xv_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: xor_xv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vxor.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6780,7 +6780,7 @@ define void @xor_xv_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: xor_xv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vxor.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6796,7 +6796,7 @@ define void @lshr_vi_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: lshr_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsrl.vi v25, v25, 7 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6812,7 +6812,7 @@ define void @lshr_vi_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: lshr_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsrl.vi v25, v25, 15 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6828,7 +6828,7 @@ define void @lshr_vi_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: lshr_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsrl.vi v25, v25, 31 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6844,7 +6844,7 @@ define void @lshr_vi_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: lshr_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vsrl.vi v25, v25, 31 ; CHECK-NEXT: vse64.v v25, (a0) @@ -6860,7 +6860,7 @@ define void @lshr_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: lshr_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6876,7 +6876,7 @@ define void @lshr_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: lshr_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6892,7 +6892,7 @@ define void @lshr_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: lshr_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6908,7 +6908,7 @@ define void @ashr_vi_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: ashr_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsra.vi v25, v25, 7 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6924,7 +6924,7 @@ define void @ashr_vi_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: ashr_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsra.vi v25, v25, 15 ; CHECK-NEXT: vse16.v v25, (a0) @@ -6940,7 +6940,7 @@ define void @ashr_vi_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: ashr_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsra.vi v25, v25, 31 ; CHECK-NEXT: vse32.v v25, (a0) @@ -6956,7 +6956,7 @@ define void @ashr_vi_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: ashr_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vsra.vi v25, v25, 31 ; CHECK-NEXT: vse64.v v25, (a0) @@ -6972,7 +6972,7 @@ define void @ashr_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: ashr_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsra.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -6988,7 +6988,7 @@ define void @ashr_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: ashr_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsra.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -7004,7 +7004,7 @@ define void @ashr_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: ashr_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsra.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -7020,7 +7020,7 @@ define void @shl_vi_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: shl_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsll.vi v25, v25, 7 ; CHECK-NEXT: vse8.v v25, (a0) @@ -7036,7 +7036,7 @@ define void @shl_vi_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: shl_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsll.vi v25, v25, 15 ; CHECK-NEXT: vse16.v v25, (a0) @@ -7052,7 +7052,7 @@ define void @shl_vi_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: shl_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsll.vi v25, v25, 31 ; CHECK-NEXT: vse32.v v25, (a0) @@ -7068,7 +7068,7 @@ define void @shl_vi_v2i64(<2 x i64>* %x) { ; CHECK-LABEL: shl_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vsll.vi v25, v25, 31 ; CHECK-NEXT: vse64.v v25, (a0) @@ -7084,7 +7084,7 @@ define void @shl_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: shl_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsll.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -7100,7 +7100,7 @@ define void @shl_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: shl_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsll.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -7116,7 +7116,7 @@ define void @shl_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: shl_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsll.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -7132,7 +7132,7 @@ define void @sdiv_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: sdiv_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vdiv.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -7148,7 +7148,7 @@ define void @sdiv_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: sdiv_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vdiv.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -7164,7 +7164,7 @@ define void @sdiv_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: sdiv_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vdiv.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -7180,7 +7180,7 @@ define void @srem_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: srem_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vrem.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -7196,7 +7196,7 @@ define void @srem_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: srem_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vrem.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -7212,7 +7212,7 @@ define void @srem_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: srem_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vrem.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -7228,7 +7228,7 @@ define void @udiv_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: udiv_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vdivu.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -7244,7 +7244,7 @@ define void @udiv_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: udiv_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vdivu.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -7260,7 +7260,7 @@ define void @udiv_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: udiv_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vdivu.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -7276,7 +7276,7 @@ define void @urem_vx_v16i8(<16 x i8>* %x, i8 %y) { ; CHECK-LABEL: urem_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vremu.vx v25, v25, a1 ; CHECK-NEXT: vse8.v v25, (a0) @@ -7292,7 +7292,7 @@ define void @urem_vx_v8i16(<8 x i16>* %x, i16 %y) { ; CHECK-LABEL: urem_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vremu.vx v25, v25, a1 ; CHECK-NEXT: vse16.v v25, (a0) @@ -7308,7 +7308,7 @@ define void @urem_vx_v4i32(<4 x i32>* %x, i32 %y) { ; CHECK-LABEL: urem_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vremu.vx v25, v25, a1 ; CHECK-NEXT: vse32.v v25, (a0) @@ -7324,7 +7324,7 @@ define void @mulhu_vx_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: mulhu_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a1, zero, 57 ; CHECK-NEXT: vmulhu.vx v25, v25, a1 @@ -7340,7 +7340,7 @@ define void @mulhu_vx_v8i16(<8 x i16>* %x) { ; RV32-LABEL: mulhu_vx_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) ; RV32-NEXT: lui a1, 2 ; RV32-NEXT: addi a1, a1, 1171 @@ -7354,7 +7354,7 @@ ; ; RV64-LABEL: mulhu_vx_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vle16.v v25, (a0) ; RV64-NEXT: lui a1, 2 ; RV64-NEXT: addiw a1, a1, 1171 @@ -7374,7 +7374,7 @@ define void @mulhu_vx_v4i32(<4 x i32>* %x) { ; RV32-LABEL: mulhu_vx_v4i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vle32.v v25, (a0) ; RV32-NEXT: lui a1, 838861 ; RV32-NEXT: addi a1, a1, -819 @@ -7385,7 +7385,7 @@ ; ; RV64-LABEL: mulhu_vx_v4i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vle32.v v25, (a0) ; RV64-NEXT: lui a1, 838861 ; RV64-NEXT: addiw a1, a1, -819 @@ -7404,7 +7404,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: lui a1, 699051 ; RV32-NEXT: addi a2, a1, -1366 @@ -7421,7 +7421,7 @@ ; ; RV64-LABEL: mulhu_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: lui a1, 1026731 ; RV64-NEXT: addiw a1, a1, -1365 @@ -7444,7 +7444,7 @@ define void @mulhs_vx_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: mulhs_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a1, zero, -123 ; CHECK-NEXT: vmulhu.vx v25, v25, a1 @@ -7460,7 +7460,7 @@ define void @mulhs_vx_v8i16(<8 x i16>* %x) { ; RV32-LABEL: mulhs_vx_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) ; RV32-NEXT: lui a1, 5 ; RV32-NEXT: addi a1, a1, -1755 @@ -7473,7 +7473,7 @@ ; ; RV64-LABEL: mulhs_vx_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vle16.v v25, (a0) ; RV64-NEXT: lui a1, 5 ; RV64-NEXT: addiw a1, a1, -1755 @@ -7492,7 +7492,7 @@ define void @mulhs_vx_v4i32(<4 x i32>* %x) { ; RV32-LABEL: mulhs_vx_v4i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vle32.v v25, (a0) ; RV32-NEXT: lui a1, 629146 ; RV32-NEXT: addi a1, a1, -1639 @@ -7505,7 +7505,7 @@ ; ; RV64-LABEL: mulhs_vx_v4i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vle32.v v25, (a0) ; RV64-NEXT: lui a1, 629146 ; RV64-NEXT: addiw a1, a1, -1639 @@ -7526,7 +7526,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: lui a1, 349525 ; RV32-NEXT: addi a2, a1, 1365 @@ -7545,7 +7545,7 @@ ; ; RV64-LABEL: mulhs_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: lui a1, 21845 ; RV64-NEXT: addiw a1, a1, 1365 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-buildvec.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-buildvec.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-buildvec.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-buildvec.ll @@ -12,7 +12,7 @@ ; CHECK-LABEL: buildvec_mask_nonconst_v1i1: ; CHECK: # %bb.0: ; CHECK-NEXT: andi a0, a0, 1 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: ret @@ -24,7 +24,7 @@ ; CHECK-LABEL: buildvec_mask_optsize_nonconst_v1i1: ; CHECK: # %bb.0: ; CHECK-NEXT: andi a0, a0, 1 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: ret @@ -35,7 +35,7 @@ define <2 x i1> @buildvec_mask_nonconst_v2i1(i1 %x, i1 %y) { ; CHECK-LABEL: buildvec_mask_nonconst_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -54,7 +54,7 @@ ; CHECK-NEXT: .cfi_def_cfa_offset 16 ; CHECK-NEXT: sb a1, 15(sp) ; CHECK-NEXT: sb a0, 14(sp) -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: addi a0, sp, 14 ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -70,7 +70,7 @@ ; CHECK-LABEL: buildvec_mask_v1i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 2 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 ; CHECK-NEXT: ret ret <3 x i1> @@ -80,7 +80,7 @@ ; CHECK-LABEL: buildvec_mask_optsize_v1i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 2 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 ; CHECK-NEXT: ret ret <3 x i1> @@ -90,7 +90,7 @@ ; CHECK-LABEL: buildvec_mask_v4i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 6 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 ; CHECK-NEXT: ret ret <4 x i1> @@ -100,9 +100,9 @@ ; CHECK-LABEL: buildvec_mask_nonconst_v4i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 3 -; CHECK-NEXT: vsetivli a3, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a2 -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmerge.vxm v25, v25, a0, v0 ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -125,7 +125,7 @@ ; CHECK-NEXT: sb a1, 14(sp) ; CHECK-NEXT: sb a0, 13(sp) ; CHECK-NEXT: sb a0, 12(sp) -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: addi a0, sp, 12 ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -149,7 +149,7 @@ ; CHECK-NEXT: sb a1, 14(sp) ; CHECK-NEXT: sb a0, 13(sp) ; CHECK-NEXT: sb zero, 12(sp) -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: addi a0, sp, 12 ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -167,7 +167,7 @@ ; CHECK-LABEL: buildvec_mask_v8i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 182 -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 ; CHECK-NEXT: ret ret <8 x i1> @@ -177,9 +177,9 @@ ; CHECK-LABEL: buildvec_mask_nonconst_v8i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 19 -; CHECK-NEXT: vsetivli a3, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v0, a2 -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmerge.vxm v25, v25, a0, v0 ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -210,7 +210,7 @@ ; CHECK-NEXT: sb a1, 10(sp) ; CHECK-NEXT: sb a0, 9(sp) ; CHECK-NEXT: sb a0, 8(sp) -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -242,7 +242,7 @@ ; CHECK-NEXT: sb a1, 10(sp) ; CHECK-NEXT: sb a0, 9(sp) ; CHECK-NEXT: sb a0, 8(sp) -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -273,7 +273,7 @@ ; CHECK-NEXT: sb a1, 10(sp) ; CHECK-NEXT: sb a0, 9(sp) ; CHECK-NEXT: sb a0, 8(sp) -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vand.vi v25, v25, 1 @@ -295,7 +295,7 @@ ; CHECK-LABEL: buildvec_mask_v10i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 949 -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 ; CHECK-NEXT: ret ret <10 x i1> @@ -306,7 +306,7 @@ ; CHECK-RV32: # %bb.0: ; CHECK-RV32-NEXT: lui a0, 11 ; CHECK-RV32-NEXT: addi a0, a0, 1718 -; CHECK-RV32-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-RV32-NEXT: vmv.s.x v0, a0 ; CHECK-RV32-NEXT: ret ; @@ -314,7 +314,7 @@ ; CHECK-RV64: # %bb.0: ; CHECK-RV64-NEXT: lui a0, 11 ; CHECK-RV64-NEXT: addiw a0, a0, 1718 -; CHECK-RV64-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-RV64-NEXT: vmv.s.x v0, a0 ; CHECK-RV64-NEXT: ret ret <16 x i1> @@ -324,7 +324,7 @@ ; CHECK-LABEL: buildvec_mask_v16i1_undefs: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a0, zero, 1722 -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v0, a0 ; CHECK-NEXT: ret ret <16 x i1> @@ -334,7 +334,7 @@ ; RV32-LMULMAX1-LABEL: buildvec_mask_v32i1: ; RV32-LMULMAX1: # %bb.0: ; RV32-LMULMAX1-NEXT: addi a0, zero, 1776 -; RV32-LMULMAX1-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; RV32-LMULMAX1-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-LMULMAX1-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX1-NEXT: lui a0, 11 ; RV32-LMULMAX1-NEXT: addi a0, a0, 1718 @@ -344,7 +344,7 @@ ; RV64-LMULMAX1-LABEL: buildvec_mask_v32i1: ; RV64-LMULMAX1: # %bb.0: ; RV64-LMULMAX1-NEXT: addi a0, zero, 1776 -; RV64-LMULMAX1-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; RV64-LMULMAX1-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-LMULMAX1-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX1-NEXT: lui a0, 11 ; RV64-LMULMAX1-NEXT: addiw a0, a0, 1718 @@ -355,7 +355,7 @@ ; RV32-LMULMAX2: # %bb.0: ; RV32-LMULMAX2-NEXT: lui a0, 748384 ; RV32-LMULMAX2-NEXT: addi a0, a0, 1776 -; RV32-LMULMAX2-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-LMULMAX2-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-LMULMAX2-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX2-NEXT: ret ; @@ -363,7 +363,7 @@ ; RV64-LMULMAX2: # %bb.0: ; RV64-LMULMAX2-NEXT: lui a0, 748384 ; RV64-LMULMAX2-NEXT: addiw a0, a0, 1776 -; RV64-LMULMAX2-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-LMULMAX2-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-LMULMAX2-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX2-NEXT: ret ; @@ -371,7 +371,7 @@ ; RV32-LMULMAX4: # %bb.0: ; RV32-LMULMAX4-NEXT: lui a0, 748384 ; RV32-LMULMAX4-NEXT: addi a0, a0, 1776 -; RV32-LMULMAX4-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-LMULMAX4-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-LMULMAX4-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX4-NEXT: ret ; @@ -379,7 +379,7 @@ ; RV64-LMULMAX4: # %bb.0: ; RV64-LMULMAX4-NEXT: lui a0, 748384 ; RV64-LMULMAX4-NEXT: addiw a0, a0, 1776 -; RV64-LMULMAX4-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-LMULMAX4-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-LMULMAX4-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX4-NEXT: ret ; @@ -387,7 +387,7 @@ ; RV32-LMULMAX8: # %bb.0: ; RV32-LMULMAX8-NEXT: lui a0, 748384 ; RV32-LMULMAX8-NEXT: addi a0, a0, 1776 -; RV32-LMULMAX8-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-LMULMAX8-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX8-NEXT: ret ; @@ -395,7 +395,7 @@ ; RV64-LMULMAX8: # %bb.0: ; RV64-LMULMAX8-NEXT: lui a0, 748384 ; RV64-LMULMAX8-NEXT: addiw a0, a0, 1776 -; RV64-LMULMAX8-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-LMULMAX8-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-LMULMAX8-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX8-NEXT: ret ret <32 x i1> @@ -405,7 +405,7 @@ ; RV32-LMULMAX1-LABEL: buildvec_mask_v64i1: ; RV32-LMULMAX1: # %bb.0: ; RV32-LMULMAX1-NEXT: addi a0, zero, 1776 -; RV32-LMULMAX1-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; RV32-LMULMAX1-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-LMULMAX1-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX1-NEXT: lui a0, 4 ; RV32-LMULMAX1-NEXT: addi a0, a0, -1793 @@ -419,7 +419,7 @@ ; RV64-LMULMAX1-LABEL: buildvec_mask_v64i1: ; RV64-LMULMAX1: # %bb.0: ; RV64-LMULMAX1-NEXT: addi a0, zero, 1776 -; RV64-LMULMAX1-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; RV64-LMULMAX1-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-LMULMAX1-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX1-NEXT: lui a0, 4 ; RV64-LMULMAX1-NEXT: addiw a0, a0, -1793 @@ -434,7 +434,7 @@ ; RV32-LMULMAX2: # %bb.0: ; RV32-LMULMAX2-NEXT: lui a0, 748384 ; RV32-LMULMAX2-NEXT: addi a0, a0, 1776 -; RV32-LMULMAX2-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-LMULMAX2-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-LMULMAX2-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX2-NEXT: lui a0, 748388 ; RV32-LMULMAX2-NEXT: addi a0, a0, -1793 @@ -445,7 +445,7 @@ ; RV64-LMULMAX2: # %bb.0: ; RV64-LMULMAX2-NEXT: lui a0, 748384 ; RV64-LMULMAX2-NEXT: addiw a0, a0, 1776 -; RV64-LMULMAX2-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-LMULMAX2-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-LMULMAX2-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX2-NEXT: lui a0, 748388 ; RV64-LMULMAX2-NEXT: addiw a0, a0, -1793 @@ -456,12 +456,12 @@ ; RV32-LMULMAX4: # %bb.0: ; RV32-LMULMAX4-NEXT: lui a0, 748388 ; RV32-LMULMAX4-NEXT: addi a0, a0, -1793 -; RV32-LMULMAX4-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; RV32-LMULMAX4-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-LMULMAX4-NEXT: vmv.s.x v25, a0 ; RV32-LMULMAX4-NEXT: lui a0, 748384 ; RV32-LMULMAX4-NEXT: addi a0, a0, 1776 ; RV32-LMULMAX4-NEXT: vmv.s.x v0, a0 -; RV32-LMULMAX4-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV32-LMULMAX4-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV32-LMULMAX4-NEXT: vslideup.vi v0, v25, 1 ; RV32-LMULMAX4-NEXT: ret ; @@ -475,7 +475,7 @@ ; RV64-LMULMAX4-NEXT: addi a0, a0, -1189 ; RV64-LMULMAX4-NEXT: slli a0, a0, 17 ; RV64-LMULMAX4-NEXT: addi a0, a0, 1776 -; RV64-LMULMAX4-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-LMULMAX4-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-LMULMAX4-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX4-NEXT: ret ; @@ -483,12 +483,12 @@ ; RV32-LMULMAX8: # %bb.0: ; RV32-LMULMAX8-NEXT: lui a0, 748388 ; RV32-LMULMAX8-NEXT: addi a0, a0, -1793 -; RV32-LMULMAX8-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-LMULMAX8-NEXT: vmv.s.x v25, a0 ; RV32-LMULMAX8-NEXT: lui a0, 748384 ; RV32-LMULMAX8-NEXT: addi a0, a0, 1776 ; RV32-LMULMAX8-NEXT: vmv.s.x v0, a0 -; RV32-LMULMAX8-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV32-LMULMAX8-NEXT: vslideup.vi v0, v25, 1 ; RV32-LMULMAX8-NEXT: ret ; @@ -502,7 +502,7 @@ ; RV64-LMULMAX8-NEXT: addi a0, a0, -1189 ; RV64-LMULMAX8-NEXT: slli a0, a0, 17 ; RV64-LMULMAX8-NEXT: addi a0, a0, 1776 -; RV64-LMULMAX8-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-LMULMAX8-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-LMULMAX8-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX8-NEXT: ret ret <64 x i1> @@ -512,7 +512,7 @@ ; RV32-LMULMAX1-LABEL: buildvec_mask_v128i1: ; RV32-LMULMAX1: # %bb.0: ; RV32-LMULMAX1-NEXT: addi a0, zero, 1776 -; RV32-LMULMAX1-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; RV32-LMULMAX1-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-LMULMAX1-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX1-NEXT: lui a0, 11 ; RV32-LMULMAX1-NEXT: addi a0, a0, 1718 @@ -534,7 +534,7 @@ ; RV64-LMULMAX1-LABEL: buildvec_mask_v128i1: ; RV64-LMULMAX1: # %bb.0: ; RV64-LMULMAX1-NEXT: addi a0, zero, 1776 -; RV64-LMULMAX1-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; RV64-LMULMAX1-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-LMULMAX1-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX1-NEXT: lui a0, 11 ; RV64-LMULMAX1-NEXT: addiw a0, a0, 1718 @@ -557,7 +557,7 @@ ; RV32-LMULMAX2: # %bb.0: ; RV32-LMULMAX2-NEXT: lui a0, 748384 ; RV32-LMULMAX2-NEXT: addi a0, a0, 1776 -; RV32-LMULMAX2-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-LMULMAX2-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-LMULMAX2-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX2-NEXT: lui a0, 748388 ; RV32-LMULMAX2-NEXT: addi a0, a0, -1793 @@ -574,7 +574,7 @@ ; RV64-LMULMAX2: # %bb.0: ; RV64-LMULMAX2-NEXT: lui a0, 748384 ; RV64-LMULMAX2-NEXT: addiw a0, a0, 1776 -; RV64-LMULMAX2-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-LMULMAX2-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-LMULMAX2-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX2-NEXT: lui a0, 748388 ; RV64-LMULMAX2-NEXT: addiw a0, a0, -1793 @@ -591,21 +591,21 @@ ; RV32-LMULMAX4: # %bb.0: ; RV32-LMULMAX4-NEXT: lui a0, 748388 ; RV32-LMULMAX4-NEXT: addi a0, a0, -1793 -; RV32-LMULMAX4-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; RV32-LMULMAX4-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-LMULMAX4-NEXT: vmv.s.x v25, a0 ; RV32-LMULMAX4-NEXT: lui a0, 748384 ; RV32-LMULMAX4-NEXT: addi a0, a0, 1776 ; RV32-LMULMAX4-NEXT: vmv.s.x v0, a0 -; RV32-LMULMAX4-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV32-LMULMAX4-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV32-LMULMAX4-NEXT: vslideup.vi v0, v25, 1 ; RV32-LMULMAX4-NEXT: lui a0, 945060 ; RV32-LMULMAX4-NEXT: addi a0, a0, -1793 -; RV32-LMULMAX4-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; RV32-LMULMAX4-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-LMULMAX4-NEXT: vmv.s.x v25, a0 ; RV32-LMULMAX4-NEXT: lui a0, 551776 ; RV32-LMULMAX4-NEXT: addi a0, a0, 1776 ; RV32-LMULMAX4-NEXT: vmv.s.x v8, a0 -; RV32-LMULMAX4-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV32-LMULMAX4-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV32-LMULMAX4-NEXT: vslideup.vi v8, v25, 1 ; RV32-LMULMAX4-NEXT: ret ; @@ -617,7 +617,7 @@ ; RV64-LMULMAX4-NEXT: addi a0, a0, 859 ; RV64-LMULMAX4-NEXT: slli a0, a0, 17 ; RV64-LMULMAX4-NEXT: addi a0, a0, 1776 -; RV64-LMULMAX4-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-LMULMAX4-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-LMULMAX4-NEXT: vmv.s.x v8, a0 ; RV64-LMULMAX4-NEXT: lui a0, 1048429 ; RV64-LMULMAX4-NEXT: addiw a0, a0, 1735 @@ -634,24 +634,24 @@ ; RV32-LMULMAX8: # %bb.0: ; RV32-LMULMAX8-NEXT: lui a0, 748388 ; RV32-LMULMAX8-NEXT: addi a0, a0, -1793 -; RV32-LMULMAX8-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-LMULMAX8-NEXT: vmv.s.x v25, a0 ; RV32-LMULMAX8-NEXT: lui a0, 748384 ; RV32-LMULMAX8-NEXT: addi a0, a0, 1776 ; RV32-LMULMAX8-NEXT: vmv.s.x v0, a0 -; RV32-LMULMAX8-NEXT: vsetivli a0, 2, e32,m1,tu,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 2, e32,m1,tu,mu ; RV32-LMULMAX8-NEXT: vslideup.vi v0, v25, 1 ; RV32-LMULMAX8-NEXT: lui a0, 551776 ; RV32-LMULMAX8-NEXT: addi a0, a0, 1776 -; RV32-LMULMAX8-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-LMULMAX8-NEXT: vmv.s.x v25, a0 -; RV32-LMULMAX8-NEXT: vsetivli a0, 3, e32,m1,tu,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 3, e32,m1,tu,mu ; RV32-LMULMAX8-NEXT: vslideup.vi v0, v25, 2 ; RV32-LMULMAX8-NEXT: lui a0, 945060 ; RV32-LMULMAX8-NEXT: addi a0, a0, -1793 -; RV32-LMULMAX8-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-LMULMAX8-NEXT: vmv.s.x v25, a0 -; RV32-LMULMAX8-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; RV32-LMULMAX8-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; RV32-LMULMAX8-NEXT: vslideup.vi v0, v25, 3 ; RV32-LMULMAX8-NEXT: ret ; @@ -663,7 +663,7 @@ ; RV64-LMULMAX8-NEXT: addi a0, a0, 859 ; RV64-LMULMAX8-NEXT: slli a0, a0, 17 ; RV64-LMULMAX8-NEXT: addi a0, a0, 1776 -; RV64-LMULMAX8-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-LMULMAX8-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-LMULMAX8-NEXT: vmv.s.x v25, a0 ; RV64-LMULMAX8-NEXT: lui a0, 1048429 ; RV64-LMULMAX8-NEXT: addiw a0, a0, 1735 @@ -674,7 +674,7 @@ ; RV64-LMULMAX8-NEXT: slli a0, a0, 17 ; RV64-LMULMAX8-NEXT: addi a0, a0, 1776 ; RV64-LMULMAX8-NEXT: vmv.s.x v0, a0 -; RV64-LMULMAX8-NEXT: vsetivli a0, 2, e64,m1,tu,mu +; RV64-LMULMAX8-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV64-LMULMAX8-NEXT: vslideup.vi v0, v25, 1 ; RV64-LMULMAX8-NEXT: ret ret <128 x i1> @@ -684,7 +684,7 @@ ; RV32-LMULMAX1-LABEL: buildvec_mask_optsize_v128i1: ; RV32-LMULMAX1: # %bb.0: ; RV32-LMULMAX1-NEXT: addi a0, zero, 1776 -; RV32-LMULMAX1-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; RV32-LMULMAX1-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-LMULMAX1-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX1-NEXT: lui a0, 11 ; RV32-LMULMAX1-NEXT: addi a0, a0, 1718 @@ -706,7 +706,7 @@ ; RV64-LMULMAX1-LABEL: buildvec_mask_optsize_v128i1: ; RV64-LMULMAX1: # %bb.0: ; RV64-LMULMAX1-NEXT: addi a0, zero, 1776 -; RV64-LMULMAX1-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; RV64-LMULMAX1-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-LMULMAX1-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX1-NEXT: lui a0, 11 ; RV64-LMULMAX1-NEXT: addiw a0, a0, 1718 @@ -729,7 +729,7 @@ ; RV32-LMULMAX2: # %bb.0: ; RV32-LMULMAX2-NEXT: lui a0, 748384 ; RV32-LMULMAX2-NEXT: addi a0, a0, 1776 -; RV32-LMULMAX2-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV32-LMULMAX2-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-LMULMAX2-NEXT: vmv.s.x v0, a0 ; RV32-LMULMAX2-NEXT: lui a0, 748388 ; RV32-LMULMAX2-NEXT: addi a0, a0, -1793 @@ -746,7 +746,7 @@ ; RV64-LMULMAX2: # %bb.0: ; RV64-LMULMAX2-NEXT: lui a0, 748384 ; RV64-LMULMAX2-NEXT: addiw a0, a0, 1776 -; RV64-LMULMAX2-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; RV64-LMULMAX2-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-LMULMAX2-NEXT: vmv.s.x v0, a0 ; RV64-LMULMAX2-NEXT: lui a0, 748388 ; RV64-LMULMAX2-NEXT: addiw a0, a0, -1793 @@ -764,7 +764,7 @@ ; RV32-LMULMAX4-NEXT: lui a0, %hi(.LCPI21_0) ; RV32-LMULMAX4-NEXT: addi a0, a0, %lo(.LCPI21_0) ; RV32-LMULMAX4-NEXT: addi a1, zero, 64 -; RV32-LMULMAX4-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; RV32-LMULMAX4-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; RV32-LMULMAX4-NEXT: vle1.v v0, (a0) ; RV32-LMULMAX4-NEXT: lui a0, %hi(.LCPI21_1) ; RV32-LMULMAX4-NEXT: addi a0, a0, %lo(.LCPI21_1) @@ -779,7 +779,7 @@ ; RV64-LMULMAX4-NEXT: addi a0, a0, 859 ; RV64-LMULMAX4-NEXT: slli a0, a0, 17 ; RV64-LMULMAX4-NEXT: addi a0, a0, 1776 -; RV64-LMULMAX4-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-LMULMAX4-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-LMULMAX4-NEXT: vmv.s.x v8, a0 ; RV64-LMULMAX4-NEXT: lui a0, 1048429 ; RV64-LMULMAX4-NEXT: addiw a0, a0, 1735 @@ -797,7 +797,7 @@ ; RV32-LMULMAX8-NEXT: lui a0, %hi(.LCPI21_0) ; RV32-LMULMAX8-NEXT: addi a0, a0, %lo(.LCPI21_0) ; RV32-LMULMAX8-NEXT: addi a1, zero, 128 -; RV32-LMULMAX8-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; RV32-LMULMAX8-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; RV32-LMULMAX8-NEXT: vle1.v v0, (a0) ; RV32-LMULMAX8-NEXT: ret ; @@ -806,7 +806,7 @@ ; RV64-LMULMAX8-NEXT: lui a0, %hi(.LCPI21_0) ; RV64-LMULMAX8-NEXT: addi a0, a0, %lo(.LCPI21_0) ; RV64-LMULMAX8-NEXT: addi a1, zero, 128 -; RV64-LMULMAX8-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; RV64-LMULMAX8-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; RV64-LMULMAX8-NEXT: vle1.v v0, (a0) ; RV64-LMULMAX8-NEXT: ret ret <128 x i1> diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-load-store.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-load-store.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-load-store.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-load-store.ll @@ -7,15 +7,15 @@ define void @load_store_v1i1(<1 x i1>* %x, <1 x i1>* %y) { ; CHECK-LABEL: load_store_v1i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 1, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -27,15 +27,15 @@ define void @load_store_v2i1(<2 x i1>* %x, <2 x i1>* %y) { ; CHECK-LABEL: load_store_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -47,15 +47,15 @@ define void @load_store_v4i1(<4 x i1>* %x, <4 x i1>* %y) { ; CHECK-LABEL: load_store_v4i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -67,7 +67,7 @@ define void @load_store_v8i1(<8 x i1>* %x, <8 x i1>* %y) { ; CHECK-LABEL: load_store_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -79,7 +79,7 @@ define void @load_store_v16i1(<16 x i1>* %x, <16 x i1>* %y) { ; CHECK-LABEL: load_store_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vse1.v v25, (a1) ; CHECK-NEXT: ret @@ -92,7 +92,7 @@ ; LMULMAX2-LABEL: load_store_v32i1: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vle1.v v25, (a0) ; LMULMAX2-NEXT: vse1.v v25, (a1) ; LMULMAX2-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-logic.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-logic.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-logic.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-logic.ll @@ -7,7 +7,7 @@ define void @and_v8i1(<8 x i1>* %x, <8 x i1>* %y) { ; CHECK-LABEL: and_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmand.mm v25, v25, v26 @@ -23,7 +23,7 @@ define void @or_v16i1(<16 x i1>* %x, <16 x i1>* %y) { ; CHECK-LABEL: or_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmor.mm v25, v25, v26 @@ -40,7 +40,7 @@ ; CHECK-LABEL: xor_v32i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmxor.mm v25, v25, v26 @@ -57,7 +57,7 @@ ; CHECK-LABEL: not_v64i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vmnand.mm v25, v25, v25 ; CHECK-NEXT: vse1.v v25, (a0) @@ -72,7 +72,7 @@ define void @andnot_v8i1(<8 x i1>* %x, <8 x i1>* %y) { ; CHECK-LABEL: andnot_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmandnot.mm v25, v26, v25 @@ -89,7 +89,7 @@ define void @ornot_v16i1(<16 x i1>* %x, <16 x i1>* %y) { ; CHECK-LABEL: ornot_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmornot.mm v25, v26, v25 @@ -107,7 +107,7 @@ ; CHECK-LABEL: xornot_v32i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmxnor.mm v25, v25, v26 @@ -124,7 +124,7 @@ define void @nand_v8i1(<8 x i1>* %x, <8 x i1>* %y) { ; CHECK-LABEL: nand_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmnand.mm v25, v25, v26 @@ -141,7 +141,7 @@ define void @nor_v16i1(<16 x i1>* %x, <16 x i1>* %y) { ; CHECK-LABEL: nor_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmnor.mm v25, v25, v26 @@ -159,7 +159,7 @@ ; CHECK-LABEL: xnor_v32i1: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vle1.v v25, (a0) ; CHECK-NEXT: vle1.v v26, (a1) ; CHECK-NEXT: vmxnor.mm v25, v25, v26 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-splat.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-splat.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-splat.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-mask-splat.ll @@ -7,15 +7,15 @@ define void @splat_ones_v1i1(<1 x i1>* %x) { ; CHECK-LABEL: splat_ones_v1i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 1, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -26,15 +26,15 @@ define void @splat_zeros_v2i1(<2 x i1>* %x) { ; CHECK-LABEL: splat_zeros_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 2, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -46,16 +46,16 @@ ; CHECK-LABEL: splat_v1i1: ; CHECK: # %bb.0: ; CHECK-NEXT: andi a1, a1, 1 -; CHECK-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 1, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -70,16 +70,16 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: xor a1, a1, a2 ; CHECK-NEXT: seqz a1, a1 -; CHECK-NEXT: vsetivli a2, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 1, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -93,15 +93,15 @@ define void @splat_ones_v4i1(<4 x i1>* %x) { ; CHECK-LABEL: splat_ones_v4i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -113,16 +113,16 @@ ; CHECK-LABEL: splat_v4i1: ; CHECK: # %bb.0: ; CHECK-NEXT: andi a1, a1, 1 -; CHECK-NEXT: vsetivli a2, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v0, v25, 0 ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vmerge.vim v25, v25, 1, v0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a1, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 0 -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v25, v26, 0 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -135,7 +135,7 @@ define void @splat_zeros_v8i1(<8 x i1>* %x) { ; CHECK-LABEL: splat_zeros_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmclr.m v25 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -147,7 +147,7 @@ ; CHECK-LABEL: splat_v8i1: ; CHECK: # %bb.0: ; CHECK-NEXT: andi a1, a1, 1 -; CHECK-NEXT: vsetivli a2, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vse1.v v26, (a0) @@ -161,7 +161,7 @@ define void @splat_ones_v16i1(<16 x i1>* %x) { ; CHECK-LABEL: splat_ones_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmset.m v25 ; CHECK-NEXT: vse1.v v25, (a0) ; CHECK-NEXT: ret @@ -173,7 +173,7 @@ ; CHECK-LABEL: splat_v16i1: ; CHECK: # %bb.0: ; CHECK-NEXT: andi a1, a1, 1 -; CHECK-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vse1.v v26, (a0) @@ -188,14 +188,14 @@ ; LMULMAX2-LABEL: splat_zeros_v32i1: ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a1, zero, 32 -; LMULMAX2-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; LMULMAX2-NEXT: vmclr.m v25 ; LMULMAX2-NEXT: vse1.v v25, (a0) ; LMULMAX2-NEXT: ret ; ; LMULMAX1-RV32-LABEL: splat_zeros_v32i1: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmclr.m v25 ; LMULMAX1-RV32-NEXT: vse1.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a0, a0, 2 @@ -204,7 +204,7 @@ ; ; LMULMAX1-RV64-LABEL: splat_zeros_v32i1: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmclr.m v25 ; LMULMAX1-RV64-NEXT: vse1.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a0, a0, 2 @@ -219,7 +219,7 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: andi a1, a1, 1 ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.x v26, a1 ; LMULMAX2-NEXT: vmsne.vi v25, v26, 0 ; LMULMAX2-NEXT: vse1.v v25, (a0) @@ -228,7 +228,7 @@ ; LMULMAX1-RV32-LABEL: splat_v32i1: ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: andi a1, a1, 1 -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v25, a1 ; LMULMAX1-RV32-NEXT: vmsne.vi v26, v25, 0 ; LMULMAX1-RV32-NEXT: addi a1, a0, 2 @@ -239,7 +239,7 @@ ; LMULMAX1-RV64-LABEL: splat_v32i1: ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: andi a1, a1, 1 -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v25, a1 ; LMULMAX1-RV64-NEXT: vmsne.vi v26, v25, 0 ; LMULMAX1-RV64-NEXT: addi a1, a0, 2 @@ -257,7 +257,7 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: addi a1, a0, 4 ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vmset.m v25 ; LMULMAX2-NEXT: vse1.v v25, (a1) ; LMULMAX2-NEXT: vse1.v v25, (a0) @@ -265,7 +265,7 @@ ; ; LMULMAX1-RV32-LABEL: splat_ones_v64i1: ; LMULMAX1-RV32: # %bb.0: -; LMULMAX1-RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmset.m v25 ; LMULMAX1-RV32-NEXT: vse1.v v25, (a0) ; LMULMAX1-RV32-NEXT: addi a1, a0, 6 @@ -278,7 +278,7 @@ ; ; LMULMAX1-RV64-LABEL: splat_ones_v64i1: ; LMULMAX1-RV64: # %bb.0: -; LMULMAX1-RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmset.m v25 ; LMULMAX1-RV64-NEXT: vse1.v v25, (a0) ; LMULMAX1-RV64-NEXT: addi a1, a0, 6 @@ -297,7 +297,7 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: andi a1, a1, 1 ; LMULMAX2-NEXT: addi a2, zero, 32 -; LMULMAX2-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; LMULMAX2-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; LMULMAX2-NEXT: vmv.v.x v26, a1 ; LMULMAX2-NEXT: vmsne.vi v25, v26, 0 ; LMULMAX2-NEXT: addi a1, a0, 4 @@ -308,7 +308,7 @@ ; LMULMAX1-RV32-LABEL: splat_v64i1: ; LMULMAX1-RV32: # %bb.0: ; LMULMAX1-RV32-NEXT: andi a1, a1, 1 -; LMULMAX1-RV32-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV32-NEXT: vmv.v.x v25, a1 ; LMULMAX1-RV32-NEXT: vmsne.vi v26, v25, 0 ; LMULMAX1-RV32-NEXT: addi a1, a0, 6 @@ -323,7 +323,7 @@ ; LMULMAX1-RV64-LABEL: splat_v64i1: ; LMULMAX1-RV64: # %bb.0: ; LMULMAX1-RV64-NEXT: andi a1, a1, 1 -; LMULMAX1-RV64-NEXT: vsetivli a2, 16, e8,m1,ta,mu +; LMULMAX1-RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-RV64-NEXT: vmv.v.x v25, a1 ; LMULMAX1-RV64-NEXT: vmsne.vi v26, v25, 0 ; LMULMAX1-RV64-NEXT: addi a1, a0, 6 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-gather.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-gather.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-gather.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-gather.ll @@ -9,14 +9,14 @@ define <1 x i8> @mgather_v1i8(<1 x i8*> %ptrs, <1 x i1> %m, <1 x i8> %passthru) { ; RV32-LABEL: mgather_v1i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e8,mf8,tu,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v1i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e8,mf8,tu,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -29,14 +29,14 @@ define <2 x i8> @mgather_v2i8(<2 x i8*> %ptrs, <2 x i1> %m, <2 x i8> %passthru) { ; RV32-LABEL: mgather_v2i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -47,17 +47,17 @@ define <2 x i16> @mgather_v2i8_sextload_v2i16(<2 x i8*> %ptrs, <2 x i1> %m, <2 x i8> %passthru) { ; RV32-LABEL: mgather_v2i8_sextload_v2i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vsext.vf2 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i8_sextload_v2i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vsext.vf2 v8, v9 ; RV64-NEXT: ret %v = call <2 x i8> @llvm.masked.gather.v2i8.v2p0i8(<2 x i8*> %ptrs, i32 1, <2 x i1> %m, <2 x i8> %passthru) @@ -68,17 +68,17 @@ define <2 x i16> @mgather_v2i8_zextload_v2i16(<2 x i8*> %ptrs, <2 x i1> %m, <2 x i8> %passthru) { ; RV32-LABEL: mgather_v2i8_zextload_v2i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vzext.vf2 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i8_zextload_v2i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vzext.vf2 v8, v9 ; RV64-NEXT: ret %v = call <2 x i8> @llvm.masked.gather.v2i8.v2p0i8(<2 x i8*> %ptrs, i32 1, <2 x i1> %m, <2 x i8> %passthru) @@ -89,17 +89,17 @@ define <2 x i32> @mgather_v2i8_sextload_v2i32(<2 x i8*> %ptrs, <2 x i1> %m, <2 x i8> %passthru) { ; RV32-LABEL: mgather_v2i8_sextload_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vsext.vf4 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i8_sextload_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vsext.vf4 v8, v9 ; RV64-NEXT: ret %v = call <2 x i8> @llvm.masked.gather.v2i8.v2p0i8(<2 x i8*> %ptrs, i32 1, <2 x i1> %m, <2 x i8> %passthru) @@ -110,17 +110,17 @@ define <2 x i32> @mgather_v2i8_zextload_v2i32(<2 x i8*> %ptrs, <2 x i1> %m, <2 x i8> %passthru) { ; RV32-LABEL: mgather_v2i8_zextload_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vzext.vf4 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i8_zextload_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vzext.vf4 v8, v9 ; RV64-NEXT: ret %v = call <2 x i8> @llvm.masked.gather.v2i8.v2p0i8(<2 x i8*> %ptrs, i32 1, <2 x i1> %m, <2 x i8> %passthru) @@ -131,17 +131,17 @@ define <2 x i64> @mgather_v2i8_sextload_v2i64(<2 x i8*> %ptrs, <2 x i1> %m, <2 x i8> %passthru) { ; RV32-LABEL: mgather_v2i8_sextload_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vsext.vf8 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i8_sextload_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vsext.vf8 v8, v9 ; RV64-NEXT: ret %v = call <2 x i8> @llvm.masked.gather.v2i8.v2p0i8(<2 x i8*> %ptrs, i32 1, <2 x i1> %m, <2 x i8> %passthru) @@ -152,17 +152,17 @@ define <2 x i64> @mgather_v2i8_zextload_v2i64(<2 x i8*> %ptrs, <2 x i1> %m, <2 x i8> %passthru) { ; RV32-LABEL: mgather_v2i8_zextload_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vzext.vf8 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i8_zextload_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,tu,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vzext.vf8 v8, v9 ; RV64-NEXT: ret %v = call <2 x i8> @llvm.masked.gather.v2i8.v2p0i8(<2 x i8*> %ptrs, i32 1, <2 x i1> %m, <2 x i8> %passthru) @@ -175,14 +175,14 @@ define <4 x i8> @mgather_v4i8(<4 x i8*> %ptrs, <4 x i1> %m, <4 x i8> %passthru) { ; RV32-LABEL: mgather_v4i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v4i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; RV64-NEXT: vloxei64.v v10, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v10 ; RV64-NEXT: ret @@ -193,14 +193,14 @@ define <4 x i8> @mgather_truemask_v4i8(<4 x i8*> %ptrs, <4 x i8> %passthru) { ; RV32-LABEL: mgather_truemask_v4i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; RV32-NEXT: vloxei32.v v25, (zero), v8 ; RV32-NEXT: vmv1r.v v8, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_truemask_v4i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; RV64-NEXT: vloxei64.v v25, (zero), v8 ; RV64-NEXT: vmv1r.v v8, v25 ; RV64-NEXT: ret @@ -229,14 +229,14 @@ define <8 x i8> @mgather_v8i8(<8 x i8*> %ptrs, <8 x i1> %m, <8 x i8> %passthru) { ; RV32-LABEL: mgather_v8i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e8,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; RV32-NEXT: vloxei32.v v10, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v8i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e8,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; RV64-NEXT: vloxei64.v v12, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v12 ; RV64-NEXT: ret @@ -247,18 +247,18 @@ define <8 x i8> @mgather_baseidx_v8i8(i8* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i8> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 -; RV32-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 -; RV64-NEXT: vsetivli a1, 8, e8,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e8,mf2,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -272,14 +272,14 @@ define <1 x i16> @mgather_v1i16(<1 x i16*> %ptrs, <1 x i1> %m, <1 x i16> %passthru) { ; RV32-LABEL: mgather_v1i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e16,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v1i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e16,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -292,14 +292,14 @@ define <2 x i16> @mgather_v2i16(<2 x i16*> %ptrs, <2 x i1> %m, <2 x i16> %passthru) { ; RV32-LABEL: mgather_v2i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -310,17 +310,17 @@ define <2 x i32> @mgather_v2i16_sextload_v2i32(<2 x i16*> %ptrs, <2 x i1> %m, <2 x i16> %passthru) { ; RV32-LABEL: mgather_v2i16_sextload_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vsext.vf2 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i16_sextload_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vsext.vf2 v8, v9 ; RV64-NEXT: ret %v = call <2 x i16> @llvm.masked.gather.v2i16.v2p0i16(<2 x i16*> %ptrs, i32 2, <2 x i1> %m, <2 x i16> %passthru) @@ -331,17 +331,17 @@ define <2 x i32> @mgather_v2i16_zextload_v2i32(<2 x i16*> %ptrs, <2 x i1> %m, <2 x i16> %passthru) { ; RV32-LABEL: mgather_v2i16_zextload_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vzext.vf2 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i16_zextload_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vzext.vf2 v8, v9 ; RV64-NEXT: ret %v = call <2 x i16> @llvm.masked.gather.v2i16.v2p0i16(<2 x i16*> %ptrs, i32 2, <2 x i1> %m, <2 x i16> %passthru) @@ -352,17 +352,17 @@ define <2 x i64> @mgather_v2i16_sextload_v2i64(<2 x i16*> %ptrs, <2 x i1> %m, <2 x i16> %passthru) { ; RV32-LABEL: mgather_v2i16_sextload_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vsext.vf4 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i16_sextload_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vsext.vf4 v8, v9 ; RV64-NEXT: ret %v = call <2 x i16> @llvm.masked.gather.v2i16.v2p0i16(<2 x i16*> %ptrs, i32 2, <2 x i1> %m, <2 x i16> %passthru) @@ -373,17 +373,17 @@ define <2 x i64> @mgather_v2i16_zextload_v2i64(<2 x i16*> %ptrs, <2 x i1> %m, <2 x i16> %passthru) { ; RV32-LABEL: mgather_v2i16_zextload_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vzext.vf4 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i16_zextload_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vzext.vf4 v8, v9 ; RV64-NEXT: ret %v = call <2 x i16> @llvm.masked.gather.v2i16.v2p0i16(<2 x i16*> %ptrs, i32 2, <2 x i1> %m, <2 x i16> %passthru) @@ -396,14 +396,14 @@ define <4 x i16> @mgather_v4i16(<4 x i16*> %ptrs, <4 x i1> %m, <4 x i16> %passthru) { ; RV32-LABEL: mgather_v4i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v4i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; RV64-NEXT: vloxei64.v v10, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v10 ; RV64-NEXT: ret @@ -414,14 +414,14 @@ define <4 x i16> @mgather_truemask_v4i16(<4 x i16*> %ptrs, <4 x i16> %passthru) { ; RV32-LABEL: mgather_truemask_v4i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vloxei32.v v25, (zero), v8 ; RV32-NEXT: vmv1r.v v8, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_truemask_v4i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64-NEXT: vloxei64.v v25, (zero), v8 ; RV64-NEXT: vmv1r.v v8, v25 ; RV64-NEXT: ret @@ -450,14 +450,14 @@ define <8 x i16> @mgather_v8i16(<8 x i16*> %ptrs, <8 x i1> %m, <8 x i16> %passthru) { ; RV32-LABEL: mgather_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v10, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v12, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v12 ; RV64-NEXT: ret @@ -468,20 +468,20 @@ define <8 x i16> @mgather_baseidx_v8i8_v8i16(i16* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i16> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i8_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i8_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -493,20 +493,20 @@ define <8 x i16> @mgather_baseidx_sext_v8i8_v8i16(i16* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i16> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i8_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i8_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -519,20 +519,20 @@ define <8 x i16> @mgather_baseidx_zext_v8i8_v8i16(i16* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i16> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i8_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i8_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -545,20 +545,20 @@ define <8 x i16> @mgather_baseidx_v8i16(i16* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x i16> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -572,14 +572,14 @@ define <1 x i32> @mgather_v1i32(<1 x i32*> %ptrs, <1 x i1> %m, <1 x i32> %passthru) { ; RV32-LABEL: mgather_v1i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e32,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 1, e32,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v1i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e32,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 1, e32,mf2,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -592,14 +592,14 @@ define <2 x i32> @mgather_v2i32(<2 x i32*> %ptrs, <2 x i1> %m, <2 x i32> %passthru) { ; RV32-LABEL: mgather_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -610,17 +610,17 @@ define <2 x i64> @mgather_v2i32_sextload_v2i64(<2 x i32*> %ptrs, <2 x i1> %m, <2 x i32> %passthru) { ; RV32-LABEL: mgather_v2i32_sextload_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vsext.vf2 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i32_sextload_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vsext.vf2 v8, v9 ; RV64-NEXT: ret %v = call <2 x i32> @llvm.masked.gather.v2i32.v2p0i32(<2 x i32*> %ptrs, i32 4, <2 x i1> %m, <2 x i32> %passthru) @@ -631,17 +631,17 @@ define <2 x i64> @mgather_v2i32_zextload_v2i64(<2 x i32*> %ptrs, <2 x i1> %m, <2 x i32> %passthru) { ; RV32-LABEL: mgather_v2i32_zextload_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vzext.vf2 v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i32_zextload_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vzext.vf2 v8, v9 ; RV64-NEXT: ret %v = call <2 x i32> @llvm.masked.gather.v2i32.v2p0i32(<2 x i32*> %ptrs, i32 4, <2 x i1> %m, <2 x i32> %passthru) @@ -654,14 +654,14 @@ define <4 x i32> @mgather_v4i32(<4 x i32*> %ptrs, <4 x i1> %m, <4 x i32> %passthru) { ; RV32-LABEL: mgather_v4i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v4i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; RV64-NEXT: vloxei64.v v10, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v10 ; RV64-NEXT: ret @@ -672,13 +672,13 @@ define <4 x i32> @mgather_truemask_v4i32(<4 x i32*> %ptrs, <4 x i32> %passthru) { ; RV32-LABEL: mgather_truemask_v4i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vloxei32.v v8, (zero), v8 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_truemask_v4i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vloxei64.v v25, (zero), v8 ; RV64-NEXT: vmv1r.v v8, v25 ; RV64-NEXT: ret @@ -707,14 +707,14 @@ define <8 x i32> @mgather_v8i32(<8 x i32*> %ptrs, <8 x i1> %m, <8 x i32> %passthru) { ; RV32-LABEL: mgather_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (zero), v8, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v12, (zero), v8, v0.t ; RV64-NEXT: vmv2r.v v8, v12 ; RV64-NEXT: ret @@ -725,20 +725,20 @@ define <8 x i32> @mgather_baseidx_v8i8_v8i32(i32* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i32> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i8_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i8_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -750,20 +750,20 @@ define <8 x i32> @mgather_baseidx_sext_v8i8_v8i32(i32* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i32> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i8_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i8_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -776,20 +776,20 @@ define <8 x i32> @mgather_baseidx_zext_v8i8_v8i32(i32* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i32> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i8_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i8_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -802,20 +802,20 @@ define <8 x i32> @mgather_baseidx_v8i16_v8i32(i32* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x i32> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i16_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i16_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -827,20 +827,20 @@ define <8 x i32> @mgather_baseidx_sext_v8i16_v8i32(i32* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x i32> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i16_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i16_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -853,20 +853,20 @@ define <8 x i32> @mgather_baseidx_zext_v8i16_v8i32(i32* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x i32> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i16_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i16_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -879,19 +879,19 @@ define <8 x i32> @mgather_baseidx_v8i32(i32* %base, <8 x i32> %idxs, <8 x i1> %m, <8 x i32> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsll.vi v26, v8, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -905,14 +905,14 @@ define <1 x i64> @mgather_v1i64(<1 x i64*> %ptrs, <1 x i1> %m, <1 x i64> %passthru) { ; RV32-LABEL: mgather_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e64,m1,tu,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e64,m1,tu,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -925,14 +925,14 @@ define <2 x i64> @mgather_v2i64(<2 x i64*> %ptrs, <2 x i1> %m, <2 x i64> %passthru) { ; RV32-LABEL: mgather_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e64,m1,tu,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e64,m1,tu,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -945,14 +945,14 @@ define <4 x i64> @mgather_v4i64(<4 x i64*> %ptrs, <4 x i1> %m, <4 x i64> %passthru) { ; RV32-LABEL: mgather_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (zero), v8, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (zero), v8, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -963,14 +963,14 @@ define <4 x i64> @mgather_truemask_v4i64(<4 x i64*> %ptrs, <4 x i64> %passthru) { ; RV32-LABEL: mgather_truemask_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vloxei32.v v26, (zero), v8 ; RV32-NEXT: vmv2r.v v8, v26 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_truemask_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vloxei64.v v8, (zero), v8 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -998,14 +998,14 @@ define <8 x i64> @mgather_v8i64(<8 x i64*> %ptrs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei32.v v12, (zero), v8, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (zero), v8, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1016,20 +1016,20 @@ define <8 x i64> @mgather_baseidx_v8i8_v8i64(i64* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i8_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei32.v v12, (a0), v26, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i8_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1041,20 +1041,20 @@ define <8 x i64> @mgather_baseidx_sext_v8i8_v8i64(i64* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i8_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf8 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i8_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1067,20 +1067,20 @@ define <8 x i64> @mgather_baseidx_zext_v8i8_v8i64(i64* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i8_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf8 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i8_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1093,20 +1093,20 @@ define <8 x i64> @mgather_baseidx_v8i16_v8i64(i64* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i16_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei32.v v12, (a0), v26, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i16_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1118,20 +1118,20 @@ define <8 x i64> @mgather_baseidx_sext_v8i16_v8i64(i64* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i16_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf4 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i16_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1144,20 +1144,20 @@ define <8 x i64> @mgather_baseidx_zext_v8i16_v8i64(i64* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i16_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf4 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i16_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1170,19 +1170,19 @@ define <8 x i64> @mgather_baseidx_v8i32_v8i64(i64* %base, <8 x i32> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i32_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsll.vi v26, v8, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei32.v v12, (a0), v26, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i32_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1194,20 +1194,20 @@ define <8 x i64> @mgather_baseidx_sext_v8i32_v8i64(i64* %base, <8 x i32> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i32_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf2 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i32_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1220,20 +1220,20 @@ define <8 x i64> @mgather_baseidx_zext_v8i32_v8i64(i64* %base, <8 x i32> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i32_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf2 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i32_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf2 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1246,18 +1246,18 @@ define <8 x i64> @mgather_baseidx_v8i64(i64* %base, <8 x i64> %idxs, <8 x i1> %m, <8 x i64> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsll.vi v28, v8, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsll.vi v28, v8, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1271,14 +1271,14 @@ define <1 x half> @mgather_v1f16(<1 x half*> %ptrs, <1 x i1> %m, <1 x half> %passthru) { ; RV32-LABEL: mgather_v1f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e16,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v1f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e16,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1291,14 +1291,14 @@ define <2 x half> @mgather_v2f16(<2 x half*> %ptrs, <2 x i1> %m, <2 x half> %passthru) { ; RV32-LABEL: mgather_v2f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,tu,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1311,14 +1311,14 @@ define <4 x half> @mgather_v4f16(<4 x half*> %ptrs, <4 x i1> %m, <4 x half> %passthru) { ; RV32-LABEL: mgather_v4f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v4f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; RV64-NEXT: vloxei64.v v10, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v10 ; RV64-NEXT: ret @@ -1329,14 +1329,14 @@ define <4 x half> @mgather_truemask_v4f16(<4 x half*> %ptrs, <4 x half> %passthru) { ; RV32-LABEL: mgather_truemask_v4f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vloxei32.v v25, (zero), v8 ; RV32-NEXT: vmv1r.v v8, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_truemask_v4f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64-NEXT: vloxei64.v v25, (zero), v8 ; RV64-NEXT: vmv1r.v v8, v25 ; RV64-NEXT: ret @@ -1365,14 +1365,14 @@ define <8 x half> @mgather_v8f16(<8 x half*> %ptrs, <8 x i1> %m, <8 x half> %passthru) { ; RV32-LABEL: mgather_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v10, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v12, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v12 ; RV64-NEXT: ret @@ -1383,20 +1383,20 @@ define <8 x half> @mgather_baseidx_v8i8_v8f16(half* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x half> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i8_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i8_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1408,20 +1408,20 @@ define <8 x half> @mgather_baseidx_sext_v8i8_v8f16(half* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x half> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i8_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i8_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1434,20 +1434,20 @@ define <8 x half> @mgather_baseidx_zext_v8i8_v8f16(half* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x half> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i8_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i8_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1460,20 +1460,20 @@ define <8 x half> @mgather_baseidx_v8f16(half* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x half> %passthru) { ; RV32-LABEL: mgather_baseidx_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v26, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,tu,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v28, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1487,14 +1487,14 @@ define <1 x float> @mgather_v1f32(<1 x float*> %ptrs, <1 x i1> %m, <1 x float> %passthru) { ; RV32-LABEL: mgather_v1f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e32,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 1, e32,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v1f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e32,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 1, e32,mf2,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1507,14 +1507,14 @@ define <2 x float> @mgather_v2f32(<2 x float*> %ptrs, <2 x i1> %m, <2 x float> %passthru) { ; RV32-LABEL: mgather_v2f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,tu,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1527,14 +1527,14 @@ define <4 x float> @mgather_v4f32(<4 x float*> %ptrs, <4 x i1> %m, <4 x float> %passthru) { ; RV32-LABEL: mgather_v4f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v4f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; RV64-NEXT: vloxei64.v v10, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v10 ; RV64-NEXT: ret @@ -1545,13 +1545,13 @@ define <4 x float> @mgather_truemask_v4f32(<4 x float*> %ptrs, <4 x float> %passthru) { ; RV32-LABEL: mgather_truemask_v4f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vloxei32.v v8, (zero), v8 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_truemask_v4f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vloxei64.v v25, (zero), v8 ; RV64-NEXT: vmv1r.v v8, v25 ; RV64-NEXT: ret @@ -1580,14 +1580,14 @@ define <8 x float> @mgather_v8f32(<8 x float*> %ptrs, <8 x i1> %m, <8 x float> %passthru) { ; RV32-LABEL: mgather_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (zero), v8, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v12, (zero), v8, v0.t ; RV64-NEXT: vmv2r.v v8, v12 ; RV64-NEXT: ret @@ -1598,20 +1598,20 @@ define <8 x float> @mgather_baseidx_v8i8_v8f32(float* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x float> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i8_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i8_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -1623,20 +1623,20 @@ define <8 x float> @mgather_baseidx_sext_v8i8_v8f32(float* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x float> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i8_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i8_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -1649,20 +1649,20 @@ define <8 x float> @mgather_baseidx_zext_v8i8_v8f32(float* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x float> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i8_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i8_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -1675,20 +1675,20 @@ define <8 x float> @mgather_baseidx_v8i16_v8f32(float* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x float> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i16_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i16_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -1700,20 +1700,20 @@ define <8 x float> @mgather_baseidx_sext_v8i16_v8f32(float* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x float> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i16_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i16_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -1726,20 +1726,20 @@ define <8 x float> @mgather_baseidx_zext_v8i16_v8f32(float* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x float> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i16_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i16_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -1752,19 +1752,19 @@ define <8 x float> @mgather_baseidx_v8f32(float* %base, <8 x i32> %idxs, <8 x i1> %m, <8 x float> %passthru) { ; RV32-LABEL: mgather_baseidx_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsll.vi v26, v8, 2 -; RV32-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v26, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,tu,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (a0), v28, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -1778,14 +1778,14 @@ define <1 x double> @mgather_v1f64(<1 x double*> %ptrs, <1 x i1> %m, <1 x double> %passthru) { ; RV32-LABEL: mgather_v1f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e64,m1,tu,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v1f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e64,m1,tu,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1798,14 +1798,14 @@ define <2 x double> @mgather_v2f64(<2 x double*> %ptrs, <2 x i1> %m, <2 x double> %passthru) { ; RV32-LABEL: mgather_v2f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e64,m1,tu,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (zero), v8, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v2f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e64,m1,tu,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (zero), v8, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -1818,14 +1818,14 @@ define <4 x double> @mgather_v4f64(<4 x double*> %ptrs, <4 x i1> %m, <4 x double> %passthru) { ; RV32-LABEL: mgather_v4f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (zero), v8, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v4f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; RV64-NEXT: vloxei64.v v10, (zero), v8, v0.t ; RV64-NEXT: vmv2r.v v8, v10 ; RV64-NEXT: ret @@ -1836,14 +1836,14 @@ define <4 x double> @mgather_truemask_v4f64(<4 x double*> %ptrs, <4 x double> %passthru) { ; RV32-LABEL: mgather_truemask_v4f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vloxei32.v v26, (zero), v8 ; RV32-NEXT: vmv2r.v v8, v26 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_truemask_v4f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vloxei64.v v8, (zero), v8 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -1871,14 +1871,14 @@ define <8 x double> @mgather_v8f64(<8 x double*> %ptrs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei32.v v12, (zero), v8, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (zero), v8, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1889,20 +1889,20 @@ define <8 x double> @mgather_baseidx_v8i8_v8f64(double* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i8_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei32.v v12, (a0), v26, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i8_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1914,20 +1914,20 @@ define <8 x double> @mgather_baseidx_sext_v8i8_v8f64(double* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i8_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf8 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i8_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1940,20 +1940,20 @@ define <8 x double> @mgather_baseidx_zext_v8i8_v8f64(double* %base, <8 x i8> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i8_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf8 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i8_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1966,20 +1966,20 @@ define <8 x double> @mgather_baseidx_v8i16_v8f64(double* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i16_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v8 ; RV32-NEXT: vsll.vi v26, v26, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei32.v v12, (a0), v26, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i16_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -1991,20 +1991,20 @@ define <8 x double> @mgather_baseidx_sext_v8i16_v8f64(double* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i16_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf4 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i16_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -2017,20 +2017,20 @@ define <8 x double> @mgather_baseidx_zext_v8i16_v8f64(double* %base, <8 x i16> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i16_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf4 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i16_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf4 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -2043,19 +2043,19 @@ define <8 x double> @mgather_baseidx_v8i32_v8f64(double* %base, <8 x i32> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_v8i32_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsll.vi v26, v8, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei32.v v12, (a0), v26, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8i32_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -2067,20 +2067,20 @@ define <8 x double> @mgather_baseidx_sext_v8i32_v8f64(double* %base, <8 x i32> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_sext_v8i32_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf2 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_sext_v8i32_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -2093,20 +2093,20 @@ define <8 x double> @mgather_baseidx_zext_v8i32_v8f64(double* %base, <8 x i32> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_zext_v8i32_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf2 v28, v8 ; RV32-NEXT: vsll.vi v28, v28, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_zext_v8i32_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf2 v28, v8 ; RV64-NEXT: vsll.vi v28, v28, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -2119,18 +2119,18 @@ define <8 x double> @mgather_baseidx_v8f64(double* %base, <8 x i64> %idxs, <8 x i1> %m, <8 x double> %passthru) { ; RV32-LABEL: mgather_baseidx_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsll.vi v28, v8, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV32-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV32-NEXT: vmv4r.v v8, v12 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsll.vi v28, v8, 3 -; RV64-NEXT: vsetivli a1, 8, e64,m4,tu,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,tu,mu ; RV64-NEXT: vloxei64.v v12, (a0), v28, v0.t ; RV64-NEXT: vmv4r.v v8, v12 ; RV64-NEXT: ret @@ -2144,18 +2144,18 @@ define <16 x i8> @mgather_baseidx_v16i8(i8* %base, <16 x i8> %idxs, <16 x i1> %m, <16 x i8> %passthru) { ; RV32-LABEL: mgather_baseidx_v16i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vsext.vf4 v28, v8 -; RV32-NEXT: vsetivli a1, 16, e8,m1,tu,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,tu,mu ; RV32-NEXT: vloxei32.v v9, (a0), v28, v0.t ; RV32-NEXT: vmv1r.v v8, v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mgather_baseidx_v16i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vsext.vf8 v16, v8 -; RV64-NEXT: vsetivli a1, 16, e8,m1,tu,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,tu,mu ; RV64-NEXT: vloxei64.v v9, (a0), v16, v0.t ; RV64-NEXT: vmv1r.v v8, v9 ; RV64-NEXT: ret @@ -2170,9 +2170,9 @@ ; RV32-LABEL: mgather_baseidx_v32i8: ; RV32: # %bb.0: ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vsext.vf4 v16, v8 -; RV32-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; RV32-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; RV32-NEXT: vloxei32.v v10, (a0), v16, v0.t ; RV32-NEXT: vmv2r.v v8, v10 ; RV32-NEXT: ret @@ -2180,26 +2180,26 @@ ; RV64-LABEL: mgather_baseidx_v32i8: ; RV64: # %bb.0: ; RV64-NEXT: vmv1r.v v25, v0 -; RV64-NEXT: vsetivli a1, 16, e8,m2,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 16 ; RV64-NEXT: vslidedown.vi v28, v8, 16 -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vsext.vf8 v16, v28 -; RV64-NEXT: vsetivli a1, 2, e8,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; RV64-NEXT: vslidedown.vi v0, v0, 2 -; RV64-NEXT: vsetivli a1, 16, e8,m1,tu,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,tu,mu ; RV64-NEXT: vloxei64.v v26, (a0), v16, v0.t -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vsext.vf8 v16, v8 -; RV64-NEXT: vsetivli a1, 16, e8,m1,tu,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,tu,mu ; RV64-NEXT: vmv1r.v v0, v25 ; RV64-NEXT: vloxei64.v v10, (a0), v16, v0.t ; RV64-NEXT: addi a0, zero, 32 -; RV64-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; RV64-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; RV64-NEXT: vmv.v.i v8, 0 -; RV64-NEXT: vsetivli a1, 16, e8,m2,tu,mu +; RV64-NEXT: vsetivli zero, 16, e8,m2,tu,mu ; RV64-NEXT: vslideup.vi v8, v10, 0 -; RV64-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; RV64-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; RV64-NEXT: vslideup.vi v8, v26, 16 ; RV64-NEXT: ret %ptrs = getelementptr inbounds i8, i8* %base, <32 x i8> %idxs diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-load-fp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-load-fp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-load-fp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-load-fp.ll @@ -5,7 +5,7 @@ define void @masked_load_v1f16(<1 x half>* %a, <1 x half>* %m_ptr, <1 x half>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v1f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: fmv.h.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v25, ft0 @@ -23,7 +23,7 @@ define void @masked_load_v1f32(<1 x float>* %a, <1 x float>* %m_ptr, <1 x float>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v1f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) ; CHECK-NEXT: fmv.w.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v25, ft0 @@ -41,7 +41,7 @@ define void @masked_load_v1f64(<1 x double>* %a, <1 x double>* %m_ptr, <1 x double>* %res_ptr) nounwind { ; RV32-LABEL: masked_load_v1f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a1) ; RV32-NEXT: fcvt.d.w ft0, zero ; RV32-NEXT: vmfeq.vf v0, v25, ft0 @@ -51,7 +51,7 @@ ; ; RV64-LABEL: masked_load_v1f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a1) ; RV64-NEXT: fmv.d.x ft0, zero ; RV64-NEXT: vmfeq.vf v0, v25, ft0 @@ -69,7 +69,7 @@ define void @masked_load_v2f16(<2 x half>* %a, <2 x half>* %m_ptr, <2 x half>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v2f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: fmv.h.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v25, ft0 @@ -87,7 +87,7 @@ define void @masked_load_v2f32(<2 x float>* %a, <2 x float>* %m_ptr, <2 x float>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v2f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) ; CHECK-NEXT: fmv.w.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v25, ft0 @@ -105,7 +105,7 @@ define void @masked_load_v2f64(<2 x double>* %a, <2 x double>* %m_ptr, <2 x double>* %res_ptr) nounwind { ; RV32-LABEL: masked_load_v2f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a1) ; RV32-NEXT: fcvt.d.w ft0, zero ; RV32-NEXT: vmfeq.vf v0, v25, ft0 @@ -115,7 +115,7 @@ ; ; RV64-LABEL: masked_load_v2f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a1) ; RV64-NEXT: fmv.d.x ft0, zero ; RV64-NEXT: vmfeq.vf v0, v25, ft0 @@ -133,7 +133,7 @@ define void @masked_load_v4f16(<4 x half>* %a, <4 x half>* %m_ptr, <4 x half>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: fmv.h.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v25, ft0 @@ -151,7 +151,7 @@ define void @masked_load_v4f32(<4 x float>* %a, <4 x float>* %m_ptr, <4 x float>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) ; CHECK-NEXT: fmv.w.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v25, ft0 @@ -169,7 +169,7 @@ define void @masked_load_v4f64(<4 x double>* %a, <4 x double>* %m_ptr, <4 x double>* %res_ptr) nounwind { ; RV32-LABEL: masked_load_v4f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a1) ; RV32-NEXT: fcvt.d.w ft0, zero ; RV32-NEXT: vmfeq.vf v0, v26, ft0 @@ -179,7 +179,7 @@ ; ; RV64-LABEL: masked_load_v4f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a1) ; RV64-NEXT: fmv.d.x ft0, zero ; RV64-NEXT: vmfeq.vf v0, v26, ft0 @@ -197,7 +197,7 @@ define void @masked_load_v8f16(<8 x half>* %a, <8 x half>* %m_ptr, <8 x half>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: fmv.h.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v25, ft0 @@ -215,7 +215,7 @@ define void @masked_load_v8f32(<8 x float>* %a, <8 x float>* %m_ptr, <8 x float>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: fmv.w.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v26, ft0 @@ -233,7 +233,7 @@ define void @masked_load_v8f64(<8 x double>* %a, <8 x double>* %m_ptr, <8 x double>* %res_ptr) nounwind { ; RV32-LABEL: masked_load_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a1) ; RV32-NEXT: fcvt.d.w ft0, zero ; RV32-NEXT: vmfeq.vf v0, v28, ft0 @@ -243,7 +243,7 @@ ; ; RV64-LABEL: masked_load_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a1) ; RV64-NEXT: fmv.d.x ft0, zero ; RV64-NEXT: vmfeq.vf v0, v28, ft0 @@ -261,7 +261,7 @@ define void @masked_load_v16f16(<16 x half>* %a, <16 x half>* %m_ptr, <16 x half>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v16f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: fmv.h.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v26, ft0 @@ -279,7 +279,7 @@ define void @masked_load_v16f32(<16 x float>* %a, <16 x float>* %m_ptr, <16 x float>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v16f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a1) ; CHECK-NEXT: fmv.w.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v28, ft0 @@ -297,7 +297,7 @@ define void @masked_load_v16f64(<16 x double>* %a, <16 x double>* %m_ptr, <16 x double>* %res_ptr) nounwind { ; RV32-LABEL: masked_load_v16f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a1) ; RV32-NEXT: fcvt.d.w ft0, zero ; RV32-NEXT: vmfeq.vf v0, v8, ft0 @@ -307,7 +307,7 @@ ; ; RV64-LABEL: masked_load_v16f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a1) ; RV64-NEXT: fmv.d.x ft0, zero ; RV64-NEXT: vmfeq.vf v0, v8, ft0 @@ -326,7 +326,7 @@ ; CHECK-LABEL: masked_load_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a1) ; CHECK-NEXT: fmv.h.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v28, ft0 @@ -345,7 +345,7 @@ ; CHECK-LABEL: masked_load_v32f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a1) ; CHECK-NEXT: fmv.w.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 @@ -364,7 +364,7 @@ ; RV32-LABEL: masked_load_v32f64: ; RV32: # %bb.0: ; RV32-NEXT: addi a3, a1, 128 -; RV32-NEXT: vsetivli a4, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a1) ; RV32-NEXT: vle64.v v16, (a3) ; RV32-NEXT: fcvt.d.w ft0, zero @@ -382,7 +382,7 @@ ; RV64-LABEL: masked_load_v32f64: ; RV64: # %bb.0: ; RV64-NEXT: addi a3, a1, 128 -; RV64-NEXT: vsetivli a4, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a1) ; RV64-NEXT: vle64.v v16, (a3) ; RV64-NEXT: fmv.d.x ft0, zero @@ -408,7 +408,7 @@ ; CHECK-LABEL: masked_load_v64f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a1) ; CHECK-NEXT: fmv.h.x ft0, zero ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 @@ -428,7 +428,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, a1, 128 ; CHECK-NEXT: addi a4, zero, 32 -; CHECK-NEXT: vsetvli a4, a4, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a4, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a1) ; CHECK-NEXT: vle32.v v16, (a3) ; CHECK-NEXT: fmv.w.x ft0, zero @@ -455,7 +455,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, a1, 128 ; CHECK-NEXT: addi a4, zero, 64 -; CHECK-NEXT: vsetvli a4, a4, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a4, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a1) ; CHECK-NEXT: vle16.v v16, (a3) ; CHECK-NEXT: fmv.h.x ft0, zero diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-load-int.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-load-int.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-load-int.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-load-int.ll @@ -5,7 +5,7 @@ define void @masked_load_v1i8(<1 x i8>* %a, <1 x i8>* %m_ptr, <1 x i8>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle8.v v25, (a0), v0.t @@ -22,7 +22,7 @@ define void @masked_load_v1i16(<1 x i16>* %a, <1 x i16>* %m_ptr, <1 x i16>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle16.v v25, (a0), v0.t @@ -39,7 +39,7 @@ define void @masked_load_v1i32(<1 x i32>* %a, <1 x i32>* %m_ptr, <1 x i32>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle32.v v25, (a0), v0.t @@ -56,7 +56,7 @@ define void @masked_load_v1i64(<1 x i64>* %a, <1 x i64>* %m_ptr, <1 x i64>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle64.v v25, (a0), v0.t @@ -73,7 +73,7 @@ define void @masked_load_v2i8(<2 x i8>* %a, <2 x i8>* %m_ptr, <2 x i8>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle8.v v25, (a0), v0.t @@ -90,7 +90,7 @@ define void @masked_load_v2i16(<2 x i16>* %a, <2 x i16>* %m_ptr, <2 x i16>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle16.v v25, (a0), v0.t @@ -107,7 +107,7 @@ define void @masked_load_v2i32(<2 x i32>* %a, <2 x i32>* %m_ptr, <2 x i32>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle32.v v25, (a0), v0.t @@ -124,7 +124,7 @@ define void @masked_load_v2i64(<2 x i64>* %a, <2 x i64>* %m_ptr, <2 x i64>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle64.v v25, (a0), v0.t @@ -141,7 +141,7 @@ define void @masked_load_v4i8(<4 x i8>* %a, <4 x i8>* %m_ptr, <4 x i8>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle8.v v25, (a0), v0.t @@ -158,7 +158,7 @@ define void @masked_load_v4i16(<4 x i16>* %a, <4 x i16>* %m_ptr, <4 x i16>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle16.v v25, (a0), v0.t @@ -175,7 +175,7 @@ define void @masked_load_v4i32(<4 x i32>* %a, <4 x i32>* %m_ptr, <4 x i32>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle32.v v25, (a0), v0.t @@ -192,7 +192,7 @@ define void @masked_load_v4i64(<4 x i64>* %a, <4 x i64>* %m_ptr, <4 x i64>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a1) ; CHECK-NEXT: vmseq.vi v0, v26, 0 ; CHECK-NEXT: vle64.v v26, (a0), v0.t @@ -209,7 +209,7 @@ define void @masked_load_v8i8(<8 x i8>* %a, <8 x i8>* %m_ptr, <8 x i8>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle8.v v25, (a0), v0.t @@ -226,7 +226,7 @@ define void @masked_load_v8i16(<8 x i16>* %a, <8 x i16>* %m_ptr, <8 x i16>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle16.v v25, (a0), v0.t @@ -243,7 +243,7 @@ define void @masked_load_v8i32(<8 x i32>* %a, <8 x i32>* %m_ptr, <8 x i32>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a1) ; CHECK-NEXT: vmseq.vi v0, v26, 0 ; CHECK-NEXT: vle32.v v26, (a0), v0.t @@ -260,7 +260,7 @@ define void @masked_load_v8i64(<8 x i64>* %a, <8 x i64>* %m_ptr, <8 x i64>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a1) ; CHECK-NEXT: vmseq.vi v0, v28, 0 ; CHECK-NEXT: vle64.v v28, (a0), v0.t @@ -277,7 +277,7 @@ define void @masked_load_v16i8(<16 x i8>* %a, <16 x i8>* %m_ptr, <16 x i8>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a1) ; CHECK-NEXT: vmseq.vi v0, v25, 0 ; CHECK-NEXT: vle8.v v25, (a0), v0.t @@ -294,7 +294,7 @@ define void @masked_load_v16i16(<16 x i16>* %a, <16 x i16>* %m_ptr, <16 x i16>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a1) ; CHECK-NEXT: vmseq.vi v0, v26, 0 ; CHECK-NEXT: vle16.v v26, (a0), v0.t @@ -311,7 +311,7 @@ define void @masked_load_v16i32(<16 x i32>* %a, <16 x i32>* %m_ptr, <16 x i32>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a1) ; CHECK-NEXT: vmseq.vi v0, v28, 0 ; CHECK-NEXT: vle32.v v28, (a0), v0.t @@ -328,7 +328,7 @@ define void @masked_load_v16i64(<16 x i64>* %a, <16 x i64>* %m_ptr, <16 x i64>* %res_ptr) nounwind { ; CHECK-LABEL: masked_load_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a1) ; CHECK-NEXT: vmseq.vi v0, v8, 0 ; CHECK-NEXT: vle64.v v8, (a0), v0.t @@ -346,7 +346,7 @@ ; CHECK-LABEL: masked_load_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a1) ; CHECK-NEXT: vmseq.vi v0, v26, 0 ; CHECK-NEXT: vle8.v v26, (a0), v0.t @@ -364,7 +364,7 @@ ; CHECK-LABEL: masked_load_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a1) ; CHECK-NEXT: vmseq.vi v0, v28, 0 ; CHECK-NEXT: vle16.v v28, (a0), v0.t @@ -382,7 +382,7 @@ ; CHECK-LABEL: masked_load_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a1) ; CHECK-NEXT: vmseq.vi v0, v8, 0 ; CHECK-NEXT: vle32.v v8, (a0), v0.t @@ -404,15 +404,15 @@ ; RV32-NEXT: slli a3, a3, 3 ; RV32-NEXT: sub sp, sp, a3 ; RV32-NEXT: addi a3, a1, 128 -; RV32-NEXT: vsetivli a4, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a3) ; RV32-NEXT: addi a3, sp, 16 ; RV32-NEXT: vs8r.v v8, (a3) # Unknown-size Folded Spill ; RV32-NEXT: vle64.v v16, (a1) ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vmv.v.i v8, 0 -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vmseq.vv v25, v16, v8 ; RV32-NEXT: addi a1, sp, 16 ; RV32-NEXT: vl8re8.v v16, (a1) # Unknown-size Folded Reload @@ -433,7 +433,7 @@ ; RV64-LABEL: masked_load_v32i64: ; RV64: # %bb.0: ; RV64-NEXT: addi a3, a1, 128 -; RV64-NEXT: vsetivli a4, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a1) ; RV64-NEXT: vle64.v v16, (a3) ; RV64-NEXT: vmseq.vi v25, v8, 0 @@ -458,7 +458,7 @@ ; CHECK-LABEL: masked_load_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a1) ; CHECK-NEXT: vmseq.vi v0, v28, 0 ; CHECK-NEXT: vle8.v v28, (a0), v0.t @@ -476,7 +476,7 @@ ; CHECK-LABEL: masked_load_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a1) ; CHECK-NEXT: vmseq.vi v0, v8, 0 ; CHECK-NEXT: vle16.v v8, (a0), v0.t @@ -495,7 +495,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, a1, 128 ; CHECK-NEXT: addi a4, zero, 32 -; CHECK-NEXT: vsetvli a4, a4, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a4, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a1) ; CHECK-NEXT: vle32.v v16, (a3) ; CHECK-NEXT: vmseq.vi v25, v8, 0 @@ -520,7 +520,7 @@ ; CHECK-LABEL: masked_load_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a1) ; CHECK-NEXT: vmseq.vi v0, v8, 0 ; CHECK-NEXT: vle8.v v8, (a0), v0.t @@ -539,7 +539,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, a1, 128 ; CHECK-NEXT: addi a4, zero, 128 -; CHECK-NEXT: vsetvli a4, a4, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a4, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a1) ; CHECK-NEXT: vle8.v v16, (a3) ; CHECK-NEXT: vmseq.vi v25, v8, 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-scatter.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-scatter.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-scatter.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-scatter.ll @@ -9,13 +9,13 @@ define void @mscatter_v1i8(<1 x i8> %val, <1 x i8*> %ptrs, <1 x i1> %m) { ; RV32-LABEL: mscatter_v1i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v1i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v1i8.v1p0i8(<1 x i8> %val, <1 x i8*> %ptrs, i32 1, <1 x i1> %m) @@ -27,13 +27,13 @@ define void @mscatter_v2i8(<2 x i8> %val, <2 x i8*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v2i8.v2p0i8(<2 x i8> %val, <2 x i8*> %ptrs, i32 1, <2 x i1> %m) @@ -43,14 +43,14 @@ define void @mscatter_v2i16_truncstore_v2i8(<2 x i16> %val, <2 x i8*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i16_truncstore_v2i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV32-NEXT: vnsrl.wi v25, v8, 0 ; RV32-NEXT: vsoxei32.v v25, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i16_truncstore_v2i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV64-NEXT: vnsrl.wi v25, v8, 0 ; RV64-NEXT: vsoxei64.v v25, (zero), v9, v0.t ; RV64-NEXT: ret @@ -62,18 +62,18 @@ define void @mscatter_v2i32_truncstore_v2i8(<2 x i32> %val, <2 x i8*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i32_truncstore_v2i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vnsrl.wi v25, v8, 0 -; RV32-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV32-NEXT: vnsrl.wi v26, v25, 0 ; RV32-NEXT: vsoxei32.v v26, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i32_truncstore_v2i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vnsrl.wi v25, v8, 0 -; RV64-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV64-NEXT: vnsrl.wi v26, v25, 0 ; RV64-NEXT: vsoxei64.v v26, (zero), v9, v0.t ; RV64-NEXT: ret @@ -85,22 +85,22 @@ define void @mscatter_v2i64_truncstore_v2i8(<2 x i64> %val, <2 x i8*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i64_truncstore_v2i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vnsrl.wi v25, v8, 0 -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vnsrl.wi v26, v25, 0 -; RV32-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV32-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV32-NEXT: vnsrl.wi v25, v26, 0 ; RV32-NEXT: vsoxei32.v v25, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i64_truncstore_v2i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vnsrl.wi v25, v8, 0 -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vnsrl.wi v26, v25, 0 -; RV64-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; RV64-NEXT: vnsrl.wi v25, v26, 0 ; RV64-NEXT: vsoxei64.v v25, (zero), v9, v0.t ; RV64-NEXT: ret @@ -114,13 +114,13 @@ define void @mscatter_v4i8(<4 x i8> %val, <4 x i8*> %ptrs, <4 x i1> %m) { ; RV32-LABEL: mscatter_v4i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v4i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v4i8.v4p0i8(<4 x i8> %val, <4 x i8*> %ptrs, i32 1, <4 x i1> %m) @@ -130,13 +130,13 @@ define void @mscatter_truemask_v4i8(<4 x i8> %val, <4 x i8*> %ptrs) { ; RV32-LABEL: mscatter_truemask_v4i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_truemask_v4i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -162,13 +162,13 @@ define void @mscatter_v8i8(<8 x i8> %val, <8 x i8*> %ptrs, <8 x i1> %m) { ; RV32-LABEL: mscatter_v8i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v8i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v12, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v8i8.v8p0i8(<8 x i8> %val, <8 x i8*> %ptrs, i32 1, <8 x i1> %m) @@ -178,17 +178,17 @@ define void @mscatter_baseidx_v8i8(<8 x i8> %val, i8* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v9 -; RV32-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v9 -; RV64-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds i8, i8* %base, <8 x i8> %idxs @@ -201,13 +201,13 @@ define void @mscatter_v1i16(<1 x i16> %val, <1 x i16*> %ptrs, <1 x i1> %m) { ; RV32-LABEL: mscatter_v1i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v1i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v1i16.v1p0i16(<1 x i16> %val, <1 x i16*> %ptrs, i32 2, <1 x i1> %m) @@ -219,13 +219,13 @@ define void @mscatter_v2i16(<2 x i16> %val, <2 x i16*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v2i16.v2p0i16(<2 x i16> %val, <2 x i16*> %ptrs, i32 2, <2 x i1> %m) @@ -235,14 +235,14 @@ define void @mscatter_v2i32_truncstore_v2i16(<2 x i32> %val, <2 x i16*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i32_truncstore_v2i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vnsrl.wi v25, v8, 0 ; RV32-NEXT: vsoxei32.v v25, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i32_truncstore_v2i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vnsrl.wi v25, v8, 0 ; RV64-NEXT: vsoxei64.v v25, (zero), v9, v0.t ; RV64-NEXT: ret @@ -254,18 +254,18 @@ define void @mscatter_v2i64_truncstore_v2i16(<2 x i64> %val, <2 x i16*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i64_truncstore_v2i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vnsrl.wi v25, v8, 0 -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vnsrl.wi v26, v25, 0 ; RV32-NEXT: vsoxei32.v v26, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i64_truncstore_v2i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vnsrl.wi v25, v8, 0 -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vnsrl.wi v26, v25, 0 ; RV64-NEXT: vsoxei64.v v26, (zero), v9, v0.t ; RV64-NEXT: ret @@ -279,13 +279,13 @@ define void @mscatter_v4i16(<4 x i16> %val, <4 x i16*> %ptrs, <4 x i1> %m) { ; RV32-LABEL: mscatter_v4i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v4i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v4i16.v4p0i16(<4 x i16> %val, <4 x i16*> %ptrs, i32 2, <4 x i1> %m) @@ -295,13 +295,13 @@ define void @mscatter_truemask_v4i16(<4 x i16> %val, <4 x i16*> %ptrs) { ; RV32-LABEL: mscatter_truemask_v4i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_truemask_v4i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -327,13 +327,13 @@ define void @mscatter_v8i16(<8 x i16> %val, <8 x i16*> %ptrs, <8 x i1> %m) { ; RV32-LABEL: mscatter_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v12, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v8i16.v8p0i16(<8 x i16> %val, <8 x i16*> %ptrs, i32 2, <8 x i1> %m) @@ -343,19 +343,19 @@ define void @mscatter_baseidx_v8i8_v8i16(<8 x i16> %val, i16* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i8_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v9 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i8_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v9 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds i16, i16* %base, <8 x i8> %idxs @@ -366,19 +366,19 @@ define void @mscatter_baseidx_sext_v8i8_v8i16(<8 x i16> %val, i16* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i8_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v9 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_sext_v8i8_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v9 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = sext <8 x i8> %idxs to <8 x i16> @@ -390,19 +390,19 @@ define void @mscatter_baseidx_zext_v8i8_v8i16(<8 x i16> %val, i16* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i8_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf4 v26, v9 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_zext_v8i8_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v9 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = zext <8 x i8> %idxs to <8 x i16> @@ -414,19 +414,19 @@ define void @mscatter_baseidx_v8i16(<8 x i16> %val, i16* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v9 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v9 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds i16, i16* %base, <8 x i16> %idxs @@ -439,13 +439,13 @@ define void @mscatter_v1i32(<1 x i32> %val, <1 x i32*> %ptrs, <1 x i1> %m) { ; RV32-LABEL: mscatter_v1i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v1i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v1i32.v1p0i32(<1 x i32> %val, <1 x i32*> %ptrs, i32 4, <1 x i1> %m) @@ -457,13 +457,13 @@ define void @mscatter_v2i32(<2 x i32> %val, <2 x i32*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v2i32.v2p0i32(<2 x i32> %val, <2 x i32*> %ptrs, i32 4, <2 x i1> %m) @@ -473,14 +473,14 @@ define void @mscatter_v2i64_truncstore_v2i32(<2 x i64> %val, <2 x i32*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i64_truncstore_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vnsrl.wi v25, v8, 0 ; RV32-NEXT: vsoxei32.v v25, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i64_truncstore_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vnsrl.wi v25, v8, 0 ; RV64-NEXT: vsoxei64.v v25, (zero), v9, v0.t ; RV64-NEXT: ret @@ -494,13 +494,13 @@ define void @mscatter_v4i32(<4 x i32> %val, <4 x i32*> %ptrs, <4 x i1> %m) { ; RV32-LABEL: mscatter_v4i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v4i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v4i32.v4p0i32(<4 x i32> %val, <4 x i32*> %ptrs, i32 4, <4 x i1> %m) @@ -510,13 +510,13 @@ define void @mscatter_truemask_v4i32(<4 x i32> %val, <4 x i32*> %ptrs) { ; RV32-LABEL: mscatter_truemask_v4i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_truemask_v4i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -542,13 +542,13 @@ define void @mscatter_v8i32(<8 x i32> %val, <8 x i32*> %ptrs, <8 x i1> %m) { ; RV32-LABEL: mscatter_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v12, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v8i32.v8p0i32(<8 x i32> %val, <8 x i32*> %ptrs, i32 4, <8 x i1> %m) @@ -558,7 +558,7 @@ define void @mscatter_baseidx_v8i8_v8i32(<8 x i32> %val, i32* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i8_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -566,10 +566,10 @@ ; ; RV64-LABEL: mscatter_baseidx_v8i8_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds i32, i32* %base, <8 x i8> %idxs @@ -580,7 +580,7 @@ define void @mscatter_baseidx_sext_v8i8_v8i32(<8 x i32> %val, i32* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i8_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -588,10 +588,10 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i8_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = sext <8 x i8> %idxs to <8 x i32> @@ -603,7 +603,7 @@ define void @mscatter_baseidx_zext_v8i8_v8i32(<8 x i32> %val, i32* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i8_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf4 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -611,10 +611,10 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i8_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = zext <8 x i8> %idxs to <8 x i32> @@ -626,7 +626,7 @@ define void @mscatter_baseidx_v8i16_v8i32(<8 x i32> %val, i32* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i16_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -634,10 +634,10 @@ ; ; RV64-LABEL: mscatter_baseidx_v8i16_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds i32, i32* %base, <8 x i16> %idxs @@ -648,7 +648,7 @@ define void @mscatter_baseidx_sext_v8i16_v8i32(<8 x i32> %val, i32* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i16_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -656,10 +656,10 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i16_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = sext <8 x i16> %idxs to <8 x i32> @@ -671,7 +671,7 @@ define void @mscatter_baseidx_zext_v8i16_v8i32(<8 x i32> %val, i32* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i16_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf2 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -679,10 +679,10 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i16_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf4 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = zext <8 x i16> %idxs to <8 x i32> @@ -694,17 +694,17 @@ define void @mscatter_baseidx_v8i32(<8 x i32> %val, i32* %base, <8 x i32> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsll.vi v26, v10, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds i32, i32* %base, <8 x i32> %idxs @@ -717,13 +717,13 @@ define void @mscatter_v1i64(<1 x i64> %val, <1 x i64*> %ptrs, <1 x i1> %m) { ; RV32-LABEL: mscatter_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v1i64.v1p0i64(<1 x i64> %val, <1 x i64*> %ptrs, i32 8, <1 x i1> %m) @@ -735,13 +735,13 @@ define void @mscatter_v2i64(<2 x i64> %val, <2 x i64*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v2i64.v2p0i64(<2 x i64> %val, <2 x i64*> %ptrs, i32 8, <2 x i1> %m) @@ -753,13 +753,13 @@ define void @mscatter_v4i64(<4 x i64> %val, <4 x i64*> %ptrs, <4 x i1> %m) { ; RV32-LABEL: mscatter_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v4i64.v4p0i64(<4 x i64> %val, <4 x i64*> %ptrs, i32 8, <4 x i1> %m) @@ -769,13 +769,13 @@ define void @mscatter_truemask_v4i64(<4 x i64> %val, <4 x i64*> %ptrs) { ; RV32-LABEL: mscatter_truemask_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_truemask_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -801,13 +801,13 @@ define void @mscatter_v8i64(<8 x i64> %val, <8 x i64*> %ptrs, <8 x i1> %m) { ; RV32-LABEL: mscatter_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v12, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v12, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v8i64.v8p0i64(<8 x i64> %val, <8 x i64*> %ptrs, i32 8, <8 x i1> %m) @@ -817,16 +817,16 @@ define void @mscatter_baseidx_v8i8_v8i64(<8 x i64> %val, i64* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i8_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v12 ; RV32-NEXT: vsll.vi v26, v26, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i8_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -839,7 +839,7 @@ define void @mscatter_baseidx_sext_v8i8_v8i64(<8 x i64> %val, i64* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i8_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf8 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -847,7 +847,7 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i8_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -861,7 +861,7 @@ define void @mscatter_baseidx_zext_v8i8_v8i64(<8 x i64> %val, i64* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i8_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf8 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -869,7 +869,7 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i8_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -883,16 +883,16 @@ define void @mscatter_baseidx_v8i16_v8i64(<8 x i64> %val, i64* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i16_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v12 ; RV32-NEXT: vsll.vi v26, v26, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i16_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -905,7 +905,7 @@ define void @mscatter_baseidx_sext_v8i16_v8i64(<8 x i64> %val, i64* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i16_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf4 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -913,7 +913,7 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i16_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -927,7 +927,7 @@ define void @mscatter_baseidx_zext_v8i16_v8i64(<8 x i64> %val, i64* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i16_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf4 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -935,7 +935,7 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i16_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf4 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -949,15 +949,15 @@ define void @mscatter_baseidx_v8i32_v8i64(<8 x i64> %val, i64* %base, <8 x i32> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i32_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsll.vi v26, v12, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i32_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -970,7 +970,7 @@ define void @mscatter_baseidx_sext_v8i32_v8i64(<8 x i64> %val, i64* %base, <8 x i32> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i32_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf2 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -978,7 +978,7 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i32_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -992,7 +992,7 @@ define void @mscatter_baseidx_zext_v8i32_v8i64(<8 x i64> %val, i64* %base, <8 x i32> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i32_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf2 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1000,7 +1000,7 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i32_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf2 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1014,14 +1014,14 @@ define void @mscatter_baseidx_v8i64(<8 x i64> %val, i64* %base, <8 x i64> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsll.vi v28, v12, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsll.vi v28, v12, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret @@ -1035,13 +1035,13 @@ define void @mscatter_v1f16(<1 x half> %val, <1 x half*> %ptrs, <1 x i1> %m) { ; RV32-LABEL: mscatter_v1f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v1f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v1f16.v1p0f16(<1 x half> %val, <1 x half*> %ptrs, i32 2, <1 x i1> %m) @@ -1053,13 +1053,13 @@ define void @mscatter_v2f16(<2 x half> %val, <2 x half*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v2f16.v2p0f16(<2 x half> %val, <2 x half*> %ptrs, i32 2, <2 x i1> %m) @@ -1071,13 +1071,13 @@ define void @mscatter_v4f16(<4 x half> %val, <4 x half*> %ptrs, <4 x i1> %m) { ; RV32-LABEL: mscatter_v4f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v4f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v4f16.v4p0f16(<4 x half> %val, <4 x half*> %ptrs, i32 2, <4 x i1> %m) @@ -1087,13 +1087,13 @@ define void @mscatter_truemask_v4f16(<4 x half> %val, <4 x half*> %ptrs) { ; RV32-LABEL: mscatter_truemask_v4f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_truemask_v4f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -1119,13 +1119,13 @@ define void @mscatter_v8f16(<8 x half> %val, <8 x half*> %ptrs, <8 x i1> %m) { ; RV32-LABEL: mscatter_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v12, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v8f16.v8p0f16(<8 x half> %val, <8 x half*> %ptrs, i32 2, <8 x i1> %m) @@ -1135,19 +1135,19 @@ define void @mscatter_baseidx_v8i8_v8f16(<8 x half> %val, half* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i8_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v9 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i8_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v9 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds half, half* %base, <8 x i8> %idxs @@ -1158,19 +1158,19 @@ define void @mscatter_baseidx_sext_v8i8_v8f16(<8 x half> %val, half* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i8_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v9 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_sext_v8i8_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v9 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = sext <8 x i8> %idxs to <8 x i16> @@ -1182,19 +1182,19 @@ define void @mscatter_baseidx_zext_v8i8_v8f16(<8 x half> %val, half* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i8_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf4 v26, v9 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_zext_v8i8_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v9 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = zext <8 x i8> %idxs to <8 x i16> @@ -1206,19 +1206,19 @@ define void @mscatter_baseidx_v8f16(<8 x half> %val, half* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8f16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v9 ; RV32-NEXT: vsll.vi v26, v26, 1 -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8f16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v9 ; RV64-NEXT: vsll.vi v28, v28, 1 -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds half, half* %base, <8 x i16> %idxs @@ -1231,13 +1231,13 @@ define void @mscatter_v1f32(<1 x float> %val, <1 x float*> %ptrs, <1 x i1> %m) { ; RV32-LABEL: mscatter_v1f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v1f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v1f32.v1p0f32(<1 x float> %val, <1 x float*> %ptrs, i32 4, <1 x i1> %m) @@ -1249,13 +1249,13 @@ define void @mscatter_v2f32(<2 x float> %val, <2 x float*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v2f32.v2p0f32(<2 x float> %val, <2 x float*> %ptrs, i32 4, <2 x i1> %m) @@ -1267,13 +1267,13 @@ define void @mscatter_v4f32(<4 x float> %val, <4 x float*> %ptrs, <4 x i1> %m) { ; RV32-LABEL: mscatter_v4f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v4f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v4f32.v4p0f32(<4 x float> %val, <4 x float*> %ptrs, i32 4, <4 x i1> %m) @@ -1283,13 +1283,13 @@ define void @mscatter_truemask_v4f32(<4 x float> %val, <4 x float*> %ptrs) { ; RV32-LABEL: mscatter_truemask_v4f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9 ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_truemask_v4f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -1315,13 +1315,13 @@ define void @mscatter_v8f32(<8 x float> %val, <8 x float*> %ptrs, <8 x i1> %m) { ; RV32-LABEL: mscatter_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v12, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v8f32.v8p0f32(<8 x float> %val, <8 x float*> %ptrs, i32 4, <8 x i1> %m) @@ -1331,7 +1331,7 @@ define void @mscatter_baseidx_v8i8_v8f32(<8 x float> %val, float* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i8_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -1339,10 +1339,10 @@ ; ; RV64-LABEL: mscatter_baseidx_v8i8_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds float, float* %base, <8 x i8> %idxs @@ -1353,7 +1353,7 @@ define void @mscatter_baseidx_sext_v8i8_v8f32(<8 x float> %val, float* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i8_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -1361,10 +1361,10 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i8_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = sext <8 x i8> %idxs to <8 x i32> @@ -1376,7 +1376,7 @@ define void @mscatter_baseidx_zext_v8i8_v8f32(<8 x float> %val, float* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i8_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf4 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -1384,10 +1384,10 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i8_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = zext <8 x i8> %idxs to <8 x i32> @@ -1399,7 +1399,7 @@ define void @mscatter_baseidx_v8i16_v8f32(<8 x float> %val, float* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i16_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -1407,10 +1407,10 @@ ; ; RV64-LABEL: mscatter_baseidx_v8i16_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds float, float* %base, <8 x i16> %idxs @@ -1421,7 +1421,7 @@ define void @mscatter_baseidx_sext_v8i16_v8f32(<8 x float> %val, float* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i16_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -1429,10 +1429,10 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i16_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = sext <8 x i16> %idxs to <8 x i32> @@ -1444,7 +1444,7 @@ define void @mscatter_baseidx_zext_v8i16_v8f32(<8 x float> %val, float* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i16_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vzext.vf2 v26, v10 ; RV32-NEXT: vsll.vi v26, v26, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t @@ -1452,10 +1452,10 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i16_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf4 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %eidxs = zext <8 x i16> %idxs to <8 x i32> @@ -1467,17 +1467,17 @@ define void @mscatter_baseidx_v8f32(<8 x float> %val, float* %base, <8 x i32> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8f32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsll.vi v26, v10, 2 ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8f32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v10 ; RV64-NEXT: vsll.vi v28, v28, 2 -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds float, float* %base, <8 x i32> %idxs @@ -1490,13 +1490,13 @@ define void @mscatter_v1f64(<1 x double> %val, <1 x double*> %ptrs, <1 x i1> %m) { ; RV32-LABEL: mscatter_v1f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v1f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v1f64.v1p0f64(<1 x double> %val, <1 x double*> %ptrs, i32 8, <1 x i1> %m) @@ -1508,13 +1508,13 @@ define void @mscatter_v2f64(<2 x double> %val, <2 x double*> %ptrs, <2 x i1> %m) { ; RV32-LABEL: mscatter_v2f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v9, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v2f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v9, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v2f64.v2p0f64(<2 x double> %val, <2 x double*> %ptrs, i32 8, <2 x i1> %m) @@ -1526,13 +1526,13 @@ define void @mscatter_v4f64(<4 x double> %val, <4 x double*> %ptrs, <4 x i1> %m) { ; RV32-LABEL: mscatter_v4f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v4f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v4f64.v4p0f64(<4 x double> %val, <4 x double*> %ptrs, i32 8, <4 x i1> %m) @@ -1542,13 +1542,13 @@ define void @mscatter_truemask_v4f64(<4 x double> %val, <4 x double*> %ptrs) { ; RV32-LABEL: mscatter_truemask_v4f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v10 ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_truemask_v4f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v10 ; RV64-NEXT: ret %mhead = insertelement <4 x i1> undef, i1 1, i32 0 @@ -1574,13 +1574,13 @@ define void @mscatter_v8f64(<8 x double> %val, <8 x double*> %ptrs, <8 x i1> %m) { ; RV32-LABEL: mscatter_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (zero), v12, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsoxei64.v v8, (zero), v12, v0.t ; RV64-NEXT: ret call void @llvm.masked.scatter.v8f64.v8p0f64(<8 x double> %val, <8 x double*> %ptrs, i32 8, <8 x i1> %m) @@ -1590,16 +1590,16 @@ define void @mscatter_baseidx_v8i8_v8f64(<8 x double> %val, double* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i8_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf4 v26, v12 ; RV32-NEXT: vsll.vi v26, v26, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i8_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1612,7 +1612,7 @@ define void @mscatter_baseidx_sext_v8i8_v8f64(<8 x double> %val, double* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i8_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf8 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1620,7 +1620,7 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i8_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf8 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1634,7 +1634,7 @@ define void @mscatter_baseidx_zext_v8i8_v8f64(<8 x double> %val, double* %base, <8 x i8> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i8_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf8 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1642,7 +1642,7 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i8_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf8 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1656,16 +1656,16 @@ define void @mscatter_baseidx_v8i16_v8f64(<8 x double> %val, double* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i16_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsext.vf2 v26, v12 ; RV32-NEXT: vsll.vi v26, v26, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i16_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1678,7 +1678,7 @@ define void @mscatter_baseidx_sext_v8i16_v8f64(<8 x double> %val, double* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i16_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf4 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1686,7 +1686,7 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i16_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf4 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1700,7 +1700,7 @@ define void @mscatter_baseidx_zext_v8i16_v8f64(<8 x double> %val, double* %base, <8 x i16> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i16_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf4 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1708,7 +1708,7 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i16_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf4 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1722,15 +1722,15 @@ define void @mscatter_baseidx_v8i32_v8f64(<8 x double> %val, double* %base, <8 x i32> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8i32_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vsll.vi v26, v12, 3 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v26, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8i32_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1743,7 +1743,7 @@ define void @mscatter_baseidx_sext_v8i32_v8f64(<8 x double> %val, double* %base, <8 x i32> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_sext_v8i32_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsext.vf2 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1751,7 +1751,7 @@ ; ; RV64-LABEL: mscatter_baseidx_sext_v8i32_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsext.vf2 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1765,7 +1765,7 @@ define void @mscatter_baseidx_zext_v8i32_v8f64(<8 x double> %val, double* %base, <8 x i32> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_zext_v8i32_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vzext.vf2 v28, v12 ; RV32-NEXT: vsll.vi v28, v28, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1773,7 +1773,7 @@ ; ; RV64-LABEL: mscatter_baseidx_zext_v8i32_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vzext.vf2 v28, v12 ; RV64-NEXT: vsll.vi v28, v28, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t @@ -1787,14 +1787,14 @@ define void @mscatter_baseidx_v8f64(<8 x double> %val, double* %base, <8 x i64> %idxs, <8 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vsll.vi v28, v12, 3 ; RV32-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vsll.vi v28, v12, 3 ; RV64-NEXT: vsoxei64.v v8, (a0), v28, v0.t ; RV64-NEXT: ret @@ -1808,17 +1808,17 @@ define void @mscatter_baseidx_v16i8(<16 x i8> %val, i8* %base, <16 x i8> %idxs, <16 x i1> %m) { ; RV32-LABEL: mscatter_baseidx_v16i8: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vsext.vf4 v28, v9 -; RV32-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV32-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v28, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v16i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vsext.vf8 v16, v9 -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds i8, i8* %base, <16 x i8> %idxs @@ -1832,26 +1832,26 @@ ; RV32-LABEL: mscatter_baseidx_v32i8: ; RV32: # %bb.0: ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vsext.vf4 v16, v10 -; RV32-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; RV32-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; RV32-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; RV32-NEXT: ret ; ; RV64-LABEL: mscatter_baseidx_v32i8: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vsext.vf8 v16, v10 -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vsoxei64.v v8, (a0), v16, v0.t -; RV64-NEXT: vsetivli a1, 16, e8,m2,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 16 ; RV64-NEXT: vslidedown.vi v28, v10, 16 -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vsext.vf8 v8, v28 -; RV64-NEXT: vsetivli a1, 2, e8,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e8,mf4,ta,mu ; RV64-NEXT: vslidedown.vi v0, v0, 2 -; RV64-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; RV64-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; RV64-NEXT: vsoxei64.v v26, (a0), v8, v0.t ; RV64-NEXT: ret %ptrs = getelementptr inbounds i8, i8* %base, <32 x i8> %idxs diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-store-fp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-store-fp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-store-fp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-store-fp.ll @@ -5,7 +5,7 @@ define void @masked_store_v1f16(<1 x half>* %val_ptr, <1 x half>* %a, <1 x half>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v1f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a2) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: fmv.h.x ft0, zero @@ -23,7 +23,7 @@ define void @masked_store_v1f32(<1 x float>* %val_ptr, <1 x float>* %a, <1 x float>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v1f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a2) ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: fmv.w.x ft0, zero @@ -41,7 +41,7 @@ define void @masked_store_v1f64(<1 x double>* %val_ptr, <1 x double>* %a, <1 x double>* %m_ptr) nounwind { ; RV32-LABEL: masked_store_v1f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a2) ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: fcvt.d.w ft0, zero @@ -51,7 +51,7 @@ ; ; RV64-LABEL: masked_store_v1f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a2) ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: fmv.d.x ft0, zero @@ -69,7 +69,7 @@ define void @masked_store_v2f16(<2 x half>* %val_ptr, <2 x half>* %a, <2 x half>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v2f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a2) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: fmv.h.x ft0, zero @@ -87,7 +87,7 @@ define void @masked_store_v2f32(<2 x float>* %val_ptr, <2 x float>* %a, <2 x float>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v2f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a2) ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: fmv.w.x ft0, zero @@ -105,7 +105,7 @@ define void @masked_store_v2f64(<2 x double>* %val_ptr, <2 x double>* %a, <2 x double>* %m_ptr) nounwind { ; RV32-LABEL: masked_store_v2f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a2) ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: fcvt.d.w ft0, zero @@ -115,7 +115,7 @@ ; ; RV64-LABEL: masked_store_v2f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a2) ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: fmv.d.x ft0, zero @@ -133,7 +133,7 @@ define void @masked_store_v4f16(<4 x half>* %val_ptr, <4 x half>* %a, <4 x half>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a2) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: fmv.h.x ft0, zero @@ -151,7 +151,7 @@ define void @masked_store_v4f32(<4 x float>* %val_ptr, <4 x float>* %a, <4 x float>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a2) ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: fmv.w.x ft0, zero @@ -169,7 +169,7 @@ define void @masked_store_v4f64(<4 x double>* %val_ptr, <4 x double>* %a, <4 x double>* %m_ptr) nounwind { ; RV32-LABEL: masked_store_v4f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a2) ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: fcvt.d.w ft0, zero @@ -179,7 +179,7 @@ ; ; RV64-LABEL: masked_store_v4f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a2) ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: fmv.d.x ft0, zero @@ -197,7 +197,7 @@ define void @masked_store_v8f16(<8 x half>* %val_ptr, <8 x half>* %a, <8 x half>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a2) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: fmv.h.x ft0, zero @@ -215,7 +215,7 @@ define void @masked_store_v8f32(<8 x float>* %val_ptr, <8 x float>* %a, <8 x float>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a2) ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: fmv.w.x ft0, zero @@ -233,7 +233,7 @@ define void @masked_store_v8f64(<8 x double>* %val_ptr, <8 x double>* %a, <8 x double>* %m_ptr) nounwind { ; RV32-LABEL: masked_store_v8f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a2) ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: fcvt.d.w ft0, zero @@ -243,7 +243,7 @@ ; ; RV64-LABEL: masked_store_v8f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a2) ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: fmv.d.x ft0, zero @@ -261,7 +261,7 @@ define void @masked_store_v16f16(<16 x half>* %val_ptr, <16 x half>* %a, <16 x half>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v16f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a2) ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: fmv.h.x ft0, zero @@ -279,7 +279,7 @@ define void @masked_store_v16f32(<16 x float>* %val_ptr, <16 x float>* %a, <16 x float>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v16f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a2) ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: fmv.w.x ft0, zero @@ -297,7 +297,7 @@ define void @masked_store_v16f64(<16 x double>* %val_ptr, <16 x double>* %a, <16 x double>* %m_ptr) nounwind { ; RV32-LABEL: masked_store_v16f64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a2) ; RV32-NEXT: vle64.v v16, (a0) ; RV32-NEXT: fcvt.d.w ft0, zero @@ -307,7 +307,7 @@ ; ; RV64-LABEL: masked_store_v16f64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a2) ; RV64-NEXT: vle64.v v16, (a0) ; RV64-NEXT: fmv.d.x ft0, zero @@ -326,7 +326,7 @@ ; CHECK-LABEL: masked_store_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a2) ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: fmv.h.x ft0, zero @@ -345,7 +345,7 @@ ; CHECK-LABEL: masked_store_v32f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a2) ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: fmv.w.x ft0, zero @@ -367,7 +367,7 @@ ; RV32-NEXT: csrr a3, vlenb ; RV32-NEXT: slli a3, a3, 4 ; RV32-NEXT: sub sp, sp, a3 -; RV32-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a2) ; RV32-NEXT: addi a2, a2, 128 ; RV32-NEXT: vle64.v v16, (a2) @@ -407,7 +407,7 @@ ; RV64-NEXT: csrr a3, vlenb ; RV64-NEXT: slli a3, a3, 4 ; RV64-NEXT: sub sp, sp, a3 -; RV64-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a2) ; RV64-NEXT: addi a2, a2, 128 ; RV64-NEXT: vle64.v v16, (a2) @@ -452,7 +452,7 @@ ; CHECK-LABEL: masked_store_v64f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a2) ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: fmv.h.x ft0, zero @@ -475,7 +475,7 @@ ; CHECK-NEXT: slli a3, a3, 4 ; CHECK-NEXT: sub sp, sp, a3 ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a2) ; CHECK-NEXT: addi a2, a2, 128 ; CHECK-NEXT: vle32.v v16, (a2) @@ -524,7 +524,7 @@ ; CHECK-NEXT: slli a3, a3, 4 ; CHECK-NEXT: sub sp, sp, a3 ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a2) ; CHECK-NEXT: addi a2, a2, 128 ; CHECK-NEXT: vle16.v v16, (a2) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-store-int.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-store-int.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-store-int.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-masked-store-int.ll @@ -5,7 +5,7 @@ define void @masked_store_v1i8(<1 x i8>* %val_ptr, <1 x i8>* %a, <1 x i8>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a2) ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -22,7 +22,7 @@ define void @masked_store_v1i16(<1 x i16>* %val_ptr, <1 x i16>* %a, <1 x i16>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a2) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -39,7 +39,7 @@ define void @masked_store_v1i32(<1 x i32>* %val_ptr, <1 x i32>* %a, <1 x i32>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a2) ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -56,7 +56,7 @@ define void @masked_store_v1i64(<1 x i64>* %val_ptr, <1 x i64>* %a, <1 x i64>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a2) ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -73,7 +73,7 @@ define void @masked_store_v2i8(<2 x i8>* %val_ptr, <2 x i8>* %a, <2 x i8>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a2) ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -90,7 +90,7 @@ define void @masked_store_v2i16(<2 x i16>* %val_ptr, <2 x i16>* %a, <2 x i16>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a2) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -107,7 +107,7 @@ define void @masked_store_v2i32(<2 x i32>* %val_ptr, <2 x i32>* %a, <2 x i32>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a2) ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -124,7 +124,7 @@ define void @masked_store_v2i64(<2 x i64>* %val_ptr, <2 x i64>* %a, <2 x i64>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a2) ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -141,7 +141,7 @@ define void @masked_store_v4i8(<4 x i8>* %val_ptr, <4 x i8>* %a, <4 x i8>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a2) ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -158,7 +158,7 @@ define void @masked_store_v4i16(<4 x i16>* %val_ptr, <4 x i16>* %a, <4 x i16>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a2) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -175,7 +175,7 @@ define void @masked_store_v4i32(<4 x i32>* %val_ptr, <4 x i32>* %a, <4 x i32>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a2) ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -192,7 +192,7 @@ define void @masked_store_v4i64(<4 x i64>* %val_ptr, <4 x i64>* %a, <4 x i64>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a2) ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vmseq.vi v0, v26, 0 @@ -209,7 +209,7 @@ define void @masked_store_v8i8(<8 x i8>* %val_ptr, <8 x i8>* %a, <8 x i8>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a2) ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -226,7 +226,7 @@ define void @masked_store_v8i16(<8 x i16>* %val_ptr, <8 x i16>* %a, <8 x i16>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a2) ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -243,7 +243,7 @@ define void @masked_store_v8i32(<8 x i32>* %val_ptr, <8 x i32>* %a, <8 x i32>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a2) ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vmseq.vi v0, v26, 0 @@ -260,7 +260,7 @@ define void @masked_store_v8i64(<8 x i64>* %val_ptr, <8 x i64>* %a, <8 x i64>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a2) ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vmseq.vi v0, v28, 0 @@ -277,7 +277,7 @@ define void @masked_store_v16i8(<16 x i8>* %val_ptr, <16 x i8>* %a, <16 x i8>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a2) ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vmseq.vi v0, v25, 0 @@ -294,7 +294,7 @@ define void @masked_store_v16i16(<16 x i16>* %val_ptr, <16 x i16>* %a, <16 x i16>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a2) ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vmseq.vi v0, v26, 0 @@ -311,7 +311,7 @@ define void @masked_store_v16i32(<16 x i32>* %val_ptr, <16 x i32>* %a, <16 x i32>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a2) ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vmseq.vi v0, v28, 0 @@ -328,7 +328,7 @@ define void @masked_store_v16i64(<16 x i64>* %val_ptr, <16 x i64>* %a, <16 x i64>* %m_ptr) nounwind { ; CHECK-LABEL: masked_store_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a2) ; CHECK-NEXT: vle64.v v16, (a0) ; CHECK-NEXT: vmseq.vi v0, v8, 0 @@ -346,7 +346,7 @@ ; CHECK-LABEL: masked_store_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a2) ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vmseq.vi v0, v26, 0 @@ -364,7 +364,7 @@ ; CHECK-LABEL: masked_store_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a2) ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vmseq.vi v0, v28, 0 @@ -382,7 +382,7 @@ ; CHECK-LABEL: masked_store_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a2) ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vmseq.vi v0, v8, 0 @@ -404,7 +404,7 @@ ; RV32-NEXT: slli a3, a3, 4 ; RV32-NEXT: sub sp, sp, a3 ; RV32-NEXT: addi a3, a2, 128 -; RV32-NEXT: vsetivli a4, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a3) ; RV32-NEXT: csrr a3, vlenb ; RV32-NEXT: slli a3, a3, 3 @@ -413,9 +413,9 @@ ; RV32-NEXT: vs8r.v v8, (a3) # Unknown-size Folded Spill ; RV32-NEXT: vle64.v v16, (a2) ; RV32-NEXT: addi a2, zero, 32 -; RV32-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; RV32-NEXT: vmv.v.i v8, 0 -; RV32-NEXT: vsetivli a2, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vmseq.vv v1, v16, v8 ; RV32-NEXT: addi a2, a0, 128 ; RV32-NEXT: vle64.v v16, (a2) @@ -446,7 +446,7 @@ ; RV64-NEXT: csrr a3, vlenb ; RV64-NEXT: slli a3, a3, 4 ; RV64-NEXT: sub sp, sp, a3 -; RV64-NEXT: vsetivli a3, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a2) ; RV64-NEXT: addi a2, a2, 128 ; RV64-NEXT: vle64.v v16, (a2) @@ -490,7 +490,7 @@ ; CHECK-LABEL: masked_store_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a2) ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vmseq.vi v0, v28, 0 @@ -508,7 +508,7 @@ ; CHECK-LABEL: masked_store_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a2) ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vmseq.vi v0, v8, 0 @@ -530,7 +530,7 @@ ; CHECK-NEXT: slli a3, a3, 4 ; CHECK-NEXT: sub sp, sp, a3 ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a3, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a2) ; CHECK-NEXT: addi a2, a2, 128 ; CHECK-NEXT: vle32.v v16, (a2) @@ -574,7 +574,7 @@ ; CHECK-LABEL: masked_store_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a2) ; CHECK-NEXT: vle8.v v16, (a0) ; CHECK-NEXT: vmseq.vi v0, v8, 0 @@ -596,7 +596,7 @@ ; CHECK-NEXT: slli a3, a3, 4 ; CHECK-NEXT: sub sp, sp, a3 ; CHECK-NEXT: addi a3, zero, 64 -; CHECK-NEXT: vsetvli a3, a3, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a2) ; CHECK-NEXT: addi a2, a2, 128 ; CHECK-NEXT: vle16.v v16, (a2) @@ -644,7 +644,7 @@ ; CHECK-NEXT: slli a3, a3, 4 ; CHECK-NEXT: sub sp, sp, a3 ; CHECK-NEXT: addi a3, zero, 128 -; CHECK-NEXT: vsetvli a3, a3, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a2) ; CHECK-NEXT: addi a2, a2, 128 ; CHECK-NEXT: vle8.v v16, (a2) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-reduction-fp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-reduction-fp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-reduction-fp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-reduction-fp.ll @@ -7,7 +7,7 @@ define half @vreduce_fadd_v1f16(<1 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_fadd_v1f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.h fa0, fa0, ft0 @@ -20,11 +20,11 @@ define half @vreduce_ord_fadd_v1f16(<1 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_ord_fadd_v1f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -38,11 +38,11 @@ define half @vreduce_fadd_v2f16(<2 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_fadd_v2f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.h fa0, fa0, ft0 @@ -55,11 +55,11 @@ define half @vreduce_ord_fadd_v2f16(<2 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_ord_fadd_v2f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -73,11 +73,11 @@ define half @vreduce_fadd_v4f16(<4 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_fadd_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.h fa0, fa0, ft0 @@ -90,11 +90,11 @@ define half @vreduce_ord_fadd_v4f16(<4 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_ord_fadd_v4f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -108,11 +108,11 @@ define half @vreduce_fadd_v8f16(<8 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_fadd_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.h fa0, fa0, ft0 @@ -125,11 +125,11 @@ define half @vreduce_ord_fadd_v8f16(<8 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_ord_fadd_v8f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -143,11 +143,11 @@ define half @vreduce_fadd_v16f16(<16 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_fadd_v16f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.h fa0, fa0, ft0 @@ -160,11 +160,11 @@ define half @vreduce_ord_fadd_v16f16(<16 x half>* %x, half %s) { ; CHECK-LABEL: vreduce_ord_fadd_v16f16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -179,11 +179,11 @@ ; CHECK-LABEL: vreduce_fadd_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v28, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.h fa0, fa0, ft0 @@ -197,11 +197,11 @@ ; CHECK-LABEL: vreduce_ord_fadd_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v28, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -216,11 +216,11 @@ ; CHECK-LABEL: vreduce_fadd_v64f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.h fa0, fa0, ft0 @@ -234,11 +234,11 @@ ; CHECK-LABEL: vreduce_ord_fadd_v64f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -253,14 +253,14 @@ ; CHECK-LABEL: vreduce_fadd_v128f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.h fa0, fa0, ft0 @@ -275,17 +275,17 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 128 ; CHECK-NEXT: addi a2, zero, 64 -; CHECK-NEXT: vsetvli a3, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a1) ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetvli a0, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v16, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetvli a0, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -299,7 +299,7 @@ define float @vreduce_fadd_v1f32(<1 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_fadd_v1f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.s fa0, fa0, ft0 @@ -312,11 +312,11 @@ define float @vreduce_ord_fadd_v1f32(<1 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_ord_fadd_v1f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -330,11 +330,11 @@ define float @vreduce_fadd_v2f32(<2 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_fadd_v2f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.s fa0, fa0, ft0 @@ -347,11 +347,11 @@ define float @vreduce_ord_fadd_v2f32(<2 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_ord_fadd_v2f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -365,11 +365,11 @@ define float @vreduce_fadd_v4f32(<4 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_fadd_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.s fa0, fa0, ft0 @@ -382,11 +382,11 @@ define float @vreduce_ord_fadd_v4f32(<4 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_ord_fadd_v4f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -400,11 +400,11 @@ define float @vreduce_fadd_v8f32(<8 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_fadd_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.s fa0, fa0, ft0 @@ -417,11 +417,11 @@ define float @vreduce_ord_fadd_v8f32(<8 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_ord_fadd_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -435,11 +435,11 @@ define float @vreduce_fadd_v16f32(<16 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_fadd_v16f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v28, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.s fa0, fa0, ft0 @@ -452,11 +452,11 @@ define float @vreduce_ord_fadd_v16f32(<16 x float>* %x, float %s) { ; CHECK-LABEL: vreduce_ord_fadd_v16f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v28, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -471,11 +471,11 @@ ; CHECK-LABEL: vreduce_fadd_v32f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.s fa0, fa0, ft0 @@ -489,11 +489,11 @@ ; CHECK-LABEL: vreduce_ord_fadd_v32f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -508,14 +508,14 @@ ; CHECK-LABEL: vreduce_fadd_v64f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.s fa0, fa0, ft0 @@ -530,17 +530,17 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 128 ; CHECK-NEXT: addi a2, zero, 32 -; CHECK-NEXT: vsetvli a3, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a1) ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetvli a0, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v16, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetvli a0, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -554,7 +554,7 @@ define double @vreduce_fadd_v1f64(<1 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_fadd_v1f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.d fa0, fa0, ft0 @@ -567,11 +567,11 @@ define double @vreduce_ord_fadd_v1f64(<1 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_ord_fadd_v1f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -585,11 +585,11 @@ define double @vreduce_fadd_v2f64(<2 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_fadd_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.d fa0, fa0, ft0 @@ -602,11 +602,11 @@ define double @vreduce_ord_fadd_v2f64(<2 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_ord_fadd_v2f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -620,11 +620,11 @@ define double @vreduce_fadd_v4f64(<4 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_fadd_v4f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.d fa0, fa0, ft0 @@ -637,11 +637,11 @@ define double @vreduce_ord_fadd_v4f64(<4 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_ord_fadd_v4f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -655,11 +655,11 @@ define double @vreduce_fadd_v8f64(<8 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_fadd_v8f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v28, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.d fa0, fa0, ft0 @@ -672,11 +672,11 @@ define double @vreduce_ord_fadd_v8f64(<8 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_ord_fadd_v8f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v28, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -690,11 +690,11 @@ define double @vreduce_fadd_v16f64(<16 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_fadd_v16f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.d fa0, fa0, ft0 @@ -707,11 +707,11 @@ define double @vreduce_ord_fadd_v16f64(<16 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_ord_fadd_v16f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -725,14 +725,14 @@ define double @vreduce_fadd_v32f64(<32 x double>* %x, double %s) { ; CHECK-LABEL: vreduce_fadd_v32f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle64.v v16, (a0) ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fadd.d fa0, fa0, ft0 @@ -746,17 +746,17 @@ ; CHECK-LABEL: vreduce_ord_fadd_v32f64: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, a0, 128 -; CHECK-NEXT: vsetivli a2, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a1) ; CHECK-NEXT: vle64.v v16, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v16, v25 ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -772,11 +772,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI42_0) ; CHECK-NEXT: flh ft0, %lo(.LCPI42_0)(a1) -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -792,11 +792,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI43_0) ; CHECK-NEXT: flh ft0, %lo(.LCPI43_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -810,11 +810,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI44_0) ; CHECK-NEXT: flh ft0, %lo(.LCPI44_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -828,11 +828,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI45_0) ; CHECK-NEXT: flh ft0, %lo(.LCPI45_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -847,7 +847,7 @@ ; CHECK-LABEL: vreduce_fmin_v128f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) @@ -856,7 +856,7 @@ ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -872,11 +872,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI47_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI47_0)(a1) -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -892,11 +892,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI48_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI48_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -910,11 +910,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI49_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI49_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -928,11 +928,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI50_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI50_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -947,7 +947,7 @@ ; CHECK-LABEL: vreduce_fmin_v128f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: addi a2, a0, 384 ; CHECK-NEXT: vle32.v v8, (a2) ; CHECK-NEXT: addi a2, a0, 128 @@ -962,7 +962,7 @@ ; CHECK-NEXT: vfmin.vv v8, v16, v8 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -978,11 +978,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI52_0) ; CHECK-NEXT: fld ft0, %lo(.LCPI52_0)(a1) -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -998,11 +998,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI53_0) ; CHECK-NEXT: fld ft0, %lo(.LCPI53_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1016,11 +1016,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI54_0) ; CHECK-NEXT: fld ft0, %lo(.LCPI54_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1034,11 +1034,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI55_0) ; CHECK-NEXT: fld ft0, %lo(.LCPI55_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1052,7 +1052,7 @@ define double @vreduce_fmin_v32f64(<32 x double>* %x) { ; CHECK-LABEL: vreduce_fmin_v32f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle64.v v16, (a0) @@ -1061,7 +1061,7 @@ ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1077,11 +1077,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI57_0) ; CHECK-NEXT: flh ft0, %lo(.LCPI57_0)(a1) -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1097,11 +1097,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI58_0) ; CHECK-NEXT: flh ft0, %lo(.LCPI58_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1115,11 +1115,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI59_0) ; CHECK-NEXT: flh ft0, %lo(.LCPI59_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1133,11 +1133,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI60_0) ; CHECK-NEXT: flh ft0, %lo(.LCPI60_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1152,7 +1152,7 @@ ; CHECK-LABEL: vreduce_fmax_v128f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) @@ -1161,7 +1161,7 @@ ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1177,11 +1177,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI62_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI62_0)(a1) -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1197,11 +1197,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI63_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI63_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1215,11 +1215,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI64_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI64_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1233,11 +1233,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI65_0) ; CHECK-NEXT: flw ft0, %lo(.LCPI65_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1252,7 +1252,7 @@ ; CHECK-LABEL: vreduce_fmax_v128f32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: addi a2, a0, 384 ; CHECK-NEXT: vle32.v v8, (a2) ; CHECK-NEXT: addi a2, a0, 128 @@ -1267,7 +1267,7 @@ ; CHECK-NEXT: vfmax.vv v8, v16, v8 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1283,11 +1283,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI67_0) ; CHECK-NEXT: fld ft0, %lo(.LCPI67_0)(a1) -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v26, ft0 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v25, v26 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1303,11 +1303,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI68_0) ; CHECK-NEXT: fld ft0, %lo(.LCPI68_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1321,11 +1321,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI69_0) ; CHECK-NEXT: fld ft0, %lo(.LCPI69_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1339,11 +1339,11 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: lui a1, %hi(.LCPI70_0) ; CHECK-NEXT: fld ft0, %lo(.LCPI70_0)(a1) -; CHECK-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v26, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret @@ -1357,7 +1357,7 @@ define double @vreduce_fmax_v32f64(<32 x double>* %x) { ; CHECK-LABEL: vreduce_fmax_v32f64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle64.v v16, (a0) @@ -1366,7 +1366,7 @@ ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v25, v8, v25 ; CHECK-NEXT: vfmv.f.s fa0, v25 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-reduction-int.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-reduction-int.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-reduction-int.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-reduction-int.ll @@ -7,7 +7,7 @@ define i8 @vreduce_add_v1i8(<1 x i8>* %x) { ; CHECK-LABEL: vreduce_add_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -21,11 +21,11 @@ define i8 @vreduce_add_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: vreduce_add_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -39,11 +39,11 @@ define i8 @vreduce_add_v4i8(<4 x i8>* %x) { ; CHECK-LABEL: vreduce_add_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -57,11 +57,11 @@ define i8 @vreduce_add_v8i8(<8 x i8>* %x) { ; CHECK-LABEL: vreduce_add_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -75,11 +75,11 @@ define i8 @vreduce_add_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: vreduce_add_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -94,11 +94,11 @@ ; CHECK-LABEL: vreduce_add_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vredsum.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -113,11 +113,11 @@ ; CHECK-LABEL: vreduce_add_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vredsum.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -132,11 +132,11 @@ ; CHECK-LABEL: vreduce_add_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -151,14 +151,14 @@ ; CHECK-LABEL: vreduce_add_v256i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle8.v v16, (a0) ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -172,7 +172,7 @@ define i16 @vreduce_add_v1i16(<1 x i16>* %x) { ; CHECK-LABEL: vreduce_add_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -186,11 +186,11 @@ define i16 @vreduce_add_v2i16(<2 x i16>* %x) { ; CHECK-LABEL: vreduce_add_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -204,11 +204,11 @@ define i16 @vreduce_add_v4i16(<4 x i16>* %x) { ; CHECK-LABEL: vreduce_add_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -222,11 +222,11 @@ define i16 @vreduce_add_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: vreduce_add_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -240,11 +240,11 @@ define i16 @vreduce_add_v16i16(<16 x i16>* %x) { ; CHECK-LABEL: vreduce_add_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vredsum.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -259,11 +259,11 @@ ; CHECK-LABEL: vreduce_add_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vredsum.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -278,11 +278,11 @@ ; CHECK-LABEL: vreduce_add_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -297,14 +297,14 @@ ; CHECK-LABEL: vreduce_add_v128i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -318,7 +318,7 @@ define i32 @vreduce_add_v1i32(<1 x i32>* %x) { ; CHECK-LABEL: vreduce_add_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -332,11 +332,11 @@ define i32 @vreduce_add_v2i32(<2 x i32>* %x) { ; CHECK-LABEL: vreduce_add_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -350,11 +350,11 @@ define i32 @vreduce_add_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: vreduce_add_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vredsum.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -368,11 +368,11 @@ define i32 @vreduce_add_v8i32(<8 x i32>* %x) { ; CHECK-LABEL: vreduce_add_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vredsum.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -386,11 +386,11 @@ define i32 @vreduce_add_v16i32(<16 x i32>* %x) { ; CHECK-LABEL: vreduce_add_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vredsum.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -405,11 +405,11 @@ ; CHECK-LABEL: vreduce_add_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -424,14 +424,14 @@ ; CHECK-LABEL: vreduce_add_v64i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -445,7 +445,7 @@ define i64 @vreduce_add_v1i64(<1 x i64>* %x) { ; RV32-LABEL: vreduce_add_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 ; RV32-NEXT: vsrl.vx v26, v25, a0 @@ -455,7 +455,7 @@ ; ; RV64-LABEL: vreduce_add_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -469,26 +469,26 @@ define i64 @vreduce_add_v2i64(<2 x i64>* %x) { ; RV32-LABEL: vreduce_add_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, 0 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vredsum.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_add_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v26, 0 -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vredsum.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -502,26 +502,26 @@ define i64 @vreduce_add_v4i64(<4 x i64>* %x) { ; RV32-LABEL: vreduce_add_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vredsum.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_add_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vredsum.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -535,26 +535,26 @@ define i64 @vreduce_add_v8i64(<8 x i64>* %x) { ; RV32-LABEL: vreduce_add_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vredsum.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_add_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vredsum.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -568,26 +568,26 @@ define i64 @vreduce_add_v16i64(<16 x i64>* %x) { ; RV32-LABEL: vreduce_add_v16i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredsum.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_add_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredsum.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -601,32 +601,32 @@ define i64 @vreduce_add_v32i64(<32 x i64>* %x) { ; RV32-LABEL: vreduce_add_v32i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v16, (a0) ; RV32-NEXT: vadd.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredsum.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_add_v32i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle64.v v16, (a0) ; RV64-NEXT: vadd.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredsum.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -640,11 +640,11 @@ define i64 @vreduce_add_v64i64(<64 x i64>* %x) nounwind { ; RV32-LABEL: vreduce_add_v64i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) +; RV32-NEXT: addi a1, a0, 384 +; RV32-NEXT: vle64.v v16, (a1) ; RV32-NEXT: addi a1, a0, 256 -; RV32-NEXT: addi a2, a0, 384 -; RV32-NEXT: vle64.v v16, (a2) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v24, (a0) ; RV32-NEXT: vle64.v v0, (a1) @@ -653,18 +653,18 @@ ; RV32-NEXT: vadd.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredsum.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_add_v64i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a1, a0, 384 ; RV64-NEXT: vle64.v v16, (a1) @@ -677,7 +677,7 @@ ; RV64-NEXT: vadd.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredsum.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -691,7 +691,7 @@ define i8 @vreduce_and_v1i8(<1 x i8>* %x) { ; CHECK-LABEL: vreduce_and_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -705,11 +705,11 @@ define i8 @vreduce_and_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: vreduce_and_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -723,11 +723,11 @@ define i8 @vreduce_and_v4i8(<4 x i8>* %x) { ; CHECK-LABEL: vreduce_and_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -741,11 +741,11 @@ define i8 @vreduce_and_v8i8(<8 x i8>* %x) { ; CHECK-LABEL: vreduce_and_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -759,11 +759,11 @@ define i8 @vreduce_and_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: vreduce_and_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -778,11 +778,11 @@ ; CHECK-LABEL: vreduce_and_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vredand.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -797,11 +797,11 @@ ; CHECK-LABEL: vreduce_and_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vredand.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -816,11 +816,11 @@ ; CHECK-LABEL: vreduce_and_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -835,14 +835,14 @@ ; CHECK-LABEL: vreduce_and_v256i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle8.v v16, (a0) ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -856,7 +856,7 @@ define i16 @vreduce_and_v1i16(<1 x i16>* %x) { ; CHECK-LABEL: vreduce_and_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -870,11 +870,11 @@ define i16 @vreduce_and_v2i16(<2 x i16>* %x) { ; CHECK-LABEL: vreduce_and_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -888,11 +888,11 @@ define i16 @vreduce_and_v4i16(<4 x i16>* %x) { ; CHECK-LABEL: vreduce_and_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -906,11 +906,11 @@ define i16 @vreduce_and_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: vreduce_and_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -924,11 +924,11 @@ define i16 @vreduce_and_v16i16(<16 x i16>* %x) { ; CHECK-LABEL: vreduce_and_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vredand.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -943,11 +943,11 @@ ; CHECK-LABEL: vreduce_and_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vredand.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -962,11 +962,11 @@ ; CHECK-LABEL: vreduce_and_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -981,14 +981,14 @@ ; CHECK-LABEL: vreduce_and_v128i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1002,7 +1002,7 @@ define i32 @vreduce_and_v1i32(<1 x i32>* %x) { ; CHECK-LABEL: vreduce_and_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1016,11 +1016,11 @@ define i32 @vreduce_and_v2i32(<2 x i32>* %x) { ; CHECK-LABEL: vreduce_and_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1034,11 +1034,11 @@ define i32 @vreduce_and_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: vreduce_and_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vredand.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1052,11 +1052,11 @@ define i32 @vreduce_and_v8i32(<8 x i32>* %x) { ; CHECK-LABEL: vreduce_and_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vredand.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1070,11 +1070,11 @@ define i32 @vreduce_and_v16i32(<16 x i32>* %x) { ; CHECK-LABEL: vreduce_and_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vredand.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1089,11 +1089,11 @@ ; CHECK-LABEL: vreduce_and_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1108,14 +1108,14 @@ ; CHECK-LABEL: vreduce_and_v64i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1129,7 +1129,7 @@ define i64 @vreduce_and_v1i64(<1 x i64>* %x) { ; RV32-LABEL: vreduce_and_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 ; RV32-NEXT: vsrl.vx v26, v25, a0 @@ -1139,7 +1139,7 @@ ; ; RV64-LABEL: vreduce_and_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1153,26 +1153,26 @@ define i64 @vreduce_and_v2i64(<2 x i64>* %x) { ; RV32-LABEL: vreduce_and_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, -1 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vredand.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_and_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v26, -1 -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vredand.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1186,26 +1186,26 @@ define i64 @vreduce_and_v4i64(<4 x i64>* %x) { ; RV32-LABEL: vreduce_and_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vredand.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_and_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vredand.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1219,26 +1219,26 @@ define i64 @vreduce_and_v8i64(<8 x i64>* %x) { ; RV32-LABEL: vreduce_and_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vredand.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_and_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vredand.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1252,26 +1252,26 @@ define i64 @vreduce_and_v16i64(<16 x i64>* %x) { ; RV32-LABEL: vreduce_and_v16i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredand.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_and_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredand.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1285,32 +1285,32 @@ define i64 @vreduce_and_v32i64(<32 x i64>* %x) { ; RV32-LABEL: vreduce_and_v32i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v16, (a0) ; RV32-NEXT: vand.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredand.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_and_v32i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle64.v v16, (a0) ; RV64-NEXT: vand.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredand.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1324,11 +1324,11 @@ define i64 @vreduce_and_v64i64(<64 x i64>* %x) nounwind { ; RV32-LABEL: vreduce_and_v64i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) +; RV32-NEXT: addi a1, a0, 384 +; RV32-NEXT: vle64.v v16, (a1) ; RV32-NEXT: addi a1, a0, 256 -; RV32-NEXT: addi a2, a0, 384 -; RV32-NEXT: vle64.v v16, (a2) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v24, (a0) ; RV32-NEXT: vle64.v v0, (a1) @@ -1337,18 +1337,18 @@ ; RV32-NEXT: vand.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredand.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_and_v64i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a1, a0, 384 ; RV64-NEXT: vle64.v v16, (a1) @@ -1361,7 +1361,7 @@ ; RV64-NEXT: vand.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredand.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1375,7 +1375,7 @@ define i8 @vreduce_or_v1i8(<1 x i8>* %x) { ; CHECK-LABEL: vreduce_or_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1389,11 +1389,11 @@ define i8 @vreduce_or_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: vreduce_or_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1407,11 +1407,11 @@ define i8 @vreduce_or_v4i8(<4 x i8>* %x) { ; CHECK-LABEL: vreduce_or_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1425,11 +1425,11 @@ define i8 @vreduce_or_v8i8(<8 x i8>* %x) { ; CHECK-LABEL: vreduce_or_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1443,11 +1443,11 @@ define i8 @vreduce_or_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: vreduce_or_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1462,11 +1462,11 @@ ; CHECK-LABEL: vreduce_or_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vredor.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1481,11 +1481,11 @@ ; CHECK-LABEL: vreduce_or_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vredor.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1500,11 +1500,11 @@ ; CHECK-LABEL: vreduce_or_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1519,14 +1519,14 @@ ; CHECK-LABEL: vreduce_or_v256i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle8.v v16, (a0) ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1540,7 +1540,7 @@ define i16 @vreduce_or_v1i16(<1 x i16>* %x) { ; CHECK-LABEL: vreduce_or_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1554,11 +1554,11 @@ define i16 @vreduce_or_v2i16(<2 x i16>* %x) { ; CHECK-LABEL: vreduce_or_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1572,11 +1572,11 @@ define i16 @vreduce_or_v4i16(<4 x i16>* %x) { ; CHECK-LABEL: vreduce_or_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1590,11 +1590,11 @@ define i16 @vreduce_or_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: vreduce_or_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1608,11 +1608,11 @@ define i16 @vreduce_or_v16i16(<16 x i16>* %x) { ; CHECK-LABEL: vreduce_or_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vredor.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1627,11 +1627,11 @@ ; CHECK-LABEL: vreduce_or_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vredor.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1646,11 +1646,11 @@ ; CHECK-LABEL: vreduce_or_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1665,14 +1665,14 @@ ; CHECK-LABEL: vreduce_or_v128i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1686,7 +1686,7 @@ define i32 @vreduce_or_v1i32(<1 x i32>* %x) { ; CHECK-LABEL: vreduce_or_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1700,11 +1700,11 @@ define i32 @vreduce_or_v2i32(<2 x i32>* %x) { ; CHECK-LABEL: vreduce_or_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1718,11 +1718,11 @@ define i32 @vreduce_or_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: vreduce_or_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vredor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1736,11 +1736,11 @@ define i32 @vreduce_or_v8i32(<8 x i32>* %x) { ; CHECK-LABEL: vreduce_or_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vredor.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1754,11 +1754,11 @@ define i32 @vreduce_or_v16i32(<16 x i32>* %x) { ; CHECK-LABEL: vreduce_or_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vredor.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1773,11 +1773,11 @@ ; CHECK-LABEL: vreduce_or_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1792,14 +1792,14 @@ ; CHECK-LABEL: vreduce_or_v64i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -1813,7 +1813,7 @@ define i64 @vreduce_or_v1i64(<1 x i64>* %x) { ; RV32-LABEL: vreduce_or_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 ; RV32-NEXT: vsrl.vx v26, v25, a0 @@ -1823,7 +1823,7 @@ ; ; RV64-LABEL: vreduce_or_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1837,26 +1837,26 @@ define i64 @vreduce_or_v2i64(<2 x i64>* %x) { ; RV32-LABEL: vreduce_or_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, 0 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vredor.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_or_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v26, 0 -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vredor.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1870,26 +1870,26 @@ define i64 @vreduce_or_v4i64(<4 x i64>* %x) { ; RV32-LABEL: vreduce_or_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vredor.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_or_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vredor.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1903,26 +1903,26 @@ define i64 @vreduce_or_v8i64(<8 x i64>* %x) { ; RV32-LABEL: vreduce_or_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vredor.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_or_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vredor.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1936,26 +1936,26 @@ define i64 @vreduce_or_v16i64(<16 x i64>* %x) { ; RV32-LABEL: vreduce_or_v16i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredor.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_or_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredor.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -1969,32 +1969,32 @@ define i64 @vreduce_or_v32i64(<32 x i64>* %x) { ; RV32-LABEL: vreduce_or_v32i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v16, (a0) ; RV32-NEXT: vor.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredor.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_or_v32i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle64.v v16, (a0) ; RV64-NEXT: vor.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredor.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2008,11 +2008,11 @@ define i64 @vreduce_or_v64i64(<64 x i64>* %x) nounwind { ; RV32-LABEL: vreduce_or_v64i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) +; RV32-NEXT: addi a1, a0, 384 +; RV32-NEXT: vle64.v v16, (a1) ; RV32-NEXT: addi a1, a0, 256 -; RV32-NEXT: addi a2, a0, 384 -; RV32-NEXT: vle64.v v16, (a2) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v24, (a0) ; RV32-NEXT: vle64.v v0, (a1) @@ -2021,18 +2021,18 @@ ; RV32-NEXT: vor.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredor.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_or_v64i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a1, a0, 384 ; RV64-NEXT: vle64.v v16, (a1) @@ -2045,7 +2045,7 @@ ; RV64-NEXT: vor.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredor.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2059,7 +2059,7 @@ define i8 @vreduce_xor_v1i8(<1 x i8>* %x) { ; CHECK-LABEL: vreduce_xor_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2073,11 +2073,11 @@ define i8 @vreduce_xor_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: vreduce_xor_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2091,11 +2091,11 @@ define i8 @vreduce_xor_v4i8(<4 x i8>* %x) { ; CHECK-LABEL: vreduce_xor_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2109,11 +2109,11 @@ define i8 @vreduce_xor_v8i8(<8 x i8>* %x) { ; CHECK-LABEL: vreduce_xor_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2127,11 +2127,11 @@ define i8 @vreduce_xor_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: vreduce_xor_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2146,11 +2146,11 @@ ; CHECK-LABEL: vreduce_xor_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vredxor.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2165,11 +2165,11 @@ ; CHECK-LABEL: vreduce_xor_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vredxor.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2184,11 +2184,11 @@ ; CHECK-LABEL: vreduce_xor_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2203,14 +2203,14 @@ ; CHECK-LABEL: vreduce_xor_v256i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle8.v v16, (a0) ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2224,7 +2224,7 @@ define i16 @vreduce_xor_v1i16(<1 x i16>* %x) { ; CHECK-LABEL: vreduce_xor_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2238,11 +2238,11 @@ define i16 @vreduce_xor_v2i16(<2 x i16>* %x) { ; CHECK-LABEL: vreduce_xor_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2256,11 +2256,11 @@ define i16 @vreduce_xor_v4i16(<4 x i16>* %x) { ; CHECK-LABEL: vreduce_xor_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2274,11 +2274,11 @@ define i16 @vreduce_xor_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: vreduce_xor_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2292,11 +2292,11 @@ define i16 @vreduce_xor_v16i16(<16 x i16>* %x) { ; CHECK-LABEL: vreduce_xor_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vredxor.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2311,11 +2311,11 @@ ; CHECK-LABEL: vreduce_xor_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vredxor.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2330,11 +2330,11 @@ ; CHECK-LABEL: vreduce_xor_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2349,14 +2349,14 @@ ; CHECK-LABEL: vreduce_xor_v128i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2370,7 +2370,7 @@ define i32 @vreduce_xor_v1i32(<1 x i32>* %x) { ; CHECK-LABEL: vreduce_xor_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2384,11 +2384,11 @@ define i32 @vreduce_xor_v2i32(<2 x i32>* %x) { ; CHECK-LABEL: vreduce_xor_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2402,11 +2402,11 @@ define i32 @vreduce_xor_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: vreduce_xor_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vredxor.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2420,11 +2420,11 @@ define i32 @vreduce_xor_v8i32(<8 x i32>* %x) { ; CHECK-LABEL: vreduce_xor_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vredxor.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2438,11 +2438,11 @@ define i32 @vreduce_xor_v16i32(<16 x i32>* %x) { ; CHECK-LABEL: vreduce_xor_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vredxor.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2457,11 +2457,11 @@ ; CHECK-LABEL: vreduce_xor_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2476,14 +2476,14 @@ ; CHECK-LABEL: vreduce_xor_v64i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2497,7 +2497,7 @@ define i64 @vreduce_xor_v1i64(<1 x i64>* %x) { ; RV32-LABEL: vreduce_xor_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 ; RV32-NEXT: vsrl.vx v26, v25, a0 @@ -2507,7 +2507,7 @@ ; ; RV64-LABEL: vreduce_xor_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2521,26 +2521,26 @@ define i64 @vreduce_xor_v2i64(<2 x i64>* %x) { ; RV32-LABEL: vreduce_xor_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, 0 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vredxor.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_xor_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v26, 0 -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vredxor.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2554,26 +2554,26 @@ define i64 @vreduce_xor_v4i64(<4 x i64>* %x) { ; RV32-LABEL: vreduce_xor_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vredxor.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_xor_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vredxor.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2587,26 +2587,26 @@ define i64 @vreduce_xor_v8i64(<8 x i64>* %x) { ; RV32-LABEL: vreduce_xor_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vredxor.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_xor_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vredxor.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2620,26 +2620,26 @@ define i64 @vreduce_xor_v16i64(<16 x i64>* %x) { ; RV32-LABEL: vreduce_xor_v16i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredxor.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_xor_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredxor.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2653,32 +2653,32 @@ define i64 @vreduce_xor_v32i64(<32 x i64>* %x) { ; RV32-LABEL: vreduce_xor_v32i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v16, (a0) ; RV32-NEXT: vxor.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredxor.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_xor_v32i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle64.v v16, (a0) ; RV64-NEXT: vxor.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredxor.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2692,11 +2692,11 @@ define i64 @vreduce_xor_v64i64(<64 x i64>* %x) nounwind { ; RV32-LABEL: vreduce_xor_v64i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) +; RV32-NEXT: addi a1, a0, 384 +; RV32-NEXT: vle64.v v16, (a1) ; RV32-NEXT: addi a1, a0, 256 -; RV32-NEXT: addi a2, a0, 384 -; RV32-NEXT: vle64.v v16, (a2) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v24, (a0) ; RV32-NEXT: vle64.v v0, (a1) @@ -2705,18 +2705,18 @@ ; RV32-NEXT: vxor.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredxor.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_xor_v64i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a1, a0, 384 ; RV64-NEXT: vle64.v v16, (a1) @@ -2729,7 +2729,7 @@ ; RV64-NEXT: vxor.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredxor.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2743,7 +2743,7 @@ define i8 @vreduce_smin_v1i8(<1 x i8>* %x) { ; CHECK-LABEL: vreduce_smin_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2757,12 +2757,12 @@ define i8 @vreduce_smin_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: vreduce_smin_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a0, zero, 127 ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vredmin.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2776,12 +2776,12 @@ define i8 @vreduce_smin_v4i8(<4 x i8>* %x) { ; CHECK-LABEL: vreduce_smin_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a0, zero, 127 ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2795,12 +2795,12 @@ define i8 @vreduce_smin_v8i8(<8 x i8>* %x) { ; CHECK-LABEL: vreduce_smin_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a0, zero, 127 ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2814,12 +2814,12 @@ define i8 @vreduce_smin_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: vreduce_smin_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a0, zero, 127 ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vredmin.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2834,12 +2834,12 @@ ; CHECK-LABEL: vreduce_smin_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: addi a0, zero, 127 ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vredmin.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2854,12 +2854,12 @@ ; CHECK-LABEL: vreduce_smin_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: addi a0, zero, 127 ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vredmin.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2874,12 +2874,12 @@ ; CHECK-LABEL: vreduce_smin_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, zero, 127 ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredmin.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2894,7 +2894,7 @@ ; CHECK-LABEL: vreduce_smin_v256i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle8.v v16, (a0) @@ -2902,7 +2902,7 @@ ; CHECK-NEXT: addi a0, zero, 127 ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredmin.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2916,7 +2916,7 @@ define i16 @vreduce_smin_v1i16(<1 x i16>* %x) { ; CHECK-LABEL: vreduce_smin_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -2930,26 +2930,26 @@ define i16 @vreduce_smin_v2i16(<2 x i16>* %x) { ; RV32-LABEL: vreduce_smin_v2i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vle16.v v25, (a0) ; RV32-NEXT: lui a0, 8 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; RV32-NEXT: vmv.v.x v26, a0 -; RV32-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV32-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV32-NEXT: vredmin.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_smin_v2i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vle16.v v25, (a0) ; RV64-NEXT: lui a0, 8 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a0 -; RV64-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; RV64-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; RV64-NEXT: vredmin.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2963,26 +2963,26 @@ define i16 @vreduce_smin_v4i16(<4 x i16>* %x) { ; RV32-LABEL: vreduce_smin_v4i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vle16.v v25, (a0) ; RV32-NEXT: lui a0, 8 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; RV32-NEXT: vmv.v.x v26, a0 -; RV32-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32-NEXT: vredmin.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_smin_v4i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64-NEXT: vle16.v v25, (a0) ; RV64-NEXT: lui a0, 8 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a0 -; RV64-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64-NEXT: vredmin.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -2996,26 +2996,26 @@ define i16 @vreduce_smin_v8i16(<8 x i16>* %x) { ; RV32-LABEL: vreduce_smin_v8i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vle16.v v25, (a0) ; RV32-NEXT: lui a0, 8 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; RV32-NEXT: vmv.v.x v26, a0 -; RV32-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; RV32-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV32-NEXT: vredmin.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_smin_v8i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vle16.v v25, (a0) ; RV64-NEXT: lui a0, 8 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a0 -; RV64-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; RV64-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; RV64-NEXT: vredmin.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3029,26 +3029,26 @@ define i16 @vreduce_smin_v16i16(<16 x i16>* %x) { ; RV32-LABEL: vreduce_smin_v16i16: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; RV32-NEXT: vle16.v v26, (a0) ; RV32-NEXT: lui a0, 8 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; RV32-NEXT: vredmin.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_smin_v16i16: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; RV64-NEXT: vle16.v v26, (a0) ; RV64-NEXT: lui a0, 8 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; RV64-NEXT: vredmin.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3063,13 +3063,13 @@ ; RV32-LABEL: vreduce_smin_v32i16: ; RV32: # %bb.0: ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; RV32-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV32-NEXT: vle16.v v28, (a0) ; RV32-NEXT: lui a0, 8 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; RV32-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV32-NEXT: vredmin.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret @@ -3077,13 +3077,13 @@ ; RV64-LABEL: vreduce_smin_v32i16: ; RV64: # %bb.0: ; RV64-NEXT: addi a1, zero, 32 -; RV64-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV64-NEXT: vle16.v v28, (a0) ; RV64-NEXT: lui a0, 8 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV64-NEXT: vredmin.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3098,13 +3098,13 @@ ; RV32-LABEL: vreduce_smin_v64i16: ; RV32: # %bb.0: ; RV32-NEXT: addi a1, zero, 64 -; RV32-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; RV32-NEXT: vle16.v v8, (a0) ; RV32-NEXT: lui a0, 8 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; RV32-NEXT: vredmin.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret @@ -3112,13 +3112,13 @@ ; RV64-LABEL: vreduce_smin_v64i16: ; RV64: # %bb.0: ; RV64-NEXT: addi a1, zero, 64 -; RV64-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; RV64-NEXT: vle16.v v8, (a0) ; RV64-NEXT: lui a0, 8 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; RV64-NEXT: vredmin.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3133,7 +3133,7 @@ ; RV32-LABEL: vreduce_smin_v128i16: ; RV32: # %bb.0: ; RV32-NEXT: addi a1, zero, 64 -; RV32-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; RV32-NEXT: vle16.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle16.v v16, (a0) @@ -3142,7 +3142,7 @@ ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; RV32-NEXT: vredmin.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret @@ -3150,7 +3150,7 @@ ; RV64-LABEL: vreduce_smin_v128i16: ; RV64: # %bb.0: ; RV64-NEXT: addi a1, zero, 64 -; RV64-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; RV64-NEXT: vle16.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle16.v v16, (a0) @@ -3159,7 +3159,7 @@ ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; RV64-NEXT: vredmin.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3173,7 +3173,7 @@ define i32 @vreduce_smin_v1i32(<1 x i32>* %x) { ; CHECK-LABEL: vreduce_smin_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3187,26 +3187,26 @@ define i32 @vreduce_smin_v2i32(<2 x i32>* %x) { ; RV32-LABEL: vreduce_smin_v2i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vle32.v v25, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v26, a0 -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vredmin.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_smin_v2i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vle32.v v25, (a0) ; RV64-NEXT: lui a0, 524288 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a0 -; RV64-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vredmin.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3220,26 +3220,26 @@ define i32 @vreduce_smin_v4i32(<4 x i32>* %x) { ; RV32-LABEL: vreduce_smin_v4i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vle32.v v25, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v26, a0 -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vredmin.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_smin_v4i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vle32.v v25, (a0) ; RV64-NEXT: lui a0, 524288 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a0 -; RV64-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vredmin.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3253,26 +3253,26 @@ define i32 @vreduce_smin_v8i32(<8 x i32>* %x) { ; RV32-LABEL: vreduce_smin_v8i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vle32.v v26, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vredmin.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_smin_v8i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vle32.v v26, (a0) ; RV64-NEXT: lui a0, 524288 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vredmin.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3286,26 +3286,26 @@ define i32 @vreduce_smin_v16i32(<16 x i32>* %x) { ; RV32-LABEL: vreduce_smin_v16i32: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vle32.v v28, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vredmin.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_smin_v16i32: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV64-NEXT: vle32.v v28, (a0) ; RV64-NEXT: lui a0, 524288 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV64-NEXT: vredmin.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3320,13 +3320,13 @@ ; RV32-LABEL: vreduce_smin_v32i32: ; RV32: # %bb.0: ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vle32.v v8, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a2, zero, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vredmin.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret @@ -3334,13 +3334,13 @@ ; RV64-LABEL: vreduce_smin_v32i32: ; RV64: # %bb.0: ; RV64-NEXT: addi a1, zero, 32 -; RV64-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV64-NEXT: vle32.v v8, (a0) ; RV64-NEXT: lui a0, 524288 ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a2, zero, e32,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV64-NEXT: vredmin.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3355,7 +3355,7 @@ ; RV32-LABEL: vreduce_smin_v64i32: ; RV32: # %bb.0: ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vle32.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle32.v v16, (a0) @@ -3364,7 +3364,7 @@ ; RV32-NEXT: addi a0, a0, -1 ; RV32-NEXT: vsetvli a2, zero, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vredmin.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: ret @@ -3372,7 +3372,7 @@ ; RV64-LABEL: vreduce_smin_v64i32: ; RV64: # %bb.0: ; RV64-NEXT: addi a1, zero, 32 -; RV64-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV64-NEXT: vle32.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle32.v v16, (a0) @@ -3381,7 +3381,7 @@ ; RV64-NEXT: addiw a0, a0, -1 ; RV64-NEXT: vsetvli a2, zero, e32,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV64-NEXT: vredmin.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3395,7 +3395,7 @@ define i64 @vreduce_smin_v1i64(<1 x i64>* %x) { ; RV32-LABEL: vreduce_smin_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 ; RV32-NEXT: vsrl.vx v26, v25, a0 @@ -3405,7 +3405,7 @@ ; ; RV64-LABEL: vreduce_smin_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3421,7 +3421,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, -1 ; RV32-NEXT: sw a0, 8(sp) @@ -3431,11 +3431,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vredmin.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -3443,13 +3443,13 @@ ; ; RV64-LABEL: vreduce_smin_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: addi a0, zero, -1 ; RV64-NEXT: srli a0, a0, 1 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a0 -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vredmin.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3465,7 +3465,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: addi a0, zero, -1 ; RV32-NEXT: sw a0, 8(sp) @@ -3475,11 +3475,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vredmin.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -3487,13 +3487,13 @@ ; ; RV64-LABEL: vreduce_smin_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: addi a0, zero, -1 ; RV64-NEXT: srli a0, a0, 1 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vredmin.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3509,7 +3509,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: addi a0, zero, -1 ; RV32-NEXT: sw a0, 8(sp) @@ -3519,11 +3519,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vredmin.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -3531,13 +3531,13 @@ ; ; RV64-LABEL: vreduce_smin_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: addi a0, zero, -1 ; RV64-NEXT: srli a0, a0, 1 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vredmin.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3553,7 +3553,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, zero, -1 ; RV32-NEXT: sw a0, 8(sp) @@ -3563,11 +3563,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmin.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -3575,13 +3575,13 @@ ; ; RV64-LABEL: vreduce_smin_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, zero, -1 ; RV64-NEXT: srli a0, a0, 1 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmin.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3597,7 +3597,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v16, (a0) @@ -3610,11 +3610,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmin.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -3622,7 +3622,7 @@ ; ; RV64-LABEL: vreduce_smin_v32i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle64.v v16, (a0) @@ -3631,7 +3631,7 @@ ; RV64-NEXT: srli a0, a0, 1 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmin.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3646,7 +3646,7 @@ ; RV32-LABEL: vreduce_smin_v64i64: ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a1, a0, 256 ; RV32-NEXT: vle64.v v16, (a1) @@ -3665,11 +3665,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmin.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -3677,7 +3677,7 @@ ; ; RV64-LABEL: vreduce_smin_v64i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a1, a0, 384 ; RV64-NEXT: vle64.v v16, (a1) @@ -3692,7 +3692,7 @@ ; RV64-NEXT: srli a0, a0, 1 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmin.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -3706,7 +3706,7 @@ define i8 @vreduce_smax_v1i8(<1 x i8>* %x) { ; CHECK-LABEL: vreduce_smax_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3720,12 +3720,12 @@ define i8 @vreduce_smax_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: vreduce_smax_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a0, zero, -128 ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3739,12 +3739,12 @@ define i8 @vreduce_smax_v4i8(<4 x i8>* %x) { ; CHECK-LABEL: vreduce_smax_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a0, zero, -128 ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3758,12 +3758,12 @@ define i8 @vreduce_smax_v8i8(<8 x i8>* %x) { ; CHECK-LABEL: vreduce_smax_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a0, zero, -128 ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3777,12 +3777,12 @@ define i8 @vreduce_smax_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: vreduce_smax_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: addi a0, zero, -128 ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3797,12 +3797,12 @@ ; CHECK-LABEL: vreduce_smax_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: addi a0, zero, -128 ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vredmax.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3817,12 +3817,12 @@ ; CHECK-LABEL: vreduce_smax_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: addi a0, zero, -128 ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vredmax.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3837,12 +3837,12 @@ ; CHECK-LABEL: vreduce_smax_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, zero, -128 ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3857,7 +3857,7 @@ ; CHECK-LABEL: vreduce_smax_v256i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle8.v v16, (a0) @@ -3865,7 +3865,7 @@ ; CHECK-NEXT: addi a0, zero, -128 ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3879,7 +3879,7 @@ define i16 @vreduce_smax_v1i16(<1 x i16>* %x) { ; CHECK-LABEL: vreduce_smax_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3893,12 +3893,12 @@ define i16 @vreduce_smax_v2i16(<2 x i16>* %x) { ; CHECK-LABEL: vreduce_smax_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: lui a0, 1048568 ; CHECK-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3912,12 +3912,12 @@ define i16 @vreduce_smax_v4i16(<4 x i16>* %x) { ; CHECK-LABEL: vreduce_smax_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: lui a0, 1048568 ; CHECK-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3931,12 +3931,12 @@ define i16 @vreduce_smax_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: vreduce_smax_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: lui a0, 1048568 ; CHECK-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3950,12 +3950,12 @@ define i16 @vreduce_smax_v16i16(<16 x i16>* %x) { ; CHECK-LABEL: vreduce_smax_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: lui a0, 1048568 ; CHECK-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vredmax.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3970,12 +3970,12 @@ ; CHECK-LABEL: vreduce_smax_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: lui a0, 1048568 ; CHECK-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vredmax.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -3990,12 +3990,12 @@ ; CHECK-LABEL: vreduce_smax_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: lui a0, 1048568 ; CHECK-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4010,7 +4010,7 @@ ; CHECK-LABEL: vreduce_smax_v128i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) @@ -4018,7 +4018,7 @@ ; CHECK-NEXT: lui a0, 1048568 ; CHECK-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4032,7 +4032,7 @@ define i32 @vreduce_smax_v1i32(<1 x i32>* %x) { ; CHECK-LABEL: vreduce_smax_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4046,12 +4046,12 @@ define i32 @vreduce_smax_v2i32(<2 x i32>* %x) { ; CHECK-LABEL: vreduce_smax_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: lui a0, 524288 ; CHECK-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4065,12 +4065,12 @@ define i32 @vreduce_smax_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: vreduce_smax_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: lui a0, 524288 ; CHECK-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vredmax.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4084,12 +4084,12 @@ define i32 @vreduce_smax_v8i32(<8 x i32>* %x) { ; CHECK-LABEL: vreduce_smax_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: lui a0, 524288 ; CHECK-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vredmax.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4103,12 +4103,12 @@ define i32 @vreduce_smax_v16i32(<16 x i32>* %x) { ; CHECK-LABEL: vreduce_smax_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: lui a0, 524288 ; CHECK-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vredmax.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4123,12 +4123,12 @@ ; CHECK-LABEL: vreduce_smax_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: lui a0, 524288 ; CHECK-NEXT: vsetvli a2, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4143,7 +4143,7 @@ ; CHECK-LABEL: vreduce_smax_v64i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle32.v v16, (a0) @@ -4151,7 +4151,7 @@ ; CHECK-NEXT: lui a0, 524288 ; CHECK-NEXT: vsetvli a2, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4165,7 +4165,7 @@ define i64 @vreduce_smax_v1i64(<1 x i64>* %x) { ; RV32-LABEL: vreduce_smax_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 ; RV32-NEXT: vsrl.vx v26, v25, a0 @@ -4175,7 +4175,7 @@ ; ; RV64-LABEL: vreduce_smax_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4191,7 +4191,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: sw a0, 12(sp) @@ -4199,11 +4199,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vredmax.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -4211,13 +4211,13 @@ ; ; RV64-LABEL: vreduce_smax_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: addi a0, zero, -1 ; RV64-NEXT: slli a0, a0, 63 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v26, a0 -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vredmax.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4233,7 +4233,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: sw a0, 12(sp) @@ -4241,11 +4241,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vredmax.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -4253,13 +4253,13 @@ ; ; RV64-LABEL: vreduce_smax_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: addi a0, zero, -1 ; RV64-NEXT: slli a0, a0, 63 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vredmax.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4275,7 +4275,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: sw a0, 12(sp) @@ -4283,11 +4283,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vredmax.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -4295,13 +4295,13 @@ ; ; RV64-LABEL: vreduce_smax_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: addi a0, zero, -1 ; RV64-NEXT: slli a0, a0, 63 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vredmax.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4317,7 +4317,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: lui a0, 524288 ; RV32-NEXT: sw a0, 12(sp) @@ -4325,11 +4325,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmax.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -4337,13 +4337,13 @@ ; ; RV64-LABEL: vreduce_smax_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, zero, -1 ; RV64-NEXT: slli a0, a0, 63 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmax.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4359,7 +4359,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 ; RV32-NEXT: .cfi_def_cfa_offset 16 -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v16, (a0) @@ -4370,11 +4370,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmax.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -4382,7 +4382,7 @@ ; ; RV64-LABEL: vreduce_smax_v32i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle64.v v16, (a0) @@ -4391,7 +4391,7 @@ ; RV64-NEXT: slli a0, a0, 63 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmax.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4406,7 +4406,7 @@ ; RV32-LABEL: vreduce_smax_v64i64: ; RV32: # %bb.0: ; RV32-NEXT: addi sp, sp, -16 -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a1, a0, 256 ; RV32-NEXT: vle64.v v16, (a1) @@ -4423,11 +4423,11 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmax.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: addi sp, sp, 16 @@ -4435,7 +4435,7 @@ ; ; RV64-LABEL: vreduce_smax_v64i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a1, a0, 384 ; RV64-NEXT: vle64.v v16, (a1) @@ -4450,7 +4450,7 @@ ; RV64-NEXT: slli a0, a0, 63 ; RV64-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmax.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4464,7 +4464,7 @@ define i8 @vreduce_umin_v1i8(<1 x i8>* %x) { ; CHECK-LABEL: vreduce_umin_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4478,11 +4478,11 @@ define i8 @vreduce_umin_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: vreduce_umin_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4496,11 +4496,11 @@ define i8 @vreduce_umin_v4i8(<4 x i8>* %x) { ; CHECK-LABEL: vreduce_umin_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4514,11 +4514,11 @@ define i8 @vreduce_umin_v8i8(<8 x i8>* %x) { ; CHECK-LABEL: vreduce_umin_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4532,11 +4532,11 @@ define i8 @vreduce_umin_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: vreduce_umin_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4551,11 +4551,11 @@ ; CHECK-LABEL: vreduce_umin_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vredminu.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4570,11 +4570,11 @@ ; CHECK-LABEL: vreduce_umin_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vredminu.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4589,11 +4589,11 @@ ; CHECK-LABEL: vreduce_umin_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4608,14 +4608,14 @@ ; CHECK-LABEL: vreduce_umin_v256i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle8.v v16, (a0) ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4629,7 +4629,7 @@ define i16 @vreduce_umin_v1i16(<1 x i16>* %x) { ; CHECK-LABEL: vreduce_umin_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4643,11 +4643,11 @@ define i16 @vreduce_umin_v2i16(<2 x i16>* %x) { ; CHECK-LABEL: vreduce_umin_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4661,11 +4661,11 @@ define i16 @vreduce_umin_v4i16(<4 x i16>* %x) { ; CHECK-LABEL: vreduce_umin_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4679,11 +4679,11 @@ define i16 @vreduce_umin_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: vreduce_umin_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4697,11 +4697,11 @@ define i16 @vreduce_umin_v16i16(<16 x i16>* %x) { ; CHECK-LABEL: vreduce_umin_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vredminu.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4716,11 +4716,11 @@ ; CHECK-LABEL: vreduce_umin_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vredminu.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4735,11 +4735,11 @@ ; CHECK-LABEL: vreduce_umin_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4754,14 +4754,14 @@ ; CHECK-LABEL: vreduce_umin_v128i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4775,7 +4775,7 @@ define i32 @vreduce_umin_v1i32(<1 x i32>* %x) { ; CHECK-LABEL: vreduce_umin_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4789,11 +4789,11 @@ define i32 @vreduce_umin_v2i32(<2 x i32>* %x) { ; CHECK-LABEL: vreduce_umin_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4807,11 +4807,11 @@ define i32 @vreduce_umin_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: vreduce_umin_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, -1 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vredminu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4825,11 +4825,11 @@ define i32 @vreduce_umin_v8i32(<8 x i32>* %x) { ; CHECK-LABEL: vreduce_umin_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vredminu.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4843,11 +4843,11 @@ define i32 @vreduce_umin_v16i32(<16 x i32>* %x) { ; CHECK-LABEL: vreduce_umin_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vredminu.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4862,11 +4862,11 @@ ; CHECK-LABEL: vreduce_umin_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4881,14 +4881,14 @@ ; CHECK-LABEL: vreduce_umin_v64i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, -1 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -4902,7 +4902,7 @@ define i64 @vreduce_umin_v1i64(<1 x i64>* %x) { ; RV32-LABEL: vreduce_umin_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 ; RV32-NEXT: vsrl.vx v26, v25, a0 @@ -4912,7 +4912,7 @@ ; ; RV64-LABEL: vreduce_umin_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4926,26 +4926,26 @@ define i64 @vreduce_umin_v2i64(<2 x i64>* %x) { ; RV32-LABEL: vreduce_umin_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, -1 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vredminu.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umin_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v26, -1 -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vredminu.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4959,26 +4959,26 @@ define i64 @vreduce_umin_v4i64(<4 x i64>* %x) { ; RV32-LABEL: vreduce_umin_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vredminu.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umin_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vredminu.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -4992,26 +4992,26 @@ define i64 @vreduce_umin_v8i64(<8 x i64>* %x) { ; RV32-LABEL: vreduce_umin_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vredminu.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umin_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vredminu.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5025,26 +5025,26 @@ define i64 @vreduce_umin_v16i64(<16 x i64>* %x) { ; RV32-LABEL: vreduce_umin_v16i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredminu.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umin_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredminu.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5058,32 +5058,32 @@ define i64 @vreduce_umin_v32i64(<32 x i64>* %x) { ; RV32-LABEL: vreduce_umin_v32i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v16, (a0) ; RV32-NEXT: vminu.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredminu.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umin_v32i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle64.v v16, (a0) ; RV64-NEXT: vminu.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredminu.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5097,11 +5097,11 @@ define i64 @vreduce_umin_v64i64(<64 x i64>* %x) nounwind { ; RV32-LABEL: vreduce_umin_v64i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) +; RV32-NEXT: addi a1, a0, 384 +; RV32-NEXT: vle64.v v16, (a1) ; RV32-NEXT: addi a1, a0, 256 -; RV32-NEXT: addi a2, a0, 384 -; RV32-NEXT: vle64.v v16, (a2) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v24, (a0) ; RV32-NEXT: vle64.v v0, (a1) @@ -5110,18 +5110,18 @@ ; RV32-NEXT: vminu.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, -1 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredminu.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umin_v64i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a1, a0, 384 ; RV64-NEXT: vle64.v v16, (a1) @@ -5134,7 +5134,7 @@ ; RV64-NEXT: vminu.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, -1 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredminu.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5148,7 +5148,7 @@ define i8 @vreduce_umax_v1i8(<1 x i8>* %x) { ; CHECK-LABEL: vreduce_umax_v1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5162,11 +5162,11 @@ define i8 @vreduce_umax_v2i8(<2 x i8>* %x) { ; CHECK-LABEL: vreduce_umax_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5180,11 +5180,11 @@ define i8 @vreduce_umax_v4i8(<4 x i8>* %x) { ; CHECK-LABEL: vreduce_umax_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5198,11 +5198,11 @@ define i8 @vreduce_umax_v8i8(<8 x i8>* %x) { ; CHECK-LABEL: vreduce_umax_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5216,11 +5216,11 @@ define i8 @vreduce_umax_v16i8(<16 x i8>* %x) { ; CHECK-LABEL: vreduce_umax_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5235,11 +5235,11 @@ ; CHECK-LABEL: vreduce_umax_v32i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5254,11 +5254,11 @@ ; CHECK-LABEL: vreduce_umax_v64i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5273,11 +5273,11 @@ ; CHECK-LABEL: vreduce_umax_v128i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5292,14 +5292,14 @@ ; CHECK-LABEL: vreduce_umax_v256i8: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 128 -; CHECK-NEXT: vsetvli a2, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle8.v v16, (a0) ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5313,7 +5313,7 @@ define i16 @vreduce_umax_v1i16(<1 x i16>* %x) { ; CHECK-LABEL: vreduce_umax_v1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5327,11 +5327,11 @@ define i16 @vreduce_umax_v2i16(<2 x i16>* %x) { ; CHECK-LABEL: vreduce_umax_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5345,11 +5345,11 @@ define i16 @vreduce_umax_v4i16(<4 x i16>* %x) { ; CHECK-LABEL: vreduce_umax_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5363,11 +5363,11 @@ define i16 @vreduce_umax_v8i16(<8 x i16>* %x) { ; CHECK-LABEL: vreduce_umax_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5381,11 +5381,11 @@ define i16 @vreduce_umax_v16i16(<16 x i16>* %x) { ; CHECK-LABEL: vreduce_umax_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5400,11 +5400,11 @@ ; CHECK-LABEL: vreduce_umax_v32i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5419,11 +5419,11 @@ ; CHECK-LABEL: vreduce_umax_v64i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5438,14 +5438,14 @@ ; CHECK-LABEL: vreduce_umax_v128i16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 64 -; CHECK-NEXT: vsetvli a2, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle16.v v16, (a0) ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5459,7 +5459,7 @@ define i32 @vreduce_umax_v1i32(<1 x i32>* %x) { ; CHECK-LABEL: vreduce_umax_v1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5473,11 +5473,11 @@ define i32 @vreduce_umax_v2i32(<2 x i32>* %x) { ; CHECK-LABEL: vreduce_umax_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5491,11 +5491,11 @@ define i32 @vreduce_umax_v4i32(<4 x i32>* %x) { ; CHECK-LABEL: vreduce_umax_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v25, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v25, v26 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5509,11 +5509,11 @@ define i32 @vreduce_umax_v8i32(<8 x i32>* %x) { ; CHECK-LABEL: vreduce_umax_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v26, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5527,11 +5527,11 @@ define i32 @vreduce_umax_v16i32(<16 x i32>* %x) { ; CHECK-LABEL: vreduce_umax_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v28, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v28, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5546,11 +5546,11 @@ ; CHECK-LABEL: vreduce_umax_v32i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5565,14 +5565,14 @@ ; CHECK-LABEL: vreduce_umax_v64i32: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: addi a0, a0, 128 ; CHECK-NEXT: vle32.v v16, (a0) ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: ret @@ -5586,7 +5586,7 @@ define i64 @vreduce_umax_v1i64(<1 x i64>* %x) { ; RV32-LABEL: vreduce_umax_v1i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: addi a0, zero, 32 ; RV32-NEXT: vsrl.vx v26, v25, a0 @@ -5596,7 +5596,7 @@ ; ; RV64-LABEL: vreduce_umax_v1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5610,26 +5610,26 @@ define i64 @vreduce_umax_v2i64(<2 x i64>* %x) { ; RV32-LABEL: vreduce_umax_v2i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vle64.v v25, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v26, 0 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vredmaxu.vs v25, v25, v26 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umax_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vle64.v v25, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v26, 0 -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vredmaxu.vs v25, v25, v26 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5643,26 +5643,26 @@ define i64 @vreduce_umax_v4i64(<4 x i64>* %x) { ; RV32-LABEL: vreduce_umax_v4i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v26, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vredmaxu.vs v25, v26, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umax_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v26, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vredmaxu.vs v25, v26, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5676,26 +5676,26 @@ define i64 @vreduce_umax_v8i64(<8 x i64>* %x) { ; RV32-LABEL: vreduce_umax_v8i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v28, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vredmaxu.vs v25, v28, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umax_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v28, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vredmaxu.vs v25, v28, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5709,26 +5709,26 @@ define i64 @vreduce_umax_v16i64(<16 x i64>* %x) { ; RV32-LABEL: vreduce_umax_v16i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmaxu.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umax_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmaxu.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5742,32 +5742,32 @@ define i64 @vreduce_umax_v32i64(<32 x i64>* %x) { ; RV32-LABEL: vreduce_umax_v32i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v16, (a0) ; RV32-NEXT: vmaxu.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmaxu.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umax_v32i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a0, a0, 128 ; RV64-NEXT: vle64.v v16, (a0) ; RV64-NEXT: vmaxu.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmaxu.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret @@ -5781,11 +5781,11 @@ define i64 @vreduce_umax_v64i64(<64 x i64>* %x) nounwind { ; RV32-LABEL: vreduce_umax_v64i64: ; RV32: # %bb.0: -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (a0) +; RV32-NEXT: addi a1, a0, 384 +; RV32-NEXT: vle64.v v16, (a1) ; RV32-NEXT: addi a1, a0, 256 -; RV32-NEXT: addi a2, a0, 384 -; RV32-NEXT: vle64.v v16, (a2) ; RV32-NEXT: addi a0, a0, 128 ; RV32-NEXT: vle64.v v24, (a0) ; RV32-NEXT: vle64.v v0, (a1) @@ -5794,18 +5794,18 @@ ; RV32-NEXT: vmaxu.vv v8, v8, v16 ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: vmv.v.i v25, 0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vredmaxu.vs v25, v8, v25 ; RV32-NEXT: vmv.x.s a0, v25 ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; RV32-NEXT: vsrl.vx v25, v25, a1 ; RV32-NEXT: vmv.x.s a1, v25 ; RV32-NEXT: ret ; ; RV64-LABEL: vreduce_umax_v64i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (a0) ; RV64-NEXT: addi a1, a0, 384 ; RV64-NEXT: vle64.v v16, (a1) @@ -5818,7 +5818,7 @@ ; RV64-NEXT: vmaxu.vv v8, v8, v16 ; RV64-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV64-NEXT: vmv.v.i v25, 0 -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vredmaxu.vs v25, v8, v25 ; RV64-NEXT: vmv.x.s a0, v25 ; RV64-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-select-fp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-select-fp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-select-fp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-select-fp.ll @@ -11,17 +11,17 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v9 -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB0_3 ; CHECK-NEXT: .LBB0_2: ; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v8 -; CHECK-NEXT: vsetivli a0, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB0_3: ; CHECK-NEXT: vfmv.f.s ft1, v25 -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, ft1 ; CHECK-NEXT: vfmv.s.f v8, ft0 ; CHECK-NEXT: ret @@ -35,15 +35,15 @@ ; CHECK-NEXT: feq.h a0, fa0, fa1 ; CHECK-NEXT: bnez a0, .LBB1_2 ; CHECK-NEXT: # %bb.1: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB1_3 ; CHECK-NEXT: .LBB1_2: -; CHECK-NEXT: vsetivli a1, 1, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf4,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB1_3: ; CHECK-NEXT: vfmv.f.s ft0, v25 -; CHECK-NEXT: vsetivli a1, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 ; CHECK-NEXT: bnez a0, .LBB1_5 ; CHECK-NEXT: # %bb.4: @@ -54,7 +54,7 @@ ; CHECK-NEXT: vsetvli zero, zero, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v8 ; CHECK-NEXT: .LBB1_6: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v25, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -75,7 +75,7 @@ ; CHECK-NEXT: fsh ft0, 8(sp) ; CHECK-NEXT: beqz a0, .LBB2_4 ; CHECK-NEXT: .LBB2_2: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 3 ; CHECK-NEXT: j .LBB2_5 ; CHECK-NEXT: .LBB2_3: @@ -84,34 +84,34 @@ ; CHECK-NEXT: fsh ft0, 8(sp) ; CHECK-NEXT: bnez a0, .LBB2_2 ; CHECK-NEXT: .LBB2_4: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 3 ; CHECK-NEXT: .LBB2_5: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 14(sp) ; CHECK-NEXT: bnez a0, .LBB2_7 ; CHECK-NEXT: # %bb.6: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 2 ; CHECK-NEXT: j .LBB2_8 ; CHECK-NEXT: .LBB2_7: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: .LBB2_8: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 12(sp) ; CHECK-NEXT: bnez a0, .LBB2_10 ; CHECK-NEXT: # %bb.9: -; CHECK-NEXT: vsetivli a0, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB2_11 ; CHECK-NEXT: .LBB2_10: -; CHECK-NEXT: vsetivli a0, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB2_11: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 10(sp) -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi sp, sp, 16 @@ -133,7 +133,7 @@ ; CHECK-NEXT: fsh ft0, 8(sp) ; CHECK-NEXT: beqz a0, .LBB3_4 ; CHECK-NEXT: .LBB3_2: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 3 ; CHECK-NEXT: j .LBB3_5 ; CHECK-NEXT: .LBB3_3: @@ -142,34 +142,34 @@ ; CHECK-NEXT: fsh ft0, 8(sp) ; CHECK-NEXT: bnez a0, .LBB3_2 ; CHECK-NEXT: .LBB3_4: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 3 ; CHECK-NEXT: .LBB3_5: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 14(sp) ; CHECK-NEXT: bnez a0, .LBB3_7 ; CHECK-NEXT: # %bb.6: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 2 ; CHECK-NEXT: j .LBB3_8 ; CHECK-NEXT: .LBB3_7: -; CHECK-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: .LBB3_8: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 12(sp) ; CHECK-NEXT: bnez a0, .LBB3_10 ; CHECK-NEXT: # %bb.9: -; CHECK-NEXT: vsetivli a0, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB3_11 ; CHECK-NEXT: .LBB3_10: -; CHECK-NEXT: vsetivli a0, 1, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB3_11: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 10(sp) -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: addi sp, sp, 16 @@ -191,7 +191,7 @@ ; CHECK-NEXT: fsh ft0, 0(sp) ; CHECK-NEXT: beqz a0, .LBB4_4 ; CHECK-NEXT: .LBB4_2: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 7 ; CHECK-NEXT: j .LBB4_5 ; CHECK-NEXT: .LBB4_3: @@ -200,78 +200,78 @@ ; CHECK-NEXT: fsh ft0, 0(sp) ; CHECK-NEXT: bnez a0, .LBB4_2 ; CHECK-NEXT: .LBB4_4: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 7 ; CHECK-NEXT: .LBB4_5: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 14(sp) ; CHECK-NEXT: bnez a0, .LBB4_7 ; CHECK-NEXT: # %bb.6: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 6 ; CHECK-NEXT: j .LBB4_8 ; CHECK-NEXT: .LBB4_7: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 6 ; CHECK-NEXT: .LBB4_8: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 12(sp) ; CHECK-NEXT: bnez a0, .LBB4_10 ; CHECK-NEXT: # %bb.9: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 5 ; CHECK-NEXT: j .LBB4_11 ; CHECK-NEXT: .LBB4_10: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 5 ; CHECK-NEXT: .LBB4_11: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 10(sp) ; CHECK-NEXT: bnez a0, .LBB4_13 ; CHECK-NEXT: # %bb.12: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 4 ; CHECK-NEXT: j .LBB4_14 ; CHECK-NEXT: .LBB4_13: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 4 ; CHECK-NEXT: .LBB4_14: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 8(sp) ; CHECK-NEXT: bnez a0, .LBB4_16 ; CHECK-NEXT: # %bb.15: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 3 ; CHECK-NEXT: j .LBB4_17 ; CHECK-NEXT: .LBB4_16: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 3 ; CHECK-NEXT: .LBB4_17: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 6(sp) ; CHECK-NEXT: bnez a0, .LBB4_19 ; CHECK-NEXT: # %bb.18: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 2 ; CHECK-NEXT: j .LBB4_20 ; CHECK-NEXT: .LBB4_19: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: .LBB4_20: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 4(sp) ; CHECK-NEXT: bnez a0, .LBB4_22 ; CHECK-NEXT: # %bb.21: -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB4_23 ; CHECK-NEXT: .LBB4_22: -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB4_23: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 2(sp) -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v8, (sp) ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: ret @@ -292,7 +292,7 @@ ; CHECK-NEXT: fsh ft0, 0(sp) ; CHECK-NEXT: beqz a0, .LBB5_4 ; CHECK-NEXT: .LBB5_2: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 7 ; CHECK-NEXT: j .LBB5_5 ; CHECK-NEXT: .LBB5_3: @@ -301,78 +301,78 @@ ; CHECK-NEXT: fsh ft0, 0(sp) ; CHECK-NEXT: bnez a0, .LBB5_2 ; CHECK-NEXT: .LBB5_4: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 7 ; CHECK-NEXT: .LBB5_5: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 14(sp) ; CHECK-NEXT: bnez a0, .LBB5_7 ; CHECK-NEXT: # %bb.6: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 6 ; CHECK-NEXT: j .LBB5_8 ; CHECK-NEXT: .LBB5_7: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 6 ; CHECK-NEXT: .LBB5_8: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 12(sp) ; CHECK-NEXT: bnez a0, .LBB5_10 ; CHECK-NEXT: # %bb.9: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 5 ; CHECK-NEXT: j .LBB5_11 ; CHECK-NEXT: .LBB5_10: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 5 ; CHECK-NEXT: .LBB5_11: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 10(sp) ; CHECK-NEXT: bnez a0, .LBB5_13 ; CHECK-NEXT: # %bb.12: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 4 ; CHECK-NEXT: j .LBB5_14 ; CHECK-NEXT: .LBB5_13: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 4 ; CHECK-NEXT: .LBB5_14: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 8(sp) ; CHECK-NEXT: bnez a0, .LBB5_16 ; CHECK-NEXT: # %bb.15: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 3 ; CHECK-NEXT: j .LBB5_17 ; CHECK-NEXT: .LBB5_16: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 3 ; CHECK-NEXT: .LBB5_17: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 6(sp) ; CHECK-NEXT: bnez a0, .LBB5_19 ; CHECK-NEXT: # %bb.18: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 2 ; CHECK-NEXT: j .LBB5_20 ; CHECK-NEXT: .LBB5_19: -; CHECK-NEXT: vsetivli a1, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: .LBB5_20: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 4(sp) ; CHECK-NEXT: bnez a0, .LBB5_22 ; CHECK-NEXT: # %bb.21: -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB5_23 ; CHECK-NEXT: .LBB5_22: -; CHECK-NEXT: vsetivli a0, 1, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e16,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB5_23: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsh ft0, 2(sp) -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v8, (sp) ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: ret @@ -400,7 +400,7 @@ ; RV32-NEXT: fsh ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB6_4 ; RV32-NEXT: .LBB6_2: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 15 ; RV32-NEXT: j .LBB6_5 ; RV32-NEXT: .LBB6_3: @@ -409,166 +409,166 @@ ; RV32-NEXT: fsh ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB6_2 ; RV32-NEXT: .LBB6_4: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 15 ; RV32-NEXT: .LBB6_5: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 30(sp) ; RV32-NEXT: bnez a0, .LBB6_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 14 ; RV32-NEXT: j .LBB6_8 ; RV32-NEXT: .LBB6_7: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 14 ; RV32-NEXT: .LBB6_8: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 28(sp) ; RV32-NEXT: bnez a0, .LBB6_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 13 ; RV32-NEXT: j .LBB6_11 ; RV32-NEXT: .LBB6_10: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 13 ; RV32-NEXT: .LBB6_11: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 26(sp) ; RV32-NEXT: bnez a0, .LBB6_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 12 ; RV32-NEXT: j .LBB6_14 ; RV32-NEXT: .LBB6_13: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 12 ; RV32-NEXT: .LBB6_14: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB6_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 11 ; RV32-NEXT: j .LBB6_17 ; RV32-NEXT: .LBB6_16: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 11 ; RV32-NEXT: .LBB6_17: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 22(sp) ; RV32-NEXT: bnez a0, .LBB6_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 10 ; RV32-NEXT: j .LBB6_20 ; RV32-NEXT: .LBB6_19: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 10 ; RV32-NEXT: .LBB6_20: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 20(sp) ; RV32-NEXT: bnez a0, .LBB6_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 9 ; RV32-NEXT: j .LBB6_23 ; RV32-NEXT: .LBB6_22: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 9 ; RV32-NEXT: .LBB6_23: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 18(sp) ; RV32-NEXT: bnez a0, .LBB6_25 ; RV32-NEXT: # %bb.24: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 8 ; RV32-NEXT: j .LBB6_26 ; RV32-NEXT: .LBB6_25: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 8 ; RV32-NEXT: .LBB6_26: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB6_28 ; RV32-NEXT: # %bb.27: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 7 ; RV32-NEXT: j .LBB6_29 ; RV32-NEXT: .LBB6_28: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 7 ; RV32-NEXT: .LBB6_29: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 14(sp) ; RV32-NEXT: bnez a0, .LBB6_31 ; RV32-NEXT: # %bb.30: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 6 ; RV32-NEXT: j .LBB6_32 ; RV32-NEXT: .LBB6_31: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 6 ; RV32-NEXT: .LBB6_32: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 12(sp) ; RV32-NEXT: bnez a0, .LBB6_34 ; RV32-NEXT: # %bb.33: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 5 ; RV32-NEXT: j .LBB6_35 ; RV32-NEXT: .LBB6_34: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 5 ; RV32-NEXT: .LBB6_35: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 10(sp) ; RV32-NEXT: bnez a0, .LBB6_37 ; RV32-NEXT: # %bb.36: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 4 ; RV32-NEXT: j .LBB6_38 ; RV32-NEXT: .LBB6_37: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 4 ; RV32-NEXT: .LBB6_38: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 8(sp) ; RV32-NEXT: bnez a0, .LBB6_40 ; RV32-NEXT: # %bb.39: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 3 ; RV32-NEXT: j .LBB6_41 ; RV32-NEXT: .LBB6_40: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 3 ; RV32-NEXT: .LBB6_41: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 6(sp) ; RV32-NEXT: bnez a0, .LBB6_43 ; RV32-NEXT: # %bb.42: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 2 ; RV32-NEXT: j .LBB6_44 ; RV32-NEXT: .LBB6_43: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 2 ; RV32-NEXT: .LBB6_44: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 4(sp) ; RV32-NEXT: bnez a0, .LBB6_46 ; RV32-NEXT: # %bb.45: -; RV32-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 1 ; RV32-NEXT: j .LBB6_47 ; RV32-NEXT: .LBB6_46: -; RV32-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 1 ; RV32-NEXT: .LBB6_47: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 2(sp) -; RV32-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; RV32-NEXT: vle16.v v8, (sp) ; RV32-NEXT: addi sp, s0, -64 ; RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -594,7 +594,7 @@ ; RV64-NEXT: fsh ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB6_4 ; RV64-NEXT: .LBB6_2: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 15 ; RV64-NEXT: j .LBB6_5 ; RV64-NEXT: .LBB6_3: @@ -603,166 +603,166 @@ ; RV64-NEXT: fsh ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB6_2 ; RV64-NEXT: .LBB6_4: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 15 ; RV64-NEXT: .LBB6_5: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 30(sp) ; RV64-NEXT: bnez a0, .LBB6_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 14 ; RV64-NEXT: j .LBB6_8 ; RV64-NEXT: .LBB6_7: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 14 ; RV64-NEXT: .LBB6_8: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 28(sp) ; RV64-NEXT: bnez a0, .LBB6_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 13 ; RV64-NEXT: j .LBB6_11 ; RV64-NEXT: .LBB6_10: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 13 ; RV64-NEXT: .LBB6_11: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 26(sp) ; RV64-NEXT: bnez a0, .LBB6_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 12 ; RV64-NEXT: j .LBB6_14 ; RV64-NEXT: .LBB6_13: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 12 ; RV64-NEXT: .LBB6_14: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB6_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 11 ; RV64-NEXT: j .LBB6_17 ; RV64-NEXT: .LBB6_16: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 11 ; RV64-NEXT: .LBB6_17: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 22(sp) ; RV64-NEXT: bnez a0, .LBB6_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 10 ; RV64-NEXT: j .LBB6_20 ; RV64-NEXT: .LBB6_19: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 10 ; RV64-NEXT: .LBB6_20: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 20(sp) ; RV64-NEXT: bnez a0, .LBB6_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 9 ; RV64-NEXT: j .LBB6_23 ; RV64-NEXT: .LBB6_22: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 9 ; RV64-NEXT: .LBB6_23: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 18(sp) ; RV64-NEXT: bnez a0, .LBB6_25 ; RV64-NEXT: # %bb.24: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 8 ; RV64-NEXT: j .LBB6_26 ; RV64-NEXT: .LBB6_25: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 8 ; RV64-NEXT: .LBB6_26: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB6_28 ; RV64-NEXT: # %bb.27: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 7 ; RV64-NEXT: j .LBB6_29 ; RV64-NEXT: .LBB6_28: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 7 ; RV64-NEXT: .LBB6_29: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 14(sp) ; RV64-NEXT: bnez a0, .LBB6_31 ; RV64-NEXT: # %bb.30: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 6 ; RV64-NEXT: j .LBB6_32 ; RV64-NEXT: .LBB6_31: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 6 ; RV64-NEXT: .LBB6_32: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 12(sp) ; RV64-NEXT: bnez a0, .LBB6_34 ; RV64-NEXT: # %bb.33: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 5 ; RV64-NEXT: j .LBB6_35 ; RV64-NEXT: .LBB6_34: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 5 ; RV64-NEXT: .LBB6_35: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 10(sp) ; RV64-NEXT: bnez a0, .LBB6_37 ; RV64-NEXT: # %bb.36: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 4 ; RV64-NEXT: j .LBB6_38 ; RV64-NEXT: .LBB6_37: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 4 ; RV64-NEXT: .LBB6_38: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 8(sp) ; RV64-NEXT: bnez a0, .LBB6_40 ; RV64-NEXT: # %bb.39: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 3 ; RV64-NEXT: j .LBB6_41 ; RV64-NEXT: .LBB6_40: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 3 ; RV64-NEXT: .LBB6_41: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 6(sp) ; RV64-NEXT: bnez a0, .LBB6_43 ; RV64-NEXT: # %bb.42: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 2 ; RV64-NEXT: j .LBB6_44 ; RV64-NEXT: .LBB6_43: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 2 ; RV64-NEXT: .LBB6_44: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 4(sp) ; RV64-NEXT: bnez a0, .LBB6_46 ; RV64-NEXT: # %bb.45: -; RV64-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 1 ; RV64-NEXT: j .LBB6_47 ; RV64-NEXT: .LBB6_46: -; RV64-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 1 ; RV64-NEXT: .LBB6_47: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 2(sp) -; RV64-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; RV64-NEXT: vle16.v v8, (sp) ; RV64-NEXT: addi sp, s0, -64 ; RV64-NEXT: ld s0, 48(sp) # 8-byte Folded Reload @@ -793,7 +793,7 @@ ; RV32-NEXT: fsh ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB7_4 ; RV32-NEXT: .LBB7_2: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 15 ; RV32-NEXT: j .LBB7_5 ; RV32-NEXT: .LBB7_3: @@ -802,166 +802,166 @@ ; RV32-NEXT: fsh ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB7_2 ; RV32-NEXT: .LBB7_4: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 15 ; RV32-NEXT: .LBB7_5: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 30(sp) ; RV32-NEXT: bnez a0, .LBB7_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 14 ; RV32-NEXT: j .LBB7_8 ; RV32-NEXT: .LBB7_7: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 14 ; RV32-NEXT: .LBB7_8: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 28(sp) ; RV32-NEXT: bnez a0, .LBB7_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 13 ; RV32-NEXT: j .LBB7_11 ; RV32-NEXT: .LBB7_10: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 13 ; RV32-NEXT: .LBB7_11: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 26(sp) ; RV32-NEXT: bnez a0, .LBB7_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 12 ; RV32-NEXT: j .LBB7_14 ; RV32-NEXT: .LBB7_13: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 12 ; RV32-NEXT: .LBB7_14: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB7_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 11 ; RV32-NEXT: j .LBB7_17 ; RV32-NEXT: .LBB7_16: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 11 ; RV32-NEXT: .LBB7_17: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 22(sp) ; RV32-NEXT: bnez a0, .LBB7_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 10 ; RV32-NEXT: j .LBB7_20 ; RV32-NEXT: .LBB7_19: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 10 ; RV32-NEXT: .LBB7_20: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 20(sp) ; RV32-NEXT: bnez a0, .LBB7_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 9 ; RV32-NEXT: j .LBB7_23 ; RV32-NEXT: .LBB7_22: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 9 ; RV32-NEXT: .LBB7_23: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 18(sp) ; RV32-NEXT: bnez a0, .LBB7_25 ; RV32-NEXT: # %bb.24: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 8 ; RV32-NEXT: j .LBB7_26 ; RV32-NEXT: .LBB7_25: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 8 ; RV32-NEXT: .LBB7_26: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB7_28 ; RV32-NEXT: # %bb.27: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 7 ; RV32-NEXT: j .LBB7_29 ; RV32-NEXT: .LBB7_28: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 7 ; RV32-NEXT: .LBB7_29: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 14(sp) ; RV32-NEXT: bnez a0, .LBB7_31 ; RV32-NEXT: # %bb.30: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 6 ; RV32-NEXT: j .LBB7_32 ; RV32-NEXT: .LBB7_31: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 6 ; RV32-NEXT: .LBB7_32: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 12(sp) ; RV32-NEXT: bnez a0, .LBB7_34 ; RV32-NEXT: # %bb.33: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 5 ; RV32-NEXT: j .LBB7_35 ; RV32-NEXT: .LBB7_34: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 5 ; RV32-NEXT: .LBB7_35: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 10(sp) ; RV32-NEXT: bnez a0, .LBB7_37 ; RV32-NEXT: # %bb.36: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 4 ; RV32-NEXT: j .LBB7_38 ; RV32-NEXT: .LBB7_37: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 4 ; RV32-NEXT: .LBB7_38: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 8(sp) ; RV32-NEXT: bnez a0, .LBB7_40 ; RV32-NEXT: # %bb.39: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 3 ; RV32-NEXT: j .LBB7_41 ; RV32-NEXT: .LBB7_40: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 3 ; RV32-NEXT: .LBB7_41: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 6(sp) ; RV32-NEXT: bnez a0, .LBB7_43 ; RV32-NEXT: # %bb.42: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 2 ; RV32-NEXT: j .LBB7_44 ; RV32-NEXT: .LBB7_43: -; RV32-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 2 ; RV32-NEXT: .LBB7_44: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 4(sp) ; RV32-NEXT: bnez a0, .LBB7_46 ; RV32-NEXT: # %bb.45: -; RV32-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 1 ; RV32-NEXT: j .LBB7_47 ; RV32-NEXT: .LBB7_46: -; RV32-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 1 ; RV32-NEXT: .LBB7_47: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsh ft0, 2(sp) -; RV32-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; RV32-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; RV32-NEXT: vle16.v v8, (sp) ; RV32-NEXT: addi sp, s0, -64 ; RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -988,7 +988,7 @@ ; RV64-NEXT: fsh ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB7_4 ; RV64-NEXT: .LBB7_2: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 15 ; RV64-NEXT: j .LBB7_5 ; RV64-NEXT: .LBB7_3: @@ -997,166 +997,166 @@ ; RV64-NEXT: fsh ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB7_2 ; RV64-NEXT: .LBB7_4: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 15 ; RV64-NEXT: .LBB7_5: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 30(sp) ; RV64-NEXT: bnez a0, .LBB7_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 14 ; RV64-NEXT: j .LBB7_8 ; RV64-NEXT: .LBB7_7: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 14 ; RV64-NEXT: .LBB7_8: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 28(sp) ; RV64-NEXT: bnez a0, .LBB7_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 13 ; RV64-NEXT: j .LBB7_11 ; RV64-NEXT: .LBB7_10: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 13 ; RV64-NEXT: .LBB7_11: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 26(sp) ; RV64-NEXT: bnez a0, .LBB7_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 12 ; RV64-NEXT: j .LBB7_14 ; RV64-NEXT: .LBB7_13: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 12 ; RV64-NEXT: .LBB7_14: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB7_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 11 ; RV64-NEXT: j .LBB7_17 ; RV64-NEXT: .LBB7_16: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 11 ; RV64-NEXT: .LBB7_17: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 22(sp) ; RV64-NEXT: bnez a0, .LBB7_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 10 ; RV64-NEXT: j .LBB7_20 ; RV64-NEXT: .LBB7_19: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 10 ; RV64-NEXT: .LBB7_20: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 20(sp) ; RV64-NEXT: bnez a0, .LBB7_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 9 ; RV64-NEXT: j .LBB7_23 ; RV64-NEXT: .LBB7_22: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 9 ; RV64-NEXT: .LBB7_23: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 18(sp) ; RV64-NEXT: bnez a0, .LBB7_25 ; RV64-NEXT: # %bb.24: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 8 ; RV64-NEXT: j .LBB7_26 ; RV64-NEXT: .LBB7_25: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 8 ; RV64-NEXT: .LBB7_26: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB7_28 ; RV64-NEXT: # %bb.27: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 7 ; RV64-NEXT: j .LBB7_29 ; RV64-NEXT: .LBB7_28: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 7 ; RV64-NEXT: .LBB7_29: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 14(sp) ; RV64-NEXT: bnez a0, .LBB7_31 ; RV64-NEXT: # %bb.30: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 6 ; RV64-NEXT: j .LBB7_32 ; RV64-NEXT: .LBB7_31: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 6 ; RV64-NEXT: .LBB7_32: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 12(sp) ; RV64-NEXT: bnez a0, .LBB7_34 ; RV64-NEXT: # %bb.33: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 5 ; RV64-NEXT: j .LBB7_35 ; RV64-NEXT: .LBB7_34: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 5 ; RV64-NEXT: .LBB7_35: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 10(sp) ; RV64-NEXT: bnez a0, .LBB7_37 ; RV64-NEXT: # %bb.36: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 4 ; RV64-NEXT: j .LBB7_38 ; RV64-NEXT: .LBB7_37: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 4 ; RV64-NEXT: .LBB7_38: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 8(sp) ; RV64-NEXT: bnez a0, .LBB7_40 ; RV64-NEXT: # %bb.39: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 3 ; RV64-NEXT: j .LBB7_41 ; RV64-NEXT: .LBB7_40: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 3 ; RV64-NEXT: .LBB7_41: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 6(sp) ; RV64-NEXT: bnez a0, .LBB7_43 ; RV64-NEXT: # %bb.42: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 2 ; RV64-NEXT: j .LBB7_44 ; RV64-NEXT: .LBB7_43: -; RV64-NEXT: vsetivli a1, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 2 ; RV64-NEXT: .LBB7_44: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 4(sp) ; RV64-NEXT: bnez a0, .LBB7_46 ; RV64-NEXT: # %bb.45: -; RV64-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 1 ; RV64-NEXT: j .LBB7_47 ; RV64-NEXT: .LBB7_46: -; RV64-NEXT: vsetivli a0, 1, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e16,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 1 ; RV64-NEXT: .LBB7_47: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsh ft0, 2(sp) -; RV64-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; RV64-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; RV64-NEXT: vle16.v v8, (sp) ; RV64-NEXT: addi sp, s0, -64 ; RV64-NEXT: ld s0, 48(sp) # 8-byte Folded Reload @@ -1175,17 +1175,17 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: vsetvli zero, zero, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v9 -; CHECK-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB8_3 ; CHECK-NEXT: .LBB8_2: ; CHECK-NEXT: vsetvli zero, zero, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v8 -; CHECK-NEXT: vsetivli a0, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB8_3: ; CHECK-NEXT: vfmv.f.s ft1, v25 -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, ft1 ; CHECK-NEXT: vfmv.s.f v8, ft0 ; CHECK-NEXT: ret @@ -1199,15 +1199,15 @@ ; CHECK-NEXT: feq.s a0, fa0, fa1 ; CHECK-NEXT: bnez a0, .LBB9_2 ; CHECK-NEXT: # %bb.1: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB9_3 ; CHECK-NEXT: .LBB9_2: -; CHECK-NEXT: vsetivli a1, 1, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,mf2,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB9_3: ; CHECK-NEXT: vfmv.f.s ft0, v25 -; CHECK-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 ; CHECK-NEXT: bnez a0, .LBB9_5 ; CHECK-NEXT: # %bb.4: @@ -1218,7 +1218,7 @@ ; CHECK-NEXT: vsetvli zero, zero, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v8 ; CHECK-NEXT: .LBB9_6: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -1239,7 +1239,7 @@ ; CHECK-NEXT: fsw ft0, 0(sp) ; CHECK-NEXT: beqz a0, .LBB10_4 ; CHECK-NEXT: .LBB10_2: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 3 ; CHECK-NEXT: j .LBB10_5 ; CHECK-NEXT: .LBB10_3: @@ -1248,34 +1248,34 @@ ; CHECK-NEXT: fsw ft0, 0(sp) ; CHECK-NEXT: bnez a0, .LBB10_2 ; CHECK-NEXT: .LBB10_4: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 3 ; CHECK-NEXT: .LBB10_5: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsw ft0, 12(sp) ; CHECK-NEXT: bnez a0, .LBB10_7 ; CHECK-NEXT: # %bb.6: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 2 ; CHECK-NEXT: j .LBB10_8 ; CHECK-NEXT: .LBB10_7: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: .LBB10_8: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsw ft0, 8(sp) ; CHECK-NEXT: bnez a0, .LBB10_10 ; CHECK-NEXT: # %bb.9: -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB10_11 ; CHECK-NEXT: .LBB10_10: -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB10_11: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsw ft0, 4(sp) -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v8, (sp) ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: ret @@ -1296,7 +1296,7 @@ ; CHECK-NEXT: fsw ft0, 0(sp) ; CHECK-NEXT: beqz a0, .LBB11_4 ; CHECK-NEXT: .LBB11_2: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 3 ; CHECK-NEXT: j .LBB11_5 ; CHECK-NEXT: .LBB11_3: @@ -1305,34 +1305,34 @@ ; CHECK-NEXT: fsw ft0, 0(sp) ; CHECK-NEXT: bnez a0, .LBB11_2 ; CHECK-NEXT: .LBB11_4: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 3 ; CHECK-NEXT: .LBB11_5: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsw ft0, 12(sp) ; CHECK-NEXT: bnez a0, .LBB11_7 ; CHECK-NEXT: # %bb.6: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 2 ; CHECK-NEXT: j .LBB11_8 ; CHECK-NEXT: .LBB11_7: -; CHECK-NEXT: vsetivli a1, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 2 ; CHECK-NEXT: .LBB11_8: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsw ft0, 8(sp) ; CHECK-NEXT: bnez a0, .LBB11_10 ; CHECK-NEXT: # %bb.9: -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB11_11 ; CHECK-NEXT: .LBB11_10: -; CHECK-NEXT: vsetivli a0, 1, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e32,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB11_11: ; CHECK-NEXT: vfmv.f.s ft0, v25 ; CHECK-NEXT: fsw ft0, 4(sp) -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v8, (sp) ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: ret @@ -1360,7 +1360,7 @@ ; RV32-NEXT: fsw ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB12_4 ; RV32-NEXT: .LBB12_2: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 7 ; RV32-NEXT: j .LBB12_5 ; RV32-NEXT: .LBB12_3: @@ -1369,78 +1369,78 @@ ; RV32-NEXT: fsw ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB12_2 ; RV32-NEXT: .LBB12_4: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 7 ; RV32-NEXT: .LBB12_5: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 28(sp) ; RV32-NEXT: bnez a0, .LBB12_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 6 ; RV32-NEXT: j .LBB12_8 ; RV32-NEXT: .LBB12_7: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 6 ; RV32-NEXT: .LBB12_8: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB12_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 5 ; RV32-NEXT: j .LBB12_11 ; RV32-NEXT: .LBB12_10: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 5 ; RV32-NEXT: .LBB12_11: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 20(sp) ; RV32-NEXT: bnez a0, .LBB12_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 4 ; RV32-NEXT: j .LBB12_14 ; RV32-NEXT: .LBB12_13: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 4 ; RV32-NEXT: .LBB12_14: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB12_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 3 ; RV32-NEXT: j .LBB12_17 ; RV32-NEXT: .LBB12_16: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 3 ; RV32-NEXT: .LBB12_17: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 12(sp) ; RV32-NEXT: bnez a0, .LBB12_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 2 ; RV32-NEXT: j .LBB12_20 ; RV32-NEXT: .LBB12_19: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 2 ; RV32-NEXT: .LBB12_20: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 8(sp) ; RV32-NEXT: bnez a0, .LBB12_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 1 ; RV32-NEXT: j .LBB12_23 ; RV32-NEXT: .LBB12_22: -; RV32-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 1 ; RV32-NEXT: .LBB12_23: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 4(sp) -; RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vle32.v v8, (sp) ; RV32-NEXT: addi sp, s0, -64 ; RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -1466,7 +1466,7 @@ ; RV64-NEXT: fsw ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB12_4 ; RV64-NEXT: .LBB12_2: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 7 ; RV64-NEXT: j .LBB12_5 ; RV64-NEXT: .LBB12_3: @@ -1475,78 +1475,78 @@ ; RV64-NEXT: fsw ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB12_2 ; RV64-NEXT: .LBB12_4: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 7 ; RV64-NEXT: .LBB12_5: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 28(sp) ; RV64-NEXT: bnez a0, .LBB12_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 6 ; RV64-NEXT: j .LBB12_8 ; RV64-NEXT: .LBB12_7: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 6 ; RV64-NEXT: .LBB12_8: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB12_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 5 ; RV64-NEXT: j .LBB12_11 ; RV64-NEXT: .LBB12_10: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 5 ; RV64-NEXT: .LBB12_11: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 20(sp) ; RV64-NEXT: bnez a0, .LBB12_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 4 ; RV64-NEXT: j .LBB12_14 ; RV64-NEXT: .LBB12_13: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 4 ; RV64-NEXT: .LBB12_14: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB12_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 3 ; RV64-NEXT: j .LBB12_17 ; RV64-NEXT: .LBB12_16: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 3 ; RV64-NEXT: .LBB12_17: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 12(sp) ; RV64-NEXT: bnez a0, .LBB12_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 2 ; RV64-NEXT: j .LBB12_20 ; RV64-NEXT: .LBB12_19: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 2 ; RV64-NEXT: .LBB12_20: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 8(sp) ; RV64-NEXT: bnez a0, .LBB12_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 1 ; RV64-NEXT: j .LBB12_23 ; RV64-NEXT: .LBB12_22: -; RV64-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 1 ; RV64-NEXT: .LBB12_23: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 4(sp) -; RV64-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vle32.v v8, (sp) ; RV64-NEXT: addi sp, s0, -64 ; RV64-NEXT: ld s0, 48(sp) # 8-byte Folded Reload @@ -1577,7 +1577,7 @@ ; RV32-NEXT: fsw ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB13_4 ; RV32-NEXT: .LBB13_2: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 7 ; RV32-NEXT: j .LBB13_5 ; RV32-NEXT: .LBB13_3: @@ -1586,78 +1586,78 @@ ; RV32-NEXT: fsw ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB13_2 ; RV32-NEXT: .LBB13_4: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 7 ; RV32-NEXT: .LBB13_5: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 28(sp) ; RV32-NEXT: bnez a0, .LBB13_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 6 ; RV32-NEXT: j .LBB13_8 ; RV32-NEXT: .LBB13_7: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 6 ; RV32-NEXT: .LBB13_8: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB13_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 5 ; RV32-NEXT: j .LBB13_11 ; RV32-NEXT: .LBB13_10: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 5 ; RV32-NEXT: .LBB13_11: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 20(sp) ; RV32-NEXT: bnez a0, .LBB13_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 4 ; RV32-NEXT: j .LBB13_14 ; RV32-NEXT: .LBB13_13: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 4 ; RV32-NEXT: .LBB13_14: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB13_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 3 ; RV32-NEXT: j .LBB13_17 ; RV32-NEXT: .LBB13_16: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 3 ; RV32-NEXT: .LBB13_17: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 12(sp) ; RV32-NEXT: bnez a0, .LBB13_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 2 ; RV32-NEXT: j .LBB13_20 ; RV32-NEXT: .LBB13_19: -; RV32-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 2 ; RV32-NEXT: .LBB13_20: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 8(sp) ; RV32-NEXT: bnez a0, .LBB13_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 1 ; RV32-NEXT: j .LBB13_23 ; RV32-NEXT: .LBB13_22: -; RV32-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 1 ; RV32-NEXT: .LBB13_23: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsw ft0, 4(sp) -; RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vle32.v v8, (sp) ; RV32-NEXT: addi sp, s0, -64 ; RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -1684,7 +1684,7 @@ ; RV64-NEXT: fsw ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB13_4 ; RV64-NEXT: .LBB13_2: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 7 ; RV64-NEXT: j .LBB13_5 ; RV64-NEXT: .LBB13_3: @@ -1693,78 +1693,78 @@ ; RV64-NEXT: fsw ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB13_2 ; RV64-NEXT: .LBB13_4: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 7 ; RV64-NEXT: .LBB13_5: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 28(sp) ; RV64-NEXT: bnez a0, .LBB13_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 6 ; RV64-NEXT: j .LBB13_8 ; RV64-NEXT: .LBB13_7: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 6 ; RV64-NEXT: .LBB13_8: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB13_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 5 ; RV64-NEXT: j .LBB13_11 ; RV64-NEXT: .LBB13_10: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 5 ; RV64-NEXT: .LBB13_11: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 20(sp) ; RV64-NEXT: bnez a0, .LBB13_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 4 ; RV64-NEXT: j .LBB13_14 ; RV64-NEXT: .LBB13_13: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 4 ; RV64-NEXT: .LBB13_14: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB13_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 3 ; RV64-NEXT: j .LBB13_17 ; RV64-NEXT: .LBB13_16: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 3 ; RV64-NEXT: .LBB13_17: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 12(sp) ; RV64-NEXT: bnez a0, .LBB13_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 2 ; RV64-NEXT: j .LBB13_20 ; RV64-NEXT: .LBB13_19: -; RV64-NEXT: vsetivli a1, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 2 ; RV64-NEXT: .LBB13_20: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 8(sp) ; RV64-NEXT: bnez a0, .LBB13_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 1 ; RV64-NEXT: j .LBB13_23 ; RV64-NEXT: .LBB13_22: -; RV64-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 1 ; RV64-NEXT: .LBB13_23: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsw ft0, 4(sp) -; RV64-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV64-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV64-NEXT: vle32.v v8, (sp) ; RV64-NEXT: addi sp, s0, -64 ; RV64-NEXT: ld s0, 48(sp) # 8-byte Folded Reload @@ -1795,7 +1795,7 @@ ; RV32-NEXT: fsw ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB14_4 ; RV32-NEXT: .LBB14_2: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 15 ; RV32-NEXT: j .LBB14_5 ; RV32-NEXT: .LBB14_3: @@ -1804,166 +1804,166 @@ ; RV32-NEXT: fsw ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB14_2 ; RV32-NEXT: .LBB14_4: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 15 ; RV32-NEXT: .LBB14_5: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 60(sp) ; RV32-NEXT: bnez a0, .LBB14_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 14 ; RV32-NEXT: j .LBB14_8 ; RV32-NEXT: .LBB14_7: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 14 ; RV32-NEXT: .LBB14_8: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 56(sp) ; RV32-NEXT: bnez a0, .LBB14_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 13 ; RV32-NEXT: j .LBB14_11 ; RV32-NEXT: .LBB14_10: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 13 ; RV32-NEXT: .LBB14_11: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 52(sp) ; RV32-NEXT: bnez a0, .LBB14_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 12 ; RV32-NEXT: j .LBB14_14 ; RV32-NEXT: .LBB14_13: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 12 ; RV32-NEXT: .LBB14_14: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 48(sp) ; RV32-NEXT: bnez a0, .LBB14_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 11 ; RV32-NEXT: j .LBB14_17 ; RV32-NEXT: .LBB14_16: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 11 ; RV32-NEXT: .LBB14_17: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 44(sp) ; RV32-NEXT: bnez a0, .LBB14_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 10 ; RV32-NEXT: j .LBB14_20 ; RV32-NEXT: .LBB14_19: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 10 ; RV32-NEXT: .LBB14_20: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 40(sp) ; RV32-NEXT: bnez a0, .LBB14_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 9 ; RV32-NEXT: j .LBB14_23 ; RV32-NEXT: .LBB14_22: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 9 ; RV32-NEXT: .LBB14_23: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 36(sp) ; RV32-NEXT: bnez a0, .LBB14_25 ; RV32-NEXT: # %bb.24: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 8 ; RV32-NEXT: j .LBB14_26 ; RV32-NEXT: .LBB14_25: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 8 ; RV32-NEXT: .LBB14_26: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 32(sp) ; RV32-NEXT: bnez a0, .LBB14_28 ; RV32-NEXT: # %bb.27: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 7 ; RV32-NEXT: j .LBB14_29 ; RV32-NEXT: .LBB14_28: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 7 ; RV32-NEXT: .LBB14_29: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 28(sp) ; RV32-NEXT: bnez a0, .LBB14_31 ; RV32-NEXT: # %bb.30: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 6 ; RV32-NEXT: j .LBB14_32 ; RV32-NEXT: .LBB14_31: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 6 ; RV32-NEXT: .LBB14_32: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB14_34 ; RV32-NEXT: # %bb.33: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 5 ; RV32-NEXT: j .LBB14_35 ; RV32-NEXT: .LBB14_34: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 5 ; RV32-NEXT: .LBB14_35: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 20(sp) ; RV32-NEXT: bnez a0, .LBB14_37 ; RV32-NEXT: # %bb.36: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 4 ; RV32-NEXT: j .LBB14_38 ; RV32-NEXT: .LBB14_37: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 4 ; RV32-NEXT: .LBB14_38: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB14_40 ; RV32-NEXT: # %bb.39: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 3 ; RV32-NEXT: j .LBB14_41 ; RV32-NEXT: .LBB14_40: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 3 ; RV32-NEXT: .LBB14_41: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 12(sp) ; RV32-NEXT: bnez a0, .LBB14_43 ; RV32-NEXT: # %bb.42: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 2 ; RV32-NEXT: j .LBB14_44 ; RV32-NEXT: .LBB14_43: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 2 ; RV32-NEXT: .LBB14_44: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 8(sp) ; RV32-NEXT: bnez a0, .LBB14_46 ; RV32-NEXT: # %bb.45: -; RV32-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 1 ; RV32-NEXT: j .LBB14_47 ; RV32-NEXT: .LBB14_46: -; RV32-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 1 ; RV32-NEXT: .LBB14_47: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 4(sp) -; RV32-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vle32.v v8, (sp) ; RV32-NEXT: addi sp, s0, -128 ; RV32-NEXT: lw s0, 120(sp) # 4-byte Folded Reload @@ -1989,7 +1989,7 @@ ; RV64-NEXT: fsw ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB14_4 ; RV64-NEXT: .LBB14_2: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 15 ; RV64-NEXT: j .LBB14_5 ; RV64-NEXT: .LBB14_3: @@ -1998,166 +1998,166 @@ ; RV64-NEXT: fsw ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB14_2 ; RV64-NEXT: .LBB14_4: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 15 ; RV64-NEXT: .LBB14_5: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 60(sp) ; RV64-NEXT: bnez a0, .LBB14_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 14 ; RV64-NEXT: j .LBB14_8 ; RV64-NEXT: .LBB14_7: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 14 ; RV64-NEXT: .LBB14_8: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 56(sp) ; RV64-NEXT: bnez a0, .LBB14_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 13 ; RV64-NEXT: j .LBB14_11 ; RV64-NEXT: .LBB14_10: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 13 ; RV64-NEXT: .LBB14_11: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 52(sp) ; RV64-NEXT: bnez a0, .LBB14_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 12 ; RV64-NEXT: j .LBB14_14 ; RV64-NEXT: .LBB14_13: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 12 ; RV64-NEXT: .LBB14_14: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 48(sp) ; RV64-NEXT: bnez a0, .LBB14_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 11 ; RV64-NEXT: j .LBB14_17 ; RV64-NEXT: .LBB14_16: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 11 ; RV64-NEXT: .LBB14_17: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 44(sp) ; RV64-NEXT: bnez a0, .LBB14_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 10 ; RV64-NEXT: j .LBB14_20 ; RV64-NEXT: .LBB14_19: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 10 ; RV64-NEXT: .LBB14_20: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 40(sp) ; RV64-NEXT: bnez a0, .LBB14_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 9 ; RV64-NEXT: j .LBB14_23 ; RV64-NEXT: .LBB14_22: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 9 ; RV64-NEXT: .LBB14_23: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 36(sp) ; RV64-NEXT: bnez a0, .LBB14_25 ; RV64-NEXT: # %bb.24: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 8 ; RV64-NEXT: j .LBB14_26 ; RV64-NEXT: .LBB14_25: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 8 ; RV64-NEXT: .LBB14_26: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 32(sp) ; RV64-NEXT: bnez a0, .LBB14_28 ; RV64-NEXT: # %bb.27: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 7 ; RV64-NEXT: j .LBB14_29 ; RV64-NEXT: .LBB14_28: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 7 ; RV64-NEXT: .LBB14_29: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 28(sp) ; RV64-NEXT: bnez a0, .LBB14_31 ; RV64-NEXT: # %bb.30: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 6 ; RV64-NEXT: j .LBB14_32 ; RV64-NEXT: .LBB14_31: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 6 ; RV64-NEXT: .LBB14_32: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB14_34 ; RV64-NEXT: # %bb.33: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 5 ; RV64-NEXT: j .LBB14_35 ; RV64-NEXT: .LBB14_34: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 5 ; RV64-NEXT: .LBB14_35: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 20(sp) ; RV64-NEXT: bnez a0, .LBB14_37 ; RV64-NEXT: # %bb.36: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 4 ; RV64-NEXT: j .LBB14_38 ; RV64-NEXT: .LBB14_37: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 4 ; RV64-NEXT: .LBB14_38: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB14_40 ; RV64-NEXT: # %bb.39: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 3 ; RV64-NEXT: j .LBB14_41 ; RV64-NEXT: .LBB14_40: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 3 ; RV64-NEXT: .LBB14_41: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 12(sp) ; RV64-NEXT: bnez a0, .LBB14_43 ; RV64-NEXT: # %bb.42: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 2 ; RV64-NEXT: j .LBB14_44 ; RV64-NEXT: .LBB14_43: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 2 ; RV64-NEXT: .LBB14_44: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 8(sp) ; RV64-NEXT: bnez a0, .LBB14_46 ; RV64-NEXT: # %bb.45: -; RV64-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 1 ; RV64-NEXT: j .LBB14_47 ; RV64-NEXT: .LBB14_46: -; RV64-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 1 ; RV64-NEXT: .LBB14_47: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 4(sp) -; RV64-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV64-NEXT: vle32.v v8, (sp) ; RV64-NEXT: addi sp, s0, -128 ; RV64-NEXT: ld s0, 112(sp) # 8-byte Folded Reload @@ -2188,7 +2188,7 @@ ; RV32-NEXT: fsw ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB15_4 ; RV32-NEXT: .LBB15_2: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 15 ; RV32-NEXT: j .LBB15_5 ; RV32-NEXT: .LBB15_3: @@ -2197,166 +2197,166 @@ ; RV32-NEXT: fsw ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB15_2 ; RV32-NEXT: .LBB15_4: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 15 ; RV32-NEXT: .LBB15_5: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 60(sp) ; RV32-NEXT: bnez a0, .LBB15_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 14 ; RV32-NEXT: j .LBB15_8 ; RV32-NEXT: .LBB15_7: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 14 ; RV32-NEXT: .LBB15_8: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 56(sp) ; RV32-NEXT: bnez a0, .LBB15_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 13 ; RV32-NEXT: j .LBB15_11 ; RV32-NEXT: .LBB15_10: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 13 ; RV32-NEXT: .LBB15_11: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 52(sp) ; RV32-NEXT: bnez a0, .LBB15_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 12 ; RV32-NEXT: j .LBB15_14 ; RV32-NEXT: .LBB15_13: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 12 ; RV32-NEXT: .LBB15_14: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 48(sp) ; RV32-NEXT: bnez a0, .LBB15_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 11 ; RV32-NEXT: j .LBB15_17 ; RV32-NEXT: .LBB15_16: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 11 ; RV32-NEXT: .LBB15_17: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 44(sp) ; RV32-NEXT: bnez a0, .LBB15_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 10 ; RV32-NEXT: j .LBB15_20 ; RV32-NEXT: .LBB15_19: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 10 ; RV32-NEXT: .LBB15_20: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 40(sp) ; RV32-NEXT: bnez a0, .LBB15_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 9 ; RV32-NEXT: j .LBB15_23 ; RV32-NEXT: .LBB15_22: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 9 ; RV32-NEXT: .LBB15_23: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 36(sp) ; RV32-NEXT: bnez a0, .LBB15_25 ; RV32-NEXT: # %bb.24: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 8 ; RV32-NEXT: j .LBB15_26 ; RV32-NEXT: .LBB15_25: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 8 ; RV32-NEXT: .LBB15_26: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 32(sp) ; RV32-NEXT: bnez a0, .LBB15_28 ; RV32-NEXT: # %bb.27: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 7 ; RV32-NEXT: j .LBB15_29 ; RV32-NEXT: .LBB15_28: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 7 ; RV32-NEXT: .LBB15_29: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 28(sp) ; RV32-NEXT: bnez a0, .LBB15_31 ; RV32-NEXT: # %bb.30: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 6 ; RV32-NEXT: j .LBB15_32 ; RV32-NEXT: .LBB15_31: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 6 ; RV32-NEXT: .LBB15_32: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB15_34 ; RV32-NEXT: # %bb.33: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 5 ; RV32-NEXT: j .LBB15_35 ; RV32-NEXT: .LBB15_34: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 5 ; RV32-NEXT: .LBB15_35: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 20(sp) ; RV32-NEXT: bnez a0, .LBB15_37 ; RV32-NEXT: # %bb.36: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 4 ; RV32-NEXT: j .LBB15_38 ; RV32-NEXT: .LBB15_37: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 4 ; RV32-NEXT: .LBB15_38: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB15_40 ; RV32-NEXT: # %bb.39: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 3 ; RV32-NEXT: j .LBB15_41 ; RV32-NEXT: .LBB15_40: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 3 ; RV32-NEXT: .LBB15_41: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 12(sp) ; RV32-NEXT: bnez a0, .LBB15_43 ; RV32-NEXT: # %bb.42: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 2 ; RV32-NEXT: j .LBB15_44 ; RV32-NEXT: .LBB15_43: -; RV32-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 2 ; RV32-NEXT: .LBB15_44: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 8(sp) ; RV32-NEXT: bnez a0, .LBB15_46 ; RV32-NEXT: # %bb.45: -; RV32-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 1 ; RV32-NEXT: j .LBB15_47 ; RV32-NEXT: .LBB15_46: -; RV32-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 1 ; RV32-NEXT: .LBB15_47: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsw ft0, 4(sp) -; RV32-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vle32.v v8, (sp) ; RV32-NEXT: addi sp, s0, -128 ; RV32-NEXT: lw s0, 120(sp) # 4-byte Folded Reload @@ -2383,7 +2383,7 @@ ; RV64-NEXT: fsw ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB15_4 ; RV64-NEXT: .LBB15_2: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 15 ; RV64-NEXT: j .LBB15_5 ; RV64-NEXT: .LBB15_3: @@ -2392,166 +2392,166 @@ ; RV64-NEXT: fsw ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB15_2 ; RV64-NEXT: .LBB15_4: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 15 ; RV64-NEXT: .LBB15_5: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 60(sp) ; RV64-NEXT: bnez a0, .LBB15_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 14 ; RV64-NEXT: j .LBB15_8 ; RV64-NEXT: .LBB15_7: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 14 ; RV64-NEXT: .LBB15_8: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 56(sp) ; RV64-NEXT: bnez a0, .LBB15_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 13 ; RV64-NEXT: j .LBB15_11 ; RV64-NEXT: .LBB15_10: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 13 ; RV64-NEXT: .LBB15_11: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 52(sp) ; RV64-NEXT: bnez a0, .LBB15_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 12 ; RV64-NEXT: j .LBB15_14 ; RV64-NEXT: .LBB15_13: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 12 ; RV64-NEXT: .LBB15_14: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 48(sp) ; RV64-NEXT: bnez a0, .LBB15_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 11 ; RV64-NEXT: j .LBB15_17 ; RV64-NEXT: .LBB15_16: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 11 ; RV64-NEXT: .LBB15_17: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 44(sp) ; RV64-NEXT: bnez a0, .LBB15_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 10 ; RV64-NEXT: j .LBB15_20 ; RV64-NEXT: .LBB15_19: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 10 ; RV64-NEXT: .LBB15_20: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 40(sp) ; RV64-NEXT: bnez a0, .LBB15_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 9 ; RV64-NEXT: j .LBB15_23 ; RV64-NEXT: .LBB15_22: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 9 ; RV64-NEXT: .LBB15_23: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 36(sp) ; RV64-NEXT: bnez a0, .LBB15_25 ; RV64-NEXT: # %bb.24: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 8 ; RV64-NEXT: j .LBB15_26 ; RV64-NEXT: .LBB15_25: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 8 ; RV64-NEXT: .LBB15_26: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 32(sp) ; RV64-NEXT: bnez a0, .LBB15_28 ; RV64-NEXT: # %bb.27: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 7 ; RV64-NEXT: j .LBB15_29 ; RV64-NEXT: .LBB15_28: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 7 ; RV64-NEXT: .LBB15_29: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 28(sp) ; RV64-NEXT: bnez a0, .LBB15_31 ; RV64-NEXT: # %bb.30: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 6 ; RV64-NEXT: j .LBB15_32 ; RV64-NEXT: .LBB15_31: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 6 ; RV64-NEXT: .LBB15_32: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB15_34 ; RV64-NEXT: # %bb.33: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 5 ; RV64-NEXT: j .LBB15_35 ; RV64-NEXT: .LBB15_34: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 5 ; RV64-NEXT: .LBB15_35: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 20(sp) ; RV64-NEXT: bnez a0, .LBB15_37 ; RV64-NEXT: # %bb.36: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 4 ; RV64-NEXT: j .LBB15_38 ; RV64-NEXT: .LBB15_37: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 4 ; RV64-NEXT: .LBB15_38: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB15_40 ; RV64-NEXT: # %bb.39: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 3 ; RV64-NEXT: j .LBB15_41 ; RV64-NEXT: .LBB15_40: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 3 ; RV64-NEXT: .LBB15_41: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 12(sp) ; RV64-NEXT: bnez a0, .LBB15_43 ; RV64-NEXT: # %bb.42: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 2 ; RV64-NEXT: j .LBB15_44 ; RV64-NEXT: .LBB15_43: -; RV64-NEXT: vsetivli a1, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 2 ; RV64-NEXT: .LBB15_44: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 8(sp) ; RV64-NEXT: bnez a0, .LBB15_46 ; RV64-NEXT: # %bb.45: -; RV64-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 1 ; RV64-NEXT: j .LBB15_47 ; RV64-NEXT: .LBB15_46: -; RV64-NEXT: vsetivli a0, 1, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e32,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 1 ; RV64-NEXT: .LBB15_47: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsw ft0, 4(sp) -; RV64-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV64-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV64-NEXT: vle32.v v8, (sp) ; RV64-NEXT: addi sp, s0, -128 ; RV64-NEXT: ld s0, 112(sp) # 8-byte Folded Reload @@ -2570,17 +2570,17 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: vsetvli zero, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v9 -; CHECK-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB16_3 ; CHECK-NEXT: .LBB16_2: ; CHECK-NEXT: vsetvli zero, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v8 -; CHECK-NEXT: vsetivli a0, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB16_3: ; CHECK-NEXT: vfmv.f.s ft1, v25 -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v8, ft1 ; CHECK-NEXT: vfmv.s.f v8, ft0 ; CHECK-NEXT: ret @@ -2594,15 +2594,15 @@ ; CHECK-NEXT: feq.d a0, fa0, fa1 ; CHECK-NEXT: bnez a0, .LBB17_2 ; CHECK-NEXT: # %bb.1: -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v9, 1 ; CHECK-NEXT: j .LBB17_3 ; CHECK-NEXT: .LBB17_2: -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vslidedown.vi v25, v8, 1 ; CHECK-NEXT: .LBB17_3: ; CHECK-NEXT: vfmv.f.s ft0, v25 -; CHECK-NEXT: vsetivli a1, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v25, ft0 ; CHECK-NEXT: bnez a0, .LBB17_5 ; CHECK-NEXT: # %bb.4: @@ -2613,7 +2613,7 @@ ; CHECK-NEXT: vsetvli zero, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.f.s ft0, v8 ; CHECK-NEXT: .LBB17_6: -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -2641,7 +2641,7 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB18_4 ; RV32-NEXT: .LBB18_2: -; RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 3 ; RV32-NEXT: j .LBB18_5 ; RV32-NEXT: .LBB18_3: @@ -2650,34 +2650,34 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB18_2 ; RV32-NEXT: .LBB18_4: -; RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 3 ; RV32-NEXT: .LBB18_5: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsd ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB18_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 2 ; RV32-NEXT: j .LBB18_8 ; RV32-NEXT: .LBB18_7: -; RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 2 ; RV32-NEXT: .LBB18_8: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsd ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB18_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 1 ; RV32-NEXT: j .LBB18_11 ; RV32-NEXT: .LBB18_10: -; RV32-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 1 ; RV32-NEXT: .LBB18_11: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsd ft0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v8, (sp) ; RV32-NEXT: addi sp, s0, -64 ; RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -2703,7 +2703,7 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB18_4 ; RV64-NEXT: .LBB18_2: -; RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 3 ; RV64-NEXT: j .LBB18_5 ; RV64-NEXT: .LBB18_3: @@ -2712,34 +2712,34 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB18_2 ; RV64-NEXT: .LBB18_4: -; RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 3 ; RV64-NEXT: .LBB18_5: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsd ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB18_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 2 ; RV64-NEXT: j .LBB18_8 ; RV64-NEXT: .LBB18_7: -; RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 2 ; RV64-NEXT: .LBB18_8: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsd ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB18_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 1 ; RV64-NEXT: j .LBB18_11 ; RV64-NEXT: .LBB18_10: -; RV64-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 1 ; RV64-NEXT: .LBB18_11: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsd ft0, 8(sp) -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v8, (sp) ; RV64-NEXT: addi sp, s0, -64 ; RV64-NEXT: ld s0, 48(sp) # 8-byte Folded Reload @@ -2770,7 +2770,7 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB19_4 ; RV32-NEXT: .LBB19_2: -; RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 3 ; RV32-NEXT: j .LBB19_5 ; RV32-NEXT: .LBB19_3: @@ -2779,34 +2779,34 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB19_2 ; RV32-NEXT: .LBB19_4: -; RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 3 ; RV32-NEXT: .LBB19_5: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsd ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB19_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 2 ; RV32-NEXT: j .LBB19_8 ; RV32-NEXT: .LBB19_7: -; RV32-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 2 ; RV32-NEXT: .LBB19_8: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsd ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB19_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v10, 1 ; RV32-NEXT: j .LBB19_11 ; RV32-NEXT: .LBB19_10: -; RV32-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV32-NEXT: vslidedown.vi v26, v8, 1 ; RV32-NEXT: .LBB19_11: ; RV32-NEXT: vfmv.f.s ft0, v26 ; RV32-NEXT: fsd ft0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vle64.v v8, (sp) ; RV32-NEXT: addi sp, s0, -64 ; RV32-NEXT: lw s0, 56(sp) # 4-byte Folded Reload @@ -2833,7 +2833,7 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB19_4 ; RV64-NEXT: .LBB19_2: -; RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 3 ; RV64-NEXT: j .LBB19_5 ; RV64-NEXT: .LBB19_3: @@ -2842,34 +2842,34 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB19_2 ; RV64-NEXT: .LBB19_4: -; RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 3 ; RV64-NEXT: .LBB19_5: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsd ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB19_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 2 ; RV64-NEXT: j .LBB19_8 ; RV64-NEXT: .LBB19_7: -; RV64-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 2 ; RV64-NEXT: .LBB19_8: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsd ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB19_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v10, 1 ; RV64-NEXT: j .LBB19_11 ; RV64-NEXT: .LBB19_10: -; RV64-NEXT: vsetivli a0, 1, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64-NEXT: vslidedown.vi v26, v8, 1 ; RV64-NEXT: .LBB19_11: ; RV64-NEXT: vfmv.f.s ft0, v26 ; RV64-NEXT: fsd ft0, 8(sp) -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vle64.v v8, (sp) ; RV64-NEXT: addi sp, s0, -64 ; RV64-NEXT: ld s0, 48(sp) # 8-byte Folded Reload @@ -2900,7 +2900,7 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB20_4 ; RV32-NEXT: .LBB20_2: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 7 ; RV32-NEXT: j .LBB20_5 ; RV32-NEXT: .LBB20_3: @@ -2909,78 +2909,78 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB20_2 ; RV32-NEXT: .LBB20_4: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 7 ; RV32-NEXT: .LBB20_5: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 56(sp) ; RV32-NEXT: bnez a0, .LBB20_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 6 ; RV32-NEXT: j .LBB20_8 ; RV32-NEXT: .LBB20_7: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 6 ; RV32-NEXT: .LBB20_8: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 48(sp) ; RV32-NEXT: bnez a0, .LBB20_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 5 ; RV32-NEXT: j .LBB20_11 ; RV32-NEXT: .LBB20_10: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 5 ; RV32-NEXT: .LBB20_11: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 40(sp) ; RV32-NEXT: bnez a0, .LBB20_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 4 ; RV32-NEXT: j .LBB20_14 ; RV32-NEXT: .LBB20_13: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 4 ; RV32-NEXT: .LBB20_14: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 32(sp) ; RV32-NEXT: bnez a0, .LBB20_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 3 ; RV32-NEXT: j .LBB20_17 ; RV32-NEXT: .LBB20_16: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 3 ; RV32-NEXT: .LBB20_17: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB20_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 2 ; RV32-NEXT: j .LBB20_20 ; RV32-NEXT: .LBB20_19: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 2 ; RV32-NEXT: .LBB20_20: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB20_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 1 ; RV32-NEXT: j .LBB20_23 ; RV32-NEXT: .LBB20_22: -; RV32-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 1 ; RV32-NEXT: .LBB20_23: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v8, (sp) ; RV32-NEXT: addi sp, s0, -128 ; RV32-NEXT: lw s0, 120(sp) # 4-byte Folded Reload @@ -3006,7 +3006,7 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB20_4 ; RV64-NEXT: .LBB20_2: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 7 ; RV64-NEXT: j .LBB20_5 ; RV64-NEXT: .LBB20_3: @@ -3015,78 +3015,78 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB20_2 ; RV64-NEXT: .LBB20_4: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 7 ; RV64-NEXT: .LBB20_5: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 56(sp) ; RV64-NEXT: bnez a0, .LBB20_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 6 ; RV64-NEXT: j .LBB20_8 ; RV64-NEXT: .LBB20_7: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 6 ; RV64-NEXT: .LBB20_8: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 48(sp) ; RV64-NEXT: bnez a0, .LBB20_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 5 ; RV64-NEXT: j .LBB20_11 ; RV64-NEXT: .LBB20_10: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 5 ; RV64-NEXT: .LBB20_11: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 40(sp) ; RV64-NEXT: bnez a0, .LBB20_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 4 ; RV64-NEXT: j .LBB20_14 ; RV64-NEXT: .LBB20_13: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 4 ; RV64-NEXT: .LBB20_14: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 32(sp) ; RV64-NEXT: bnez a0, .LBB20_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 3 ; RV64-NEXT: j .LBB20_17 ; RV64-NEXT: .LBB20_16: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 3 ; RV64-NEXT: .LBB20_17: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB20_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 2 ; RV64-NEXT: j .LBB20_20 ; RV64-NEXT: .LBB20_19: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 2 ; RV64-NEXT: .LBB20_20: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB20_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 1 ; RV64-NEXT: j .LBB20_23 ; RV64-NEXT: .LBB20_22: -; RV64-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 1 ; RV64-NEXT: .LBB20_23: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 8(sp) -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v8, (sp) ; RV64-NEXT: addi sp, s0, -128 ; RV64-NEXT: ld s0, 112(sp) # 8-byte Folded Reload @@ -3117,7 +3117,7 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB21_4 ; RV32-NEXT: .LBB21_2: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 7 ; RV32-NEXT: j .LBB21_5 ; RV32-NEXT: .LBB21_3: @@ -3126,78 +3126,78 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB21_2 ; RV32-NEXT: .LBB21_4: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 7 ; RV32-NEXT: .LBB21_5: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 56(sp) ; RV32-NEXT: bnez a0, .LBB21_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 6 ; RV32-NEXT: j .LBB21_8 ; RV32-NEXT: .LBB21_7: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 6 ; RV32-NEXT: .LBB21_8: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 48(sp) ; RV32-NEXT: bnez a0, .LBB21_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 5 ; RV32-NEXT: j .LBB21_11 ; RV32-NEXT: .LBB21_10: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 5 ; RV32-NEXT: .LBB21_11: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 40(sp) ; RV32-NEXT: bnez a0, .LBB21_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 4 ; RV32-NEXT: j .LBB21_14 ; RV32-NEXT: .LBB21_13: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 4 ; RV32-NEXT: .LBB21_14: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 32(sp) ; RV32-NEXT: bnez a0, .LBB21_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 3 ; RV32-NEXT: j .LBB21_17 ; RV32-NEXT: .LBB21_16: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 3 ; RV32-NEXT: .LBB21_17: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB21_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 2 ; RV32-NEXT: j .LBB21_20 ; RV32-NEXT: .LBB21_19: -; RV32-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 2 ; RV32-NEXT: .LBB21_20: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB21_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v12, 1 ; RV32-NEXT: j .LBB21_23 ; RV32-NEXT: .LBB21_22: -; RV32-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV32-NEXT: vslidedown.vi v28, v8, 1 ; RV32-NEXT: .LBB21_23: ; RV32-NEXT: vfmv.f.s ft0, v28 ; RV32-NEXT: fsd ft0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vle64.v v8, (sp) ; RV32-NEXT: addi sp, s0, -128 ; RV32-NEXT: lw s0, 120(sp) # 4-byte Folded Reload @@ -3224,7 +3224,7 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB21_4 ; RV64-NEXT: .LBB21_2: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 7 ; RV64-NEXT: j .LBB21_5 ; RV64-NEXT: .LBB21_3: @@ -3233,78 +3233,78 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB21_2 ; RV64-NEXT: .LBB21_4: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 7 ; RV64-NEXT: .LBB21_5: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 56(sp) ; RV64-NEXT: bnez a0, .LBB21_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 6 ; RV64-NEXT: j .LBB21_8 ; RV64-NEXT: .LBB21_7: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 6 ; RV64-NEXT: .LBB21_8: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 48(sp) ; RV64-NEXT: bnez a0, .LBB21_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 5 ; RV64-NEXT: j .LBB21_11 ; RV64-NEXT: .LBB21_10: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 5 ; RV64-NEXT: .LBB21_11: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 40(sp) ; RV64-NEXT: bnez a0, .LBB21_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 4 ; RV64-NEXT: j .LBB21_14 ; RV64-NEXT: .LBB21_13: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 4 ; RV64-NEXT: .LBB21_14: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 32(sp) ; RV64-NEXT: bnez a0, .LBB21_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 3 ; RV64-NEXT: j .LBB21_17 ; RV64-NEXT: .LBB21_16: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 3 ; RV64-NEXT: .LBB21_17: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB21_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 2 ; RV64-NEXT: j .LBB21_20 ; RV64-NEXT: .LBB21_19: -; RV64-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 2 ; RV64-NEXT: .LBB21_20: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB21_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v12, 1 ; RV64-NEXT: j .LBB21_23 ; RV64-NEXT: .LBB21_22: -; RV64-NEXT: vsetivli a0, 1, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-NEXT: vslidedown.vi v28, v8, 1 ; RV64-NEXT: .LBB21_23: ; RV64-NEXT: vfmv.f.s ft0, v28 ; RV64-NEXT: fsd ft0, 8(sp) -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vle64.v v8, (sp) ; RV64-NEXT: addi sp, s0, -128 ; RV64-NEXT: ld s0, 112(sp) # 8-byte Folded Reload @@ -3335,7 +3335,7 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB22_4 ; RV32-NEXT: .LBB22_2: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 15 ; RV32-NEXT: j .LBB22_5 ; RV32-NEXT: .LBB22_3: @@ -3344,166 +3344,166 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB22_2 ; RV32-NEXT: .LBB22_4: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 15 ; RV32-NEXT: .LBB22_5: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 120(sp) ; RV32-NEXT: bnez a0, .LBB22_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 14 ; RV32-NEXT: j .LBB22_8 ; RV32-NEXT: .LBB22_7: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 14 ; RV32-NEXT: .LBB22_8: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 112(sp) ; RV32-NEXT: bnez a0, .LBB22_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 13 ; RV32-NEXT: j .LBB22_11 ; RV32-NEXT: .LBB22_10: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 13 ; RV32-NEXT: .LBB22_11: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 104(sp) ; RV32-NEXT: bnez a0, .LBB22_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 12 ; RV32-NEXT: j .LBB22_14 ; RV32-NEXT: .LBB22_13: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 12 ; RV32-NEXT: .LBB22_14: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 96(sp) ; RV32-NEXT: bnez a0, .LBB22_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 11 ; RV32-NEXT: j .LBB22_17 ; RV32-NEXT: .LBB22_16: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 11 ; RV32-NEXT: .LBB22_17: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 88(sp) ; RV32-NEXT: bnez a0, .LBB22_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 10 ; RV32-NEXT: j .LBB22_20 ; RV32-NEXT: .LBB22_19: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 10 ; RV32-NEXT: .LBB22_20: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 80(sp) ; RV32-NEXT: bnez a0, .LBB22_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 9 ; RV32-NEXT: j .LBB22_23 ; RV32-NEXT: .LBB22_22: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 9 ; RV32-NEXT: .LBB22_23: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 72(sp) ; RV32-NEXT: bnez a0, .LBB22_25 ; RV32-NEXT: # %bb.24: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 8 ; RV32-NEXT: j .LBB22_26 ; RV32-NEXT: .LBB22_25: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 8 ; RV32-NEXT: .LBB22_26: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 64(sp) ; RV32-NEXT: bnez a0, .LBB22_28 ; RV32-NEXT: # %bb.27: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 7 ; RV32-NEXT: j .LBB22_29 ; RV32-NEXT: .LBB22_28: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 7 ; RV32-NEXT: .LBB22_29: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 56(sp) ; RV32-NEXT: bnez a0, .LBB22_31 ; RV32-NEXT: # %bb.30: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 6 ; RV32-NEXT: j .LBB22_32 ; RV32-NEXT: .LBB22_31: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 6 ; RV32-NEXT: .LBB22_32: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 48(sp) ; RV32-NEXT: bnez a0, .LBB22_34 ; RV32-NEXT: # %bb.33: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 5 ; RV32-NEXT: j .LBB22_35 ; RV32-NEXT: .LBB22_34: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 5 ; RV32-NEXT: .LBB22_35: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 40(sp) ; RV32-NEXT: bnez a0, .LBB22_37 ; RV32-NEXT: # %bb.36: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 4 ; RV32-NEXT: j .LBB22_38 ; RV32-NEXT: .LBB22_37: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 4 ; RV32-NEXT: .LBB22_38: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 32(sp) ; RV32-NEXT: bnez a0, .LBB22_40 ; RV32-NEXT: # %bb.39: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 3 ; RV32-NEXT: j .LBB22_41 ; RV32-NEXT: .LBB22_40: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 3 ; RV32-NEXT: .LBB22_41: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB22_43 ; RV32-NEXT: # %bb.42: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 2 ; RV32-NEXT: j .LBB22_44 ; RV32-NEXT: .LBB22_43: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 2 ; RV32-NEXT: .LBB22_44: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB22_46 ; RV32-NEXT: # %bb.45: -; RV32-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v8, v16, 1 ; RV32-NEXT: j .LBB22_47 ; RV32-NEXT: .LBB22_46: -; RV32-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v8, v8, 1 ; RV32-NEXT: .LBB22_47: ; RV32-NEXT: vfmv.f.s ft0, v8 ; RV32-NEXT: fsd ft0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (sp) ; RV32-NEXT: addi sp, s0, -256 ; RV32-NEXT: lw s0, 248(sp) # 4-byte Folded Reload @@ -3529,7 +3529,7 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB22_4 ; RV64-NEXT: .LBB22_2: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 15 ; RV64-NEXT: j .LBB22_5 ; RV64-NEXT: .LBB22_3: @@ -3538,166 +3538,166 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB22_2 ; RV64-NEXT: .LBB22_4: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 15 ; RV64-NEXT: .LBB22_5: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 120(sp) ; RV64-NEXT: bnez a0, .LBB22_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 14 ; RV64-NEXT: j .LBB22_8 ; RV64-NEXT: .LBB22_7: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 14 ; RV64-NEXT: .LBB22_8: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 112(sp) ; RV64-NEXT: bnez a0, .LBB22_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 13 ; RV64-NEXT: j .LBB22_11 ; RV64-NEXT: .LBB22_10: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 13 ; RV64-NEXT: .LBB22_11: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 104(sp) ; RV64-NEXT: bnez a0, .LBB22_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 12 ; RV64-NEXT: j .LBB22_14 ; RV64-NEXT: .LBB22_13: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 12 ; RV64-NEXT: .LBB22_14: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 96(sp) ; RV64-NEXT: bnez a0, .LBB22_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 11 ; RV64-NEXT: j .LBB22_17 ; RV64-NEXT: .LBB22_16: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 11 ; RV64-NEXT: .LBB22_17: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 88(sp) ; RV64-NEXT: bnez a0, .LBB22_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 10 ; RV64-NEXT: j .LBB22_20 ; RV64-NEXT: .LBB22_19: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 10 ; RV64-NEXT: .LBB22_20: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 80(sp) ; RV64-NEXT: bnez a0, .LBB22_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 9 ; RV64-NEXT: j .LBB22_23 ; RV64-NEXT: .LBB22_22: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 9 ; RV64-NEXT: .LBB22_23: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 72(sp) ; RV64-NEXT: bnez a0, .LBB22_25 ; RV64-NEXT: # %bb.24: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 8 ; RV64-NEXT: j .LBB22_26 ; RV64-NEXT: .LBB22_25: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 8 ; RV64-NEXT: .LBB22_26: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 64(sp) ; RV64-NEXT: bnez a0, .LBB22_28 ; RV64-NEXT: # %bb.27: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 7 ; RV64-NEXT: j .LBB22_29 ; RV64-NEXT: .LBB22_28: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 7 ; RV64-NEXT: .LBB22_29: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 56(sp) ; RV64-NEXT: bnez a0, .LBB22_31 ; RV64-NEXT: # %bb.30: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 6 ; RV64-NEXT: j .LBB22_32 ; RV64-NEXT: .LBB22_31: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 6 ; RV64-NEXT: .LBB22_32: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 48(sp) ; RV64-NEXT: bnez a0, .LBB22_34 ; RV64-NEXT: # %bb.33: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 5 ; RV64-NEXT: j .LBB22_35 ; RV64-NEXT: .LBB22_34: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 5 ; RV64-NEXT: .LBB22_35: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 40(sp) ; RV64-NEXT: bnez a0, .LBB22_37 ; RV64-NEXT: # %bb.36: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 4 ; RV64-NEXT: j .LBB22_38 ; RV64-NEXT: .LBB22_37: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 4 ; RV64-NEXT: .LBB22_38: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 32(sp) ; RV64-NEXT: bnez a0, .LBB22_40 ; RV64-NEXT: # %bb.39: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 3 ; RV64-NEXT: j .LBB22_41 ; RV64-NEXT: .LBB22_40: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 3 ; RV64-NEXT: .LBB22_41: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB22_43 ; RV64-NEXT: # %bb.42: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 2 ; RV64-NEXT: j .LBB22_44 ; RV64-NEXT: .LBB22_43: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 2 ; RV64-NEXT: .LBB22_44: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB22_46 ; RV64-NEXT: # %bb.45: -; RV64-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v8, v16, 1 ; RV64-NEXT: j .LBB22_47 ; RV64-NEXT: .LBB22_46: -; RV64-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v8, v8, 1 ; RV64-NEXT: .LBB22_47: ; RV64-NEXT: vfmv.f.s ft0, v8 ; RV64-NEXT: fsd ft0, 8(sp) -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (sp) ; RV64-NEXT: addi sp, s0, -256 ; RV64-NEXT: ld s0, 240(sp) # 8-byte Folded Reload @@ -3728,7 +3728,7 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: beqz a0, .LBB23_4 ; RV32-NEXT: .LBB23_2: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 15 ; RV32-NEXT: j .LBB23_5 ; RV32-NEXT: .LBB23_3: @@ -3737,166 +3737,166 @@ ; RV32-NEXT: fsd ft0, 0(sp) ; RV32-NEXT: bnez a0, .LBB23_2 ; RV32-NEXT: .LBB23_4: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 15 ; RV32-NEXT: .LBB23_5: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 120(sp) ; RV32-NEXT: bnez a0, .LBB23_7 ; RV32-NEXT: # %bb.6: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 14 ; RV32-NEXT: j .LBB23_8 ; RV32-NEXT: .LBB23_7: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 14 ; RV32-NEXT: .LBB23_8: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 112(sp) ; RV32-NEXT: bnez a0, .LBB23_10 ; RV32-NEXT: # %bb.9: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 13 ; RV32-NEXT: j .LBB23_11 ; RV32-NEXT: .LBB23_10: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 13 ; RV32-NEXT: .LBB23_11: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 104(sp) ; RV32-NEXT: bnez a0, .LBB23_13 ; RV32-NEXT: # %bb.12: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 12 ; RV32-NEXT: j .LBB23_14 ; RV32-NEXT: .LBB23_13: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 12 ; RV32-NEXT: .LBB23_14: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 96(sp) ; RV32-NEXT: bnez a0, .LBB23_16 ; RV32-NEXT: # %bb.15: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 11 ; RV32-NEXT: j .LBB23_17 ; RV32-NEXT: .LBB23_16: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 11 ; RV32-NEXT: .LBB23_17: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 88(sp) ; RV32-NEXT: bnez a0, .LBB23_19 ; RV32-NEXT: # %bb.18: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 10 ; RV32-NEXT: j .LBB23_20 ; RV32-NEXT: .LBB23_19: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 10 ; RV32-NEXT: .LBB23_20: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 80(sp) ; RV32-NEXT: bnez a0, .LBB23_22 ; RV32-NEXT: # %bb.21: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 9 ; RV32-NEXT: j .LBB23_23 ; RV32-NEXT: .LBB23_22: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 9 ; RV32-NEXT: .LBB23_23: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 72(sp) ; RV32-NEXT: bnez a0, .LBB23_25 ; RV32-NEXT: # %bb.24: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 8 ; RV32-NEXT: j .LBB23_26 ; RV32-NEXT: .LBB23_25: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 8 ; RV32-NEXT: .LBB23_26: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 64(sp) ; RV32-NEXT: bnez a0, .LBB23_28 ; RV32-NEXT: # %bb.27: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 7 ; RV32-NEXT: j .LBB23_29 ; RV32-NEXT: .LBB23_28: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 7 ; RV32-NEXT: .LBB23_29: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 56(sp) ; RV32-NEXT: bnez a0, .LBB23_31 ; RV32-NEXT: # %bb.30: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 6 ; RV32-NEXT: j .LBB23_32 ; RV32-NEXT: .LBB23_31: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 6 ; RV32-NEXT: .LBB23_32: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 48(sp) ; RV32-NEXT: bnez a0, .LBB23_34 ; RV32-NEXT: # %bb.33: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 5 ; RV32-NEXT: j .LBB23_35 ; RV32-NEXT: .LBB23_34: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 5 ; RV32-NEXT: .LBB23_35: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 40(sp) ; RV32-NEXT: bnez a0, .LBB23_37 ; RV32-NEXT: # %bb.36: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 4 ; RV32-NEXT: j .LBB23_38 ; RV32-NEXT: .LBB23_37: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 4 ; RV32-NEXT: .LBB23_38: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 32(sp) ; RV32-NEXT: bnez a0, .LBB23_40 ; RV32-NEXT: # %bb.39: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 3 ; RV32-NEXT: j .LBB23_41 ; RV32-NEXT: .LBB23_40: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 3 ; RV32-NEXT: .LBB23_41: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 24(sp) ; RV32-NEXT: bnez a0, .LBB23_43 ; RV32-NEXT: # %bb.42: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v16, 2 ; RV32-NEXT: j .LBB23_44 ; RV32-NEXT: .LBB23_43: -; RV32-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v24, v8, 2 ; RV32-NEXT: .LBB23_44: ; RV32-NEXT: vfmv.f.s ft0, v24 ; RV32-NEXT: fsd ft0, 16(sp) ; RV32-NEXT: bnez a0, .LBB23_46 ; RV32-NEXT: # %bb.45: -; RV32-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v8, v16, 1 ; RV32-NEXT: j .LBB23_47 ; RV32-NEXT: .LBB23_46: -; RV32-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV32-NEXT: vslidedown.vi v8, v8, 1 ; RV32-NEXT: .LBB23_47: ; RV32-NEXT: vfmv.f.s ft0, v8 ; RV32-NEXT: fsd ft0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vle64.v v8, (sp) ; RV32-NEXT: addi sp, s0, -256 ; RV32-NEXT: lw s0, 248(sp) # 4-byte Folded Reload @@ -3923,7 +3923,7 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: beqz a0, .LBB23_4 ; RV64-NEXT: .LBB23_2: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 15 ; RV64-NEXT: j .LBB23_5 ; RV64-NEXT: .LBB23_3: @@ -3932,166 +3932,166 @@ ; RV64-NEXT: fsd ft0, 0(sp) ; RV64-NEXT: bnez a0, .LBB23_2 ; RV64-NEXT: .LBB23_4: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 15 ; RV64-NEXT: .LBB23_5: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 120(sp) ; RV64-NEXT: bnez a0, .LBB23_7 ; RV64-NEXT: # %bb.6: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 14 ; RV64-NEXT: j .LBB23_8 ; RV64-NEXT: .LBB23_7: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 14 ; RV64-NEXT: .LBB23_8: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 112(sp) ; RV64-NEXT: bnez a0, .LBB23_10 ; RV64-NEXT: # %bb.9: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 13 ; RV64-NEXT: j .LBB23_11 ; RV64-NEXT: .LBB23_10: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 13 ; RV64-NEXT: .LBB23_11: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 104(sp) ; RV64-NEXT: bnez a0, .LBB23_13 ; RV64-NEXT: # %bb.12: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 12 ; RV64-NEXT: j .LBB23_14 ; RV64-NEXT: .LBB23_13: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 12 ; RV64-NEXT: .LBB23_14: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 96(sp) ; RV64-NEXT: bnez a0, .LBB23_16 ; RV64-NEXT: # %bb.15: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 11 ; RV64-NEXT: j .LBB23_17 ; RV64-NEXT: .LBB23_16: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 11 ; RV64-NEXT: .LBB23_17: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 88(sp) ; RV64-NEXT: bnez a0, .LBB23_19 ; RV64-NEXT: # %bb.18: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 10 ; RV64-NEXT: j .LBB23_20 ; RV64-NEXT: .LBB23_19: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 10 ; RV64-NEXT: .LBB23_20: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 80(sp) ; RV64-NEXT: bnez a0, .LBB23_22 ; RV64-NEXT: # %bb.21: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 9 ; RV64-NEXT: j .LBB23_23 ; RV64-NEXT: .LBB23_22: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 9 ; RV64-NEXT: .LBB23_23: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 72(sp) ; RV64-NEXT: bnez a0, .LBB23_25 ; RV64-NEXT: # %bb.24: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 8 ; RV64-NEXT: j .LBB23_26 ; RV64-NEXT: .LBB23_25: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 8 ; RV64-NEXT: .LBB23_26: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 64(sp) ; RV64-NEXT: bnez a0, .LBB23_28 ; RV64-NEXT: # %bb.27: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 7 ; RV64-NEXT: j .LBB23_29 ; RV64-NEXT: .LBB23_28: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 7 ; RV64-NEXT: .LBB23_29: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 56(sp) ; RV64-NEXT: bnez a0, .LBB23_31 ; RV64-NEXT: # %bb.30: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 6 ; RV64-NEXT: j .LBB23_32 ; RV64-NEXT: .LBB23_31: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 6 ; RV64-NEXT: .LBB23_32: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 48(sp) ; RV64-NEXT: bnez a0, .LBB23_34 ; RV64-NEXT: # %bb.33: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 5 ; RV64-NEXT: j .LBB23_35 ; RV64-NEXT: .LBB23_34: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 5 ; RV64-NEXT: .LBB23_35: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 40(sp) ; RV64-NEXT: bnez a0, .LBB23_37 ; RV64-NEXT: # %bb.36: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 4 ; RV64-NEXT: j .LBB23_38 ; RV64-NEXT: .LBB23_37: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 4 ; RV64-NEXT: .LBB23_38: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 32(sp) ; RV64-NEXT: bnez a0, .LBB23_40 ; RV64-NEXT: # %bb.39: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 3 ; RV64-NEXT: j .LBB23_41 ; RV64-NEXT: .LBB23_40: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 3 ; RV64-NEXT: .LBB23_41: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 24(sp) ; RV64-NEXT: bnez a0, .LBB23_43 ; RV64-NEXT: # %bb.42: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v16, 2 ; RV64-NEXT: j .LBB23_44 ; RV64-NEXT: .LBB23_43: -; RV64-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v24, v8, 2 ; RV64-NEXT: .LBB23_44: ; RV64-NEXT: vfmv.f.s ft0, v24 ; RV64-NEXT: fsd ft0, 16(sp) ; RV64-NEXT: bnez a0, .LBB23_46 ; RV64-NEXT: # %bb.45: -; RV64-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v8, v16, 1 ; RV64-NEXT: j .LBB23_47 ; RV64-NEXT: .LBB23_46: -; RV64-NEXT: vsetivli a0, 1, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-NEXT: vslidedown.vi v8, v8, 1 ; RV64-NEXT: .LBB23_47: ; RV64-NEXT: vfmv.f.s ft0, v8 ; RV64-NEXT: fsd ft0, 8(sp) -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vle64.v v8, (sp) ; RV64-NEXT: addi sp, s0, -256 ; RV64-NEXT: ld s0, 240(sp) # 8-byte Folded Reload diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-select-int.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-select-int.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-select-int.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-select-int.ll @@ -12,7 +12,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB0_2: -; CHECK-NEXT: vsetivli a0, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -33,7 +33,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a0, zero ; CHECK-NEXT: .LBB1_2: -; CHECK-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -53,7 +53,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB2_2: -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -74,7 +74,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a0, zero ; CHECK-NEXT: .LBB3_2: -; CHECK-NEXT: vsetivli a1, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -94,7 +94,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB4_2: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -115,7 +115,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a0, zero ; CHECK-NEXT: .LBB5_2: -; CHECK-NEXT: vsetivli a1, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -135,7 +135,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB6_2: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -156,7 +156,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a0, zero ; CHECK-NEXT: .LBB7_2: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -176,7 +176,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB8_2: -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a1 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -197,7 +197,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a0, zero ; CHECK-NEXT: .LBB9_2: -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v25, a0 ; CHECK-NEXT: vmsne.vi v26, v25, 0 ; CHECK-NEXT: vmandnot.mm v25, v8, v26 @@ -217,7 +217,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB10_2: -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -236,7 +236,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB11_2: -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -256,7 +256,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB12_2: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -275,7 +275,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB13_2: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -295,7 +295,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB14_2: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -314,7 +314,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB15_2: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -334,7 +334,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB16_2: -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -353,7 +353,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB17_2: -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -373,7 +373,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB18_2: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -392,7 +392,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB19_2: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -412,7 +412,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB20_2: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -431,7 +431,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB21_2: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -451,7 +451,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB22_2: -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -470,7 +470,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB23_2: -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -490,7 +490,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB24_2: -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vand.vx v26, v8, a1 ; CHECK-NEXT: vmv.v.x v28, a1 ; CHECK-NEXT: vxor.vi v28, v28, -1 @@ -509,7 +509,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB25_2: -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vand.vx v26, v8, a2 ; CHECK-NEXT: vmv.v.x v28, a2 ; CHECK-NEXT: vxor.vi v28, v28, -1 @@ -529,7 +529,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB26_2: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -548,7 +548,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB27_2: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -568,7 +568,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB28_2: -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a1 ; CHECK-NEXT: vmv.v.x v26, a1 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -587,7 +587,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB29_2: -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vand.vx v25, v8, a2 ; CHECK-NEXT: vmv.v.x v26, a2 ; CHECK-NEXT: vxor.vi v26, v26, -1 @@ -607,7 +607,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB30_2: -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vand.vx v26, v8, a1 ; CHECK-NEXT: vmv.v.x v28, a1 ; CHECK-NEXT: vxor.vi v28, v28, -1 @@ -626,7 +626,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB31_2: -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vand.vx v26, v8, a2 ; CHECK-NEXT: vmv.v.x v28, a2 ; CHECK-NEXT: vxor.vi v28, v28, -1 @@ -646,7 +646,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a1, zero ; CHECK-NEXT: .LBB32_2: -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vand.vx v28, v8, a1 ; CHECK-NEXT: vmv.v.x v8, a1 ; CHECK-NEXT: vxor.vi v8, v8, -1 @@ -665,7 +665,7 @@ ; CHECK-NEXT: # %bb.1: ; CHECK-NEXT: mv a2, zero ; CHECK-NEXT: .LBB33_2: -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vand.vx v28, v8, a2 ; CHECK-NEXT: vmv.v.x v8, a2 ; CHECK-NEXT: vxor.vi v8, v8, -1 @@ -685,13 +685,13 @@ ; RV32-NEXT: # %bb.1: ; RV32-NEXT: mv a1, zero ; RV32-NEXT: .LBB34_2: -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a1 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vand.vv v26, v8, v25 -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.v.i v27, -1 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vxor.vv v25, v25, v27 ; RV32-NEXT: vand.vv v25, v9, v25 ; RV32-NEXT: vor.vv v8, v26, v25 @@ -704,7 +704,7 @@ ; RV64-NEXT: # %bb.1: ; RV64-NEXT: mv a1, zero ; RV64-NEXT: .LBB34_2: -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vand.vx v25, v8, a1 ; RV64-NEXT: vmv.v.x v26, a1 ; RV64-NEXT: vxor.vi v26, v26, -1 @@ -726,13 +726,13 @@ ; RV32-NEXT: # %bb.1: ; RV32-NEXT: mv a0, zero ; RV32-NEXT: .LBB35_2: -; RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vand.vv v26, v8, v25 -; RV32-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.v.i v27, -1 -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: vxor.vv v25, v25, v27 ; RV32-NEXT: vand.vv v25, v9, v25 ; RV32-NEXT: vor.vv v8, v26, v25 @@ -745,7 +745,7 @@ ; RV64-NEXT: # %bb.1: ; RV64-NEXT: mv a2, zero ; RV64-NEXT: .LBB35_2: -; RV64-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV64-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV64-NEXT: vand.vx v25, v8, a2 ; RV64-NEXT: vmv.v.x v26, a2 ; RV64-NEXT: vxor.vi v26, v26, -1 @@ -765,13 +765,13 @@ ; RV32-NEXT: # %bb.1: ; RV32-NEXT: mv a1, zero ; RV32-NEXT: .LBB36_2: -; RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vmv.v.x v26, a1 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vand.vv v28, v8, v26 -; RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vmv.v.i v30, -1 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vxor.vv v26, v26, v30 ; RV32-NEXT: vand.vv v26, v10, v26 ; RV32-NEXT: vor.vv v8, v28, v26 @@ -784,7 +784,7 @@ ; RV64-NEXT: # %bb.1: ; RV64-NEXT: mv a1, zero ; RV64-NEXT: .LBB36_2: -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vand.vx v26, v8, a1 ; RV64-NEXT: vmv.v.x v28, a1 ; RV64-NEXT: vxor.vi v28, v28, -1 @@ -806,13 +806,13 @@ ; RV32-NEXT: # %bb.1: ; RV32-NEXT: mv a0, zero ; RV32-NEXT: .LBB37_2: -; RV32-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vmv.v.x v26, a0 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vand.vv v28, v8, v26 -; RV32-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32-NEXT: vmv.v.i v30, -1 -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: vxor.vv v26, v26, v30 ; RV32-NEXT: vand.vv v26, v10, v26 ; RV32-NEXT: vor.vv v8, v28, v26 @@ -825,7 +825,7 @@ ; RV64-NEXT: # %bb.1: ; RV64-NEXT: mv a2, zero ; RV64-NEXT: .LBB37_2: -; RV64-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV64-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64-NEXT: vand.vx v26, v8, a2 ; RV64-NEXT: vmv.v.x v28, a2 ; RV64-NEXT: vxor.vi v28, v28, -1 @@ -845,13 +845,13 @@ ; RV32-NEXT: # %bb.1: ; RV32-NEXT: mv a1, zero ; RV32-NEXT: .LBB38_2: -; RV32-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vmv.v.x v28, a1 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vand.vv v8, v8, v28 -; RV32-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vmv.v.i v16, -1 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vxor.vv v28, v28, v16 ; RV32-NEXT: vand.vv v28, v12, v28 ; RV32-NEXT: vor.vv v8, v8, v28 @@ -864,7 +864,7 @@ ; RV64-NEXT: # %bb.1: ; RV64-NEXT: mv a1, zero ; RV64-NEXT: .LBB38_2: -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vand.vx v28, v8, a1 ; RV64-NEXT: vmv.v.x v8, a1 ; RV64-NEXT: vxor.vi v8, v8, -1 @@ -886,13 +886,13 @@ ; RV32-NEXT: # %bb.1: ; RV32-NEXT: mv a0, zero ; RV32-NEXT: .LBB39_2: -; RV32-NEXT: vsetivli a1, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vmv.v.x v28, a0 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vand.vv v8, v8, v28 -; RV32-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; RV32-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; RV32-NEXT: vmv.v.i v16, -1 -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: vxor.vv v28, v28, v16 ; RV32-NEXT: vand.vv v28, v12, v28 ; RV32-NEXT: vor.vv v8, v8, v28 @@ -905,7 +905,7 @@ ; RV64-NEXT: # %bb.1: ; RV64-NEXT: mv a2, zero ; RV64-NEXT: .LBB39_2: -; RV64-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV64-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV64-NEXT: vand.vx v28, v8, a2 ; RV64-NEXT: vmv.v.x v8, a2 ; RV64-NEXT: vxor.vi v8, v8, -1 @@ -926,13 +926,13 @@ ; RV32-NEXT: mv a1, zero ; RV32-NEXT: .LBB40_2: ; RV32-NEXT: addi a0, zero, 32 -; RV32-NEXT: vsetvli a2, a0, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; RV32-NEXT: vmv.v.x v24, a1 -; RV32-NEXT: vsetivli a1, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vand.vv v8, v8, v24 -; RV32-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; RV32-NEXT: vmv.v.i v0, -1 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vxor.vv v24, v24, v0 ; RV32-NEXT: vand.vv v16, v16, v24 ; RV32-NEXT: vor.vv v8, v8, v16 @@ -945,7 +945,7 @@ ; RV64-NEXT: # %bb.1: ; RV64-NEXT: mv a1, zero ; RV64-NEXT: .LBB40_2: -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vand.vx v8, v8, a1 ; RV64-NEXT: vmv.v.x v24, a1 ; RV64-NEXT: vxor.vi v24, v24, -1 @@ -968,13 +968,13 @@ ; RV32-NEXT: mv a0, zero ; RV32-NEXT: .LBB41_2: ; RV32-NEXT: addi a1, zero, 32 -; RV32-NEXT: vsetvli a2, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vmv.v.x v24, a0 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vand.vv v8, v8, v24 -; RV32-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; RV32-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; RV32-NEXT: vmv.v.i v0, -1 -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: vxor.vv v24, v24, v0 ; RV32-NEXT: vand.vv v16, v16, v24 ; RV32-NEXT: vor.vv v8, v8, v16 @@ -987,7 +987,7 @@ ; RV64-NEXT: # %bb.1: ; RV64-NEXT: mv a2, zero ; RV64-NEXT: .LBB41_2: -; RV64-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV64-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV64-NEXT: vand.vx v8, v8, a2 ; RV64-NEXT: vmv.v.x v24, a2 ; RV64-NEXT: vxor.vi v24, v24, -1 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-stepvector-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-stepvector-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-stepvector-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-stepvector-rv32.ll @@ -7,7 +7,7 @@ define <2 x i8> @stepvector_v2i8() { ; CHECK-LABEL: stepvector_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.experimental.stepvector.v2i8() @@ -19,7 +19,7 @@ define <4 x i8> @stepvector_v4i8() { ; CHECK-LABEL: stepvector_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.experimental.stepvector.v4i8() @@ -31,7 +31,7 @@ define <8 x i8> @stepvector_v8i8() { ; CHECK-LABEL: stepvector_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.experimental.stepvector.v8i8() @@ -43,7 +43,7 @@ define <16 x i8> @stepvector_v16i8() { ; CHECK-LABEL: stepvector_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.experimental.stepvector.v16i8() @@ -55,7 +55,7 @@ define <2 x i16> @stepvector_v2i16() { ; CHECK-LABEL: stepvector_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.experimental.stepvector.v2i16() @@ -67,7 +67,7 @@ define <4 x i16> @stepvector_v4i16() { ; CHECK-LABEL: stepvector_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.experimental.stepvector.v4i16() @@ -79,7 +79,7 @@ define <8 x i16> @stepvector_v8i16() { ; CHECK-LABEL: stepvector_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.experimental.stepvector.v8i16() @@ -93,14 +93,14 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: lui a0, %hi(.LCPI7_0) ; LMULMAX1-NEXT: addi a0, a0, %lo(.LCPI7_0) -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v9, (a0) ; LMULMAX1-NEXT: vid.v v8 ; LMULMAX1-NEXT: ret ; ; LMULMAX2-LABEL: stepvector_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vid.v v8 ; LMULMAX2-NEXT: ret %v = call <16 x i16> @llvm.experimental.stepvector.v16i16() @@ -112,7 +112,7 @@ define <2 x i32> @stepvector_v2i32() { ; CHECK-LABEL: stepvector_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.experimental.stepvector.v2i32() @@ -124,7 +124,7 @@ define <4 x i32> @stepvector_v4i32() { ; CHECK-LABEL: stepvector_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.experimental.stepvector.v4i32() @@ -138,14 +138,14 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: lui a0, %hi(.LCPI10_0) ; LMULMAX1-NEXT: addi a0, a0, %lo(.LCPI10_0) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v9, (a0) ; LMULMAX1-NEXT: vid.v v8 ; LMULMAX1-NEXT: ret ; ; LMULMAX2-LABEL: stepvector_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vid.v v8 ; LMULMAX2-NEXT: ret %v = call <8 x i32> @llvm.experimental.stepvector.v8i32() @@ -159,7 +159,7 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: lui a0, %hi(.LCPI11_0) ; LMULMAX1-NEXT: addi a0, a0, %lo(.LCPI11_0) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v9, (a0) ; LMULMAX1-NEXT: lui a0, %hi(.LCPI11_1) ; LMULMAX1-NEXT: addi a0, a0, %lo(.LCPI11_1) @@ -174,7 +174,7 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: lui a0, %hi(.LCPI11_0) ; LMULMAX2-NEXT: addi a0, a0, %lo(.LCPI11_0) -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v10, (a0) ; LMULMAX2-NEXT: vid.v v8 ; LMULMAX2-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-stepvector-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-stepvector-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-stepvector-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-stepvector-rv64.ll @@ -7,7 +7,7 @@ define <2 x i8> @stepvector_v2i8() { ; CHECK-LABEL: stepvector_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.experimental.stepvector.v2i8() @@ -19,7 +19,7 @@ define <4 x i8> @stepvector_v4i8() { ; CHECK-LABEL: stepvector_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.experimental.stepvector.v4i8() @@ -31,7 +31,7 @@ define <8 x i8> @stepvector_v8i8() { ; CHECK-LABEL: stepvector_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.experimental.stepvector.v8i8() @@ -43,7 +43,7 @@ define <16 x i8> @stepvector_v16i8() { ; CHECK-LABEL: stepvector_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.experimental.stepvector.v16i8() @@ -55,7 +55,7 @@ define <2 x i16> @stepvector_v2i16() { ; CHECK-LABEL: stepvector_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.experimental.stepvector.v2i16() @@ -67,7 +67,7 @@ define <4 x i16> @stepvector_v4i16() { ; CHECK-LABEL: stepvector_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.experimental.stepvector.v4i16() @@ -79,7 +79,7 @@ define <8 x i16> @stepvector_v8i16() { ; CHECK-LABEL: stepvector_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.experimental.stepvector.v8i16() @@ -93,14 +93,14 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: lui a0, %hi(.LCPI7_0) ; LMULMAX1-NEXT: addi a0, a0, %lo(.LCPI7_0) -; LMULMAX1-NEXT: vsetivli a1, 8, e16,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; LMULMAX1-NEXT: vle16.v v9, (a0) ; LMULMAX1-NEXT: vid.v v8 ; LMULMAX1-NEXT: ret ; ; LMULMAX2-LABEL: stepvector_v16i16: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; LMULMAX2-NEXT: vid.v v8 ; LMULMAX2-NEXT: ret %v = call <16 x i16> @llvm.experimental.stepvector.v16i16() @@ -112,7 +112,7 @@ define <2 x i32> @stepvector_v2i32() { ; CHECK-LABEL: stepvector_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.experimental.stepvector.v2i32() @@ -124,7 +124,7 @@ define <4 x i32> @stepvector_v4i32() { ; CHECK-LABEL: stepvector_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.experimental.stepvector.v4i32() @@ -138,14 +138,14 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: lui a0, %hi(.LCPI10_0) ; LMULMAX1-NEXT: addi a0, a0, %lo(.LCPI10_0) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v9, (a0) ; LMULMAX1-NEXT: vid.v v8 ; LMULMAX1-NEXT: ret ; ; LMULMAX2-LABEL: stepvector_v8i32: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vid.v v8 ; LMULMAX2-NEXT: ret %v = call <8 x i32> @llvm.experimental.stepvector.v8i32() @@ -159,7 +159,7 @@ ; LMULMAX1: # %bb.0: ; LMULMAX1-NEXT: lui a0, %hi(.LCPI11_0) ; LMULMAX1-NEXT: addi a0, a0, %lo(.LCPI11_0) -; LMULMAX1-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; LMULMAX1-NEXT: vle32.v v9, (a0) ; LMULMAX1-NEXT: lui a0, %hi(.LCPI11_1) ; LMULMAX1-NEXT: addi a0, a0, %lo(.LCPI11_1) @@ -174,7 +174,7 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: lui a0, %hi(.LCPI11_0) ; LMULMAX2-NEXT: addi a0, a0, %lo(.LCPI11_0) -; LMULMAX2-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; LMULMAX2-NEXT: vle32.v v10, (a0) ; LMULMAX2-NEXT: vid.v v8 ; LMULMAX2-NEXT: ret @@ -187,7 +187,7 @@ define <2 x i64> @stepvector_v2i64() { ; CHECK-LABEL: stepvector_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.experimental.stepvector.v2i64() @@ -199,7 +199,7 @@ define <4 x i64> @stepvector_v4i64() { ; LMULMAX1-LABEL: stepvector_v4i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v9, 3 ; LMULMAX1-NEXT: addi a0, zero, 2 ; LMULMAX1-NEXT: vmv.s.x v9, a0 @@ -208,7 +208,7 @@ ; ; LMULMAX2-LABEL: stepvector_v4i64: ; LMULMAX2: # %bb.0: -; LMULMAX2-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vid.v v8 ; LMULMAX2-NEXT: ret %v = call <4 x i64> @llvm.experimental.stepvector.v4i64() @@ -220,7 +220,7 @@ define <8 x i64> @stepvector_v8i64() { ; LMULMAX1-LABEL: stepvector_v8i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v9, 3 ; LMULMAX1-NEXT: addi a0, zero, 2 ; LMULMAX1-NEXT: vmv.s.x v9, a0 @@ -237,7 +237,7 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: lui a0, %hi(.LCPI14_0) ; LMULMAX2-NEXT: addi a0, a0, %lo(.LCPI14_0) -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v10, (a0) ; LMULMAX2-NEXT: vid.v v8 ; LMULMAX2-NEXT: ret @@ -250,7 +250,7 @@ define <16 x i64> @stepvector_v16i64() { ; LMULMAX1-LABEL: stepvector_v16i64: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; LMULMAX1-NEXT: vmv.v.i v9, 3 ; LMULMAX1-NEXT: addi a0, zero, 2 ; LMULMAX1-NEXT: vmv.s.x v9, a0 @@ -279,7 +279,7 @@ ; LMULMAX2: # %bb.0: ; LMULMAX2-NEXT: lui a0, %hi(.LCPI15_0) ; LMULMAX2-NEXT: addi a0, a0, %lo(.LCPI15_0) -; LMULMAX2-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; LMULMAX2-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; LMULMAX2-NEXT: vle64.v v10, (a0) ; LMULMAX2-NEXT: lui a0, %hi(.LCPI15_1) ; LMULMAX2-NEXT: addi a0, a0, %lo(.LCPI15_1) diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vadd-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vadd-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vadd-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vadd-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vadd_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.add.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vadd_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vadd_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vadd_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define <2 x i8> @vadd_vi_v2i8(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 -1, i32 0 @@ -69,7 +69,7 @@ define <2 x i8> @vadd_vi_v2i8_unmasked(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 -1, i32 0 @@ -85,7 +85,7 @@ define <4 x i8> @vadd_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.add.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -95,7 +95,7 @@ define <4 x i8> @vadd_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define <4 x i8> @vadd_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define <4 x i8> @vadd_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define <4 x i8> @vadd_vi_v4i8(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 -1, i32 0 @@ -145,7 +145,7 @@ define <4 x i8> @vadd_vi_v4i8_unmasked(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 -1, i32 0 @@ -161,7 +161,7 @@ define <8 x i8> @vadd_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.add.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -171,7 +171,7 @@ define <8 x i8> @vadd_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define <8 x i8> @vadd_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define <8 x i8> @vadd_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <8 x i8> @vadd_vi_v8i8(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 -1, i32 0 @@ -221,7 +221,7 @@ define <8 x i8> @vadd_vi_v8i8_unmasked(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 -1, i32 0 @@ -237,7 +237,7 @@ define <16 x i8> @vadd_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.add.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -247,7 +247,7 @@ define <16 x i8> @vadd_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define <16 x i8> @vadd_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define <16 x i8> @vadd_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define <16 x i8> @vadd_vi_v16i8(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 -1, i32 0 @@ -297,7 +297,7 @@ define <16 x i8> @vadd_vi_v16i8_unmasked(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 -1, i32 0 @@ -313,7 +313,7 @@ define <2 x i16> @vadd_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.add.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -323,7 +323,7 @@ define <2 x i16> @vadd_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define <2 x i16> @vadd_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -347,7 +347,7 @@ define <2 x i16> @vadd_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -361,7 +361,7 @@ define <2 x i16> @vadd_vi_v2i16(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 -1, i32 0 @@ -373,7 +373,7 @@ define <2 x i16> @vadd_vi_v2i16_unmasked(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 -1, i32 0 @@ -389,7 +389,7 @@ define <4 x i16> @vadd_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.add.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -399,7 +399,7 @@ define <4 x i16> @vadd_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define <4 x i16> @vadd_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -423,7 +423,7 @@ define <4 x i16> @vadd_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -437,7 +437,7 @@ define <4 x i16> @vadd_vi_v4i16(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 -1, i32 0 @@ -449,7 +449,7 @@ define <4 x i16> @vadd_vi_v4i16_unmasked(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 -1, i32 0 @@ -465,7 +465,7 @@ define <8 x i16> @vadd_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.add.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -475,7 +475,7 @@ define <8 x i16> @vadd_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define <8 x i16> @vadd_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -499,7 +499,7 @@ define <8 x i16> @vadd_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -513,7 +513,7 @@ define <8 x i16> @vadd_vi_v8i16(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 -1, i32 0 @@ -525,7 +525,7 @@ define <8 x i16> @vadd_vi_v8i16_unmasked(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 -1, i32 0 @@ -541,7 +541,7 @@ define <16 x i16> @vadd_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.add.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -551,7 +551,7 @@ define <16 x i16> @vadd_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define <16 x i16> @vadd_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define <16 x i16> @vadd_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define <16 x i16> @vadd_vi_v16i16(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 -1, i32 0 @@ -601,7 +601,7 @@ define <16 x i16> @vadd_vi_v16i16_unmasked(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 -1, i32 0 @@ -617,7 +617,7 @@ define <2 x i32> @vadd_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.add.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -627,7 +627,7 @@ define <2 x i32> @vadd_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define <2 x i32> @vadd_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -651,7 +651,7 @@ define <2 x i32> @vadd_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -665,7 +665,7 @@ define <2 x i32> @vadd_vi_v2i32(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 -1, i32 0 @@ -677,7 +677,7 @@ define <2 x i32> @vadd_vi_v2i32_unmasked(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 -1, i32 0 @@ -693,7 +693,7 @@ define <4 x i32> @vadd_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.add.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -703,7 +703,7 @@ define <4 x i32> @vadd_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define <4 x i32> @vadd_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -727,7 +727,7 @@ define <4 x i32> @vadd_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -741,7 +741,7 @@ define <4 x i32> @vadd_vi_v4i32(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 -1, i32 0 @@ -753,7 +753,7 @@ define <4 x i32> @vadd_vi_v4i32_unmasked(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 -1, i32 0 @@ -769,7 +769,7 @@ define <8 x i32> @vadd_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.add.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -779,7 +779,7 @@ define <8 x i32> @vadd_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define <8 x i32> @vadd_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -803,7 +803,7 @@ define <8 x i32> @vadd_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -817,7 +817,7 @@ define <8 x i32> @vadd_vi_v8i32(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 -1, i32 0 @@ -829,7 +829,7 @@ define <8 x i32> @vadd_vi_v8i32_unmasked(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 -1, i32 0 @@ -845,7 +845,7 @@ define <16 x i32> @vadd_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.add.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -855,7 +855,7 @@ define <16 x i32> @vadd_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define <16 x i32> @vadd_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -879,7 +879,7 @@ define <16 x i32> @vadd_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define <16 x i32> @vadd_vi_v16i32(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 -1, i32 0 @@ -905,7 +905,7 @@ define <16 x i32> @vadd_vi_v16i32_unmasked(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 -1, i32 0 @@ -921,7 +921,7 @@ define <2 x i64> @vadd_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.add.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -931,7 +931,7 @@ define <2 x i64> @vadd_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -947,17 +947,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -973,17 +973,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -997,7 +997,7 @@ define <2 x i64> @vadd_vi_v2i64(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 -1, i32 0 @@ -1009,7 +1009,7 @@ define <2 x i64> @vadd_vi_v2i64_unmasked(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 -1, i32 0 @@ -1025,7 +1025,7 @@ define <4 x i64> @vadd_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.add.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -1035,7 +1035,7 @@ define <4 x i64> @vadd_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -1051,17 +1051,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1077,17 +1077,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1101,7 +1101,7 @@ define <4 x i64> @vadd_vi_v4i64(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 -1, i32 0 @@ -1113,7 +1113,7 @@ define <4 x i64> @vadd_vi_v4i64_unmasked(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 -1, i32 0 @@ -1129,7 +1129,7 @@ define <8 x i64> @vadd_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.add.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -1139,7 +1139,7 @@ define <8 x i64> @vadd_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -1155,17 +1155,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1181,17 +1181,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1205,7 +1205,7 @@ define <8 x i64> @vadd_vi_v8i64(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 -1, i32 0 @@ -1217,7 +1217,7 @@ define <8 x i64> @vadd_vi_v8i64_unmasked(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 -1, i32 0 @@ -1233,7 +1233,7 @@ define <16 x i64> @vadd_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.add.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -1243,7 +1243,7 @@ define <16 x i64> @vadd_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -1259,17 +1259,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1285,17 +1285,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1309,7 +1309,7 @@ define <16 x i64> @vadd_vi_v16i64(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 -1, i32 0 @@ -1321,7 +1321,7 @@ define <16 x i64> @vadd_vi_v16i64_unmasked(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 -1, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vand-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vand-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vand-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vand-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vand_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.and.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vand_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vand_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vand_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define <2 x i8> @vand_vi_v2i8(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 4, i32 0 @@ -69,7 +69,7 @@ define <2 x i8> @vand_vi_v2i8_unmasked(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 4, i32 0 @@ -85,7 +85,7 @@ define <4 x i8> @vand_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.and.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -95,7 +95,7 @@ define <4 x i8> @vand_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define <4 x i8> @vand_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define <4 x i8> @vand_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define <4 x i8> @vand_vi_v4i8(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 4, i32 0 @@ -145,7 +145,7 @@ define <4 x i8> @vand_vi_v4i8_unmasked(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 4, i32 0 @@ -161,7 +161,7 @@ define <8 x i8> @vand_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.and.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -171,7 +171,7 @@ define <8 x i8> @vand_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define <8 x i8> @vand_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define <8 x i8> @vand_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <8 x i8> @vand_vi_v8i8(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 4, i32 0 @@ -221,7 +221,7 @@ define <8 x i8> @vand_vi_v8i8_unmasked(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 4, i32 0 @@ -237,7 +237,7 @@ define <16 x i8> @vand_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.and.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -247,7 +247,7 @@ define <16 x i8> @vand_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define <16 x i8> @vand_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define <16 x i8> @vand_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define <16 x i8> @vand_vi_v16i8(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 4, i32 0 @@ -297,7 +297,7 @@ define <16 x i8> @vand_vi_v16i8_unmasked(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 4, i32 0 @@ -313,7 +313,7 @@ define <2 x i16> @vand_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.and.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -323,7 +323,7 @@ define <2 x i16> @vand_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define <2 x i16> @vand_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -347,7 +347,7 @@ define <2 x i16> @vand_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -361,7 +361,7 @@ define <2 x i16> @vand_vi_v2i16(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 4, i32 0 @@ -373,7 +373,7 @@ define <2 x i16> @vand_vi_v2i16_unmasked(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 4, i32 0 @@ -389,7 +389,7 @@ define <4 x i16> @vand_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.and.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -399,7 +399,7 @@ define <4 x i16> @vand_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define <4 x i16> @vand_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -423,7 +423,7 @@ define <4 x i16> @vand_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -437,7 +437,7 @@ define <4 x i16> @vand_vi_v4i16(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 4, i32 0 @@ -449,7 +449,7 @@ define <4 x i16> @vand_vi_v4i16_unmasked(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 4, i32 0 @@ -465,7 +465,7 @@ define <8 x i16> @vand_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.and.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -475,7 +475,7 @@ define <8 x i16> @vand_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define <8 x i16> @vand_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -499,7 +499,7 @@ define <8 x i16> @vand_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -513,7 +513,7 @@ define <8 x i16> @vand_vi_v8i16(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 4, i32 0 @@ -525,7 +525,7 @@ define <8 x i16> @vand_vi_v8i16_unmasked(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 4, i32 0 @@ -541,7 +541,7 @@ define <16 x i16> @vand_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.and.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -551,7 +551,7 @@ define <16 x i16> @vand_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define <16 x i16> @vand_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define <16 x i16> @vand_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define <16 x i16> @vand_vi_v16i16(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 4, i32 0 @@ -601,7 +601,7 @@ define <16 x i16> @vand_vi_v16i16_unmasked(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 4, i32 0 @@ -617,7 +617,7 @@ define <2 x i32> @vand_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.and.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -627,7 +627,7 @@ define <2 x i32> @vand_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define <2 x i32> @vand_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -651,7 +651,7 @@ define <2 x i32> @vand_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -665,7 +665,7 @@ define <2 x i32> @vand_vi_v2i32(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 4, i32 0 @@ -677,7 +677,7 @@ define <2 x i32> @vand_vi_v2i32_unmasked(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 4, i32 0 @@ -693,7 +693,7 @@ define <4 x i32> @vand_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.and.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -703,7 +703,7 @@ define <4 x i32> @vand_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define <4 x i32> @vand_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -727,7 +727,7 @@ define <4 x i32> @vand_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -741,7 +741,7 @@ define <4 x i32> @vand_vi_v4i32(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 4, i32 0 @@ -753,7 +753,7 @@ define <4 x i32> @vand_vi_v4i32_unmasked(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 4, i32 0 @@ -769,7 +769,7 @@ define <8 x i32> @vand_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.and.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -779,7 +779,7 @@ define <8 x i32> @vand_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define <8 x i32> @vand_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -803,7 +803,7 @@ define <8 x i32> @vand_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -817,7 +817,7 @@ define <8 x i32> @vand_vi_v8i32(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 4, i32 0 @@ -829,7 +829,7 @@ define <8 x i32> @vand_vi_v8i32_unmasked(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 4, i32 0 @@ -845,7 +845,7 @@ define <16 x i32> @vand_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.and.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -855,7 +855,7 @@ define <16 x i32> @vand_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define <16 x i32> @vand_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -879,7 +879,7 @@ define <16 x i32> @vand_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define <16 x i32> @vand_vi_v16i32(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 4, i32 0 @@ -905,7 +905,7 @@ define <16 x i32> @vand_vi_v16i32_unmasked(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 4, i32 0 @@ -921,7 +921,7 @@ define <2 x i64> @vand_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.and.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -931,7 +931,7 @@ define <2 x i64> @vand_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -947,17 +947,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vand.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -973,17 +973,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vand.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -997,7 +997,7 @@ define <2 x i64> @vand_vi_v2i64(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 4, i32 0 @@ -1009,7 +1009,7 @@ define <2 x i64> @vand_vi_v2i64_unmasked(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 4, i32 0 @@ -1025,7 +1025,7 @@ define <4 x i64> @vand_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.and.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -1035,7 +1035,7 @@ define <4 x i64> @vand_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -1051,17 +1051,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vand.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1077,17 +1077,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vand.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1101,7 +1101,7 @@ define <4 x i64> @vand_vi_v4i64(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 4, i32 0 @@ -1113,7 +1113,7 @@ define <4 x i64> @vand_vi_v4i64_unmasked(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 4, i32 0 @@ -1129,7 +1129,7 @@ define <8 x i64> @vand_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.and.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -1139,7 +1139,7 @@ define <8 x i64> @vand_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -1155,17 +1155,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vand.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1181,17 +1181,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vand.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1205,7 +1205,7 @@ define <8 x i64> @vand_vi_v8i64(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 4, i32 0 @@ -1217,7 +1217,7 @@ define <8 x i64> @vand_vi_v8i64_unmasked(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 4, i32 0 @@ -1233,7 +1233,7 @@ define <16 x i64> @vand_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.and.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -1243,7 +1243,7 @@ define <16 x i64> @vand_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -1259,17 +1259,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vand.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1285,17 +1285,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vand.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1309,7 +1309,7 @@ define <16 x i64> @vand_vi_v16i64(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 4, i32 0 @@ -1321,7 +1321,7 @@ define <16 x i64> @vand_vi_v16i64_unmasked(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 4, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vdiv-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vdiv-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vdiv-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vdiv-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vdiv_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.sdiv.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vdiv_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vdiv_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vdiv_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define <4 x i8> @vdiv_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.sdiv.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -69,7 +69,7 @@ define <4 x i8> @vdiv_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define <4 x i8> @vdiv_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define <4 x i8> @vdiv_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define <8 x i8> @vdiv_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.sdiv.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -119,7 +119,7 @@ define <8 x i8> @vdiv_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define <8 x i8> @vdiv_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define <8 x i8> @vdiv_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define <16 x i8> @vdiv_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.sdiv.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -169,7 +169,7 @@ define <16 x i8> @vdiv_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define <16 x i8> @vdiv_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define <16 x i8> @vdiv_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <2 x i16> @vdiv_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.sdiv.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -219,7 +219,7 @@ define <2 x i16> @vdiv_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define <2 x i16> @vdiv_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -243,7 +243,7 @@ define <2 x i16> @vdiv_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -259,7 +259,7 @@ define <4 x i16> @vdiv_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.sdiv.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -269,7 +269,7 @@ define <4 x i16> @vdiv_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define <4 x i16> @vdiv_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -293,7 +293,7 @@ define <4 x i16> @vdiv_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -309,7 +309,7 @@ define <8 x i16> @vdiv_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.sdiv.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -319,7 +319,7 @@ define <8 x i16> @vdiv_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define <8 x i16> @vdiv_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -343,7 +343,7 @@ define <8 x i16> @vdiv_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -359,7 +359,7 @@ define <16 x i16> @vdiv_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.sdiv.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -369,7 +369,7 @@ define <16 x i16> @vdiv_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define <16 x i16> @vdiv_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define <16 x i16> @vdiv_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define <2 x i32> @vdiv_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.sdiv.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -419,7 +419,7 @@ define <2 x i32> @vdiv_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define <2 x i32> @vdiv_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -443,7 +443,7 @@ define <2 x i32> @vdiv_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -459,7 +459,7 @@ define <4 x i32> @vdiv_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.sdiv.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -469,7 +469,7 @@ define <4 x i32> @vdiv_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define <4 x i32> @vdiv_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -493,7 +493,7 @@ define <4 x i32> @vdiv_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -509,7 +509,7 @@ define <8 x i32> @vdiv_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.sdiv.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -519,7 +519,7 @@ define <8 x i32> @vdiv_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define <8 x i32> @vdiv_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -543,7 +543,7 @@ define <8 x i32> @vdiv_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -559,7 +559,7 @@ define <16 x i32> @vdiv_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.sdiv.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -569,7 +569,7 @@ define <16 x i32> @vdiv_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define <16 x i32> @vdiv_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -593,7 +593,7 @@ define <16 x i32> @vdiv_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -609,7 +609,7 @@ define <2 x i64> @vdiv_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.sdiv.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -619,7 +619,7 @@ define <2 x i64> @vdiv_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -635,17 +635,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -661,17 +661,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -687,7 +687,7 @@ define <4 x i64> @vdiv_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.sdiv.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -697,7 +697,7 @@ define <4 x i64> @vdiv_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -713,17 +713,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -739,17 +739,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -765,7 +765,7 @@ define <8 x i64> @vdiv_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.sdiv.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -775,7 +775,7 @@ define <8 x i64> @vdiv_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,17 +791,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -817,17 +817,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -843,7 +843,7 @@ define <16 x i64> @vdiv_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.sdiv.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -853,7 +853,7 @@ define <16 x i64> @vdiv_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -869,17 +869,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -895,17 +895,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vdivu-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vdivu-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vdivu-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vdivu-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vdivu_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.udiv.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vdivu_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vdivu_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vdivu_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define <4 x i8> @vdivu_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.udiv.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -69,7 +69,7 @@ define <4 x i8> @vdivu_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define <4 x i8> @vdivu_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define <4 x i8> @vdivu_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define <8 x i8> @vdivu_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.udiv.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -119,7 +119,7 @@ define <8 x i8> @vdivu_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define <8 x i8> @vdivu_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define <8 x i8> @vdivu_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define <16 x i8> @vdivu_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.udiv.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -169,7 +169,7 @@ define <16 x i8> @vdivu_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define <16 x i8> @vdivu_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define <16 x i8> @vdivu_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <2 x i16> @vdivu_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.udiv.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -219,7 +219,7 @@ define <2 x i16> @vdivu_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define <2 x i16> @vdivu_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -243,7 +243,7 @@ define <2 x i16> @vdivu_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -259,7 +259,7 @@ define <4 x i16> @vdivu_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.udiv.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -269,7 +269,7 @@ define <4 x i16> @vdivu_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define <4 x i16> @vdivu_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -293,7 +293,7 @@ define <4 x i16> @vdivu_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -309,7 +309,7 @@ define <8 x i16> @vdivu_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.udiv.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -319,7 +319,7 @@ define <8 x i16> @vdivu_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define <8 x i16> @vdivu_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -343,7 +343,7 @@ define <8 x i16> @vdivu_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -359,7 +359,7 @@ define <16 x i16> @vdivu_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.udiv.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -369,7 +369,7 @@ define <16 x i16> @vdivu_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define <16 x i16> @vdivu_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define <16 x i16> @vdivu_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define <2 x i32> @vdivu_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.udiv.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -419,7 +419,7 @@ define <2 x i32> @vdivu_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define <2 x i32> @vdivu_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -443,7 +443,7 @@ define <2 x i32> @vdivu_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -459,7 +459,7 @@ define <4 x i32> @vdivu_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.udiv.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -469,7 +469,7 @@ define <4 x i32> @vdivu_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define <4 x i32> @vdivu_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -493,7 +493,7 @@ define <4 x i32> @vdivu_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -509,7 +509,7 @@ define <8 x i32> @vdivu_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.udiv.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -519,7 +519,7 @@ define <8 x i32> @vdivu_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define <8 x i32> @vdivu_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -543,7 +543,7 @@ define <8 x i32> @vdivu_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -559,7 +559,7 @@ define <16 x i32> @vdivu_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.udiv.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -569,7 +569,7 @@ define <16 x i32> @vdivu_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define <16 x i32> @vdivu_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -593,7 +593,7 @@ define <16 x i32> @vdivu_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -609,7 +609,7 @@ define <2 x i64> @vdivu_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.udiv.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -619,7 +619,7 @@ define <2 x i64> @vdivu_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -635,17 +635,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -661,17 +661,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -687,7 +687,7 @@ define <4 x i64> @vdivu_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.udiv.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -697,7 +697,7 @@ define <4 x i64> @vdivu_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -713,17 +713,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -739,17 +739,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -765,7 +765,7 @@ define <8 x i64> @vdivu_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.udiv.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -775,7 +775,7 @@ define <8 x i64> @vdivu_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,17 +791,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -817,17 +817,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -843,7 +843,7 @@ define <16 x i64> @vdivu_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.udiv.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -853,7 +853,7 @@ define <16 x i64> @vdivu_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -869,17 +869,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -895,17 +895,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vfmax.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vfmax.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vfmax.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vfmax.ll @@ -9,7 +9,7 @@ define <2 x half> @vfmax_v2f16_vv(<2 x half> %a, <2 x half> %b) { ; CHECK-LABEL: vfmax_v2f16_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <2 x half> @llvm.maxnum.v2f16(<2 x half> %a, <2 x half> %b) @@ -19,7 +19,7 @@ define <2 x half> @vfmax_v2f16_vf(<2 x half> %a, half %b) { ; CHECK-LABEL: vfmax_v2f16_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <2 x half> undef, half %b, i32 0 @@ -33,7 +33,7 @@ define <4 x half> @vfmax_v4f16_vv(<4 x half> %a, <4 x half> %b) { ; CHECK-LABEL: vfmax_v4f16_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <4 x half> @llvm.maxnum.v4f16(<4 x half> %a, <4 x half> %b) @@ -43,7 +43,7 @@ define <4 x half> @vfmax_v4f16_vf(<4 x half> %a, half %b) { ; CHECK-LABEL: vfmax_v4f16_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <4 x half> undef, half %b, i32 0 @@ -57,7 +57,7 @@ define <8 x half> @vfmax_v8f16_vv(<8 x half> %a, <8 x half> %b) { ; CHECK-LABEL: vfmax_v8f16_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <8 x half> @llvm.maxnum.v8f16(<8 x half> %a, <8 x half> %b) @@ -67,7 +67,7 @@ define <8 x half> @vfmax_v8f16_vf(<8 x half> %a, half %b) { ; CHECK-LABEL: vfmax_v8f16_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <8 x half> undef, half %b, i32 0 @@ -81,7 +81,7 @@ define <16 x half> @vfmax_v16f16_vv(<16 x half> %a, <16 x half> %b) { ; CHECK-LABEL: vfmax_v16f16_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: ret %v = call <16 x half> @llvm.maxnum.v16f16(<16 x half> %a, <16 x half> %b) @@ -91,7 +91,7 @@ define <16 x half> @vfmax_v16f16_vf(<16 x half> %a, half %b) { ; CHECK-LABEL: vfmax_v16f16_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <16 x half> undef, half %b, i32 0 @@ -105,7 +105,7 @@ define <2 x float> @vfmax_v2f32_vv(<2 x float> %a, <2 x float> %b) { ; CHECK-LABEL: vfmax_v2f32_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <2 x float> @llvm.maxnum.v2f32(<2 x float> %a, <2 x float> %b) @@ -115,7 +115,7 @@ define <2 x float> @vfmax_v2f32_vf(<2 x float> %a, float %b) { ; CHECK-LABEL: vfmax_v2f32_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <2 x float> undef, float %b, i32 0 @@ -129,7 +129,7 @@ define <4 x float> @vfmax_v4f32_vv(<4 x float> %a, <4 x float> %b) { ; CHECK-LABEL: vfmax_v4f32_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <4 x float> @llvm.maxnum.v4f32(<4 x float> %a, <4 x float> %b) @@ -139,7 +139,7 @@ define <4 x float> @vfmax_v4f32_vf(<4 x float> %a, float %b) { ; CHECK-LABEL: vfmax_v4f32_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <4 x float> undef, float %b, i32 0 @@ -153,7 +153,7 @@ define <8 x float> @vfmax_v8f32_vv(<8 x float> %a, <8 x float> %b) { ; CHECK-LABEL: vfmax_v8f32_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: ret %v = call <8 x float> @llvm.maxnum.v8f32(<8 x float> %a, <8 x float> %b) @@ -163,7 +163,7 @@ define <8 x float> @vfmax_v8f32_vf(<8 x float> %a, float %b) { ; CHECK-LABEL: vfmax_v8f32_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <8 x float> undef, float %b, i32 0 @@ -177,7 +177,7 @@ define <16 x float> @vfmax_v16f32_vv(<16 x float> %a, <16 x float> %b) { ; CHECK-LABEL: vfmax_v16f32_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v12 ; CHECK-NEXT: ret %v = call <16 x float> @llvm.maxnum.v16f32(<16 x float> %a, <16 x float> %b) @@ -187,7 +187,7 @@ define <16 x float> @vfmax_v16f32_vf(<16 x float> %a, float %b) { ; CHECK-LABEL: vfmax_v16f32_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <16 x float> undef, float %b, i32 0 @@ -201,7 +201,7 @@ define <2 x double> @vfmax_v2f64_vv(<2 x double> %a, <2 x double> %b) { ; CHECK-LABEL: vfmax_v2f64_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <2 x double> @llvm.maxnum.v2f64(<2 x double> %a, <2 x double> %b) @@ -211,7 +211,7 @@ define <2 x double> @vfmax_v2f64_vf(<2 x double> %a, double %b) { ; CHECK-LABEL: vfmax_v2f64_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <2 x double> undef, double %b, i32 0 @@ -225,7 +225,7 @@ define <4 x double> @vfmax_v4f64_vv(<4 x double> %a, <4 x double> %b) { ; CHECK-LABEL: vfmax_v4f64_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: ret %v = call <4 x double> @llvm.maxnum.v4f64(<4 x double> %a, <4 x double> %b) @@ -235,7 +235,7 @@ define <4 x double> @vfmax_v4f64_vf(<4 x double> %a, double %b) { ; CHECK-LABEL: vfmax_v4f64_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <4 x double> undef, double %b, i32 0 @@ -249,7 +249,7 @@ define <8 x double> @vfmax_v8f64_vv(<8 x double> %a, <8 x double> %b) { ; CHECK-LABEL: vfmax_v8f64_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v12 ; CHECK-NEXT: ret %v = call <8 x double> @llvm.maxnum.v8f64(<8 x double> %a, <8 x double> %b) @@ -259,7 +259,7 @@ define <8 x double> @vfmax_v8f64_vf(<8 x double> %a, double %b) { ; CHECK-LABEL: vfmax_v8f64_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <8 x double> undef, double %b, i32 0 @@ -273,7 +273,7 @@ define <16 x double> @vfmax_v16f64_vv(<16 x double> %a, <16 x double> %b) { ; CHECK-LABEL: vfmax_v16f64_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: ret %v = call <16 x double> @llvm.maxnum.v16f64(<16 x double> %a, <16 x double> %b) @@ -283,7 +283,7 @@ define <16 x double> @vfmax_v16f64_vf(<16 x double> %a, double %b) { ; CHECK-LABEL: vfmax_v16f64_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <16 x double> undef, double %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vfmin.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vfmin.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vfmin.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vfmin.ll @@ -9,7 +9,7 @@ define <2 x half> @vfmin_v2f16_vv(<2 x half> %a, <2 x half> %b) { ; CHECK-LABEL: vfmin_v2f16_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <2 x half> @llvm.minnum.v2f16(<2 x half> %a, <2 x half> %b) @@ -19,7 +19,7 @@ define <2 x half> @vfmin_v2f16_vf(<2 x half> %a, half %b) { ; CHECK-LABEL: vfmin_v2f16_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e16,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e16,mf4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <2 x half> undef, half %b, i32 0 @@ -33,7 +33,7 @@ define <4 x half> @vfmin_v4f16_vv(<4 x half> %a, <4 x half> %b) { ; CHECK-LABEL: vfmin_v4f16_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <4 x half> @llvm.minnum.v4f16(<4 x half> %a, <4 x half> %b) @@ -43,7 +43,7 @@ define <4 x half> @vfmin_v4f16_vf(<4 x half> %a, half %b) { ; CHECK-LABEL: vfmin_v4f16_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <4 x half> undef, half %b, i32 0 @@ -57,7 +57,7 @@ define <8 x half> @vfmin_v8f16_vv(<8 x half> %a, <8 x half> %b) { ; CHECK-LABEL: vfmin_v8f16_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <8 x half> @llvm.minnum.v8f16(<8 x half> %a, <8 x half> %b) @@ -67,7 +67,7 @@ define <8 x half> @vfmin_v8f16_vf(<8 x half> %a, half %b) { ; CHECK-LABEL: vfmin_v8f16_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e16,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e16,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <8 x half> undef, half %b, i32 0 @@ -81,7 +81,7 @@ define <16 x half> @vfmin_v16f16_vv(<16 x half> %a, <16 x half> %b) { ; CHECK-LABEL: vfmin_v16f16_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: ret %v = call <16 x half> @llvm.minnum.v16f16(<16 x half> %a, <16 x half> %b) @@ -91,7 +91,7 @@ define <16 x half> @vfmin_v16f16_vf(<16 x half> %a, half %b) { ; CHECK-LABEL: vfmin_v16f16_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <16 x half> undef, half %b, i32 0 @@ -105,7 +105,7 @@ define <2 x float> @vfmin_v2f32_vv(<2 x float> %a, <2 x float> %b) { ; CHECK-LABEL: vfmin_v2f32_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <2 x float> @llvm.minnum.v2f32(<2 x float> %a, <2 x float> %b) @@ -115,7 +115,7 @@ define <2 x float> @vfmin_v2f32_vf(<2 x float> %a, float %b) { ; CHECK-LABEL: vfmin_v2f32_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <2 x float> undef, float %b, i32 0 @@ -129,7 +129,7 @@ define <4 x float> @vfmin_v4f32_vv(<4 x float> %a, <4 x float> %b) { ; CHECK-LABEL: vfmin_v4f32_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <4 x float> @llvm.minnum.v4f32(<4 x float> %a, <4 x float> %b) @@ -139,7 +139,7 @@ define <4 x float> @vfmin_v4f32_vf(<4 x float> %a, float %b) { ; CHECK-LABEL: vfmin_v4f32_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <4 x float> undef, float %b, i32 0 @@ -153,7 +153,7 @@ define <8 x float> @vfmin_v8f32_vv(<8 x float> %a, <8 x float> %b) { ; CHECK-LABEL: vfmin_v8f32_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: ret %v = call <8 x float> @llvm.minnum.v8f32(<8 x float> %a, <8 x float> %b) @@ -163,7 +163,7 @@ define <8 x float> @vfmin_v8f32_vf(<8 x float> %a, float %b) { ; CHECK-LABEL: vfmin_v8f32_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <8 x float> undef, float %b, i32 0 @@ -177,7 +177,7 @@ define <16 x float> @vfmin_v16f32_vv(<16 x float> %a, <16 x float> %b) { ; CHECK-LABEL: vfmin_v16f32_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v12 ; CHECK-NEXT: ret %v = call <16 x float> @llvm.minnum.v16f32(<16 x float> %a, <16 x float> %b) @@ -187,7 +187,7 @@ define <16 x float> @vfmin_v16f32_vf(<16 x float> %a, float %b) { ; CHECK-LABEL: vfmin_v16f32_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e32,m4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <16 x float> undef, float %b, i32 0 @@ -201,7 +201,7 @@ define <2 x double> @vfmin_v2f64_vv(<2 x double> %a, <2 x double> %b) { ; CHECK-LABEL: vfmin_v2f64_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: ret %v = call <2 x double> @llvm.minnum.v2f64(<2 x double> %a, <2 x double> %b) @@ -211,7 +211,7 @@ define <2 x double> @vfmin_v2f64_vf(<2 x double> %a, double %b) { ; CHECK-LABEL: vfmin_v2f64_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <2 x double> undef, double %b, i32 0 @@ -225,7 +225,7 @@ define <4 x double> @vfmin_v4f64_vv(<4 x double> %a, <4 x double> %b) { ; CHECK-LABEL: vfmin_v4f64_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: ret %v = call <4 x double> @llvm.minnum.v4f64(<4 x double> %a, <4 x double> %b) @@ -235,7 +235,7 @@ define <4 x double> @vfmin_v4f64_vf(<4 x double> %a, double %b) { ; CHECK-LABEL: vfmin_v4f64_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <4 x double> undef, double %b, i32 0 @@ -249,7 +249,7 @@ define <8 x double> @vfmin_v8f64_vv(<8 x double> %a, <8 x double> %b) { ; CHECK-LABEL: vfmin_v8f64_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v12 ; CHECK-NEXT: ret %v = call <8 x double> @llvm.minnum.v8f64(<8 x double> %a, <8 x double> %b) @@ -259,7 +259,7 @@ define <8 x double> @vfmin_v8f64_vf(<8 x double> %a, double %b) { ; CHECK-LABEL: vfmin_v8f64_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <8 x double> undef, double %b, i32 0 @@ -273,7 +273,7 @@ define <16 x double> @vfmin_v16f64_vv(<16 x double> %a, <16 x double> %b) { ; CHECK-LABEL: vfmin_v16f64_vv: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: ret %v = call <16 x double> @llvm.minnum.v16f64(<16 x double> %a, <16 x double> %b) @@ -283,7 +283,7 @@ define <16 x double> @vfmin_v16f64_vf(<16 x double> %a, double %b) { ; CHECK-LABEL: vfmin_v16f64_vf: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, fa0 ; CHECK-NEXT: ret %head = insertelement <16 x double> undef, double %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vmul-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vmul-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vmul-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vmul-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vmul_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.mul.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vmul_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vmul_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vmul_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define <4 x i8> @vmul_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.mul.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -69,7 +69,7 @@ define <4 x i8> @vmul_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define <4 x i8> @vmul_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define <4 x i8> @vmul_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define <8 x i8> @vmul_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.mul.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -119,7 +119,7 @@ define <8 x i8> @vmul_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define <8 x i8> @vmul_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define <8 x i8> @vmul_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define <16 x i8> @vmul_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.mul.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -169,7 +169,7 @@ define <16 x i8> @vmul_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define <16 x i8> @vmul_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define <16 x i8> @vmul_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <2 x i16> @vmul_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.mul.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -219,7 +219,7 @@ define <2 x i16> @vmul_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define <2 x i16> @vmul_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -243,7 +243,7 @@ define <2 x i16> @vmul_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -259,7 +259,7 @@ define <4 x i16> @vmul_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.mul.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -269,7 +269,7 @@ define <4 x i16> @vmul_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define <4 x i16> @vmul_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -293,7 +293,7 @@ define <4 x i16> @vmul_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -309,7 +309,7 @@ define <8 x i16> @vmul_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.mul.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -319,7 +319,7 @@ define <8 x i16> @vmul_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define <8 x i16> @vmul_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -343,7 +343,7 @@ define <8 x i16> @vmul_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -359,7 +359,7 @@ define <16 x i16> @vmul_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.mul.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -369,7 +369,7 @@ define <16 x i16> @vmul_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define <16 x i16> @vmul_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define <16 x i16> @vmul_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define <2 x i32> @vmul_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.mul.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -419,7 +419,7 @@ define <2 x i32> @vmul_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define <2 x i32> @vmul_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -443,7 +443,7 @@ define <2 x i32> @vmul_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -459,7 +459,7 @@ define <4 x i32> @vmul_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.mul.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -469,7 +469,7 @@ define <4 x i32> @vmul_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define <4 x i32> @vmul_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -493,7 +493,7 @@ define <4 x i32> @vmul_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -509,7 +509,7 @@ define <8 x i32> @vmul_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.mul.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -519,7 +519,7 @@ define <8 x i32> @vmul_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define <8 x i32> @vmul_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -543,7 +543,7 @@ define <8 x i32> @vmul_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -559,7 +559,7 @@ define <16 x i32> @vmul_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.mul.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -569,7 +569,7 @@ define <16 x i32> @vmul_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define <16 x i32> @vmul_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -593,7 +593,7 @@ define <16 x i32> @vmul_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -609,7 +609,7 @@ define <2 x i64> @vmul_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.mul.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -619,7 +619,7 @@ define <2 x i64> @vmul_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -635,17 +635,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -661,17 +661,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -687,7 +687,7 @@ define <4 x i64> @vmul_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.mul.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -697,7 +697,7 @@ define <4 x i64> @vmul_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -713,17 +713,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -739,17 +739,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -765,7 +765,7 @@ define <8 x i64> @vmul_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.mul.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -775,7 +775,7 @@ define <8 x i64> @vmul_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,17 +791,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -817,17 +817,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -843,7 +843,7 @@ define <16 x i64> @vmul_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.mul.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -853,7 +853,7 @@ define <16 x i64> @vmul_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -869,17 +869,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -895,17 +895,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vnsra-vnsrl.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vnsra-vnsrl.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vnsra-vnsrl.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vnsra-vnsrl.ll @@ -5,7 +5,7 @@ define <8 x i8> @vnsra_v8i16_v8i8_scalar(<8 x i16> %x, i16 %y) { ; CHECK-LABEL: vnsra_v8i16_v8i8_scalar: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -19,7 +19,7 @@ define <4 x i16> @vnsra_v4i32_v4i16_scalar(<4 x i32> %x, i32 %y) { ; CHECK-LABEL: vnsra_v4i32_v4i16_scalar: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -37,18 +37,18 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero ; RV32-NEXT: vsra.vv v25, v8, v25 -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vnsrl.wi v8, v25, 0 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vnsra_v2i64_v2i32_scalar: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vnsra.wx v25, v8, a0 ; RV64-NEXT: vmv1r.v v8, v25 ; RV64-NEXT: ret @@ -62,7 +62,7 @@ define <8 x i8> @vnsra_v8i16_v8i8_imm(<8 x i16> %x) { ; CHECK-LABEL: vnsra_v8i16_v8i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -74,7 +74,7 @@ define <4 x i16> @vnsra_v4i32_v4i16_imm(<4 x i32> %x) { ; CHECK-LABEL: vnsra_v4i32_v4i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 16 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -86,7 +86,7 @@ define <2 x i32> @vnsra_v2i64_v2i32_imm(<2 x i64> %x) { ; CHECK-LABEL: vnsra_v2i64_v2i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 31 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -98,7 +98,7 @@ define <8 x i8> @vnsrl_v8i16_v8i8_scalar(<8 x i16> %x, i16 %y) { ; CHECK-LABEL: vnsrl_v8i16_v8i8_scalar: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -112,7 +112,7 @@ define <4 x i16> @vnsrl_v4i32_v4i16_scalar(<4 x i32> %x, i32 %y) { ; CHECK-LABEL: vnsrl_v4i32_v4i16_scalar: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -130,18 +130,18 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero ; RV32-NEXT: vsrl.vv v25, v8, v25 -; RV32-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; RV32-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV32-NEXT: vnsrl.wi v8, v25, 0 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vnsrl_v2i64_v2i32_scalar: ; RV64: # %bb.0: -; RV64-NEXT: vsetivli a1, 2, e32,mf2,ta,mu +; RV64-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; RV64-NEXT: vnsrl.wx v25, v8, a0 ; RV64-NEXT: vmv1r.v v8, v25 ; RV64-NEXT: ret @@ -155,7 +155,7 @@ define <8 x i8> @vnsrl_v8i16_v8i8_imm(<8 x i16> %x) { ; CHECK-LABEL: vnsrl_v8i16_v8i8_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -167,7 +167,7 @@ define <4 x i16> @vnsrl_v4i32_v4i16_imm(<4 x i32> %x) { ; CHECK-LABEL: vnsrl_v4i32_v4i16_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 16 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret @@ -179,7 +179,7 @@ define <2 x i32> @vnsrl_v2i64_v2i32_imm(<2 x i64> %x) { ; CHECK-LABEL: vnsrl_v2i64_v2i32_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e32,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 31 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vor-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vor-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vor-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vor-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vor_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.or.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vor_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vor_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vor_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define <2 x i8> @vor_vi_v2i8(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 5, i32 0 @@ -69,7 +69,7 @@ define <2 x i8> @vor_vi_v2i8_unmasked(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 5, i32 0 @@ -85,7 +85,7 @@ define <4 x i8> @vor_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.or.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -95,7 +95,7 @@ define <4 x i8> @vor_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define <4 x i8> @vor_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define <4 x i8> @vor_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define <4 x i8> @vor_vi_v4i8(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 5, i32 0 @@ -145,7 +145,7 @@ define <4 x i8> @vor_vi_v4i8_unmasked(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 5, i32 0 @@ -161,7 +161,7 @@ define <8 x i8> @vor_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.or.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -171,7 +171,7 @@ define <8 x i8> @vor_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define <8 x i8> @vor_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define <8 x i8> @vor_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <8 x i8> @vor_vi_v8i8(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 5, i32 0 @@ -221,7 +221,7 @@ define <8 x i8> @vor_vi_v8i8_unmasked(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 5, i32 0 @@ -237,7 +237,7 @@ define <16 x i8> @vor_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.or.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -247,7 +247,7 @@ define <16 x i8> @vor_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define <16 x i8> @vor_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define <16 x i8> @vor_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define <16 x i8> @vor_vi_v16i8(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 5, i32 0 @@ -297,7 +297,7 @@ define <16 x i8> @vor_vi_v16i8_unmasked(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 5, i32 0 @@ -313,7 +313,7 @@ define <2 x i16> @vor_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.or.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -323,7 +323,7 @@ define <2 x i16> @vor_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define <2 x i16> @vor_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -347,7 +347,7 @@ define <2 x i16> @vor_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -361,7 +361,7 @@ define <2 x i16> @vor_vi_v2i16(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 5, i32 0 @@ -373,7 +373,7 @@ define <2 x i16> @vor_vi_v2i16_unmasked(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 5, i32 0 @@ -389,7 +389,7 @@ define <4 x i16> @vor_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.or.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -399,7 +399,7 @@ define <4 x i16> @vor_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define <4 x i16> @vor_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -423,7 +423,7 @@ define <4 x i16> @vor_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -437,7 +437,7 @@ define <4 x i16> @vor_vi_v4i16(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 5, i32 0 @@ -449,7 +449,7 @@ define <4 x i16> @vor_vi_v4i16_unmasked(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 5, i32 0 @@ -465,7 +465,7 @@ define <8 x i16> @vor_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.or.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -475,7 +475,7 @@ define <8 x i16> @vor_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define <8 x i16> @vor_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -499,7 +499,7 @@ define <8 x i16> @vor_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -513,7 +513,7 @@ define <8 x i16> @vor_vi_v8i16(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 5, i32 0 @@ -525,7 +525,7 @@ define <8 x i16> @vor_vi_v8i16_unmasked(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 5, i32 0 @@ -541,7 +541,7 @@ define <16 x i16> @vor_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.or.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -551,7 +551,7 @@ define <16 x i16> @vor_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define <16 x i16> @vor_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define <16 x i16> @vor_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define <16 x i16> @vor_vi_v16i16(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 5, i32 0 @@ -601,7 +601,7 @@ define <16 x i16> @vor_vi_v16i16_unmasked(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 5, i32 0 @@ -617,7 +617,7 @@ define <2 x i32> @vor_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.or.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -627,7 +627,7 @@ define <2 x i32> @vor_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define <2 x i32> @vor_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -651,7 +651,7 @@ define <2 x i32> @vor_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -665,7 +665,7 @@ define <2 x i32> @vor_vi_v2i32(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 5, i32 0 @@ -677,7 +677,7 @@ define <2 x i32> @vor_vi_v2i32_unmasked(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 5, i32 0 @@ -693,7 +693,7 @@ define <4 x i32> @vor_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.or.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -703,7 +703,7 @@ define <4 x i32> @vor_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define <4 x i32> @vor_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -727,7 +727,7 @@ define <4 x i32> @vor_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -741,7 +741,7 @@ define <4 x i32> @vor_vi_v4i32(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 5, i32 0 @@ -753,7 +753,7 @@ define <4 x i32> @vor_vi_v4i32_unmasked(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 5, i32 0 @@ -769,7 +769,7 @@ define <8 x i32> @vor_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.or.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -779,7 +779,7 @@ define <8 x i32> @vor_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define <8 x i32> @vor_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -803,7 +803,7 @@ define <8 x i32> @vor_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -817,7 +817,7 @@ define <8 x i32> @vor_vi_v8i32(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 5, i32 0 @@ -829,7 +829,7 @@ define <8 x i32> @vor_vi_v8i32_unmasked(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 5, i32 0 @@ -845,7 +845,7 @@ define <16 x i32> @vor_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.or.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -855,7 +855,7 @@ define <16 x i32> @vor_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define <16 x i32> @vor_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -879,7 +879,7 @@ define <16 x i32> @vor_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define <16 x i32> @vor_vi_v16i32(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 5, i32 0 @@ -905,7 +905,7 @@ define <16 x i32> @vor_vi_v16i32_unmasked(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 5, i32 0 @@ -921,7 +921,7 @@ define <2 x i64> @vor_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.or.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -931,7 +931,7 @@ define <2 x i64> @vor_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -947,17 +947,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vor.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -973,17 +973,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vor.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -997,7 +997,7 @@ define <2 x i64> @vor_vi_v2i64(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 5, i32 0 @@ -1009,7 +1009,7 @@ define <2 x i64> @vor_vi_v2i64_unmasked(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 5, i32 0 @@ -1025,7 +1025,7 @@ define <4 x i64> @vor_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.or.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -1035,7 +1035,7 @@ define <4 x i64> @vor_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -1051,17 +1051,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vor.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1077,17 +1077,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vor.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1101,7 +1101,7 @@ define <4 x i64> @vor_vi_v4i64(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 5, i32 0 @@ -1113,7 +1113,7 @@ define <4 x i64> @vor_vi_v4i64_unmasked(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 5, i32 0 @@ -1129,7 +1129,7 @@ define <8 x i64> @vor_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.or.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -1139,7 +1139,7 @@ define <8 x i64> @vor_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -1155,17 +1155,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vor.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1181,17 +1181,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vor.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1205,7 +1205,7 @@ define <8 x i64> @vor_vi_v8i64(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 5, i32 0 @@ -1217,7 +1217,7 @@ define <8 x i64> @vor_vi_v8i64_unmasked(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 5, i32 0 @@ -1233,7 +1233,7 @@ define <16 x i64> @vor_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.or.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -1243,7 +1243,7 @@ define <16 x i64> @vor_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -1259,17 +1259,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vor.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1285,17 +1285,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vor.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1309,7 +1309,7 @@ define <16 x i64> @vor_vi_v16i64(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 5, i32 0 @@ -1321,7 +1321,7 @@ define <16 x i64> @vor_vi_v16i64_unmasked(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 5, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vreductions-mask.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vreductions-mask.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vreductions-mask.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vreductions-mask.ll @@ -57,7 +57,7 @@ define signext i1 @vreduce_or_v2i1(<2 x i1> %v) { ; CHECK-LABEL: vreduce_or_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: snez a0, a0 ; CHECK-NEXT: neg a0, a0 @@ -71,7 +71,7 @@ define signext i1 @vreduce_xor_v2i1(<2 x i1> %v) { ; CHECK-LABEL: vreduce_xor_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: andi a0, a0, 1 ; CHECK-NEXT: neg a0, a0 @@ -85,7 +85,7 @@ define signext i1 @vreduce_and_v2i1(<2 x i1> %v) { ; CHECK-LABEL: vreduce_and_v2i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 2, e8,mf8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e8,mf8,ta,mu ; CHECK-NEXT: vmnand.mm v25, v0, v0 ; CHECK-NEXT: vpopc.m a0, v25 ; CHECK-NEXT: seqz a0, a0 @@ -100,7 +100,7 @@ define signext i1 @vreduce_or_v4i1(<4 x i1> %v) { ; CHECK-LABEL: vreduce_or_v4i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: snez a0, a0 ; CHECK-NEXT: neg a0, a0 @@ -114,7 +114,7 @@ define signext i1 @vreduce_xor_v4i1(<4 x i1> %v) { ; CHECK-LABEL: vreduce_xor_v4i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: andi a0, a0, 1 ; CHECK-NEXT: neg a0, a0 @@ -128,7 +128,7 @@ define signext i1 @vreduce_and_v4i1(<4 x i1> %v) { ; CHECK-LABEL: vreduce_and_v4i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,ta,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,ta,mu ; CHECK-NEXT: vmnand.mm v25, v0, v0 ; CHECK-NEXT: vpopc.m a0, v25 ; CHECK-NEXT: seqz a0, a0 @@ -143,7 +143,7 @@ define signext i1 @vreduce_or_v8i1(<8 x i1> %v) { ; CHECK-LABEL: vreduce_or_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: snez a0, a0 ; CHECK-NEXT: neg a0, a0 @@ -157,7 +157,7 @@ define signext i1 @vreduce_xor_v8i1(<8 x i1> %v) { ; CHECK-LABEL: vreduce_xor_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: andi a0, a0, 1 ; CHECK-NEXT: neg a0, a0 @@ -171,7 +171,7 @@ define signext i1 @vreduce_and_v8i1(<8 x i1> %v) { ; CHECK-LABEL: vreduce_and_v8i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vmnand.mm v25, v0, v0 ; CHECK-NEXT: vpopc.m a0, v25 ; CHECK-NEXT: seqz a0, a0 @@ -186,7 +186,7 @@ define signext i1 @vreduce_or_v16i1(<16 x i1> %v) { ; CHECK-LABEL: vreduce_or_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: snez a0, a0 ; CHECK-NEXT: neg a0, a0 @@ -200,7 +200,7 @@ define signext i1 @vreduce_xor_v16i1(<16 x i1> %v) { ; CHECK-LABEL: vreduce_xor_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: andi a0, a0, 1 ; CHECK-NEXT: neg a0, a0 @@ -214,7 +214,7 @@ define signext i1 @vreduce_and_v16i1(<16 x i1> %v) { ; CHECK-LABEL: vreduce_and_v16i1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vmnand.mm v25, v0, v0 ; CHECK-NEXT: vpopc.m a0, v25 ; CHECK-NEXT: seqz a0, a0 @@ -229,7 +229,7 @@ define signext i1 @vreduce_or_v32i1(<32 x i1> %v) { ; LMULMAX1-LABEL: vreduce_or_v32i1: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmor.mm v25, v0, v8 ; LMULMAX1-NEXT: vpopc.m a0, v25 ; LMULMAX1-NEXT: snez a0, a0 @@ -239,7 +239,7 @@ ; LMULMAX8-LABEL: vreduce_or_v32i1: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a0, zero, 32 -; LMULMAX8-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; LMULMAX8-NEXT: vpopc.m a0, v0 ; LMULMAX8-NEXT: snez a0, a0 ; LMULMAX8-NEXT: neg a0, a0 @@ -253,7 +253,7 @@ define signext i1 @vreduce_xor_v32i1(<32 x i1> %v) { ; LMULMAX1-LABEL: vreduce_xor_v32i1: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmxor.mm v25, v0, v8 ; LMULMAX1-NEXT: vpopc.m a0, v25 ; LMULMAX1-NEXT: andi a0, a0, 1 @@ -263,7 +263,7 @@ ; LMULMAX8-LABEL: vreduce_xor_v32i1: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a0, zero, 32 -; LMULMAX8-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; LMULMAX8-NEXT: vpopc.m a0, v0 ; LMULMAX8-NEXT: andi a0, a0, 1 ; LMULMAX8-NEXT: neg a0, a0 @@ -277,7 +277,7 @@ define signext i1 @vreduce_and_v32i1(<32 x i1> %v) { ; LMULMAX1-LABEL: vreduce_and_v32i1: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmnand.mm v25, v0, v8 ; LMULMAX1-NEXT: vpopc.m a0, v25 ; LMULMAX1-NEXT: seqz a0, a0 @@ -287,7 +287,7 @@ ; LMULMAX8-LABEL: vreduce_and_v32i1: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a0, zero, 32 -; LMULMAX8-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; LMULMAX8-NEXT: vmnand.mm v25, v0, v0 ; LMULMAX8-NEXT: vpopc.m a0, v25 ; LMULMAX8-NEXT: seqz a0, a0 @@ -302,7 +302,7 @@ define signext i1 @vreduce_or_v64i1(<64 x i1> %v) { ; LMULMAX1-LABEL: vreduce_or_v64i1: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmor.mm v25, v8, v10 ; LMULMAX1-NEXT: vmor.mm v26, v0, v9 ; LMULMAX1-NEXT: vmor.mm v25, v26, v25 @@ -314,7 +314,7 @@ ; LMULMAX8-LABEL: vreduce_or_v64i1: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a0, zero, 64 -; LMULMAX8-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; LMULMAX8-NEXT: vpopc.m a0, v0 ; LMULMAX8-NEXT: snez a0, a0 ; LMULMAX8-NEXT: neg a0, a0 @@ -328,7 +328,7 @@ define signext i1 @vreduce_xor_v64i1(<64 x i1> %v) { ; LMULMAX1-LABEL: vreduce_xor_v64i1: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmxor.mm v25, v8, v10 ; LMULMAX1-NEXT: vmxor.mm v26, v0, v9 ; LMULMAX1-NEXT: vmxor.mm v25, v26, v25 @@ -340,7 +340,7 @@ ; LMULMAX8-LABEL: vreduce_xor_v64i1: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a0, zero, 64 -; LMULMAX8-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; LMULMAX8-NEXT: vpopc.m a0, v0 ; LMULMAX8-NEXT: andi a0, a0, 1 ; LMULMAX8-NEXT: neg a0, a0 @@ -354,7 +354,7 @@ define signext i1 @vreduce_and_v64i1(<64 x i1> %v) { ; LMULMAX1-LABEL: vreduce_and_v64i1: ; LMULMAX1: # %bb.0: -; LMULMAX1-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; LMULMAX1-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; LMULMAX1-NEXT: vmand.mm v25, v8, v10 ; LMULMAX1-NEXT: vmand.mm v26, v0, v9 ; LMULMAX1-NEXT: vmnand.mm v25, v26, v25 @@ -366,7 +366,7 @@ ; LMULMAX8-LABEL: vreduce_and_v64i1: ; LMULMAX8: # %bb.0: ; LMULMAX8-NEXT: addi a0, zero, 64 -; LMULMAX8-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; LMULMAX8-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; LMULMAX8-NEXT: vmnand.mm v25, v0, v0 ; LMULMAX8-NEXT: vpopc.m a0, v25 ; LMULMAX8-NEXT: seqz a0, a0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrem-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrem-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrem-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrem-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vrem_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.srem.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vrem_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vrem_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vrem_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define <4 x i8> @vrem_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.srem.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -69,7 +69,7 @@ define <4 x i8> @vrem_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define <4 x i8> @vrem_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define <4 x i8> @vrem_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define <8 x i8> @vrem_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.srem.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -119,7 +119,7 @@ define <8 x i8> @vrem_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define <8 x i8> @vrem_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define <8 x i8> @vrem_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define <16 x i8> @vrem_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.srem.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -169,7 +169,7 @@ define <16 x i8> @vrem_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define <16 x i8> @vrem_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define <16 x i8> @vrem_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <2 x i16> @vrem_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.srem.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -219,7 +219,7 @@ define <2 x i16> @vrem_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define <2 x i16> @vrem_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -243,7 +243,7 @@ define <2 x i16> @vrem_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -259,7 +259,7 @@ define <4 x i16> @vrem_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.srem.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -269,7 +269,7 @@ define <4 x i16> @vrem_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define <4 x i16> @vrem_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -293,7 +293,7 @@ define <4 x i16> @vrem_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -309,7 +309,7 @@ define <8 x i16> @vrem_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.srem.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -319,7 +319,7 @@ define <8 x i16> @vrem_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define <8 x i16> @vrem_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -343,7 +343,7 @@ define <8 x i16> @vrem_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -359,7 +359,7 @@ define <16 x i16> @vrem_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.srem.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -369,7 +369,7 @@ define <16 x i16> @vrem_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define <16 x i16> @vrem_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define <16 x i16> @vrem_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define <2 x i32> @vrem_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.srem.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -419,7 +419,7 @@ define <2 x i32> @vrem_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define <2 x i32> @vrem_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -443,7 +443,7 @@ define <2 x i32> @vrem_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -459,7 +459,7 @@ define <4 x i32> @vrem_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.srem.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -469,7 +469,7 @@ define <4 x i32> @vrem_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define <4 x i32> @vrem_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -493,7 +493,7 @@ define <4 x i32> @vrem_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -509,7 +509,7 @@ define <8 x i32> @vrem_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.srem.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -519,7 +519,7 @@ define <8 x i32> @vrem_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define <8 x i32> @vrem_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -543,7 +543,7 @@ define <8 x i32> @vrem_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -559,7 +559,7 @@ define <16 x i32> @vrem_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.srem.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -569,7 +569,7 @@ define <16 x i32> @vrem_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define <16 x i32> @vrem_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -593,7 +593,7 @@ define <16 x i32> @vrem_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -609,7 +609,7 @@ define <2 x i64> @vrem_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.srem.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -619,7 +619,7 @@ define <2 x i64> @vrem_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -635,17 +635,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -661,17 +661,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -687,7 +687,7 @@ define <4 x i64> @vrem_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.srem.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -697,7 +697,7 @@ define <4 x i64> @vrem_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -713,17 +713,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -739,17 +739,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -765,7 +765,7 @@ define <8 x i64> @vrem_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.srem.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -775,7 +775,7 @@ define <8 x i64> @vrem_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,17 +791,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -817,17 +817,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -843,7 +843,7 @@ define <16 x i64> @vrem_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.srem.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -853,7 +853,7 @@ define <16 x i64> @vrem_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -869,17 +869,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -895,17 +895,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vremu-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vremu-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vremu-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vremu-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vremu_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.urem.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vremu_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vremu_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vremu_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define <4 x i8> @vremu_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.urem.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -69,7 +69,7 @@ define <4 x i8> @vremu_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define <4 x i8> @vremu_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define <4 x i8> @vremu_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define <8 x i8> @vremu_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.urem.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -119,7 +119,7 @@ define <8 x i8> @vremu_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define <8 x i8> @vremu_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define <8 x i8> @vremu_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define <16 x i8> @vremu_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.urem.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -169,7 +169,7 @@ define <16 x i8> @vremu_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define <16 x i8> @vremu_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define <16 x i8> @vremu_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <2 x i16> @vremu_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.urem.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -219,7 +219,7 @@ define <2 x i16> @vremu_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define <2 x i16> @vremu_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -243,7 +243,7 @@ define <2 x i16> @vremu_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -259,7 +259,7 @@ define <4 x i16> @vremu_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.urem.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -269,7 +269,7 @@ define <4 x i16> @vremu_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define <4 x i16> @vremu_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -293,7 +293,7 @@ define <4 x i16> @vremu_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -309,7 +309,7 @@ define <8 x i16> @vremu_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.urem.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -319,7 +319,7 @@ define <8 x i16> @vremu_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define <8 x i16> @vremu_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -343,7 +343,7 @@ define <8 x i16> @vremu_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -359,7 +359,7 @@ define <16 x i16> @vremu_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.urem.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -369,7 +369,7 @@ define <16 x i16> @vremu_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define <16 x i16> @vremu_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define <16 x i16> @vremu_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define <2 x i32> @vremu_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.urem.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -419,7 +419,7 @@ define <2 x i32> @vremu_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define <2 x i32> @vremu_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -443,7 +443,7 @@ define <2 x i32> @vremu_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -459,7 +459,7 @@ define <4 x i32> @vremu_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.urem.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -469,7 +469,7 @@ define <4 x i32> @vremu_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define <4 x i32> @vremu_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -493,7 +493,7 @@ define <4 x i32> @vremu_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -509,7 +509,7 @@ define <8 x i32> @vremu_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.urem.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -519,7 +519,7 @@ define <8 x i32> @vremu_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define <8 x i32> @vremu_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -543,7 +543,7 @@ define <8 x i32> @vremu_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -559,7 +559,7 @@ define <16 x i32> @vremu_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.urem.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -569,7 +569,7 @@ define <16 x i32> @vremu_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define <16 x i32> @vremu_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -593,7 +593,7 @@ define <16 x i32> @vremu_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -609,7 +609,7 @@ define <2 x i64> @vremu_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.urem.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -619,7 +619,7 @@ define <2 x i64> @vremu_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -635,17 +635,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -661,17 +661,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -687,7 +687,7 @@ define <4 x i64> @vremu_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.urem.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -697,7 +697,7 @@ define <4 x i64> @vremu_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -713,17 +713,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -739,17 +739,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -765,7 +765,7 @@ define <8 x i64> @vremu_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.urem.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -775,7 +775,7 @@ define <8 x i64> @vremu_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,17 +791,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -817,17 +817,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -843,7 +843,7 @@ define <16 x i64> @vremu_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.urem.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -853,7 +853,7 @@ define <16 x i64> @vremu_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -869,17 +869,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -895,17 +895,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrsub-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrsub-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrsub-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vrsub-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vrsub_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -21,7 +21,7 @@ define <2 x i8> @vrsub_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -35,7 +35,7 @@ define <2 x i8> @vrsub_vi_v2i8(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 2, i32 0 @@ -47,7 +47,7 @@ define <2 x i8> @vrsub_vi_v2i8_unmasked(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 2, i32 0 @@ -63,7 +63,7 @@ define <4 x i8> @vrsub_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -75,7 +75,7 @@ define <4 x i8> @vrsub_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -89,7 +89,7 @@ define <4 x i8> @vrsub_vi_v4i8(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 2, i32 0 @@ -101,7 +101,7 @@ define <4 x i8> @vrsub_vi_v4i8_unmasked(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 2, i32 0 @@ -117,7 +117,7 @@ define <8 x i8> @vrsub_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -129,7 +129,7 @@ define <8 x i8> @vrsub_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define <8 x i8> @vrsub_vi_v8i8(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 2, i32 0 @@ -155,7 +155,7 @@ define <8 x i8> @vrsub_vi_v8i8_unmasked(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 2, i32 0 @@ -171,7 +171,7 @@ define <16 x i8> @vrsub_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -183,7 +183,7 @@ define <16 x i8> @vrsub_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -197,7 +197,7 @@ define <16 x i8> @vrsub_vi_v16i8(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 2, i32 0 @@ -209,7 +209,7 @@ define <16 x i8> @vrsub_vi_v16i8_unmasked(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 2, i32 0 @@ -225,7 +225,7 @@ define <2 x i16> @vrsub_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -237,7 +237,7 @@ define <2 x i16> @vrsub_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -251,7 +251,7 @@ define <2 x i16> @vrsub_vi_v2i16(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 2, i32 0 @@ -263,7 +263,7 @@ define <2 x i16> @vrsub_vi_v2i16_unmasked(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 2, i32 0 @@ -279,7 +279,7 @@ define <4 x i16> @vrsub_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -291,7 +291,7 @@ define <4 x i16> @vrsub_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -305,7 +305,7 @@ define <4 x i16> @vrsub_vi_v4i16(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 2, i32 0 @@ -317,7 +317,7 @@ define <4 x i16> @vrsub_vi_v4i16_unmasked(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 2, i32 0 @@ -333,7 +333,7 @@ define <8 x i16> @vrsub_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -345,7 +345,7 @@ define <8 x i16> @vrsub_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -359,7 +359,7 @@ define <8 x i16> @vrsub_vi_v8i16(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 2, i32 0 @@ -371,7 +371,7 @@ define <8 x i16> @vrsub_vi_v8i16_unmasked(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 2, i32 0 @@ -387,7 +387,7 @@ define <16 x i16> @vrsub_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -399,7 +399,7 @@ define <16 x i16> @vrsub_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -413,7 +413,7 @@ define <16 x i16> @vrsub_vi_v16i16(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 2, i32 0 @@ -425,7 +425,7 @@ define <16 x i16> @vrsub_vi_v16i16_unmasked(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 2, i32 0 @@ -441,7 +441,7 @@ define <2 x i32> @vrsub_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -453,7 +453,7 @@ define <2 x i32> @vrsub_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -467,7 +467,7 @@ define <2 x i32> @vrsub_vi_v2i32(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 2, i32 0 @@ -479,7 +479,7 @@ define <2 x i32> @vrsub_vi_v2i32_unmasked(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 2, i32 0 @@ -495,7 +495,7 @@ define <4 x i32> @vrsub_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -507,7 +507,7 @@ define <4 x i32> @vrsub_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -521,7 +521,7 @@ define <4 x i32> @vrsub_vi_v4i32(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 2, i32 0 @@ -533,7 +533,7 @@ define <4 x i32> @vrsub_vi_v4i32_unmasked(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 2, i32 0 @@ -549,7 +549,7 @@ define <8 x i32> @vrsub_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -561,7 +561,7 @@ define <8 x i32> @vrsub_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -575,7 +575,7 @@ define <8 x i32> @vrsub_vi_v8i32(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 2, i32 0 @@ -587,7 +587,7 @@ define <8 x i32> @vrsub_vi_v8i32_unmasked(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 2, i32 0 @@ -603,7 +603,7 @@ define <16 x i32> @vrsub_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -615,7 +615,7 @@ define <16 x i32> @vrsub_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -629,7 +629,7 @@ define <16 x i32> @vrsub_vi_v16i32(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 2, i32 0 @@ -641,7 +641,7 @@ define <16 x i32> @vrsub_vi_v16i32_unmasked(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 2, i32 0 @@ -661,17 +661,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsub.vv v8, v25, v8, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -687,17 +687,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsub.vv v8, v25, v8 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -711,7 +711,7 @@ define <2 x i64> @vrsub_vi_v2i64(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 2, i32 0 @@ -723,7 +723,7 @@ define <2 x i64> @vrsub_vi_v2i64_unmasked(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 2, i32 0 @@ -743,17 +743,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsub.vv v8, v26, v8, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -769,17 +769,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsub.vv v8, v26, v8 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -793,7 +793,7 @@ define <4 x i64> @vrsub_vi_v4i64(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 2, i32 0 @@ -805,7 +805,7 @@ define <4 x i64> @vrsub_vi_v4i64_unmasked(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 2, i32 0 @@ -825,17 +825,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsub.vv v8, v28, v8, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -851,17 +851,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsub.vv v8, v28, v8 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -875,7 +875,7 @@ define <8 x i64> @vrsub_vi_v8i64(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 2, i32 0 @@ -887,7 +887,7 @@ define <8 x i64> @vrsub_vi_v8i64_unmasked(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 2, i32 0 @@ -907,17 +907,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsub.vv v8, v16, v8, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -933,17 +933,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsub.vv v8, v16, v8 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -957,7 +957,7 @@ define <16 x i64> @vrsub_vi_v16i64(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 2, i32 0 @@ -969,7 +969,7 @@ define <16 x i64> @vrsub_vi_v16i64_unmasked(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 2, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vselect.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vselect.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vselect.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vselect.ll @@ -5,12 +5,12 @@ define void @vselect_vv_v8i32(<8 x i32>* %a, <8 x i32>* %b, <8 x i1>* %cc, <8 x i32>* %z) { ; CHECK-LABEL: vselect_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a4, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vle32.v v28, (a1) -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a2) -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v26, v28, v26, v0 ; CHECK-NEXT: vse32.v v26, (a3) ; CHECK-NEXT: ret @@ -25,11 +25,11 @@ define void @vselect_vx_v8i32(i32 %a, <8 x i32>* %b, <8 x i1>* %cc, <8 x i32>* %z) { ; CHECK-LABEL: vselect_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a4, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a1) -; CHECK-NEXT: vsetivli a1, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a2) -; CHECK-NEXT: vsetivli a1, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v26, v26, a0, v0 ; CHECK-NEXT: vse32.v v26, (a3) ; CHECK-NEXT: ret @@ -45,11 +45,11 @@ define void @vselect_vi_v8i32(<8 x i32>* %b, <8 x i1>* %cc, <8 x i32>* %z) { ; CHECK-LABEL: vselect_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a1) -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vim v26, v26, -1, v0 ; CHECK-NEXT: vse32.v v26, (a2) ; CHECK-NEXT: ret @@ -65,12 +65,12 @@ define void @vselect_vv_v8f32(<8 x float>* %a, <8 x float>* %b, <8 x i1>* %cc, <8 x float>* %z) { ; CHECK-LABEL: vselect_vv_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a4, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) ; CHECK-NEXT: vle32.v v28, (a1) -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a2) -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v26, v28, v26, v0 ; CHECK-NEXT: vse32.v v26, (a3) ; CHECK-NEXT: ret @@ -85,11 +85,11 @@ define void @vselect_vx_v8f32(float %a, <8 x float>* %b, <8 x i1>* %cc, <8 x float>* %z) { ; CHECK-LABEL: vselect_vx_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a1) -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vfmerge.vfm v26, v26, fa0, v0 ; CHECK-NEXT: vse32.v v26, (a2) ; CHECK-NEXT: ret @@ -105,11 +105,11 @@ define void @vselect_vfpzero_v8f32(<8 x float>* %b, <8 x i1>* %cc, <8 x float>* %z) { ; CHECK-LABEL: vselect_vfpzero_v8f32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 8, e8,mf2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a1) -; CHECK-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vim v26, v26, 0, v0 ; CHECK-NEXT: vse32.v v26, (a2) ; CHECK-NEXT: ret @@ -125,12 +125,12 @@ define void @vselect_vv_v16i16(<16 x i16>* %a, <16 x i16>* %b, <16 x i1>* %cc, <16 x i16>* %z) { ; CHECK-LABEL: vselect_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a4, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) ; CHECK-NEXT: vle16.v v28, (a1) -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v0, (a2) -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v26, v28, v26, v0 ; CHECK-NEXT: vse16.v v26, (a3) ; CHECK-NEXT: ret @@ -145,11 +145,11 @@ define void @vselect_vx_v16i16(i16 signext %a, <16 x i16>* %b, <16 x i1>* %cc, <16 x i16>* %z) { ; CHECK-LABEL: vselect_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a4, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a1) -; CHECK-NEXT: vsetivli a1, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v0, (a2) -; CHECK-NEXT: vsetivli a1, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v26, v26, a0, v0 ; CHECK-NEXT: vse16.v v26, (a3) ; CHECK-NEXT: ret @@ -165,11 +165,11 @@ define void @vselect_vi_v16i16(<16 x i16>* %b, <16 x i1>* %cc, <16 x i16>* %z) { ; CHECK-LABEL: vselect_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v26, (a0) -; CHECK-NEXT: vsetivli a0, 16, e8,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v0, (a1) -; CHECK-NEXT: vsetivli a0, 16, e16,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 16, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vim v26, v26, 4, v0 ; CHECK-NEXT: vse16.v v26, (a2) ; CHECK-NEXT: ret @@ -186,12 +186,12 @@ ; CHECK-LABEL: vselect_vv_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a4, zero, 32 -; CHECK-NEXT: vsetvli a5, a4, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a4, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) ; CHECK-NEXT: vle16.v v8, (a1) -; CHECK-NEXT: vsetvli a0, a4, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a4, e8,m2,ta,mu ; CHECK-NEXT: vle1.v v0, (a2) -; CHECK-NEXT: vsetvli a0, a4, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a4, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v28, v8, v28, v0 ; CHECK-NEXT: vse16.v v28, (a3) ; CHECK-NEXT: ret @@ -207,11 +207,11 @@ ; CHECK-LABEL: vselect_vx_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a4, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle1.v v0, (a1) -; CHECK-NEXT: vsetvli a0, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vfmerge.vfm v28, v28, fa0, v0 ; CHECK-NEXT: vse16.v v28, (a2) ; CHECK-NEXT: ret @@ -228,11 +228,11 @@ ; CHECK-LABEL: vselect_vfpzero_v32f16: ; CHECK: # %bb.0: ; CHECK-NEXT: addi a3, zero, 32 -; CHECK-NEXT: vsetvli a4, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a3, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e8,m2,ta,mu ; CHECK-NEXT: vle1.v v0, (a1) -; CHECK-NEXT: vsetvli a0, a3, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vim v28, v28, 0, v0 ; CHECK-NEXT: vse16.v v28, (a2) ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vshl-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vshl-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vshl-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vshl-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vsll_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.shl.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vsll_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vsll_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vsll_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define <2 x i8> @vsll_vi_v2i8(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 3, i32 0 @@ -69,7 +69,7 @@ define <2 x i8> @vsll_vi_v2i8_unmasked(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 3, i32 0 @@ -85,7 +85,7 @@ define <4 x i8> @vsll_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.shl.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -95,7 +95,7 @@ define <4 x i8> @vsll_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define <4 x i8> @vsll_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define <4 x i8> @vsll_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define <4 x i8> @vsll_vi_v4i8(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 3, i32 0 @@ -145,7 +145,7 @@ define <4 x i8> @vsll_vi_v4i8_unmasked(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 3, i32 0 @@ -161,7 +161,7 @@ define <8 x i8> @vsll_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.shl.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -171,7 +171,7 @@ define <8 x i8> @vsll_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define <8 x i8> @vsll_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define <8 x i8> @vsll_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <8 x i8> @vsll_vi_v8i8(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 3, i32 0 @@ -221,7 +221,7 @@ define <8 x i8> @vsll_vi_v8i8_unmasked(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 3, i32 0 @@ -237,7 +237,7 @@ define <16 x i8> @vsll_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.shl.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -247,7 +247,7 @@ define <16 x i8> @vsll_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define <16 x i8> @vsll_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define <16 x i8> @vsll_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define <16 x i8> @vsll_vi_v16i8(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 3, i32 0 @@ -297,7 +297,7 @@ define <16 x i8> @vsll_vi_v16i8_unmasked(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 3, i32 0 @@ -313,7 +313,7 @@ define <2 x i16> @vsll_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.shl.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -323,7 +323,7 @@ define <2 x i16> @vsll_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define <2 x i16> @vsll_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -347,7 +347,7 @@ define <2 x i16> @vsll_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -361,7 +361,7 @@ define <2 x i16> @vsll_vi_v2i16(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 3, i32 0 @@ -373,7 +373,7 @@ define <2 x i16> @vsll_vi_v2i16_unmasked(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 3, i32 0 @@ -389,7 +389,7 @@ define <4 x i16> @vsll_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.shl.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -399,7 +399,7 @@ define <4 x i16> @vsll_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define <4 x i16> @vsll_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -423,7 +423,7 @@ define <4 x i16> @vsll_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -437,7 +437,7 @@ define <4 x i16> @vsll_vi_v4i16(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 3, i32 0 @@ -449,7 +449,7 @@ define <4 x i16> @vsll_vi_v4i16_unmasked(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 3, i32 0 @@ -465,7 +465,7 @@ define <8 x i16> @vsll_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.shl.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -475,7 +475,7 @@ define <8 x i16> @vsll_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define <8 x i16> @vsll_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -499,7 +499,7 @@ define <8 x i16> @vsll_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -513,7 +513,7 @@ define <8 x i16> @vsll_vi_v8i16(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 3, i32 0 @@ -525,7 +525,7 @@ define <8 x i16> @vsll_vi_v8i16_unmasked(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 3, i32 0 @@ -541,7 +541,7 @@ define <16 x i16> @vsll_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.shl.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -551,7 +551,7 @@ define <16 x i16> @vsll_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define <16 x i16> @vsll_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define <16 x i16> @vsll_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define <16 x i16> @vsll_vi_v16i16(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 3, i32 0 @@ -601,7 +601,7 @@ define <16 x i16> @vsll_vi_v16i16_unmasked(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 3, i32 0 @@ -617,7 +617,7 @@ define <2 x i32> @vsll_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.shl.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -627,7 +627,7 @@ define <2 x i32> @vsll_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define <2 x i32> @vsll_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -651,7 +651,7 @@ define <2 x i32> @vsll_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -665,7 +665,7 @@ define <2 x i32> @vsll_vi_v2i32(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 3, i32 0 @@ -677,7 +677,7 @@ define <2 x i32> @vsll_vi_v2i32_unmasked(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 3, i32 0 @@ -693,7 +693,7 @@ define <4 x i32> @vsll_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.shl.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -703,7 +703,7 @@ define <4 x i32> @vsll_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define <4 x i32> @vsll_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -727,7 +727,7 @@ define <4 x i32> @vsll_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -741,7 +741,7 @@ define <4 x i32> @vsll_vi_v4i32(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 3, i32 0 @@ -753,7 +753,7 @@ define <4 x i32> @vsll_vi_v4i32_unmasked(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 3, i32 0 @@ -769,7 +769,7 @@ define <8 x i32> @vsll_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.shl.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -779,7 +779,7 @@ define <8 x i32> @vsll_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define <8 x i32> @vsll_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -803,7 +803,7 @@ define <8 x i32> @vsll_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -817,7 +817,7 @@ define <8 x i32> @vsll_vi_v8i32(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 3, i32 0 @@ -829,7 +829,7 @@ define <8 x i32> @vsll_vi_v8i32_unmasked(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 3, i32 0 @@ -845,7 +845,7 @@ define <16 x i32> @vsll_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.shl.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -855,7 +855,7 @@ define <16 x i32> @vsll_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define <16 x i32> @vsll_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -879,7 +879,7 @@ define <16 x i32> @vsll_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define <16 x i32> @vsll_vi_v16i32(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 3, i32 0 @@ -905,7 +905,7 @@ define <16 x i32> @vsll_vi_v16i32_unmasked(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 3, i32 0 @@ -921,7 +921,7 @@ define <2 x i64> @vsll_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.shl.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -931,7 +931,7 @@ define <2 x i64> @vsll_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -947,17 +947,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -973,17 +973,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -997,7 +997,7 @@ define <2 x i64> @vsll_vi_v2i64(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 3, i32 0 @@ -1009,7 +1009,7 @@ define <2 x i64> @vsll_vi_v2i64_unmasked(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 3, i32 0 @@ -1025,7 +1025,7 @@ define <4 x i64> @vsll_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.shl.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -1035,7 +1035,7 @@ define <4 x i64> @vsll_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -1051,17 +1051,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1077,17 +1077,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1101,7 +1101,7 @@ define <4 x i64> @vsll_vi_v4i64(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 3, i32 0 @@ -1113,7 +1113,7 @@ define <4 x i64> @vsll_vi_v4i64_unmasked(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 3, i32 0 @@ -1129,7 +1129,7 @@ define <8 x i64> @vsll_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.shl.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -1139,7 +1139,7 @@ define <8 x i64> @vsll_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -1155,17 +1155,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1181,17 +1181,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1205,7 +1205,7 @@ define <8 x i64> @vsll_vi_v8i64(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 3, i32 0 @@ -1217,7 +1217,7 @@ define <8 x i64> @vsll_vi_v8i64_unmasked(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 3, i32 0 @@ -1233,7 +1233,7 @@ define <16 x i64> @vsll_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.shl.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -1243,7 +1243,7 @@ define <16 x i64> @vsll_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -1259,17 +1259,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1285,17 +1285,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1309,7 +1309,7 @@ define <16 x i64> @vsll_vi_v16i64(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 3, i32 0 @@ -1321,7 +1321,7 @@ define <16 x i64> @vsll_vi_v16i64_unmasked(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 3, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsra-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsra-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsra-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsra-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vsra_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.ashr.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vsra_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vsra_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vsra_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define <2 x i8> @vsra_vi_v2i8(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 5, i32 0 @@ -69,7 +69,7 @@ define <2 x i8> @vsra_vi_v2i8_unmasked(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 5, i32 0 @@ -85,7 +85,7 @@ define <4 x i8> @vsra_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.ashr.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -95,7 +95,7 @@ define <4 x i8> @vsra_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define <4 x i8> @vsra_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define <4 x i8> @vsra_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define <4 x i8> @vsra_vi_v4i8(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 5, i32 0 @@ -145,7 +145,7 @@ define <4 x i8> @vsra_vi_v4i8_unmasked(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 5, i32 0 @@ -161,7 +161,7 @@ define <8 x i8> @vsra_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.ashr.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -171,7 +171,7 @@ define <8 x i8> @vsra_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define <8 x i8> @vsra_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define <8 x i8> @vsra_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <8 x i8> @vsra_vi_v8i8(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 5, i32 0 @@ -221,7 +221,7 @@ define <8 x i8> @vsra_vi_v8i8_unmasked(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 5, i32 0 @@ -237,7 +237,7 @@ define <16 x i8> @vsra_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.ashr.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -247,7 +247,7 @@ define <16 x i8> @vsra_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define <16 x i8> @vsra_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define <16 x i8> @vsra_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define <16 x i8> @vsra_vi_v16i8(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 5, i32 0 @@ -297,7 +297,7 @@ define <16 x i8> @vsra_vi_v16i8_unmasked(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 5, i32 0 @@ -313,7 +313,7 @@ define <2 x i16> @vsra_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.ashr.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -323,7 +323,7 @@ define <2 x i16> @vsra_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define <2 x i16> @vsra_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -347,7 +347,7 @@ define <2 x i16> @vsra_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -361,7 +361,7 @@ define <2 x i16> @vsra_vi_v2i16(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 5, i32 0 @@ -373,7 +373,7 @@ define <2 x i16> @vsra_vi_v2i16_unmasked(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 5, i32 0 @@ -389,7 +389,7 @@ define <4 x i16> @vsra_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.ashr.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -399,7 +399,7 @@ define <4 x i16> @vsra_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define <4 x i16> @vsra_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -423,7 +423,7 @@ define <4 x i16> @vsra_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -437,7 +437,7 @@ define <4 x i16> @vsra_vi_v4i16(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 5, i32 0 @@ -449,7 +449,7 @@ define <4 x i16> @vsra_vi_v4i16_unmasked(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 5, i32 0 @@ -465,7 +465,7 @@ define <8 x i16> @vsra_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.ashr.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -475,7 +475,7 @@ define <8 x i16> @vsra_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define <8 x i16> @vsra_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -499,7 +499,7 @@ define <8 x i16> @vsra_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -513,7 +513,7 @@ define <8 x i16> @vsra_vi_v8i16(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 5, i32 0 @@ -525,7 +525,7 @@ define <8 x i16> @vsra_vi_v8i16_unmasked(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 5, i32 0 @@ -541,7 +541,7 @@ define <16 x i16> @vsra_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.ashr.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -551,7 +551,7 @@ define <16 x i16> @vsra_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define <16 x i16> @vsra_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define <16 x i16> @vsra_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define <16 x i16> @vsra_vi_v16i16(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 5, i32 0 @@ -601,7 +601,7 @@ define <16 x i16> @vsra_vi_v16i16_unmasked(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 5, i32 0 @@ -617,7 +617,7 @@ define <2 x i32> @vsra_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.ashr.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -627,7 +627,7 @@ define <2 x i32> @vsra_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define <2 x i32> @vsra_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -651,7 +651,7 @@ define <2 x i32> @vsra_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -665,7 +665,7 @@ define <2 x i32> @vsra_vi_v2i32(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 5, i32 0 @@ -677,7 +677,7 @@ define <2 x i32> @vsra_vi_v2i32_unmasked(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 5, i32 0 @@ -693,7 +693,7 @@ define <4 x i32> @vsra_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.ashr.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -703,7 +703,7 @@ define <4 x i32> @vsra_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define <4 x i32> @vsra_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -727,7 +727,7 @@ define <4 x i32> @vsra_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -741,7 +741,7 @@ define <4 x i32> @vsra_vi_v4i32(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 5, i32 0 @@ -753,7 +753,7 @@ define <4 x i32> @vsra_vi_v4i32_unmasked(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 5, i32 0 @@ -769,7 +769,7 @@ define <8 x i32> @vsra_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.ashr.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -779,7 +779,7 @@ define <8 x i32> @vsra_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define <8 x i32> @vsra_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -803,7 +803,7 @@ define <8 x i32> @vsra_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -817,7 +817,7 @@ define <8 x i32> @vsra_vi_v8i32(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 5, i32 0 @@ -829,7 +829,7 @@ define <8 x i32> @vsra_vi_v8i32_unmasked(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 5, i32 0 @@ -845,7 +845,7 @@ define <16 x i32> @vsra_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.ashr.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -855,7 +855,7 @@ define <16 x i32> @vsra_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define <16 x i32> @vsra_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -879,7 +879,7 @@ define <16 x i32> @vsra_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define <16 x i32> @vsra_vi_v16i32(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 5, i32 0 @@ -905,7 +905,7 @@ define <16 x i32> @vsra_vi_v16i32_unmasked(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 5, i32 0 @@ -921,7 +921,7 @@ define <2 x i64> @vsra_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.ashr.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -931,7 +931,7 @@ define <2 x i64> @vsra_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -947,17 +947,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -973,17 +973,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -997,7 +997,7 @@ define <2 x i64> @vsra_vi_v2i64(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 5, i32 0 @@ -1009,7 +1009,7 @@ define <2 x i64> @vsra_vi_v2i64_unmasked(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 5, i32 0 @@ -1025,7 +1025,7 @@ define <4 x i64> @vsra_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.ashr.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -1035,7 +1035,7 @@ define <4 x i64> @vsra_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -1051,17 +1051,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1077,17 +1077,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1101,7 +1101,7 @@ define <4 x i64> @vsra_vi_v4i64(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 5, i32 0 @@ -1113,7 +1113,7 @@ define <4 x i64> @vsra_vi_v4i64_unmasked(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 5, i32 0 @@ -1129,7 +1129,7 @@ define <8 x i64> @vsra_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.ashr.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -1139,7 +1139,7 @@ define <8 x i64> @vsra_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -1155,17 +1155,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1181,17 +1181,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1205,7 +1205,7 @@ define <8 x i64> @vsra_vi_v8i64(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 5, i32 0 @@ -1217,7 +1217,7 @@ define <8 x i64> @vsra_vi_v8i64_unmasked(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 5, i32 0 @@ -1233,7 +1233,7 @@ define <16 x i64> @vsra_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.ashr.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -1243,7 +1243,7 @@ define <16 x i64> @vsra_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -1259,17 +1259,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1285,17 +1285,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1309,7 +1309,7 @@ define <16 x i64> @vsra_vi_v16i64(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 5, i32 0 @@ -1321,7 +1321,7 @@ define <16 x i64> @vsra_vi_v16i64_unmasked(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 5, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsrl-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsrl-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsrl-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsrl-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vsrl_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.lshr.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vsrl_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vsrl_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vsrl_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define <2 x i8> @vsrl_vi_v2i8(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 4, i32 0 @@ -69,7 +69,7 @@ define <2 x i8> @vsrl_vi_v2i8_unmasked(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 4, i32 0 @@ -85,7 +85,7 @@ define <4 x i8> @vsrl_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.lshr.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -95,7 +95,7 @@ define <4 x i8> @vsrl_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define <4 x i8> @vsrl_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define <4 x i8> @vsrl_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define <4 x i8> @vsrl_vi_v4i8(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 4, i32 0 @@ -145,7 +145,7 @@ define <4 x i8> @vsrl_vi_v4i8_unmasked(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 4, i32 0 @@ -161,7 +161,7 @@ define <8 x i8> @vsrl_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.lshr.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -171,7 +171,7 @@ define <8 x i8> @vsrl_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define <8 x i8> @vsrl_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define <8 x i8> @vsrl_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <8 x i8> @vsrl_vi_v8i8(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 4, i32 0 @@ -221,7 +221,7 @@ define <8 x i8> @vsrl_vi_v8i8_unmasked(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 4, i32 0 @@ -237,7 +237,7 @@ define <16 x i8> @vsrl_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.lshr.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -247,7 +247,7 @@ define <16 x i8> @vsrl_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define <16 x i8> @vsrl_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define <16 x i8> @vsrl_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define <16 x i8> @vsrl_vi_v16i8(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 4, i32 0 @@ -297,7 +297,7 @@ define <16 x i8> @vsrl_vi_v16i8_unmasked(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 4, i32 0 @@ -313,7 +313,7 @@ define <2 x i16> @vsrl_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.lshr.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -323,7 +323,7 @@ define <2 x i16> @vsrl_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define <2 x i16> @vsrl_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -347,7 +347,7 @@ define <2 x i16> @vsrl_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -361,7 +361,7 @@ define <2 x i16> @vsrl_vi_v2i16(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 4, i32 0 @@ -373,7 +373,7 @@ define <2 x i16> @vsrl_vi_v2i16_unmasked(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 4, i32 0 @@ -389,7 +389,7 @@ define <4 x i16> @vsrl_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.lshr.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -399,7 +399,7 @@ define <4 x i16> @vsrl_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define <4 x i16> @vsrl_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -423,7 +423,7 @@ define <4 x i16> @vsrl_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -437,7 +437,7 @@ define <4 x i16> @vsrl_vi_v4i16(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 4, i32 0 @@ -449,7 +449,7 @@ define <4 x i16> @vsrl_vi_v4i16_unmasked(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 4, i32 0 @@ -465,7 +465,7 @@ define <8 x i16> @vsrl_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.lshr.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -475,7 +475,7 @@ define <8 x i16> @vsrl_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define <8 x i16> @vsrl_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -499,7 +499,7 @@ define <8 x i16> @vsrl_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -513,7 +513,7 @@ define <8 x i16> @vsrl_vi_v8i16(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 4, i32 0 @@ -525,7 +525,7 @@ define <8 x i16> @vsrl_vi_v8i16_unmasked(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 4, i32 0 @@ -541,7 +541,7 @@ define <16 x i16> @vsrl_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.lshr.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -551,7 +551,7 @@ define <16 x i16> @vsrl_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define <16 x i16> @vsrl_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define <16 x i16> @vsrl_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define <16 x i16> @vsrl_vi_v16i16(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 4, i32 0 @@ -601,7 +601,7 @@ define <16 x i16> @vsrl_vi_v16i16_unmasked(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 4, i32 0 @@ -617,7 +617,7 @@ define <2 x i32> @vsrl_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.lshr.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -627,7 +627,7 @@ define <2 x i32> @vsrl_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define <2 x i32> @vsrl_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -651,7 +651,7 @@ define <2 x i32> @vsrl_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -665,7 +665,7 @@ define <2 x i32> @vsrl_vi_v2i32(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 4, i32 0 @@ -677,7 +677,7 @@ define <2 x i32> @vsrl_vi_v2i32_unmasked(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 4, i32 0 @@ -693,7 +693,7 @@ define <4 x i32> @vsrl_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.lshr.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -703,7 +703,7 @@ define <4 x i32> @vsrl_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define <4 x i32> @vsrl_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -727,7 +727,7 @@ define <4 x i32> @vsrl_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -741,7 +741,7 @@ define <4 x i32> @vsrl_vi_v4i32(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 4, i32 0 @@ -753,7 +753,7 @@ define <4 x i32> @vsrl_vi_v4i32_unmasked(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 4, i32 0 @@ -769,7 +769,7 @@ define <8 x i32> @vsrl_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.lshr.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -779,7 +779,7 @@ define <8 x i32> @vsrl_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define <8 x i32> @vsrl_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -803,7 +803,7 @@ define <8 x i32> @vsrl_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -817,7 +817,7 @@ define <8 x i32> @vsrl_vi_v8i32(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 4, i32 0 @@ -829,7 +829,7 @@ define <8 x i32> @vsrl_vi_v8i32_unmasked(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 4, i32 0 @@ -845,7 +845,7 @@ define <16 x i32> @vsrl_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.lshr.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -855,7 +855,7 @@ define <16 x i32> @vsrl_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define <16 x i32> @vsrl_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -879,7 +879,7 @@ define <16 x i32> @vsrl_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define <16 x i32> @vsrl_vi_v16i32(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 4, i32 0 @@ -905,7 +905,7 @@ define <16 x i32> @vsrl_vi_v16i32_unmasked(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 4, i32 0 @@ -921,7 +921,7 @@ define <2 x i64> @vsrl_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.lshr.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -931,7 +931,7 @@ define <2 x i64> @vsrl_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -947,17 +947,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -973,17 +973,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -997,7 +997,7 @@ define <2 x i64> @vsrl_vi_v2i64(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 4, i32 0 @@ -1009,7 +1009,7 @@ define <2 x i64> @vsrl_vi_v2i64_unmasked(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 4, i32 0 @@ -1025,7 +1025,7 @@ define <4 x i64> @vsrl_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.lshr.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -1035,7 +1035,7 @@ define <4 x i64> @vsrl_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -1051,17 +1051,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1077,17 +1077,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1101,7 +1101,7 @@ define <4 x i64> @vsrl_vi_v4i64(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 4, i32 0 @@ -1113,7 +1113,7 @@ define <4 x i64> @vsrl_vi_v4i64_unmasked(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 4, i32 0 @@ -1129,7 +1129,7 @@ define <8 x i64> @vsrl_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.lshr.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -1139,7 +1139,7 @@ define <8 x i64> @vsrl_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -1155,17 +1155,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1181,17 +1181,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1205,7 +1205,7 @@ define <8 x i64> @vsrl_vi_v8i64(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 4, i32 0 @@ -1217,7 +1217,7 @@ define <8 x i64> @vsrl_vi_v8i64_unmasked(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 4, i32 0 @@ -1233,7 +1233,7 @@ define <16 x i64> @vsrl_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.lshr.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -1243,7 +1243,7 @@ define <16 x i64> @vsrl_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -1259,17 +1259,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1285,17 +1285,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1309,7 +1309,7 @@ define <16 x i64> @vsrl_vi_v16i64(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 4, i32 0 @@ -1321,7 +1321,7 @@ define <16 x i64> @vsrl_vi_v16i64_unmasked(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 4, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsub-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsub-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsub-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vsub-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vsub_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.sub.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vsub_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vsub_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vsub_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define <4 x i8> @vsub_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.sub.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -69,7 +69,7 @@ define <4 x i8> @vsub_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define <4 x i8> @vsub_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define <4 x i8> @vsub_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define <8 x i8> @vsub_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.sub.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -119,7 +119,7 @@ define <8 x i8> @vsub_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define <8 x i8> @vsub_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define <8 x i8> @vsub_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define <16 x i8> @vsub_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.sub.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -169,7 +169,7 @@ define <16 x i8> @vsub_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define <16 x i8> @vsub_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define <16 x i8> @vsub_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define <2 x i16> @vsub_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.sub.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -219,7 +219,7 @@ define <2 x i16> @vsub_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define <2 x i16> @vsub_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -243,7 +243,7 @@ define <2 x i16> @vsub_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -259,7 +259,7 @@ define <4 x i16> @vsub_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.sub.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -269,7 +269,7 @@ define <4 x i16> @vsub_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define <4 x i16> @vsub_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -293,7 +293,7 @@ define <4 x i16> @vsub_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -309,7 +309,7 @@ define <8 x i16> @vsub_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.sub.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -319,7 +319,7 @@ define <8 x i16> @vsub_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define <8 x i16> @vsub_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -343,7 +343,7 @@ define <8 x i16> @vsub_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -359,7 +359,7 @@ define <16 x i16> @vsub_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.sub.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -369,7 +369,7 @@ define <16 x i16> @vsub_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define <16 x i16> @vsub_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define <16 x i16> @vsub_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define <2 x i32> @vsub_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.sub.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -419,7 +419,7 @@ define <2 x i32> @vsub_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define <2 x i32> @vsub_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -443,7 +443,7 @@ define <2 x i32> @vsub_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -459,7 +459,7 @@ define <4 x i32> @vsub_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.sub.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -469,7 +469,7 @@ define <4 x i32> @vsub_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define <4 x i32> @vsub_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -493,7 +493,7 @@ define <4 x i32> @vsub_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -509,7 +509,7 @@ define <8 x i32> @vsub_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.sub.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -519,7 +519,7 @@ define <8 x i32> @vsub_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define <8 x i32> @vsub_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -543,7 +543,7 @@ define <8 x i32> @vsub_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -559,7 +559,7 @@ define <16 x i32> @vsub_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.sub.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -569,7 +569,7 @@ define <16 x i32> @vsub_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define <16 x i32> @vsub_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -593,7 +593,7 @@ define <16 x i32> @vsub_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -609,7 +609,7 @@ define <2 x i64> @vsub_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.sub.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -619,7 +619,7 @@ define <2 x i64> @vsub_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -635,17 +635,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -661,17 +661,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -687,7 +687,7 @@ define <4 x i64> @vsub_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.sub.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -697,7 +697,7 @@ define <4 x i64> @vsub_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -713,17 +713,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -739,17 +739,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -765,7 +765,7 @@ define <8 x i64> @vsub_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.sub.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -775,7 +775,7 @@ define <8 x i64> @vsub_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -791,17 +791,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -817,17 +817,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -843,7 +843,7 @@ define <16 x i64> @vsub_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.sub.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -853,7 +853,7 @@ define <16 x i64> @vsub_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -869,17 +869,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -895,17 +895,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vxor-vp.ll b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vxor-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vxor-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vxor-vp.ll @@ -9,7 +9,7 @@ define <2 x i8> @vxor_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i8> @llvm.vp.xor.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl) @@ -19,7 +19,7 @@ define <2 x i8> @vxor_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define <2 x i8> @vxor_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define <2 x i8> @vxor_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define <2 x i8> @vxor_vi_v2i8(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 7, i32 0 @@ -69,7 +69,7 @@ define <2 x i8> @vxor_vi_v2i8_unmasked(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 7, i32 0 @@ -83,7 +83,7 @@ define <2 x i8> @vxor_vi_v2i8_1(<2 x i8> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 -1, i32 0 @@ -95,7 +95,7 @@ define <2 x i8> @vxor_vi_v2i8_unmasked_1(<2 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i8> undef, i8 -1, i32 0 @@ -111,7 +111,7 @@ define <4 x i8> @vxor_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i8> @llvm.vp.xor.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl) @@ -121,7 +121,7 @@ define <4 x i8> @vxor_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -133,7 +133,7 @@ define <4 x i8> @vxor_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -145,7 +145,7 @@ define <4 x i8> @vxor_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define <4 x i8> @vxor_vi_v4i8(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 7, i32 0 @@ -171,7 +171,7 @@ define <4 x i8> @vxor_vi_v4i8_unmasked(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 7, i32 0 @@ -185,7 +185,7 @@ define <4 x i8> @vxor_vi_v4i8_1(<4 x i8> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 -1, i32 0 @@ -197,7 +197,7 @@ define <4 x i8> @vxor_vi_v4i8_unmasked_1(<4 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i8> undef, i8 -1, i32 0 @@ -213,7 +213,7 @@ define <8 x i8> @vxor_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i8> @llvm.vp.xor.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl) @@ -223,7 +223,7 @@ define <8 x i8> @vxor_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -235,7 +235,7 @@ define <8 x i8> @vxor_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -247,7 +247,7 @@ define <8 x i8> @vxor_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 %b, i32 0 @@ -261,7 +261,7 @@ define <8 x i8> @vxor_vi_v8i8(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 7, i32 0 @@ -273,7 +273,7 @@ define <8 x i8> @vxor_vi_v8i8_unmasked(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 7, i32 0 @@ -287,7 +287,7 @@ define <8 x i8> @vxor_vi_v8i8_1(<8 x i8> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 -1, i32 0 @@ -299,7 +299,7 @@ define <8 x i8> @vxor_vi_v8i8_unmasked_1(<8 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i8> undef, i8 -1, i32 0 @@ -315,7 +315,7 @@ define <16 x i8> @vxor_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <16 x i8> @llvm.vp.xor.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl) @@ -325,7 +325,7 @@ define <16 x i8> @vxor_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -337,7 +337,7 @@ define <16 x i8> @vxor_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -349,7 +349,7 @@ define <16 x i8> @vxor_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 %b, i32 0 @@ -363,7 +363,7 @@ define <16 x i8> @vxor_vi_v16i8(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 7, i32 0 @@ -375,7 +375,7 @@ define <16 x i8> @vxor_vi_v16i8_unmasked(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 7, i32 0 @@ -389,7 +389,7 @@ define <16 x i8> @vxor_vi_v16i8_1(<16 x i8> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 -1, i32 0 @@ -401,7 +401,7 @@ define <16 x i8> @vxor_vi_v16i8_unmasked_1(<16 x i8> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i8> undef, i8 -1, i32 0 @@ -417,7 +417,7 @@ define <2 x i16> @vxor_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i16> @llvm.vp.xor.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl) @@ -427,7 +427,7 @@ define <2 x i16> @vxor_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -439,7 +439,7 @@ define <2 x i16> @vxor_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -451,7 +451,7 @@ define <2 x i16> @vxor_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 %b, i32 0 @@ -465,7 +465,7 @@ define <2 x i16> @vxor_vi_v2i16(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 7, i32 0 @@ -477,7 +477,7 @@ define <2 x i16> @vxor_vi_v2i16_unmasked(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 7, i32 0 @@ -491,7 +491,7 @@ define <2 x i16> @vxor_vi_v2i16_1(<2 x i16> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 -1, i32 0 @@ -503,7 +503,7 @@ define <2 x i16> @vxor_vi_v2i16_unmasked_1(<2 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i16> undef, i16 -1, i32 0 @@ -519,7 +519,7 @@ define <4 x i16> @vxor_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i16> @llvm.vp.xor.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl) @@ -529,7 +529,7 @@ define <4 x i16> @vxor_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -541,7 +541,7 @@ define <4 x i16> @vxor_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -553,7 +553,7 @@ define <4 x i16> @vxor_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 %b, i32 0 @@ -567,7 +567,7 @@ define <4 x i16> @vxor_vi_v4i16(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 7, i32 0 @@ -579,7 +579,7 @@ define <4 x i16> @vxor_vi_v4i16_unmasked(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 7, i32 0 @@ -593,7 +593,7 @@ define <4 x i16> @vxor_vi_v4i16_1(<4 x i16> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 -1, i32 0 @@ -605,7 +605,7 @@ define <4 x i16> @vxor_vi_v4i16_unmasked_1(<4 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i16> undef, i16 -1, i32 0 @@ -621,7 +621,7 @@ define <8 x i16> @vxor_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <8 x i16> @llvm.vp.xor.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl) @@ -631,7 +631,7 @@ define <8 x i16> @vxor_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -643,7 +643,7 @@ define <8 x i16> @vxor_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -655,7 +655,7 @@ define <8 x i16> @vxor_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 %b, i32 0 @@ -669,7 +669,7 @@ define <8 x i16> @vxor_vi_v8i16(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 7, i32 0 @@ -681,7 +681,7 @@ define <8 x i16> @vxor_vi_v8i16_unmasked(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 7, i32 0 @@ -695,7 +695,7 @@ define <8 x i16> @vxor_vi_v8i16_1(<8 x i16> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 -1, i32 0 @@ -707,7 +707,7 @@ define <8 x i16> @vxor_vi_v8i16_unmasked_1(<8 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i16> undef, i16 -1, i32 0 @@ -723,7 +723,7 @@ define <16 x i16> @vxor_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <16 x i16> @llvm.vp.xor.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl) @@ -733,7 +733,7 @@ define <16 x i16> @vxor_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -745,7 +745,7 @@ define <16 x i16> @vxor_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -757,7 +757,7 @@ define <16 x i16> @vxor_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 %b, i32 0 @@ -771,7 +771,7 @@ define <16 x i16> @vxor_vi_v16i16(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 7, i32 0 @@ -783,7 +783,7 @@ define <16 x i16> @vxor_vi_v16i16_unmasked(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 7, i32 0 @@ -797,7 +797,7 @@ define <16 x i16> @vxor_vi_v16i16_1(<16 x i16> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 -1, i32 0 @@ -809,7 +809,7 @@ define <16 x i16> @vxor_vi_v16i16_unmasked_1(<16 x i16> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i16> undef, i16 -1, i32 0 @@ -825,7 +825,7 @@ define <2 x i32> @vxor_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i32> @llvm.vp.xor.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl) @@ -835,7 +835,7 @@ define <2 x i32> @vxor_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -847,7 +847,7 @@ define <2 x i32> @vxor_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -859,7 +859,7 @@ define <2 x i32> @vxor_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 %b, i32 0 @@ -873,7 +873,7 @@ define <2 x i32> @vxor_vi_v2i32(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 7, i32 0 @@ -885,7 +885,7 @@ define <2 x i32> @vxor_vi_v2i32_unmasked(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 7, i32 0 @@ -899,7 +899,7 @@ define <2 x i32> @vxor_vi_v2i32_1(<2 x i32> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 -1, i32 0 @@ -911,7 +911,7 @@ define <2 x i32> @vxor_vi_v2i32_unmasked_1(<2 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i32> undef, i32 -1, i32 0 @@ -927,7 +927,7 @@ define <4 x i32> @vxor_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <4 x i32> @llvm.vp.xor.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl) @@ -937,7 +937,7 @@ define <4 x i32> @vxor_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -949,7 +949,7 @@ define <4 x i32> @vxor_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -961,7 +961,7 @@ define <4 x i32> @vxor_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 %b, i32 0 @@ -975,7 +975,7 @@ define <4 x i32> @vxor_vi_v4i32(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 7, i32 0 @@ -987,7 +987,7 @@ define <4 x i32> @vxor_vi_v4i32_unmasked(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 7, i32 0 @@ -1001,7 +1001,7 @@ define <4 x i32> @vxor_vi_v4i32_1(<4 x i32> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 -1, i32 0 @@ -1013,7 +1013,7 @@ define <4 x i32> @vxor_vi_v4i32_unmasked_1(<4 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i32> undef, i32 -1, i32 0 @@ -1029,7 +1029,7 @@ define <8 x i32> @vxor_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <8 x i32> @llvm.vp.xor.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl) @@ -1039,7 +1039,7 @@ define <8 x i32> @vxor_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -1051,7 +1051,7 @@ define <8 x i32> @vxor_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -1063,7 +1063,7 @@ define <8 x i32> @vxor_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 %b, i32 0 @@ -1077,7 +1077,7 @@ define <8 x i32> @vxor_vi_v8i32(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 7, i32 0 @@ -1089,7 +1089,7 @@ define <8 x i32> @vxor_vi_v8i32_unmasked(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 7, i32 0 @@ -1103,7 +1103,7 @@ define <8 x i32> @vxor_vi_v8i32_1(<8 x i32> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 -1, i32 0 @@ -1115,7 +1115,7 @@ define <8 x i32> @vxor_vi_v8i32_unmasked_1(<8 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i32> undef, i32 -1, i32 0 @@ -1131,7 +1131,7 @@ define <16 x i32> @vxor_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <16 x i32> @llvm.vp.xor.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl) @@ -1141,7 +1141,7 @@ define <16 x i32> @vxor_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -1153,7 +1153,7 @@ define <16 x i32> @vxor_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -1165,7 +1165,7 @@ define <16 x i32> @vxor_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 %b, i32 0 @@ -1179,7 +1179,7 @@ define <16 x i32> @vxor_vi_v16i32(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 7, i32 0 @@ -1191,7 +1191,7 @@ define <16 x i32> @vxor_vi_v16i32_unmasked(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 7, i32 0 @@ -1205,7 +1205,7 @@ define <16 x i32> @vxor_vi_v16i32_1(<16 x i32> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 -1, i32 0 @@ -1217,7 +1217,7 @@ define <16 x i32> @vxor_vi_v16i32_unmasked_1(<16 x i32> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i32> undef, i32 -1, i32 0 @@ -1233,7 +1233,7 @@ define <2 x i64> @vxor_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call <2 x i64> @llvm.vp.xor.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl) @@ -1243,7 +1243,7 @@ define <2 x i64> @vxor_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement <2 x i1> undef, i1 true, i32 0 @@ -1259,17 +1259,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_v2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -1285,17 +1285,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 2, e64,m1,ta,mu +; RV32-NEXT: vsetivli zero, 2, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_v2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 %b, i32 0 @@ -1309,7 +1309,7 @@ define <2 x i64> @vxor_vi_v2i64(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 7, i32 0 @@ -1321,7 +1321,7 @@ define <2 x i64> @vxor_vi_v2i64_unmasked(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 7, i32 0 @@ -1335,7 +1335,7 @@ define <2 x i64> @vxor_vi_v2i64_1(<2 x i64> %va, <2 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i64_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 -1, i32 0 @@ -1347,7 +1347,7 @@ define <2 x i64> @vxor_vi_v2i64_unmasked_1(<2 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v2i64_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <2 x i64> undef, i64 -1, i32 0 @@ -1363,7 +1363,7 @@ define <4 x i64> @vxor_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call <4 x i64> @llvm.vp.xor.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl) @@ -1373,7 +1373,7 @@ define <4 x i64> @vxor_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement <4 x i1> undef, i1 true, i32 0 @@ -1389,17 +1389,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_v4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1415,17 +1415,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_v4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 %b, i32 0 @@ -1439,7 +1439,7 @@ define <4 x i64> @vxor_vi_v4i64(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 7, i32 0 @@ -1451,7 +1451,7 @@ define <4 x i64> @vxor_vi_v4i64_unmasked(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 7, i32 0 @@ -1465,7 +1465,7 @@ define <4 x i64> @vxor_vi_v4i64_1(<4 x i64> %va, <4 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i64_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 -1, i32 0 @@ -1477,7 +1477,7 @@ define <4 x i64> @vxor_vi_v4i64_unmasked_1(<4 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v4i64_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <4 x i64> undef, i64 -1, i32 0 @@ -1493,7 +1493,7 @@ define <8 x i64> @vxor_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call <8 x i64> @llvm.vp.xor.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl) @@ -1503,7 +1503,7 @@ define <8 x i64> @vxor_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement <8 x i1> undef, i1 true, i32 0 @@ -1519,17 +1519,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_v8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1545,17 +1545,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 8, e64,m4,ta,mu +; RV32-NEXT: vsetivli zero, 8, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_v8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 %b, i32 0 @@ -1569,7 +1569,7 @@ define <8 x i64> @vxor_vi_v8i64(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 7, i32 0 @@ -1581,7 +1581,7 @@ define <8 x i64> @vxor_vi_v8i64_unmasked(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 7, i32 0 @@ -1595,7 +1595,7 @@ define <8 x i64> @vxor_vi_v8i64_1(<8 x i64> %va, <8 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i64_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 -1, i32 0 @@ -1607,7 +1607,7 @@ define <8 x i64> @vxor_vi_v8i64_unmasked_1(<8 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v8i64_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <8 x i64> undef, i64 -1, i32 0 @@ -1623,7 +1623,7 @@ define <16 x i64> @vxor_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call <16 x i64> @llvm.vp.xor.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl) @@ -1633,7 +1633,7 @@ define <16 x i64> @vxor_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement <16 x i1> undef, i1 true, i32 0 @@ -1649,17 +1649,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_v16i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1675,17 +1675,17 @@ ; RV32-NEXT: .cfi_def_cfa_offset 16 ; RV32-NEXT: sw a1, 12(sp) ; RV32-NEXT: sw a0, 8(sp) -; RV32-NEXT: vsetivli a0, 16, e64,m8,ta,mu +; RV32-NEXT: vsetivli zero, 16, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_v16i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 %b, i32 0 @@ -1699,7 +1699,7 @@ define <16 x i64> @vxor_vi_v16i64(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 7, i32 0 @@ -1711,7 +1711,7 @@ define <16 x i64> @vxor_vi_v16i64_unmasked(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 7, i32 0 @@ -1725,7 +1725,7 @@ define <16 x i64> @vxor_vi_v16i64_1(<16 x i64> %va, <16 x i1> %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i64_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 -1, i32 0 @@ -1737,7 +1737,7 @@ define <16 x i64> @vxor_vi_v16i64_unmasked_1(<16 x i64> %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_v16i64_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement <16 x i64> undef, i64 -1, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/insert-subvector.ll b/llvm/test/CodeGen/RISCV/rvv/insert-subvector.ll --- a/llvm/test/CodeGen/RISCV/rvv/insert-subvector.ll +++ b/llvm/test/CodeGen/RISCV/rvv/insert-subvector.ll @@ -61,7 +61,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i8.nxv4i8( %vec, %subvec, i64 0) @@ -76,7 +76,7 @@ ; CHECK-NEXT: slli a1, a0, 1 ; CHECK-NEXT: add a1, a1, a0 ; CHECK-NEXT: add a0, a1, a0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a1 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i8.nxv4i8( %vec, %subvec, i64 3) @@ -214,7 +214,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i32.nxv16i32( %vec, %subvec, i64 0) @@ -227,7 +227,7 @@ ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 ; CHECK-NEXT: add a1, a0, a0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i32.nxv16i32( %vec, %subvec, i64 1) @@ -239,7 +239,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v11, v16, 0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i32.nxv16i32( %vec, %subvec, i64 6) @@ -251,7 +251,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i8.nxv16i8( %vec, %subvec, i64 0) @@ -264,7 +264,7 @@ ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 ; CHECK-NEXT: add a1, a0, a0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i8.nxv16i8( %vec, %subvec, i64 1) @@ -278,7 +278,7 @@ ; CHECK-NEXT: srli a0, a0, 3 ; CHECK-NEXT: slli a1, a0, 1 ; CHECK-NEXT: add a0, a1, a0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a1 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i8.nxv16i8( %vec, %subvec, i64 2) @@ -293,7 +293,7 @@ ; CHECK-NEXT: slli a1, a0, 1 ; CHECK-NEXT: add a1, a1, a0 ; CHECK-NEXT: add a0, a1, a0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a1 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i8.nxv16i8( %vec, %subvec, i64 3) @@ -307,7 +307,7 @@ ; CHECK-NEXT: srli a0, a0, 3 ; CHECK-NEXT: slli a1, a0, 3 ; CHECK-NEXT: sub a0, a1, a0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i8.nxv16i8( %vec, %subvec, i64 7) @@ -321,7 +321,7 @@ ; CHECK-NEXT: srli a0, a0, 3 ; CHECK-NEXT: slli a1, a0, 3 ; CHECK-NEXT: sub a0, a1, a0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v9, v10, a0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv1i8.nxv16i8( %vec, %subvec, i64 15) @@ -333,7 +333,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 2 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv2f16.nxv32f16( %vec, %subvec, i64 0) @@ -346,7 +346,7 @@ ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 2 ; CHECK-NEXT: add a1, a0, a0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv2f16.nxv32f16( %vec, %subvec, i64 2) @@ -359,7 +359,7 @@ ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 2 ; CHECK-NEXT: add a1, a0, a0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v14, v16, a0 ; CHECK-NEXT: ret %v = call @llvm.experimental.vector.insert.nxv2f16.nxv32f16( %vec, %subvec, i64 26) @@ -382,7 +382,7 @@ ; CHECK-NEXT: srli a0, a0, 3 ; CHECK-NEXT: slli a1, a0, 1 ; CHECK-NEXT: add a0, a1, a0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vslideup.vx v22, v8, a1 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: ret @@ -395,7 +395,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v0, v8, 0 ; CHECK-NEXT: ret %vec = call @llvm.experimental.vector.insert.nxv8i1.nxv32i1( %v, %sv, i64 0) @@ -408,7 +408,7 @@ ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 ; CHECK-NEXT: add a1, a0, a0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v0, v8, a0 ; CHECK-NEXT: ret %vec = call @llvm.experimental.vector.insert.nxv8i1.nxv32i1( %v, %sv, i64 8) @@ -427,7 +427,7 @@ ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 ; CHECK-NEXT: csrr a0, vlenb ; CHECK-NEXT: srli a0, a0, 3 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v25, v26, 0 ; CHECK-NEXT: vsetvli a0, zero, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v25, 0 @@ -450,7 +450,7 @@ ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v25, v26, a1 ; CHECK-NEXT: vsetvli a0, zero, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v25, 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/insertelt-fp-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/insertelt-fp-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/insertelt-fp-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/insertelt-fp-rv32.ll @@ -17,7 +17,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -30,7 +30,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -52,7 +52,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -65,7 +65,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -87,7 +87,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -100,7 +100,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -122,7 +122,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -135,7 +135,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -157,7 +157,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -170,7 +170,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -192,7 +192,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -205,7 +205,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -227,7 +227,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -240,7 +240,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -262,7 +262,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -275,7 +275,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -297,7 +297,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -310,7 +310,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -332,7 +332,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -345,7 +345,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -367,7 +367,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -380,7 +380,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -402,7 +402,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 3 @@ -415,7 +415,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 %idx @@ -437,7 +437,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 3 @@ -450,7 +450,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e64,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 %idx @@ -472,7 +472,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 3 @@ -485,7 +485,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e64,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a0 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 %idx @@ -507,7 +507,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 3 @@ -520,7 +520,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e64,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 %idx diff --git a/llvm/test/CodeGen/RISCV/rvv/insertelt-fp-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/insertelt-fp-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/insertelt-fp-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/insertelt-fp-rv64.ll @@ -17,7 +17,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -30,7 +30,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -52,7 +52,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -65,7 +65,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -87,7 +87,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -100,7 +100,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -122,7 +122,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -135,7 +135,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -157,7 +157,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -170,7 +170,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -192,7 +192,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e16,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 -; CHECK-NEXT: vsetivli a0, 4, e16,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 3 @@ -205,7 +205,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e16,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %r = insertelement %v, half %elt, i32 %idx @@ -227,7 +227,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -240,7 +240,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -262,7 +262,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -275,7 +275,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -297,7 +297,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -310,7 +310,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -332,7 +332,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -345,7 +345,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -367,7 +367,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e32,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 -; CHECK-NEXT: vsetivli a0, 4, e32,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 3 @@ -380,7 +380,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e32,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %r = insertelement %v, float %elt, i32 %idx @@ -402,7 +402,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 3 @@ -415,7 +415,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v25, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 %idx @@ -437,7 +437,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 3 @@ -450,7 +450,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e64,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v26, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 %idx @@ -472,7 +472,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 3 @@ -485,7 +485,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e64,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v28, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a0 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 %idx @@ -507,7 +507,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 -; CHECK-NEXT: vsetivli a0, 4, e64,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 3 @@ -520,7 +520,7 @@ ; CHECK-NEXT: vsetvli a1, zero, e64,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v16, fa0 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %r = insertelement %v, double %elt, i32 %idx diff --git a/llvm/test/CodeGen/RISCV/rvv/insertelt-i1.ll b/llvm/test/CodeGen/RISCV/rvv/insertelt-i1.ll --- a/llvm/test/CodeGen/RISCV/rvv/insertelt-i1.ll +++ b/llvm/test/CodeGen/RISCV/rvv/insertelt-i1.ll @@ -9,7 +9,7 @@ ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 3, e8,mf8,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 2 ; CHECK-NEXT: vsetvli a0, zero, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 @@ -27,7 +27,7 @@ ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vx v26, v25, a1 ; CHECK-NEXT: vsetvli a0, zero, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 @@ -44,7 +44,7 @@ ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 3, e8,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 2 ; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 @@ -62,7 +62,7 @@ ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v26, v25, a1 ; CHECK-NEXT: vsetvli a0, zero, e8,mf4,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 @@ -79,7 +79,7 @@ ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 3, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 2 ; CHECK-NEXT: vsetvli a0, zero, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 @@ -97,7 +97,7 @@ ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v26, v25, a1 ; CHECK-NEXT: vsetvli a0, zero, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 @@ -114,7 +114,7 @@ ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 -; CHECK-NEXT: vsetivli a0, 3, e8,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v26, v25, 2 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 @@ -132,7 +132,7 @@ ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vmerge.vim v26, v26, 1, v0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v26, v25, a1 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vand.vi v25, v26, 1 @@ -149,7 +149,7 @@ ; CHECK-NEXT: vmv.s.x v26, a0 ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: vmerge.vim v28, v28, 1, v0 -; CHECK-NEXT: vsetivli a0, 3, e8,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vi v28, v26, 2 ; CHECK-NEXT: vsetvli a0, zero, e8,m2,ta,mu ; CHECK-NEXT: vand.vi v26, v28, 1 @@ -167,7 +167,7 @@ ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: vmerge.vim v28, v28, 1, v0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vx v28, v26, a1 ; CHECK-NEXT: vsetvli a0, zero, e8,m2,ta,mu ; CHECK-NEXT: vand.vi v26, v28, 1 @@ -184,7 +184,7 @@ ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: vmerge.vim v8, v8, 1, v0 -; CHECK-NEXT: vsetivli a0, 3, e8,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 2 ; CHECK-NEXT: vsetvli a0, zero, e8,m4,ta,mu ; CHECK-NEXT: vand.vi v28, v8, 1 @@ -202,7 +202,7 @@ ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: vmerge.vim v8, v8, 1, v0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a1 ; CHECK-NEXT: vsetvli a0, zero, e8,m4,ta,mu ; CHECK-NEXT: vand.vi v28, v8, 1 @@ -219,7 +219,7 @@ ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: vmv.v.i v16, 0 ; CHECK-NEXT: vmerge.vim v16, v16, 1, v0 -; CHECK-NEXT: vsetivli a0, 3, e8,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 3, e8,m8,tu,mu ; CHECK-NEXT: vslideup.vi v16, v8, 2 ; CHECK-NEXT: vsetvli a0, zero, e8,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v16, 1 @@ -237,7 +237,7 @@ ; CHECK-NEXT: vmv.v.i v16, 0 ; CHECK-NEXT: vmerge.vim v16, v16, 1, v0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vslideup.vx v16, v8, a1 ; CHECK-NEXT: vsetvli a0, zero, e8,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v16, 1 diff --git a/llvm/test/CodeGen/RISCV/rvv/insertelt-int-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/insertelt-int-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/insertelt-int-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/insertelt-int-rv32.ll @@ -17,7 +17,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -30,7 +30,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -52,7 +52,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -65,7 +65,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -87,7 +87,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -100,7 +100,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -122,7 +122,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -135,7 +135,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -157,7 +157,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -170,7 +170,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -192,7 +192,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -205,7 +205,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -227,7 +227,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -240,7 +240,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -262,7 +262,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -275,7 +275,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -297,7 +297,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -310,7 +310,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -332,7 +332,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -345,7 +345,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -367,7 +367,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -380,7 +380,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -402,7 +402,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -415,7 +415,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -437,7 +437,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -450,7 +450,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -472,7 +472,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -485,7 +485,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -507,7 +507,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -520,7 +520,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -542,7 +542,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -555,7 +555,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -577,7 +577,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -590,7 +590,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -612,7 +612,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -625,7 +625,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -635,11 +635,11 @@ define @insertelt_nxv1i64_0( %v, i64 %elt) { ; CHECK-LABEL: insertelt_nxv1i64_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vslide1up.vx v26, v25, a1 ; CHECK-NEXT: vslide1up.vx v25, v26, a0 -; CHECK-NEXT: vsetivli a0, 1, e64,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 0 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 0 @@ -649,11 +649,11 @@ define @insertelt_nxv1i64_imm( %v, i64 %elt) { ; CHECK-LABEL: insertelt_nxv1i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vslide1up.vx v26, v25, a1 ; CHECK-NEXT: vslide1up.vx v25, v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 3 @@ -663,12 +663,12 @@ define @insertelt_nxv1i64_idx( %v, i64 %elt, i32 %idx) { ; CHECK-LABEL: insertelt_nxv1i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e32,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vslide1up.vx v26, v25, a1 ; CHECK-NEXT: vslide1up.vx v25, v26, a0 ; CHECK-NEXT: addi a0, a2, 1 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a2 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 %idx @@ -678,11 +678,11 @@ define @insertelt_nxv2i64_0( %v, i64 %elt) { ; CHECK-LABEL: insertelt_nxv2i64_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vslide1up.vx v28, v26, a1 ; CHECK-NEXT: vslide1up.vx v26, v28, a0 -; CHECK-NEXT: vsetivli a0, 1, e64,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 0 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 0 @@ -692,11 +692,11 @@ define @insertelt_nxv2i64_imm( %v, i64 %elt) { ; CHECK-LABEL: insertelt_nxv2i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vslide1up.vx v28, v26, a1 ; CHECK-NEXT: vslide1up.vx v26, v28, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 3 @@ -706,12 +706,12 @@ define @insertelt_nxv2i64_idx( %v, i64 %elt, i32 %idx) { ; CHECK-LABEL: insertelt_nxv2i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e32,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.i v26, 0 ; CHECK-NEXT: vslide1up.vx v28, v26, a1 ; CHECK-NEXT: vslide1up.vx v26, v28, a0 ; CHECK-NEXT: addi a0, a2, 1 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a2 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 %idx @@ -721,11 +721,11 @@ define @insertelt_nxv4i64_0( %v, i64 %elt) { ; CHECK-LABEL: insertelt_nxv4i64_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: vslide1up.vx v12, v28, a1 ; CHECK-NEXT: vslide1up.vx v28, v12, a0 -; CHECK-NEXT: vsetivli a0, 1, e64,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 0 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 0 @@ -735,11 +735,11 @@ define @insertelt_nxv4i64_imm( %v, i64 %elt) { ; CHECK-LABEL: insertelt_nxv4i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: vslide1up.vx v12, v28, a1 ; CHECK-NEXT: vslide1up.vx v28, v12, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 3 @@ -749,12 +749,12 @@ define @insertelt_nxv4i64_idx( %v, i64 %elt, i32 %idx) { ; CHECK-LABEL: insertelt_nxv4i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e32,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.i v28, 0 ; CHECK-NEXT: vslide1up.vx v12, v28, a1 ; CHECK-NEXT: vslide1up.vx v28, v12, a0 ; CHECK-NEXT: addi a0, a2, 1 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a2 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 %idx @@ -764,11 +764,11 @@ define @insertelt_nxv8i64_0( %v, i64 %elt) { ; CHECK-LABEL: insertelt_nxv8i64_0: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.i v16, 0 ; CHECK-NEXT: vslide1up.vx v24, v16, a1 ; CHECK-NEXT: vslide1up.vx v16, v24, a0 -; CHECK-NEXT: vsetivli a0, 1, e64,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 0 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 0 @@ -778,11 +778,11 @@ define @insertelt_nxv8i64_imm( %v, i64 %elt) { ; CHECK-LABEL: insertelt_nxv8i64_imm: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a2, 2, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.i v16, 0 ; CHECK-NEXT: vslide1up.vx v24, v16, a1 ; CHECK-NEXT: vslide1up.vx v16, v24, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 3 @@ -792,12 +792,12 @@ define @insertelt_nxv8i64_idx( %v, i64 %elt, i32 %idx) { ; CHECK-LABEL: insertelt_nxv8i64_idx: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetivli a3, 2, e32,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 2, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.i v16, 0 ; CHECK-NEXT: vslide1up.vx v24, v16, a1 ; CHECK-NEXT: vslide1up.vx v16, v24, a0 ; CHECK-NEXT: addi a0, a2, 1 -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a2 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 %idx @@ -822,7 +822,7 @@ ; CHECK-NEXT: addi a0, zero, 10 ; CHECK-NEXT: vsetvli a1, zero, e64,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 10, i32 3 @@ -836,7 +836,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e64,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a1 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, i64 10, i32 %idx @@ -860,7 +860,7 @@ ; CHECK-NEXT: addi a0, zero, -1 ; CHECK-NEXT: vsetvli a1, zero, e64,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 -1, i32 3 @@ -874,7 +874,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e64,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a1 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, i64 -1, i32 %idx diff --git a/llvm/test/CodeGen/RISCV/rvv/insertelt-int-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/insertelt-int-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/insertelt-int-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/insertelt-int-rv64.ll @@ -17,7 +17,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -30,7 +30,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -52,7 +52,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -65,7 +65,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -87,7 +87,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -100,7 +100,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -122,7 +122,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -135,7 +135,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -157,7 +157,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -170,7 +170,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -192,7 +192,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -205,7 +205,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -227,7 +227,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e8,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 -; CHECK-NEXT: vsetivli a0, 4, e8,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e8,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 3 @@ -240,7 +240,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e8,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a1 ; CHECK-NEXT: ret %r = insertelement %v, i8 %elt, i32 %idx @@ -262,7 +262,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -275,7 +275,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -297,7 +297,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -310,7 +310,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -332,7 +332,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -345,7 +345,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -367,7 +367,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -380,7 +380,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -402,7 +402,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -415,7 +415,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -437,7 +437,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e16,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 -; CHECK-NEXT: vsetivli a0, 4, e16,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e16,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 3 @@ -450,7 +450,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e16,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a1 ; CHECK-NEXT: ret %r = insertelement %v, i16 %elt, i32 %idx @@ -472,7 +472,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,mf2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -485,7 +485,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -507,7 +507,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -520,7 +520,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -542,7 +542,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -555,7 +555,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -577,7 +577,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -590,7 +590,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -612,7 +612,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e32,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 -; CHECK-NEXT: vsetivli a0, 4, e32,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e32,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 3 @@ -625,7 +625,7 @@ ; CHECK-NEXT: vsetvli a2, zero, e32,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 ; CHECK-NEXT: addi a0, a1, 1 -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a1 ; CHECK-NEXT: ret %r = insertelement %v, i32 %elt, i32 %idx @@ -647,7 +647,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e64,m1,ta,mu ; CHECK-NEXT: vmv.s.x v25, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m1,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v25, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 3 @@ -661,7 +661,7 @@ ; CHECK-NEXT: vmv.s.x v25, a0 ; CHECK-NEXT: sext.w a0, a1 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v25, a0 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 %idx @@ -683,7 +683,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e64,m2,ta,mu ; CHECK-NEXT: vmv.s.x v26, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m2,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v26, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 3 @@ -697,7 +697,7 @@ ; CHECK-NEXT: vmv.s.x v26, a0 ; CHECK-NEXT: sext.w a0, a1 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v26, a0 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 %idx @@ -719,7 +719,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e64,m4,ta,mu ; CHECK-NEXT: vmv.s.x v28, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v28, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 3 @@ -733,7 +733,7 @@ ; CHECK-NEXT: vmv.s.x v28, a0 ; CHECK-NEXT: sext.w a0, a1 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v28, a0 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 %idx @@ -755,7 +755,7 @@ ; CHECK: # %bb.0: ; CHECK-NEXT: vsetvli a1, zero, e64,m8,ta,mu ; CHECK-NEXT: vmv.s.x v16, a0 -; CHECK-NEXT: vsetivli a0, 4, e64,m8,tu,mu +; CHECK-NEXT: vsetivli zero, 4, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v16, 3 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 3 @@ -769,7 +769,7 @@ ; CHECK-NEXT: vmv.s.x v16, a0 ; CHECK-NEXT: sext.w a0, a1 ; CHECK-NEXT: addi a1, a0, 1 -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v16, a0 ; CHECK-NEXT: ret %r = insertelement %v, i64 %elt, i32 %idx diff --git a/llvm/test/CodeGen/RISCV/rvv/interleave-crash.ll b/llvm/test/CodeGen/RISCV/rvv/interleave-crash.ll --- a/llvm/test/CodeGen/RISCV/rvv/interleave-crash.ll +++ b/llvm/test/CodeGen/RISCV/rvv/interleave-crash.ll @@ -6,31 +6,31 @@ ; RV64-1024-LABEL: interleave256: ; RV64-1024: # %bb.0: # %entry ; RV64-1024-NEXT: addi a3, zero, 128 -; RV64-1024-NEXT: vsetvli a4, a3, e16,m2,ta,mu +; RV64-1024-NEXT: vsetvli zero, a3, e16,m2,ta,mu ; RV64-1024-NEXT: vle16.v v12, (a1) ; RV64-1024-NEXT: vle16.v v8, (a2) ; RV64-1024-NEXT: addi a1, zero, 256 -; RV64-1024-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV64-1024-NEXT: vmv.v.i v28, 0 -; RV64-1024-NEXT: vsetvli a2, a3, e16,m4,tu,mu +; RV64-1024-NEXT: vsetvli zero, a3, e16,m4,tu,mu ; RV64-1024-NEXT: vmv4r.v v16, v28 ; RV64-1024-NEXT: vslideup.vi v16, v12, 0 -; RV64-1024-NEXT: vsetvli a2, a3, e16,m2,ta,mu +; RV64-1024-NEXT: vsetvli zero, a3, e16,m2,ta,mu ; RV64-1024-NEXT: vmv.v.i v12, 0 -; RV64-1024-NEXT: vsetvli a2, a1, e16,m4,tu,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; RV64-1024-NEXT: vslideup.vx v16, v12, a3 ; RV64-1024-NEXT: lui a2, %hi(.LCPI0_0) ; RV64-1024-NEXT: addi a2, a2, %lo(.LCPI0_0) -; RV64-1024-NEXT: vsetvli a4, a1, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV64-1024-NEXT: vle16.v v20, (a2) ; RV64-1024-NEXT: vrgather.vv v24, v16, v20 -; RV64-1024-NEXT: vsetvli a2, a3, e16,m4,tu,mu +; RV64-1024-NEXT: vsetvli zero, a3, e16,m4,tu,mu ; RV64-1024-NEXT: vslideup.vi v28, v8, 0 -; RV64-1024-NEXT: vsetvli a2, a1, e16,m4,tu,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; RV64-1024-NEXT: vslideup.vx v28, v12, a3 ; RV64-1024-NEXT: lui a2, %hi(.LCPI0_1) ; RV64-1024-NEXT: addi a2, a2, %lo(.LCPI0_1) -; RV64-1024-NEXT: vsetvli a3, a1, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV64-1024-NEXT: vle16.v v12, (a2) ; RV64-1024-NEXT: vrgather.vv v8, v24, v12 ; RV64-1024-NEXT: lui a2, 1026731 @@ -41,53 +41,53 @@ ; RV64-1024-NEXT: addi a2, a2, -1365 ; RV64-1024-NEXT: slli a2, a2, 12 ; RV64-1024-NEXT: addi a2, a2, -1366 -; RV64-1024-NEXT: vsetivli a3, 4, e64,m1,ta,mu +; RV64-1024-NEXT: vsetivli zero, 4, e64,m1,ta,mu ; RV64-1024-NEXT: vmv.s.x v25, a2 -; RV64-1024-NEXT: vsetivli a2, 2, e64,m1,tu,mu +; RV64-1024-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV64-1024-NEXT: vmv1r.v v0, v25 ; RV64-1024-NEXT: vslideup.vi v0, v25, 1 -; RV64-1024-NEXT: vsetivli a2, 3, e64,m1,tu,mu +; RV64-1024-NEXT: vsetivli zero, 3, e64,m1,tu,mu ; RV64-1024-NEXT: vslideup.vi v0, v25, 2 -; RV64-1024-NEXT: vsetivli a2, 4, e64,m1,tu,mu +; RV64-1024-NEXT: vsetivli zero, 4, e64,m1,tu,mu ; RV64-1024-NEXT: vslideup.vi v0, v25, 3 ; RV64-1024-NEXT: lui a2, %hi(.LCPI0_2) ; RV64-1024-NEXT: addi a2, a2, %lo(.LCPI0_2) -; RV64-1024-NEXT: vsetvli a3, a1, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV64-1024-NEXT: vle16.v v12, (a2) -; RV64-1024-NEXT: vsetvli a2, a1, e16,m4,tu,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; RV64-1024-NEXT: vrgather.vv v8, v28, v12, v0.t -; RV64-1024-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV64-1024-NEXT: vse16.v v8, (a0) ; RV64-1024-NEXT: ret ; ; RV64-2048-LABEL: interleave256: ; RV64-2048: # %bb.0: # %entry ; RV64-2048-NEXT: addi a3, zero, 128 -; RV64-2048-NEXT: vsetvli a4, a3, e16,m1,ta,mu +; RV64-2048-NEXT: vsetvli zero, a3, e16,m1,ta,mu ; RV64-2048-NEXT: vle16.v v28, (a1) ; RV64-2048-NEXT: vle16.v v30, (a2) ; RV64-2048-NEXT: addi a1, zero, 256 -; RV64-2048-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; RV64-2048-NEXT: vmv.v.i v26, 0 -; RV64-2048-NEXT: vsetvli a2, a3, e16,m2,tu,mu +; RV64-2048-NEXT: vsetvli zero, a3, e16,m2,tu,mu ; RV64-2048-NEXT: vmv2r.v v8, v26 ; RV64-2048-NEXT: vslideup.vi v8, v28, 0 -; RV64-2048-NEXT: vsetvli a2, a3, e16,m1,ta,mu +; RV64-2048-NEXT: vsetvli zero, a3, e16,m1,ta,mu ; RV64-2048-NEXT: vmv.v.i v28, 0 -; RV64-2048-NEXT: vsetvli a2, a1, e16,m2,tu,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; RV64-2048-NEXT: vslideup.vx v8, v28, a3 ; RV64-2048-NEXT: lui a2, %hi(.LCPI0_0) ; RV64-2048-NEXT: addi a2, a2, %lo(.LCPI0_0) -; RV64-2048-NEXT: vsetvli a4, a1, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; RV64-2048-NEXT: vle16.v v10, (a2) ; RV64-2048-NEXT: vrgather.vv v12, v8, v10 -; RV64-2048-NEXT: vsetvli a2, a3, e16,m2,tu,mu +; RV64-2048-NEXT: vsetvli zero, a3, e16,m2,tu,mu ; RV64-2048-NEXT: vslideup.vi v26, v30, 0 -; RV64-2048-NEXT: vsetvli a2, a1, e16,m2,tu,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; RV64-2048-NEXT: vslideup.vx v26, v28, a3 ; RV64-2048-NEXT: lui a2, %hi(.LCPI0_1) ; RV64-2048-NEXT: addi a2, a2, %lo(.LCPI0_1) -; RV64-2048-NEXT: vsetvli a3, a1, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; RV64-2048-NEXT: vle16.v v28, (a2) ; RV64-2048-NEXT: vrgather.vv v30, v12, v28 ; RV64-2048-NEXT: lui a2, 1026731 @@ -98,22 +98,22 @@ ; RV64-2048-NEXT: addi a2, a2, -1365 ; RV64-2048-NEXT: slli a2, a2, 12 ; RV64-2048-NEXT: addi a2, a2, -1366 -; RV64-2048-NEXT: vsetivli a3, 4, e64,m1,ta,mu +; RV64-2048-NEXT: vsetivli zero, 4, e64,m1,ta,mu ; RV64-2048-NEXT: vmv.s.x v25, a2 -; RV64-2048-NEXT: vsetivli a2, 2, e64,m1,tu,mu +; RV64-2048-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV64-2048-NEXT: vmv1r.v v0, v25 ; RV64-2048-NEXT: vslideup.vi v0, v25, 1 -; RV64-2048-NEXT: vsetivli a2, 3, e64,m1,tu,mu +; RV64-2048-NEXT: vsetivli zero, 3, e64,m1,tu,mu ; RV64-2048-NEXT: vslideup.vi v0, v25, 2 -; RV64-2048-NEXT: vsetivli a2, 4, e64,m1,tu,mu +; RV64-2048-NEXT: vsetivli zero, 4, e64,m1,tu,mu ; RV64-2048-NEXT: vslideup.vi v0, v25, 3 ; RV64-2048-NEXT: lui a2, %hi(.LCPI0_2) ; RV64-2048-NEXT: addi a2, a2, %lo(.LCPI0_2) -; RV64-2048-NEXT: vsetvli a3, a1, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; RV64-2048-NEXT: vle16.v v28, (a2) -; RV64-2048-NEXT: vsetvli a2, a1, e16,m2,tu,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; RV64-2048-NEXT: vrgather.vv v30, v26, v28, v0.t -; RV64-2048-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; RV64-2048-NEXT: vse16.v v30, (a0) ; RV64-2048-NEXT: ret entry: @@ -165,8 +165,8 @@ ; RV64-1024-NEXT: mul a3, a3, a4 ; RV64-1024-NEXT: sub sp, sp, a3 ; RV64-1024-NEXT: andi sp, sp, -512 -; RV64-1024-NEXT: addi a4, zero, 256 -; RV64-1024-NEXT: vsetvli a3, a4, e16,m4,ta,mu +; RV64-1024-NEXT: addi a3, zero, 256 +; RV64-1024-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; RV64-1024-NEXT: vle16.v v16, (a1) ; RV64-1024-NEXT: lui a1, %hi(.LCPI1_0) ; RV64-1024-NEXT: addi a1, a1, %lo(.LCPI1_0) @@ -178,21 +178,21 @@ ; RV64-1024-NEXT: addi a1, a1, 1944 ; RV64-1024-NEXT: vs4r.v v28, (a1) # Unknown-size Folded Spill ; RV64-1024-NEXT: vrgather.vv v0, v16, v20 -; RV64-1024-NEXT: vsetvli a1, a4, e32,m8,ta,mu +; RV64-1024-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; RV64-1024-NEXT: vmv.v.i v8, 0 ; RV64-1024-NEXT: addi a1, zero, 128 -; RV64-1024-NEXT: vsetvli a2, a1, e32,m8,tu,mu +; RV64-1024-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; RV64-1024-NEXT: vslideup.vi v8, v0, 0 ; RV64-1024-NEXT: lui a2, %hi(.LCPI1_1) ; RV64-1024-NEXT: addi a2, a2, %lo(.LCPI1_1) -; RV64-1024-NEXT: vsetvli a3, a4, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a3, e16,m4,ta,mu ; RV64-1024-NEXT: vle16.v v24, (a2) ; RV64-1024-NEXT: vrgather.vv v0, v16, v24 ; RV64-1024-NEXT: vrgather.vv v24, v0, v20 -; RV64-1024-NEXT: vsetvli a2, a4, e32,m8,tu,mu +; RV64-1024-NEXT: vsetvli zero, a3, e32,m8,tu,mu ; RV64-1024-NEXT: vslideup.vx v8, v24, a1 ; RV64-1024-NEXT: addi a1, zero, 127 -; RV64-1024-NEXT: vsetivli a2, 1, e64,m8,ta,mu +; RV64-1024-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; RV64-1024-NEXT: vslidedown.vx v16, v8, a1 ; RV64-1024-NEXT: vmv.x.s t5, v16 ; RV64-1024-NEXT: addi a1, zero, 126 @@ -787,176 +787,176 @@ ; RV64-1024-NEXT: srli a2, a4, 32 ; RV64-1024-NEXT: sh a2, 1316(sp) ; RV64-1024-NEXT: sh a5, 1304(sp) -; RV64-1024-NEXT: sh a1, 1296(sp) ; RV64-1024-NEXT: srli a2, a5, 32 ; RV64-1024-NEXT: sh a2, 1308(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1288(sp) +; RV64-1024-NEXT: sh a1, 1296(sp) ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1300(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1288(sp) +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1292(sp) ; RV64-1024-NEXT: vmv.x.s a1, v0 ; RV64-1024-NEXT: sh a1, 1280(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 31 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1292(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1272(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 30 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1284(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1272(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 30 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1276(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1264(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 29 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1276(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1256(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 28 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1268(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1256(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 28 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1260(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1248(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 27 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1260(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1240(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 26 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1252(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1240(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 26 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1244(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1232(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 25 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1244(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1224(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 24 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1236(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1224(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 24 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1228(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1216(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 23 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1228(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1208(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 22 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1220(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1208(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 22 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1212(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1200(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 21 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1212(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1192(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 20 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1204(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1192(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 20 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1196(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1184(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 19 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1196(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1176(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 18 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1188(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1176(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 18 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1180(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1168(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 17 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1180(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1160(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 16 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1172(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1160(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 16 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1164(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1152(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 15 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1164(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1144(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 14 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1156(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1144(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 14 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1148(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1136(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 13 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1148(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1128(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 12 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1140(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1128(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 12 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1132(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1120(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 11 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1132(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1112(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 10 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1124(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1112(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 10 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1116(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1104(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 9 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1116(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1096(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 8 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1108(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1096(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 8 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1100(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1088(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 7 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1100(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1080(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 6 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1092(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1080(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 6 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1084(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1072(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 5 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1084(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1064(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 4 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1076(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1064(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 4 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1068(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1056(sp) ; RV64-1024-NEXT: vslidedown.vi v16, v8, 3 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1068(sp) -; RV64-1024-NEXT: vmv.x.s a2, v16 -; RV64-1024-NEXT: sh a2, 1048(sp) -; RV64-1024-NEXT: vslidedown.vi v16, v8, 2 ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1060(sp) ; RV64-1024-NEXT: vmv.x.s a1, v16 +; RV64-1024-NEXT: sh a1, 1048(sp) +; RV64-1024-NEXT: vslidedown.vi v16, v8, 2 +; RV64-1024-NEXT: srli a1, a1, 32 +; RV64-1024-NEXT: sh a1, 1052(sp) +; RV64-1024-NEXT: vmv.x.s a1, v16 ; RV64-1024-NEXT: sh a1, 1040(sp) ; RV64-1024-NEXT: vslidedown.vi v8, v8, 1 -; RV64-1024-NEXT: srli a2, a2, 32 -; RV64-1024-NEXT: sh a2, 1052(sp) -; RV64-1024-NEXT: vmv.x.s a2, v8 -; RV64-1024-NEXT: sh a2, 1032(sp) ; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1044(sp) -; RV64-1024-NEXT: srli a1, a2, 32 +; RV64-1024-NEXT: vmv.x.s a1, v8 +; RV64-1024-NEXT: sh a1, 1032(sp) +; RV64-1024-NEXT: srli a1, a1, 32 ; RV64-1024-NEXT: sh a1, 1036(sp) -; RV64-1024-NEXT: addi a3, zero, 256 -; RV64-1024-NEXT: vsetvli a1, a3, e16,m4,ta,mu +; RV64-1024-NEXT: addi a2, zero, 256 +; RV64-1024-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; RV64-1024-NEXT: addi a1, sp, 512 ; RV64-1024-NEXT: vle16.v v8, (a1) ; RV64-1024-NEXT: addi a1, sp, 1024 @@ -969,40 +969,39 @@ ; RV64-1024-NEXT: addi a1, a1, -1365 ; RV64-1024-NEXT: slli a1, a1, 12 ; RV64-1024-NEXT: addi a1, a1, -1366 -; RV64-1024-NEXT: vsetivli a2, 4, e64,m1,ta,mu +; RV64-1024-NEXT: vsetivli zero, 4, e64,m1,ta,mu ; RV64-1024-NEXT: vmv.s.x v25, a1 -; RV64-1024-NEXT: vsetivli a1, 2, e64,m1,tu,mu +; RV64-1024-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV64-1024-NEXT: vmv1r.v v0, v25 ; RV64-1024-NEXT: vslideup.vi v0, v25, 1 -; RV64-1024-NEXT: vsetivli a1, 3, e64,m1,tu,mu +; RV64-1024-NEXT: vsetivli zero, 3, e64,m1,tu,mu ; RV64-1024-NEXT: vslideup.vi v0, v25, 2 -; RV64-1024-NEXT: vsetivli a1, 4, e64,m1,tu,mu +; RV64-1024-NEXT: vsetivli zero, 4, e64,m1,tu,mu ; RV64-1024-NEXT: vslideup.vi v0, v25, 3 ; RV64-1024-NEXT: lui a1, %hi(.LCPI1_2) ; RV64-1024-NEXT: addi a1, a1, %lo(.LCPI1_2) -; RV64-1024-NEXT: vsetvli a2, a3, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; RV64-1024-NEXT: vle16.v v12, (a1) ; RV64-1024-NEXT: lui a1, %hi(.LCPI1_3) ; RV64-1024-NEXT: addi a1, a1, %lo(.LCPI1_3) ; RV64-1024-NEXT: vle16.v v16, (a1) ; RV64-1024-NEXT: vrgather.vv v20, v28, v12 -; RV64-1024-NEXT: addi a2, zero, 256 -; RV64-1024-NEXT: vsetvli a1, a2, e16,m4,tu,mu +; RV64-1024-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; RV64-1024-NEXT: csrr a1, vlenb ; RV64-1024-NEXT: slli a1, a1, 3 ; RV64-1024-NEXT: add a1, sp, a1 ; RV64-1024-NEXT: addi a1, a1, 1944 ; RV64-1024-NEXT: vl4re8.v v24, (a1) # Unknown-size Folded Reload ; RV64-1024-NEXT: vrgather.vv v20, v24, v16, v0.t -; RV64-1024-NEXT: vsetvli a1, a2, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; RV64-1024-NEXT: lui a1, %hi(.LCPI1_4) ; RV64-1024-NEXT: addi a1, a1, %lo(.LCPI1_4) ; RV64-1024-NEXT: vle16.v v28, (a1) ; RV64-1024-NEXT: vrgather.vv v16, v8, v12 -; RV64-1024-NEXT: vsetvli a1, a2, e16,m4,tu,mu +; RV64-1024-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; RV64-1024-NEXT: addi a1, zero, 256 ; RV64-1024-NEXT: vrgather.vv v16, v24, v28, v0.t -; RV64-1024-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; RV64-1024-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; RV64-1024-NEXT: addi a1, a0, 512 ; RV64-1024-NEXT: vse16.v v16, (a1) ; RV64-1024-NEXT: vse16.v v20, (a0) @@ -1062,8 +1061,8 @@ ; RV64-2048-NEXT: mul a3, a3, a4 ; RV64-2048-NEXT: sub sp, sp, a3 ; RV64-2048-NEXT: andi sp, sp, -512 -; RV64-2048-NEXT: addi a4, zero, 256 -; RV64-2048-NEXT: vsetvli a3, a4, e16,m2,ta,mu +; RV64-2048-NEXT: addi a3, zero, 256 +; RV64-2048-NEXT: vsetvli zero, a3, e16,m2,ta,mu ; RV64-2048-NEXT: vle16.v v26, (a1) ; RV64-2048-NEXT: lui a1, %hi(.LCPI1_0) ; RV64-2048-NEXT: addi a1, a1, %lo(.LCPI1_0) @@ -1075,21 +1074,21 @@ ; RV64-2048-NEXT: addi a1, a1, 1944 ; RV64-2048-NEXT: vs2r.v v28, (a1) # Unknown-size Folded Spill ; RV64-2048-NEXT: vrgather.vv v12, v26, v8 -; RV64-2048-NEXT: vsetvli a1, a4, e32,m4,ta,mu +; RV64-2048-NEXT: vsetvli zero, a3, e32,m4,ta,mu ; RV64-2048-NEXT: vmv.v.i v28, 0 ; RV64-2048-NEXT: addi a1, zero, 128 -; RV64-2048-NEXT: vsetvli a2, a1, e32,m4,tu,mu +; RV64-2048-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; RV64-2048-NEXT: vslideup.vi v28, v12, 0 ; RV64-2048-NEXT: lui a2, %hi(.LCPI1_1) ; RV64-2048-NEXT: addi a2, a2, %lo(.LCPI1_1) -; RV64-2048-NEXT: vsetvli a3, a4, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a3, e16,m2,ta,mu ; RV64-2048-NEXT: vle16.v v10, (a2) ; RV64-2048-NEXT: vrgather.vv v12, v26, v10 ; RV64-2048-NEXT: vrgather.vv v16, v12, v8 -; RV64-2048-NEXT: vsetvli a2, a4, e32,m4,tu,mu +; RV64-2048-NEXT: vsetvli zero, a3, e32,m4,tu,mu ; RV64-2048-NEXT: vslideup.vx v28, v16, a1 ; RV64-2048-NEXT: addi a1, zero, 127 -; RV64-2048-NEXT: vsetivli a2, 1, e64,m4,ta,mu +; RV64-2048-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; RV64-2048-NEXT: vslidedown.vx v8, v28, a1 ; RV64-2048-NEXT: vmv.x.s a6, v8 ; RV64-2048-NEXT: addi a1, zero, 126 @@ -1668,190 +1667,190 @@ ; RV64-2048-NEXT: sh a2, 1336(sp) ; RV64-2048-NEXT: srli a1, a2, 32 ; RV64-2048-NEXT: sh a1, 1340(sp) -; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a3, 1328(sp) -; RV64-2048-NEXT: srli a2, a3, 32 -; RV64-2048-NEXT: sh a2, 1332(sp) -; RV64-2048-NEXT: vmv.x.s a2, v12 +; RV64-2048-NEXT: srli a1, a3, 32 +; RV64-2048-NEXT: sh a1, 1332(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1320(sp) ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1324(sp) +; RV64-2048-NEXT: vmv.x.s a1, v12 +; RV64-2048-NEXT: sh a1, 1312(sp) +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1316(sp) ; RV64-2048-NEXT: vmv.x.s a1, v16 -; RV64-2048-NEXT: sh a2, 1312(sp) -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1316(sp) -; RV64-2048-NEXT: vmv.x.s a2, v20 ; RV64-2048-NEXT: sh a1, 1304(sp) -; RV64-2048-NEXT: sh a2, 1296(sp) ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1308(sp) +; RV64-2048-NEXT: vmv.x.s a1, v20 +; RV64-2048-NEXT: sh a1, 1296(sp) +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1300(sp) ; RV64-2048-NEXT: vmv.x.s a1, v24 ; RV64-2048-NEXT: sh a1, 1288(sp) -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1300(sp) -; RV64-2048-NEXT: vmv.x.s a2, v0 -; RV64-2048-NEXT: sh a2, 1280(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 31 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1292(sp) +; RV64-2048-NEXT: vmv.x.s a1, v0 +; RV64-2048-NEXT: sh a1, 1280(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 31 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1284(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1272(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 30 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1284(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1264(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 29 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1276(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1264(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 29 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1268(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1256(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 28 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1268(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1248(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 27 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1260(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1248(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 27 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1252(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1240(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 26 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1252(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1232(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 25 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1244(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1232(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 25 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1236(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1224(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 24 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1236(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1216(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 23 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1228(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1216(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 23 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1220(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1208(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 22 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1220(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1200(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 21 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1212(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1200(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 21 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1204(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1192(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 20 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1204(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1184(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 19 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1196(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1184(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 19 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1188(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1176(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 18 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1188(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1168(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 17 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1180(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1168(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 17 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1172(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1160(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 16 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1172(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1152(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 15 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1164(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1152(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 15 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1156(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1144(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 14 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1156(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1136(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 13 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1148(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1136(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 13 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1140(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1128(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 12 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1140(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1120(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 11 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1132(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1120(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 11 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1124(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1112(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 10 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1124(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1104(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 9 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1116(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1104(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 9 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1108(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1096(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 8 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1108(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1088(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 7 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1100(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1088(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 7 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1092(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1080(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 6 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1092(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1072(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 5 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1084(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1072(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 5 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1076(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1064(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 4 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1076(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1056(sp) -; RV64-2048-NEXT: vslidedown.vi v8, v28, 3 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1068(sp) ; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1056(sp) +; RV64-2048-NEXT: vslidedown.vi v8, v28, 3 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1060(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 ; RV64-2048-NEXT: sh a1, 1048(sp) ; RV64-2048-NEXT: vslidedown.vi v8, v28, 2 -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1060(sp) -; RV64-2048-NEXT: vmv.x.s a2, v8 -; RV64-2048-NEXT: sh a2, 1040(sp) -; RV64-2048-NEXT: vslidedown.vi v28, v28, 1 ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1052(sp) +; RV64-2048-NEXT: vmv.x.s a1, v8 +; RV64-2048-NEXT: sh a1, 1040(sp) +; RV64-2048-NEXT: vslidedown.vi v28, v28, 1 +; RV64-2048-NEXT: srli a1, a1, 32 +; RV64-2048-NEXT: sh a1, 1044(sp) ; RV64-2048-NEXT: vmv.x.s a1, v28 ; RV64-2048-NEXT: sh a1, 1032(sp) -; RV64-2048-NEXT: srli a2, a2, 32 -; RV64-2048-NEXT: sh a2, 1044(sp) ; RV64-2048-NEXT: srli a1, a1, 32 ; RV64-2048-NEXT: sh a1, 1036(sp) -; RV64-2048-NEXT: addi a3, zero, 256 -; RV64-2048-NEXT: vsetvli a1, a3, e16,m2,ta,mu +; RV64-2048-NEXT: addi a2, zero, 256 +; RV64-2048-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; RV64-2048-NEXT: addi a1, sp, 512 ; RV64-2048-NEXT: vle16.v v26, (a1) ; RV64-2048-NEXT: addi a1, sp, 1024 @@ -1864,40 +1863,39 @@ ; RV64-2048-NEXT: addi a1, a1, -1365 ; RV64-2048-NEXT: slli a1, a1, 12 ; RV64-2048-NEXT: addi a1, a1, -1366 -; RV64-2048-NEXT: vsetivli a2, 4, e64,m1,ta,mu +; RV64-2048-NEXT: vsetivli zero, 4, e64,m1,ta,mu ; RV64-2048-NEXT: vmv.s.x v25, a1 -; RV64-2048-NEXT: vsetivli a1, 2, e64,m1,tu,mu +; RV64-2048-NEXT: vsetivli zero, 2, e64,m1,tu,mu ; RV64-2048-NEXT: vmv1r.v v0, v25 ; RV64-2048-NEXT: vslideup.vi v0, v25, 1 -; RV64-2048-NEXT: vsetivli a1, 3, e64,m1,tu,mu +; RV64-2048-NEXT: vsetivli zero, 3, e64,m1,tu,mu ; RV64-2048-NEXT: vslideup.vi v0, v25, 2 -; RV64-2048-NEXT: vsetivli a1, 4, e64,m1,tu,mu +; RV64-2048-NEXT: vsetivli zero, 4, e64,m1,tu,mu ; RV64-2048-NEXT: vslideup.vi v0, v25, 3 ; RV64-2048-NEXT: lui a1, %hi(.LCPI1_2) ; RV64-2048-NEXT: addi a1, a1, %lo(.LCPI1_2) -; RV64-2048-NEXT: vsetvli a2, a3, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; RV64-2048-NEXT: vle16.v v30, (a1) ; RV64-2048-NEXT: lui a1, %hi(.LCPI1_3) ; RV64-2048-NEXT: addi a1, a1, %lo(.LCPI1_3) ; RV64-2048-NEXT: vle16.v v8, (a1) ; RV64-2048-NEXT: vrgather.vv v10, v28, v30 -; RV64-2048-NEXT: addi a2, zero, 256 -; RV64-2048-NEXT: vsetvli a1, a2, e16,m2,tu,mu +; RV64-2048-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; RV64-2048-NEXT: csrr a1, vlenb ; RV64-2048-NEXT: slli a1, a1, 2 ; RV64-2048-NEXT: add a1, sp, a1 ; RV64-2048-NEXT: addi a1, a1, 1944 ; RV64-2048-NEXT: vl2re8.v v12, (a1) # Unknown-size Folded Reload ; RV64-2048-NEXT: vrgather.vv v10, v12, v8, v0.t -; RV64-2048-NEXT: vsetvli a1, a2, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; RV64-2048-NEXT: lui a1, %hi(.LCPI1_4) ; RV64-2048-NEXT: addi a1, a1, %lo(.LCPI1_4) ; RV64-2048-NEXT: vle16.v v28, (a1) ; RV64-2048-NEXT: vrgather.vv v8, v26, v30 -; RV64-2048-NEXT: vsetvli a1, a2, e16,m2,tu,mu +; RV64-2048-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; RV64-2048-NEXT: addi a1, zero, 256 ; RV64-2048-NEXT: vrgather.vv v8, v12, v28, v0.t -; RV64-2048-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; RV64-2048-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; RV64-2048-NEXT: addi a1, a0, 512 ; RV64-2048-NEXT: vse16.v v8, (a1) ; RV64-2048-NEXT: vse16.v v10, (a0) diff --git a/llvm/test/CodeGen/RISCV/rvv/mask-reg-alloc.mir b/llvm/test/CodeGen/RISCV/rvv/mask-reg-alloc.mir --- a/llvm/test/CodeGen/RISCV/rvv/mask-reg-alloc.mir +++ b/llvm/test/CodeGen/RISCV/rvv/mask-reg-alloc.mir @@ -15,7 +15,7 @@ liveins: $v0, $v1, $v2, $v3 ; CHECK-LABEL: name: mask_reg_alloc ; CHECK: liveins: $v0, $v1, $v2, $v3 - ; CHECK: dead renamable $x10 = PseudoVSETIVLI 1, 64, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETIVLI 1, 64, implicit-def $vl, implicit-def $vtype ; CHECK: renamable $v25 = PseudoVMERGE_VIM_M1 killed renamable $v2, 1, killed renamable $v0, 1, 3, implicit $vl, implicit $vtype ; CHECK: renamable $v0 = COPY killed renamable $v1 ; CHECK: renamable $v26 = PseudoVMERGE_VIM_M1 killed renamable $v3, 1, killed renamable $v0, 1, 3, implicit $vl, implicit $vtype diff --git a/llvm/test/CodeGen/RISCV/rvv/memory-args.ll b/llvm/test/CodeGen/RISCV/rvv/memory-args.ll --- a/llvm/test/CodeGen/RISCV/rvv/memory-args.ll +++ b/llvm/test/CodeGen/RISCV/rvv/memory-args.ll @@ -13,7 +13,7 @@ ; RV64IV: # %bb.0: ; RV64IV-NEXT: vl8r.v v24, (a0) ; RV64IV-NEXT: addi a0, zero, 1024 -; RV64IV-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; RV64IV-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; RV64IV-NEXT: vmacc.vv v8, v16, v24 ; RV64IV-NEXT: ret %ret = call @llvm.riscv.vmacc.nxv64i8.nxv64i8( diff --git a/llvm/test/CodeGen/RISCV/rvv/regalloc-fast-crash.ll b/llvm/test/CodeGen/RISCV/rvv/regalloc-fast-crash.ll --- a/llvm/test/CodeGen/RISCV/rvv/regalloc-fast-crash.ll +++ b/llvm/test/CodeGen/RISCV/rvv/regalloc-fast-crash.ll @@ -10,7 +10,7 @@ ; CHECK-LABEL: test_vsseg2_mask_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v4, (a0), v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/rv32-spill-vector-csr.ll b/llvm/test/CodeGen/RISCV/rvv/rv32-spill-vector-csr.ll --- a/llvm/test/CodeGen/RISCV/rvv/rv32-spill-vector-csr.ll +++ b/llvm/test/CodeGen/RISCV/rvv/rv32-spill-vector-csr.ll @@ -19,7 +19,7 @@ ; SPILL-O0-NEXT: add a1, sp, a1 ; SPILL-O0-NEXT: addi a1, a1, 16 ; SPILL-O0-NEXT: vs1r.v v8, (a1) # Unknown-size Folded Spill -; SPILL-O0-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; SPILL-O0-NEXT: vfadd.vv v25, v8, v9 ; SPILL-O0-NEXT: addi a0, sp, 16 ; SPILL-O0-NEXT: vs1r.v v25, (a0) # Unknown-size Folded Spill @@ -34,7 +34,7 @@ ; SPILL-O0-NEXT: vl1r.v v8, (a1) # Unknown-size Folded Reload ; SPILL-O0-NEXT: # kill: def $x11 killed $x10 ; SPILL-O0-NEXT: lw a0, 8(sp) # 4-byte Folded Reload -; SPILL-O0-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; SPILL-O0-NEXT: vfadd.vv v8, v8, v25 ; SPILL-O0-NEXT: csrr a0, vlenb ; SPILL-O0-NEXT: slli a0, a0, 1 @@ -54,7 +54,7 @@ ; SPILL-O2-NEXT: mv s0, a0 ; SPILL-O2-NEXT: addi a1, sp, 8 ; SPILL-O2-NEXT: vs1r.v v8, (a1) # Unknown-size Folded Spill -; SPILL-O2-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; SPILL-O2-NEXT: vfadd.vv v25, v8, v9 ; SPILL-O2-NEXT: csrr a0, vlenb ; SPILL-O2-NEXT: add a0, sp, a0 @@ -63,7 +63,7 @@ ; SPILL-O2-NEXT: lui a0, %hi(.L.str) ; SPILL-O2-NEXT: addi a0, a0, %lo(.L.str) ; SPILL-O2-NEXT: call puts@plt -; SPILL-O2-NEXT: vsetvli a0, s0, e64,m1,ta,mu +; SPILL-O2-NEXT: vsetvli zero, s0, e64,m1,ta,mu ; SPILL-O2-NEXT: csrr a0, vlenb ; SPILL-O2-NEXT: add a0, sp, a0 ; SPILL-O2-NEXT: addi a0, a0, 8 diff --git a/llvm/test/CodeGen/RISCV/rvv/rv32-spill-zvlsseg.ll b/llvm/test/CodeGen/RISCV/rvv/rv32-spill-zvlsseg.ll --- a/llvm/test/CodeGen/RISCV/rvv/rv32-spill-zvlsseg.ll +++ b/llvm/test/CodeGen/RISCV/rvv/rv32-spill-zvlsseg.ll @@ -10,7 +10,7 @@ ; SPILL-O0-NEXT: addi sp, sp, -16 ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; SPILL-O0-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O0-NEXT: vmv1r.v v25, v1 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -30,7 +30,7 @@ ; SPILL-O2-NEXT: csrr a2, vlenb ; SPILL-O2-NEXT: slli a2, a2, 1 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; SPILL-O2-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb @@ -64,7 +64,7 @@ ; SPILL-O0-NEXT: addi sp, sp, -16 ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; SPILL-O0-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O0-NEXT: vmv1r.v v25, v1 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -84,7 +84,7 @@ ; SPILL-O2-NEXT: csrr a2, vlenb ; SPILL-O2-NEXT: slli a2, a2, 1 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; SPILL-O2-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb @@ -119,7 +119,7 @@ ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: slli a2, a2, 1 ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; SPILL-O0-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O0-NEXT: vmv2r.v v26, v2 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -140,7 +140,7 @@ ; SPILL-O2-NEXT: csrr a2, vlenb ; SPILL-O2-NEXT: slli a2, a2, 2 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; SPILL-O2-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb @@ -177,7 +177,7 @@ ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: slli a2, a2, 2 ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; SPILL-O0-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O0-NEXT: vmv4r.v v28, v4 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -198,7 +198,7 @@ ; SPILL-O2-NEXT: csrr a2, vlenb ; SPILL-O2-NEXT: slli a2, a2, 3 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; SPILL-O2-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb @@ -235,7 +235,7 @@ ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: slli a2, a2, 1 ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; SPILL-O0-NEXT: vlseg3e32.v v0, (a0) ; SPILL-O0-NEXT: vmv2r.v v26, v2 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -257,7 +257,7 @@ ; SPILL-O2-NEXT: addi a3, zero, 6 ; SPILL-O2-NEXT: mul a2, a2, a3 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; SPILL-O2-NEXT: vlseg3e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb diff --git a/llvm/test/CodeGen/RISCV/rvv/rv64-spill-vector-csr.ll b/llvm/test/CodeGen/RISCV/rvv/rv64-spill-vector-csr.ll --- a/llvm/test/CodeGen/RISCV/rvv/rv64-spill-vector-csr.ll +++ b/llvm/test/CodeGen/RISCV/rvv/rv64-spill-vector-csr.ll @@ -19,7 +19,7 @@ ; SPILL-O0-NEXT: add a1, sp, a1 ; SPILL-O0-NEXT: addi a1, a1, 24 ; SPILL-O0-NEXT: vs1r.v v8, (a1) # Unknown-size Folded Spill -; SPILL-O0-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; SPILL-O0-NEXT: vfadd.vv v25, v8, v9 ; SPILL-O0-NEXT: addi a0, sp, 24 ; SPILL-O0-NEXT: vs1r.v v25, (a0) # Unknown-size Folded Spill @@ -34,7 +34,7 @@ ; SPILL-O0-NEXT: vl1r.v v8, (a1) # Unknown-size Folded Reload ; SPILL-O0-NEXT: # kill: def $x11 killed $x10 ; SPILL-O0-NEXT: ld a0, 16(sp) # 8-byte Folded Reload -; SPILL-O0-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; SPILL-O0-NEXT: vfadd.vv v8, v8, v25 ; SPILL-O0-NEXT: csrr a0, vlenb ; SPILL-O0-NEXT: slli a0, a0, 1 @@ -54,7 +54,7 @@ ; SPILL-O2-NEXT: mv s0, a0 ; SPILL-O2-NEXT: addi a1, sp, 16 ; SPILL-O2-NEXT: vs1r.v v8, (a1) # Unknown-size Folded Spill -; SPILL-O2-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; SPILL-O2-NEXT: vfadd.vv v25, v8, v9 ; SPILL-O2-NEXT: csrr a0, vlenb ; SPILL-O2-NEXT: add a0, sp, a0 @@ -63,7 +63,7 @@ ; SPILL-O2-NEXT: lui a0, %hi(.L.str) ; SPILL-O2-NEXT: addi a0, a0, %lo(.L.str) ; SPILL-O2-NEXT: call puts@plt -; SPILL-O2-NEXT: vsetvli a0, s0, e64,m1,ta,mu +; SPILL-O2-NEXT: vsetvli zero, s0, e64,m1,ta,mu ; SPILL-O2-NEXT: csrr a0, vlenb ; SPILL-O2-NEXT: add a0, sp, a0 ; SPILL-O2-NEXT: addi a0, a0, 16 diff --git a/llvm/test/CodeGen/RISCV/rvv/rv64-spill-zvlsseg.ll b/llvm/test/CodeGen/RISCV/rvv/rv64-spill-zvlsseg.ll --- a/llvm/test/CodeGen/RISCV/rvv/rv64-spill-zvlsseg.ll +++ b/llvm/test/CodeGen/RISCV/rvv/rv64-spill-zvlsseg.ll @@ -10,7 +10,7 @@ ; SPILL-O0-NEXT: addi sp, sp, -16 ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; SPILL-O0-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O0-NEXT: vmv1r.v v25, v1 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -30,7 +30,7 @@ ; SPILL-O2-NEXT: csrr a2, vlenb ; SPILL-O2-NEXT: slli a2, a2, 1 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; SPILL-O2-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb @@ -64,7 +64,7 @@ ; SPILL-O0-NEXT: addi sp, sp, -16 ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; SPILL-O0-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O0-NEXT: vmv1r.v v25, v1 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -84,7 +84,7 @@ ; SPILL-O2-NEXT: csrr a2, vlenb ; SPILL-O2-NEXT: slli a2, a2, 1 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; SPILL-O2-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb @@ -119,7 +119,7 @@ ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: slli a2, a2, 1 ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; SPILL-O0-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O0-NEXT: vmv2r.v v26, v2 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -140,7 +140,7 @@ ; SPILL-O2-NEXT: csrr a2, vlenb ; SPILL-O2-NEXT: slli a2, a2, 2 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; SPILL-O2-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb @@ -177,7 +177,7 @@ ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: slli a2, a2, 2 ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; SPILL-O0-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O0-NEXT: vmv4r.v v28, v4 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -198,7 +198,7 @@ ; SPILL-O2-NEXT: csrr a2, vlenb ; SPILL-O2-NEXT: slli a2, a2, 3 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; SPILL-O2-NEXT: vlseg2e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb @@ -235,7 +235,7 @@ ; SPILL-O0-NEXT: csrr a2, vlenb ; SPILL-O0-NEXT: slli a2, a2, 1 ; SPILL-O0-NEXT: sub sp, sp, a2 -; SPILL-O0-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; SPILL-O0-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; SPILL-O0-NEXT: vlseg3e32.v v0, (a0) ; SPILL-O0-NEXT: vmv2r.v v26, v2 ; SPILL-O0-NEXT: addi a0, sp, 16 @@ -257,7 +257,7 @@ ; SPILL-O2-NEXT: addi a3, zero, 6 ; SPILL-O2-NEXT: mul a2, a2, a3 ; SPILL-O2-NEXT: sub sp, sp, a2 -; SPILL-O2-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; SPILL-O2-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; SPILL-O2-NEXT: vlseg3e32.v v0, (a0) ; SPILL-O2-NEXT: addi a0, sp, 16 ; SPILL-O2-NEXT: csrr a1, vlenb diff --git a/llvm/test/CodeGen/RISCV/rvv/select-sra.ll b/llvm/test/CodeGen/RISCV/rvv/select-sra.ll --- a/llvm/test/CodeGen/RISCV/rvv/select-sra.ll +++ b/llvm/test/CodeGen/RISCV/rvv/select-sra.ll @@ -10,7 +10,7 @@ ; RV32: # %bb.0: ; RV32-NEXT: lui a0, 284280 ; RV32-NEXT: addi a0, a0, 291 -; RV32-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV32-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV32-NEXT: vmv.v.x v25, a0 ; RV32-NEXT: lui a0, 214376 ; RV32-NEXT: addi a0, a0, -2030 @@ -21,7 +21,7 @@ ; RV64: # %bb.0: ; RV64-NEXT: lui a0, 284280 ; RV64-NEXT: addiw a0, a0, 291 -; RV64-NEXT: vsetivli a1, 4, e32,m1,ta,mu +; RV64-NEXT: vsetivli zero, 4, e32,m1,ta,mu ; RV64-NEXT: vmv.v.x v25, a0 ; RV64-NEXT: lui a0, 214376 ; RV64-NEXT: addiw a0, a0, -2030 diff --git a/llvm/test/CodeGen/RISCV/rvv/setcc-integer-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/setcc-integer-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/setcc-integer-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/setcc-integer-rv32.ll @@ -1033,7 +1033,7 @@ define @icmp_uge_vi_nxv8i8_6( %va, i32 %vl) { ; CHECK-LABEL: icmp_uge_vi_nxv8i8_6: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v25, v8 diff --git a/llvm/test/CodeGen/RISCV/rvv/setcc-integer-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/setcc-integer-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/setcc-integer-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/setcc-integer-rv64.ll @@ -291,7 +291,7 @@ define @icmp_uge_vi_nxv8i8_6( %va, i64 %vl) { ; CHECK-LABEL: icmp_uge_vi_nxv8i8_6: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v25, 0 ; CHECK-NEXT: vsetvli a0, zero, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v25, v8 diff --git a/llvm/test/CodeGen/RISCV/rvv/vaadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vaadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vaadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vaadd-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vaadd_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vaadd_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vaadd_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vaadd_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vaadd_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vaadd_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vaadd_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vaadd_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vaadd_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vaadd_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vaadd_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vaadd_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vaadd_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vaadd_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vaadd_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vaadd_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vaadd_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vaadd_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vaadd_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vaadd_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vaadd_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vaadd_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vaadd_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vaadd_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vaadd_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vaadd_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vaadd_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vaadd_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vaadd_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vaadd_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vaadd_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vaadd_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vaadd_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vaadd_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vaadd_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vaadd_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vaadd_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vaadd_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vaadd_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vaadd_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vaadd_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vaadd_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vaadd_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vaadd_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vaadd_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vaadd_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vaadd_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vaadd_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vaadd_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vaadd_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vaadd_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vaadd_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vaadd_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vaadd_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vaadd_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vaadd_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vaadd_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vaadd_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vaadd_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vaadd_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vaadd_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vaadd_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vaadd_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vaadd_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vaadd_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vaadd_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vaadd_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vaadd_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vaadd_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vaadd_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vaadd_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vaadd_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vaadd_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vaadd_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vaadd_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vaadd_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vaadd.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vaadd.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vaadd.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vaadd.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vaadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vaadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vaadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vaadd-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vaadd_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vaadd_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vaadd_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vaadd_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vaadd_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vaadd_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vaadd_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vaadd_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vaadd_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vaadd_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vaadd_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vaadd_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vaadd_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vaadd_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vaadd_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vaadd_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vaadd_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vaadd_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vaadd_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vaadd_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vaadd_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vaadd_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vaadd_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vaadd_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vaadd_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vaadd_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vaadd_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vaadd_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vaadd_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vaadd_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vaadd_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vaadd_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vaadd_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vaadd_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vaadd_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vaadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vaadd_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vaadd_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vaadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vaadd_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vaadd_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vaadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vaadd_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vaadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vaadd_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vaadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vaadd_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vaadd_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vaadd_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vaadd_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vaadd_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vaadd_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vaadd_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vaadd_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vaadd_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vaadd_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vaadd_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vaadd_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vaadd_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vaadd_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vaadd_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vaadd_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vaadd_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vaadd_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vaadd_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vaadd_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vaadd_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vaadd_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vaadd_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vaadd_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vaadd_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vaadd_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vaadd_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vaadd_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vaadd_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vaadd_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vaadd_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vaadd_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vaadd_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vaadd_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vaadd_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vaadd_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vaadd_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vaadd_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vaadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vaadd_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vaadd_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vaadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vaadd_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vaadd_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vaadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vaadd_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaadd_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vaadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vaadd_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaadd_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vaadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vaaddu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vaaddu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vaaddu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vaaddu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vaaddu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vaaddu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vaaddu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vaaddu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vaaddu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vaaddu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vaaddu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vaaddu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vaaddu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vaaddu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vaaddu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vaaddu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vaaddu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vaaddu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vaaddu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vaaddu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vaaddu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vaaddu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vaaddu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vaaddu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vaaddu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vaaddu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vaaddu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vaaddu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vaaddu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vaaddu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vaaddu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vaaddu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vaaddu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vaaddu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vaaddu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vaaddu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vaaddu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vaaddu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vaaddu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vaaddu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vaaddu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vaaddu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vaaddu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vaaddu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vaaddu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vaaddu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vaaddu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vaaddu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vaaddu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vaaddu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vaaddu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vaaddu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vaaddu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vaaddu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vaaddu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vaaddu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vaaddu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vaaddu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vaaddu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vaaddu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vaaddu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vaaddu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vaaddu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vaaddu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vaaddu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vaaddu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vaaddu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vaaddu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vaaddu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vaaddu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vaaddu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vaaddu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vaaddu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vaaddu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vaaddu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vaaddu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vaaddu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vaaddu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vaaddu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vaaddu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vaaddu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vaaddu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vaaddu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vaaddu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vaaddu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vaaddu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vaaddu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vaaddu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vaaddu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vaaddu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vaaddu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vaaddu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vaaddu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vaaddu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vaaddu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vaaddu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vaaddu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vaaddu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vaaddu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vaaddu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vaaddu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vaaddu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vaaddu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vaaddu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vaaddu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vaaddu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vaaddu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vaaddu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vaaddu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vaaddu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vaaddu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vaaddu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vaaddu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vaaddu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vaaddu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vaaddu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vaaddu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vaaddu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vaaddu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vaaddu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vaaddu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vaaddu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vaaddu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vaaddu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vaaddu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vaaddu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vaaddu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vaaddu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vaaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vaaddu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vaaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vaaddu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vaaddu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vaaddu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vaaddu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vaaddu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vaaddu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vaaddu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vaaddu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vaaddu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vaaddu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vaaddu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vaaddu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vaaddu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vaaddu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vaaddu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vaaddu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vaaddu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vaaddu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vaaddu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vaaddu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vaaddu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vaaddu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vaaddu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vaaddu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vaaddu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vaaddu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vaaddu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vaaddu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vaaddu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vaaddu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vaaddu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vaaddu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vaaddu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vaaddu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vaaddu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vaaddu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vaaddu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vaaddu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vaaddu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vaaddu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vaaddu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vaaddu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vaaddu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vaaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vaaddu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vaaddu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vaaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vadc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vadc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vadc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vadc-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vadc_vvm_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vadc_vvm_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vadc_vvm_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vadc_vvm_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vadc_vvm_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vadc_vvm_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vadc_vvm_nxv64i8_nxv64i8_nxv64i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vadc_vvm_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vadc_vvm_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vadc_vvm_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vadc_vvm_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ define @intrinsic_vadc_vvm_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vadc_vvm_nxv32i16_nxv32i16_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vadc_vvm_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vadc_vvm_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vadc_vvm_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vadc_vvm_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vadc_vvm_nxv16i32_nxv16i32_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vadc_vvm_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vadc_vvm_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vadc_vvm_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vadc_vvm_nxv8i64_nxv8i64_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vadc_vxm_nxv1i8_nxv1i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vadc_vxm_nxv2i8_nxv2i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vadc_vxm_nxv4i8_nxv4i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vadc_vxm_nxv8i8_nxv8i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vadc_vxm_nxv16i8_nxv16i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,7 +604,7 @@ define @intrinsic_vadc_vxm_nxv32i8_nxv32i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -626,7 +626,7 @@ define @intrinsic_vadc_vxm_nxv64i8_nxv64i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_vadc_vxm_nxv1i16_nxv1i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ define @intrinsic_vadc_vxm_nxv2i16_nxv2i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -692,7 +692,7 @@ define @intrinsic_vadc_vxm_nxv4i16_nxv4i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vadc_vxm_nxv8i16_nxv8i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -736,7 +736,7 @@ define @intrinsic_vadc_vxm_nxv16i16_nxv16i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -758,7 +758,7 @@ define @intrinsic_vadc_vxm_nxv32i16_nxv32i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -780,7 +780,7 @@ define @intrinsic_vadc_vxm_nxv1i32_nxv1i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ define @intrinsic_vadc_vxm_nxv2i32_nxv2i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -824,7 +824,7 @@ define @intrinsic_vadc_vxm_nxv4i32_nxv4i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -846,7 +846,7 @@ define @intrinsic_vadc_vxm_nxv8i32_nxv8i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -868,7 +868,7 @@ define @intrinsic_vadc_vxm_nxv16i32_nxv16i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -893,7 +893,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vadc.vvm v8, v8, v25, v0 @@ -921,7 +921,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vadc.vvm v8, v8, v26, v0 @@ -949,7 +949,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vadc.vvm v8, v8, v28, v0 @@ -977,7 +977,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 @@ -996,7 +996,7 @@ define @intrinsic_vadc_vim_nxv1i8_nxv1i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1012,7 +1012,7 @@ define @intrinsic_vadc_vim_nxv2i8_nxv2i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1028,7 +1028,7 @@ define @intrinsic_vadc_vim_nxv4i8_nxv4i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vadc_vim_nxv8i8_nxv8i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1060,7 +1060,7 @@ define @intrinsic_vadc_vim_nxv16i8_nxv16i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1076,7 +1076,7 @@ define @intrinsic_vadc_vim_nxv32i8_nxv32i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1092,7 +1092,7 @@ define @intrinsic_vadc_vim_nxv64i8_nxv64i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1108,7 +1108,7 @@ define @intrinsic_vadc_vim_nxv1i16_nxv1i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1124,7 +1124,7 @@ define @intrinsic_vadc_vim_nxv2i16_nxv2i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1140,7 +1140,7 @@ define @intrinsic_vadc_vim_nxv4i16_nxv4i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ define @intrinsic_vadc_vim_nxv8i16_nxv8i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1172,7 +1172,7 @@ define @intrinsic_vadc_vim_nxv16i16_nxv16i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1188,7 +1188,7 @@ define @intrinsic_vadc_vim_nxv32i16_nxv32i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1204,7 +1204,7 @@ define @intrinsic_vadc_vim_nxv1i32_nxv1i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1220,7 +1220,7 @@ define @intrinsic_vadc_vim_nxv2i32_nxv2i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1236,7 +1236,7 @@ define @intrinsic_vadc_vim_nxv4i32_nxv4i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vadc_vim_nxv8i32_nxv8i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1268,7 +1268,7 @@ define @intrinsic_vadc_vim_nxv16i32_nxv16i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1284,7 +1284,7 @@ define @intrinsic_vadc_vim_nxv1i64_nxv1i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1300,7 +1300,7 @@ define @intrinsic_vadc_vim_nxv2i64_nxv2i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1316,7 +1316,7 @@ define @intrinsic_vadc_vim_nxv4i64_nxv4i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1332,7 +1332,7 @@ define @intrinsic_vadc_vim_nxv8i64_nxv8i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vadc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vadc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vadc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vadc-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vadc_vvm_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vadc_vvm_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vadc_vvm_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vadc_vvm_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vadc_vvm_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vadc_vvm_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vadc_vvm_nxv64i8_nxv64i8_nxv64i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vadc_vvm_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vadc_vvm_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vadc_vvm_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vadc_vvm_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ define @intrinsic_vadc_vvm_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vadc_vvm_nxv32i16_nxv32i16_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vadc_vvm_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vadc_vvm_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vadc_vvm_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vadc_vvm_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vadc_vvm_nxv16i32_nxv16i32_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vadc_vvm_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vadc_vvm_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vadc_vvm_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vadc_vvm_nxv8i64_nxv8i64_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vvm_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vadc_vxm_nxv1i8_nxv1i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vadc_vxm_nxv2i8_nxv2i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vadc_vxm_nxv4i8_nxv4i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vadc_vxm_nxv8i8_nxv8i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vadc_vxm_nxv16i8_nxv16i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,7 +604,7 @@ define @intrinsic_vadc_vxm_nxv32i8_nxv32i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -626,7 +626,7 @@ define @intrinsic_vadc_vxm_nxv64i8_nxv64i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_vadc_vxm_nxv1i16_nxv1i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ define @intrinsic_vadc_vxm_nxv2i16_nxv2i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -692,7 +692,7 @@ define @intrinsic_vadc_vxm_nxv4i16_nxv4i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vadc_vxm_nxv8i16_nxv8i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -736,7 +736,7 @@ define @intrinsic_vadc_vxm_nxv16i16_nxv16i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -758,7 +758,7 @@ define @intrinsic_vadc_vxm_nxv32i16_nxv32i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -780,7 +780,7 @@ define @intrinsic_vadc_vxm_nxv1i32_nxv1i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ define @intrinsic_vadc_vxm_nxv2i32_nxv2i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -824,7 +824,7 @@ define @intrinsic_vadc_vxm_nxv4i32_nxv4i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -846,7 +846,7 @@ define @intrinsic_vadc_vxm_nxv8i32_nxv8i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -868,7 +868,7 @@ define @intrinsic_vadc_vxm_nxv16i32_nxv16i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -890,7 +890,7 @@ define @intrinsic_vadc_vxm_nxv1i64_nxv1i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -912,7 +912,7 @@ define @intrinsic_vadc_vxm_nxv2i64_nxv2i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -934,7 +934,7 @@ define @intrinsic_vadc_vxm_nxv4i64_nxv4i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -956,7 +956,7 @@ define @intrinsic_vadc_vxm_nxv8i64_nxv8i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadc_vxm_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vadc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ define @intrinsic_vadc_vim_nxv1i8_nxv1i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -988,7 +988,7 @@ define @intrinsic_vadc_vim_nxv2i8_nxv2i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1004,7 +1004,7 @@ define @intrinsic_vadc_vim_nxv4i8_nxv4i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1020,7 +1020,7 @@ define @intrinsic_vadc_vim_nxv8i8_nxv8i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1036,7 +1036,7 @@ define @intrinsic_vadc_vim_nxv16i8_nxv16i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1052,7 +1052,7 @@ define @intrinsic_vadc_vim_nxv32i8_nxv32i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vadc_vim_nxv64i8_nxv64i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1084,7 +1084,7 @@ define @intrinsic_vadc_vim_nxv1i16_nxv1i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1100,7 +1100,7 @@ define @intrinsic_vadc_vim_nxv2i16_nxv2i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1116,7 +1116,7 @@ define @intrinsic_vadc_vim_nxv4i16_nxv4i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1132,7 +1132,7 @@ define @intrinsic_vadc_vim_nxv8i16_nxv8i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ define @intrinsic_vadc_vim_nxv16i16_nxv16i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1164,7 +1164,7 @@ define @intrinsic_vadc_vim_nxv32i16_nxv32i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1180,7 +1180,7 @@ define @intrinsic_vadc_vim_nxv1i32_nxv1i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1196,7 +1196,7 @@ define @intrinsic_vadc_vim_nxv2i32_nxv2i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1212,7 +1212,7 @@ define @intrinsic_vadc_vim_nxv4i32_nxv4i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define @intrinsic_vadc_vim_nxv8i32_nxv8i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1244,7 +1244,7 @@ define @intrinsic_vadc_vim_nxv16i32_nxv16i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1260,7 +1260,7 @@ define @intrinsic_vadc_vim_nxv1i64_nxv1i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1276,7 +1276,7 @@ define @intrinsic_vadc_vim_nxv2i64_nxv2i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1292,7 +1292,7 @@ define @intrinsic_vadc_vim_nxv4i64_nxv4i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1308,7 +1308,7 @@ define @intrinsic_vadc_vim_nxv8i64_nxv8i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadc_vim_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadc.vim v8, v8, -9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vadd-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vadd_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vadd_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vadd_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vadd_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vadd_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vadd_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vadd_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vadd_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vadd_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vadd_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vadd_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vadd_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vadd_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vadd_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vadd_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vadd_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vadd_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vadd_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vadd_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vadd_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vadd_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vadd_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vadd_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vadd_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vadd_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vadd_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vadd_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vadd_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vadd_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vadd_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vadd_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vadd_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vadd_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vadd_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vadd_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vadd_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vadd_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vadd_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vadd_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vadd_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vadd_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vadd_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vadd_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vadd_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vadd_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vadd_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vadd_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vadd_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vadd_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vadd_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vadd_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vadd_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vadd_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vadd_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vadd_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vadd_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vadd_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vadd_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vadd_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vadd_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vadd_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vadd_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vadd_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vadd_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vadd_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vadd_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vadd_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vadd_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vadd_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vadd_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vadd_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vadd_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vadd_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vadd_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vadd_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vadd_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vadd.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vadd.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vadd.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vadd.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1996,7 +1996,7 @@ define @intrinsic_vadd_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define @intrinsic_vadd_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2028,7 +2028,7 @@ define @intrinsic_vadd_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2043,7 +2043,7 @@ define @intrinsic_vadd_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2060,7 +2060,7 @@ define @intrinsic_vadd_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2075,7 +2075,7 @@ define @intrinsic_vadd_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2092,7 +2092,7 @@ define @intrinsic_vadd_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2107,7 +2107,7 @@ define @intrinsic_vadd_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2124,7 +2124,7 @@ define @intrinsic_vadd_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2139,7 +2139,7 @@ define @intrinsic_vadd_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vadd_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2171,7 +2171,7 @@ define @intrinsic_vadd_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ define @intrinsic_vadd_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2203,7 +2203,7 @@ define @intrinsic_vadd_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2220,7 +2220,7 @@ define @intrinsic_vadd_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2235,7 +2235,7 @@ define @intrinsic_vadd_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2252,7 +2252,7 @@ define @intrinsic_vadd_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2267,7 +2267,7 @@ define @intrinsic_vadd_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2284,7 +2284,7 @@ define @intrinsic_vadd_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2299,7 +2299,7 @@ define @intrinsic_vadd_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2316,7 +2316,7 @@ define @intrinsic_vadd_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ define @intrinsic_vadd_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2348,7 +2348,7 @@ define @intrinsic_vadd_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ define @intrinsic_vadd_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vadd_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2395,7 +2395,7 @@ define @intrinsic_vadd_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2412,7 +2412,7 @@ define @intrinsic_vadd_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2427,7 +2427,7 @@ define @intrinsic_vadd_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2444,7 +2444,7 @@ define @intrinsic_vadd_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2459,7 +2459,7 @@ define @intrinsic_vadd_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2476,7 +2476,7 @@ define @intrinsic_vadd_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2491,7 +2491,7 @@ define @intrinsic_vadd_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2508,7 +2508,7 @@ define @intrinsic_vadd_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2523,7 +2523,7 @@ define @intrinsic_vadd_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define @intrinsic_vadd_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2555,7 +2555,7 @@ define @intrinsic_vadd_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2572,7 +2572,7 @@ define @intrinsic_vadd_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2587,7 +2587,7 @@ define @intrinsic_vadd_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2604,7 +2604,7 @@ define @intrinsic_vadd_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2619,7 +2619,7 @@ define @intrinsic_vadd_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2636,7 +2636,7 @@ define @intrinsic_vadd_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2651,7 +2651,7 @@ define @intrinsic_vadd_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2668,7 +2668,7 @@ define @intrinsic_vadd_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2683,7 +2683,7 @@ define @intrinsic_vadd_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vadd-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vadd_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vadd_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vadd_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vadd_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vadd_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vadd_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vadd_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vadd_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vadd_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vadd_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vadd_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vadd_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vadd_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vadd_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vadd_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vadd_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vadd_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vadd_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vadd_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vadd_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vadd_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vadd_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vadd_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vadd_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vadd_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vadd_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vadd_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vadd_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vadd_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vadd_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vadd_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vadd_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vadd_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vadd_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vadd_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vadd_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vadd_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vadd_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vadd_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vadd_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vadd_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vadd_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vadd_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vadd_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vadd_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vadd_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vadd_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vadd_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vadd_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vadd_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vadd_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vadd_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vadd_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vadd_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vadd_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vadd_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vadd_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vadd_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vadd_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vadd_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vadd_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vadd_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vadd_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vadd_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vadd_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vadd_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vadd_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vadd_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vadd_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vadd_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vadd_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vadd_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vadd_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vadd_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vadd_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vadd_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vadd_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vadd_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vadd_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vadd_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vadd_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vadd_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vadd_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vadd_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vadd_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vadd_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vadd_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vadd_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vadd_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vadd_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vadd_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vadd_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vadd_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vadd_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vadd_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vadd_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vadd_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vadd_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vadd_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vadd_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vadd_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vadd_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vadd_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vadd_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vadd_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vadd_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vadd_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vadd_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vadd_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vadd_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vadd_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vadd_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vadd_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vadd_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vadd_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vadd_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vadd_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vadd_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vadd_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vadd_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vadd_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vadd_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vadd_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vadd_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vadd_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vadd_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vadd_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vadd_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vadd_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vadd_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vadd_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vadd_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vadd-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vadd-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vadd-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vadd-vp.ll @@ -9,7 +9,7 @@ define @vadd_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vadd_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vadd_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vadd_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define @vadd_vi_nxv1i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -69,7 +69,7 @@ define @vadd_vi_nxv1i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -85,7 +85,7 @@ define @vadd_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv2i8( %va, %b, %m, i32 %evl) @@ -95,7 +95,7 @@ define @vadd_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define @vadd_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define @vadd_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define @vadd_vi_nxv2i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -145,7 +145,7 @@ define @vadd_vi_nxv2i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -161,7 +161,7 @@ define @vadd_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv4i8( %va, %b, %m, i32 %evl) @@ -171,7 +171,7 @@ define @vadd_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define @vadd_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define @vadd_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vadd_vi_nxv4i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -221,7 +221,7 @@ define @vadd_vi_nxv4i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -237,7 +237,7 @@ define @vadd_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv8i8( %va, %b, %m, i32 %evl) @@ -247,7 +247,7 @@ define @vadd_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define @vadd_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define @vadd_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define @vadd_vi_nxv8i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -297,7 +297,7 @@ define @vadd_vi_nxv8i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -313,7 +313,7 @@ define @vadd_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv16i8( %va, %b, %m, i32 %evl) @@ -323,7 +323,7 @@ define @vadd_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define @vadd_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -347,7 +347,7 @@ define @vadd_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -361,7 +361,7 @@ define @vadd_vi_nxv16i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -373,7 +373,7 @@ define @vadd_vi_nxv16i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -389,7 +389,7 @@ define @vadd_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv32i8( %va, %b, %m, i32 %evl) @@ -399,7 +399,7 @@ define @vadd_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define @vadd_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -423,7 +423,7 @@ define @vadd_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -437,7 +437,7 @@ define @vadd_vi_nxv32i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -449,7 +449,7 @@ define @vadd_vi_nxv32i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -465,7 +465,7 @@ define @vadd_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv64i8( %va, %b, %m, i32 %evl) @@ -475,7 +475,7 @@ define @vadd_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define @vadd_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -499,7 +499,7 @@ define @vadd_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -513,7 +513,7 @@ define @vadd_vi_nxv64i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -525,7 +525,7 @@ define @vadd_vi_nxv64i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -541,7 +541,7 @@ define @vadd_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv1i16( %va, %b, %m, i32 %evl) @@ -551,7 +551,7 @@ define @vadd_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define @vadd_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define @vadd_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define @vadd_vi_nxv1i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -601,7 +601,7 @@ define @vadd_vi_nxv1i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -617,7 +617,7 @@ define @vadd_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv2i16( %va, %b, %m, i32 %evl) @@ -627,7 +627,7 @@ define @vadd_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define @vadd_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -651,7 +651,7 @@ define @vadd_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -665,7 +665,7 @@ define @vadd_vi_nxv2i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -677,7 +677,7 @@ define @vadd_vi_nxv2i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -693,7 +693,7 @@ define @vadd_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv4i16( %va, %b, %m, i32 %evl) @@ -703,7 +703,7 @@ define @vadd_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define @vadd_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -727,7 +727,7 @@ define @vadd_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -741,7 +741,7 @@ define @vadd_vi_nxv4i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -753,7 +753,7 @@ define @vadd_vi_nxv4i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -769,7 +769,7 @@ define @vadd_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv8i16( %va, %b, %m, i32 %evl) @@ -779,7 +779,7 @@ define @vadd_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define @vadd_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -803,7 +803,7 @@ define @vadd_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -817,7 +817,7 @@ define @vadd_vi_nxv8i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -829,7 +829,7 @@ define @vadd_vi_nxv8i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -845,7 +845,7 @@ define @vadd_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv16i16( %va, %b, %m, i32 %evl) @@ -855,7 +855,7 @@ define @vadd_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define @vadd_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -879,7 +879,7 @@ define @vadd_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -893,7 +893,7 @@ define @vadd_vi_nxv16i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -905,7 +905,7 @@ define @vadd_vi_nxv16i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -921,7 +921,7 @@ define @vadd_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv32i16( %va, %b, %m, i32 %evl) @@ -931,7 +931,7 @@ define @vadd_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -943,7 +943,7 @@ define @vadd_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -955,7 +955,7 @@ define @vadd_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -969,7 +969,7 @@ define @vadd_vi_nxv32i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -981,7 +981,7 @@ define @vadd_vi_nxv32i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -997,7 +997,7 @@ define @vadd_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv1i32( %va, %b, %m, i32 %evl) @@ -1007,7 +1007,7 @@ define @vadd_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1019,7 +1019,7 @@ define @vadd_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1031,7 +1031,7 @@ define @vadd_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1045,7 +1045,7 @@ define @vadd_vi_nxv1i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1057,7 +1057,7 @@ define @vadd_vi_nxv1i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1073,7 +1073,7 @@ define @vadd_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv2i32( %va, %b, %m, i32 %evl) @@ -1083,7 +1083,7 @@ define @vadd_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1095,7 +1095,7 @@ define @vadd_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1107,7 +1107,7 @@ define @vadd_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1121,7 +1121,7 @@ define @vadd_vi_nxv2i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1133,7 +1133,7 @@ define @vadd_vi_nxv2i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1149,7 +1149,7 @@ define @vadd_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv4i32( %va, %b, %m, i32 %evl) @@ -1159,7 +1159,7 @@ define @vadd_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1171,7 +1171,7 @@ define @vadd_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1183,7 +1183,7 @@ define @vadd_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1197,7 +1197,7 @@ define @vadd_vi_nxv4i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1209,7 +1209,7 @@ define @vadd_vi_nxv4i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1225,7 +1225,7 @@ define @vadd_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv8i32( %va, %b, %m, i32 %evl) @@ -1235,7 +1235,7 @@ define @vadd_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1247,7 +1247,7 @@ define @vadd_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1259,7 +1259,7 @@ define @vadd_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1273,7 +1273,7 @@ define @vadd_vi_nxv8i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1285,7 +1285,7 @@ define @vadd_vi_nxv8i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1301,7 +1301,7 @@ define @vadd_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv16i32( %va, %b, %m, i32 %evl) @@ -1311,7 +1311,7 @@ define @vadd_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1323,7 +1323,7 @@ define @vadd_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1335,7 +1335,7 @@ define @vadd_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vadd.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1349,7 +1349,7 @@ define @vadd_vi_nxv16i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1361,7 +1361,7 @@ define @vadd_vi_nxv16i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1377,7 +1377,7 @@ define @vadd_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv1i64( %va, %b, %m, i32 %evl) @@ -1387,7 +1387,7 @@ define @vadd_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1406,14 +1406,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1432,14 +1432,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1453,7 +1453,7 @@ define @vadd_vi_nxv1i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1465,7 +1465,7 @@ define @vadd_vi_nxv1i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1481,7 +1481,7 @@ define @vadd_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv2i64( %va, %b, %m, i32 %evl) @@ -1491,7 +1491,7 @@ define @vadd_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1510,14 +1510,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1536,14 +1536,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1557,7 +1557,7 @@ define @vadd_vi_nxv2i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1569,7 +1569,7 @@ define @vadd_vi_nxv2i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1585,7 +1585,7 @@ define @vadd_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv4i64( %va, %b, %m, i32 %evl) @@ -1595,7 +1595,7 @@ define @vadd_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1614,14 +1614,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1640,14 +1640,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1661,7 +1661,7 @@ define @vadd_vi_nxv4i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1673,7 +1673,7 @@ define @vadd_vi_nxv4i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1689,7 +1689,7 @@ define @vadd_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.add.nxv8i64( %va, %b, %m, i32 %evl) @@ -1699,7 +1699,7 @@ define @vadd_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1718,14 +1718,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1744,14 +1744,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vadd.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vadd_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vadd.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1765,7 +1765,7 @@ define @vadd_vi_nxv8i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1777,7 +1777,7 @@ define @vadd_vi_nxv8i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vadd_vi_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamoadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoadd-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoadd_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoadd_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoadd_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoadd_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoadd_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoadd_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoadd_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoadd_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoadd_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoadd_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoadd_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoadd_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoadd_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoadd_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoadd_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoadd_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoadd_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoadd_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoadd_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoadd_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoadd_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoadd_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoadd_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoadd_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoadd_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoadd_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoadd_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoadd_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoadd_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoadd_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoadd_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoadd_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoadd_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoadd_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoadd_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoadd_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoadd_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoadd_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamoadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoadd-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoadd_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoadd_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoadd_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoadd_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoadd_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoadd_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoadd_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoadd_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoadd_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoadd_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoadd_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoadd_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoadd_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoadd_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoadd_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoadd_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoadd_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoadd_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoadd_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoadd_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoadd_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoadd_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoadd_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoadd_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoadd_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoadd_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoadd_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoadd_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoadd_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoadd_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoadd_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoaddei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoadd_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoaddei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoadd_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoadd_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoaddei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoadd_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoadd_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoaddei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoadd_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoadd_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoaddei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoadd_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoadd_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoaddei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoadd_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoadd_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoadd_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoaddei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoand-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamoand-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoand-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoand-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoand_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoand_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoand_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoand_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoand_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoand_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoand_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoand_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoand_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoand_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoand_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoand_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoand_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoand_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoand_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoand_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoand_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoand_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoand_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoand_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoand_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoand_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoand_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoand_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoand_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoand_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoand_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoand_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoand_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoand_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoand_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoand_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoand_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoand_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoand_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoand_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoand_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoand_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoand_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoand_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoand_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoand_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoand_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoand_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoand_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoand_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoand_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoand_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoand_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoand_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoand_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoand_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoand_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoand_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoand_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoand_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoand_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoand_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoand_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoand_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoand_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoand_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoand_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoand_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoand_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoand_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoand_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoand_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoand_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoand_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoand-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamoand-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoand-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoand-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoand_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoand_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoand_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoand_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoand_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoand_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoand_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoand_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoand_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoand_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoand_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoand_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoand_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoand_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoand_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoand_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoand_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoand_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoand_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoand_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoand_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoand_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoand_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoand_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoand_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoand_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoand_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoand_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoand_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoand_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoand_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoand_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoand_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoand_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoand_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoand_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoand_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoand_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoand_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoand_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoand_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoand_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoand_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoand_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoand_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoand_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoand_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoand_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoand_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoand_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoand_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoand_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoand_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoand_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoand_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoand_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoand_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoand_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoandei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoand_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoand_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoandei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoand_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoand_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoandei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoand_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoand_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoandei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoand_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoand_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoandei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoand_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoand_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoandei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoand_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoand_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoand_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoand_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoandei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamomax-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamomax-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamomax-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamomax-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamomax_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamomax_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamomax_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamomax_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamomax_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamomax_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamomax_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamomax_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamomax_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamomax_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamomax_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamomax_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamomax_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamomax_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamomax_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamomax_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamomax_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamomax_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamomax_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamomax_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamomax_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamomax_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamomax_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamomax_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamomax_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamomax_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamomax_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamomax_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamomax_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamomax_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamomax_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamomax_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamomax_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamomax_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamomax_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamomax_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamomax_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamomax_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamomax_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamomax_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamomax_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamomax_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamomax_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamomax_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamomax_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamomax_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamomax_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamomax_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamomax_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamomax_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamomax_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamomax_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamomax_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamomax_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamomax_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamomax_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamomax_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamomax_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamomax_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamomax_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamomax_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamomax_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamomax_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamomax_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamomax_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamomax_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamomax_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamomax_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamomax_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamomax_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamomax-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamomax-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamomax-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamomax-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamomax_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamomax_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamomax_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamomax_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamomax_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamomax_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamomax_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamomax_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamomax_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamomax_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamomax_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamomax_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamomax_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamomax_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamomax_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamomax_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamomax_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamomax_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamomax_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamomax_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamomax_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamomax_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamomax_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamomax_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamomax_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamomax_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamomax_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamomax_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamomax_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamomax_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamomax_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamomax_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamomax_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamomax_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamomax_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamomax_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamomax_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamomax_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamomax_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamomax_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamomax_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamomax_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamomax_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamomax_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamomax_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamomax_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamomax_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamomax_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamomax_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamomax_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamomax_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamomax_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamomax_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamomax_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamomax_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamomax_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamomax_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamomax_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamomax_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamomax_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamomax_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamomax_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamomax_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamomax_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamomax_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamomax_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamomax_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamomax_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamomax_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomax_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamomax_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomax_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamomaxu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamomaxu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamomaxu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamomaxu-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamomaxu_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamomaxu_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamomaxu_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamomaxu_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamomaxu_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamomaxu_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamomaxu_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamomaxu_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamomaxu_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamomaxu_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamomaxu_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamomaxu_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamomaxu_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamomaxu_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamomaxu_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamomaxu_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamomaxu_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamomaxu_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamomaxu_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamomaxu_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamomaxu_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamomaxu_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamomaxu_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamomaxu_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamomaxu_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamomaxu_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamomaxu_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamomaxu_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamomaxu_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamomaxu_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamomaxu_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamomaxu_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamomaxu_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamomaxu_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamomaxu_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamomaxu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamomaxu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamomaxu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamomaxu-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamomaxu_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamomaxu_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamomaxu_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamomaxu_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamomaxu_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamomaxu_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamomaxu_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamomaxu_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamomaxu_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamomaxu_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamomaxu_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamomaxu_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamomaxu_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamomaxu_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamomaxu_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamomaxu_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamomaxu_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamomaxu_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamomaxu_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamomaxu_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamomaxu_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamomaxu_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamomaxu_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamomaxu_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamomaxu_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamomaxu_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamomaxu_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamomaxu_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamomaxu_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamomaxu_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamomaxuei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamomaxu_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamomaxuei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamomaxu_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamomaxuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamomaxu_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamomaxuei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamomaxu_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamomaxuei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamomaxu_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomaxu_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamomaxuei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamomin-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamomin-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamomin-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamomin-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamomin_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamomin_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamomin_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamomin_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamomin_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamomin_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamomin_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamomin_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamomin_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamomin_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamomin_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamomin_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamomin_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamomin_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamomin_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamomin_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamomin_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamomin_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamomin_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamomin_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamomin_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamomin_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamomin_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamomin_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamomin_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamomin_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamomin_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamomin_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamomin_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamomin_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamomin_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamomin_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamomin_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamomin_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamomin_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamomin_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamomin_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamomin_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamomin_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamomin_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamomin_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamomin_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamomin_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamomin_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamomin_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamomin_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamomin_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamomin_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamomin_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamomin_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamomin_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamomin_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamomin_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamomin_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamomin_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamomin_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamomin_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamomin_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamomin_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamomin_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamomin_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamomin_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamomin_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamomin_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamomin_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamomin_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamomin_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamomin_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamomin_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamomin_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamomin-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamomin-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamomin-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamomin-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamomin_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamomin_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamomin_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamomin_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamomin_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamomin_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamomin_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamomin_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamomin_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamomin_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamomin_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamomin_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamomin_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamomin_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamomin_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamomin_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamomin_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamomin_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamomin_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamomin_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamomin_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamomin_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamomin_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamomin_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamomin_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamomin_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamomin_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamomin_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamomin_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamomin_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamomin_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamomin_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamomin_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamomin_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamomin_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamomin_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamomin_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamomin_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamomin_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamomin_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamomin_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamomin_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamomin_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamomin_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamomin_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamomin_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamomin_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamomin_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamomin_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamomin_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamomin_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamomin_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamomin_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamomin_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamomin_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamomin_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamomin_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamomin_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamomin_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamomin_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamomin_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamomin_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamomin_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamomin_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamomin_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamomin_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamomin_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamomin_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamomin_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamomin_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamomin_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamomin_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamominu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamominu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamominu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamominu-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamominu_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamominu_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamominu_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamominu_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamominu_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamominu_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamominu_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamominu_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamominu_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamominu_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamominu_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamominu_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamominu_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamominu_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamominu_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamominu_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamominu_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamominu_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamominu_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamominu_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamominu_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamominu_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamominu_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamominu_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamominu_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamominu_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamominu_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamominu_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamominu_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamominu_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamominu_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamominu_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamominu_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamominu_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamominu_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamominu_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamominu_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamominu_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamominu_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamominu_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamominu_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamominu_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamominu_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamominu_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamominu_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamominu_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamominu_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamominu_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamominu_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamominu_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamominu_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamominu_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamominu_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamominu_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamominu_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamominu_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamominu_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamominu_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamominu_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamominu_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamominu_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamominu_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamominu_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamominu_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamominu_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamominu_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamominu_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamominu_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamominu_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamominu_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamominu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamominu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamominu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamominu-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamominu_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamominu_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamominu_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamominu_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamominu_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamominu_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamominu_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamominu_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamominu_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamominu_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamominu_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamominu_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamominu_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamominu_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamominu_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamominu_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamominu_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamominu_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamominu_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamominu_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamominu_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamominu_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamominu_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamominu_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamominu_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamominu_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamominu_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamominu_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamominu_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamominu_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamominu_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamominu_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamominu_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamominu_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamominu_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamominu_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamominu_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamominu_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamominu_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamominu_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamominu_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamominu_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamominu_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamominu_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamominu_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamominu_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamominu_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamominu_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamominu_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamominu_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamominu_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamominu_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamominu_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamominu_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamominu_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamominu_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamominu_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamominu_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamominuei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamominu_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamominu_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamominuei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamominu_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamominu_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamominuei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamominu_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamominu_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamominuei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamominu_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamominu_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamominuei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamominu_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamominu_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamominuei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamominu_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamominu_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamominu_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamominu_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamominuei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamoor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoor-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoor_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoor_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoor_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoor_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoor_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoor_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoor_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoor_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoor_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoor_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoor_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoor_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoor_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoor_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoor_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoor_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoor_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoor_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoor_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoor_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoor_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoor_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoor_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoor_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoor_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoor_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoor_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoor_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoor_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoor_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoor_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoor_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoor_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoor_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoor_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoor_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoor_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoor_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoor_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoor_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoor_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoor_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoor_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoor_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoor_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoor_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoor_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoor_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoor_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoor_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoor_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoor_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoor_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoor_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoor_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoor_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoor_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoor_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoor_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoor_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoor_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoor_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoor_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoor_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoor_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoor_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoor_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoor_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoor_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoor_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamoor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoor-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoor_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoor_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoor_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoor_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoor_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoor_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoor_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoor_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoor_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoor_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoor_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoor_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoor_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoor_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoor_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoor_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoor_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoor_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoor_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoor_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoor_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoor_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoor_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoor_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoor_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoor_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoor_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoor_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoor_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoor_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoor_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoor_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoor_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoor_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoor_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoor_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoor_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoor_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoor_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoor_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoor_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoor_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoor_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoor_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoor_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoor_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoor_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoor_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoor_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoor_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoor_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoor_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoor_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoor_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoor_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoor_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoor_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoor_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoorei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoor_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoor_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoorei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoor_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoor_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoorei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoor_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoor_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoor_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoor_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoorei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoor_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoor_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoorei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoor_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoor_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoor_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoor_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoorei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoswap-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamoswap-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoswap-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoswap-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoswap_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoswap_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoswap_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoswap_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoswap_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoswap_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoswap_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoswap_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoswap_v_nxv1f32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoswap_v_nxv2f32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoswap_v_nxv4f32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoswap_v_nxv8f32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoswap_v_nxv1f64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoswap_v_nxv2f64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoswap_v_nxv4f64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoswap_v_nxv8f64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoswap_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoswap_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoswap_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoswap_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoswap_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoswap_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoswap_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoswap_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoswap_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoswap_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoswap_v_nxv1f32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoswap_v_nxv2f32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoswap_v_nxv4f32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoswap_v_nxv8f32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoswap_v_nxv16f32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoswap_mask_v_nxv16f32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoswap_v_nxv1f64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoswap_v_nxv2f64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoswap_v_nxv4f64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoswap_v_nxv8f64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoswap_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1690,7 +1690,7 @@ define @intrinsic_vamoswap_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1714,7 +1714,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1738,7 +1738,7 @@ define @intrinsic_vamoswap_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1762,7 +1762,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1786,7 +1786,7 @@ define @intrinsic_vamoswap_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1810,7 +1810,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1834,7 +1834,7 @@ define @intrinsic_vamoswap_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1858,7 +1858,7 @@ define @intrinsic_vamoswap_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1882,7 +1882,7 @@ define @intrinsic_vamoswap_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1906,7 +1906,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1930,7 +1930,7 @@ define @intrinsic_vamoswap_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1954,7 +1954,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1978,7 +1978,7 @@ define @intrinsic_vamoswap_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2002,7 +2002,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2026,7 +2026,7 @@ define @intrinsic_vamoswap_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2050,7 +2050,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2074,7 +2074,7 @@ define @intrinsic_vamoswap_v_nxv1f32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2098,7 +2098,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2122,7 +2122,7 @@ define @intrinsic_vamoswap_v_nxv2f32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2146,7 +2146,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2170,7 +2170,7 @@ define @intrinsic_vamoswap_v_nxv4f32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2194,7 +2194,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2218,7 +2218,7 @@ define @intrinsic_vamoswap_v_nxv8f32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2242,7 +2242,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2266,7 +2266,7 @@ define @intrinsic_vamoswap_v_nxv16f32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2290,7 +2290,7 @@ define @intrinsic_vamoswap_mask_v_nxv16f32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2314,7 +2314,7 @@ define @intrinsic_vamoswap_v_nxv1f64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2338,7 +2338,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2362,7 +2362,7 @@ define @intrinsic_vamoswap_v_nxv2f64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2386,7 +2386,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2410,7 +2410,7 @@ define @intrinsic_vamoswap_v_nxv4f64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2434,7 +2434,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2458,7 +2458,7 @@ define @intrinsic_vamoswap_v_nxv8f64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2482,7 +2482,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2506,7 +2506,7 @@ define @intrinsic_vamoswap_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2530,7 +2530,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2554,7 +2554,7 @@ define @intrinsic_vamoswap_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2578,7 +2578,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2602,7 +2602,7 @@ define @intrinsic_vamoswap_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2626,7 +2626,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2650,7 +2650,7 @@ define @intrinsic_vamoswap_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2674,7 +2674,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2698,7 +2698,7 @@ define @intrinsic_vamoswap_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2722,7 +2722,7 @@ define @intrinsic_vamoswap_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2746,7 +2746,7 @@ define @intrinsic_vamoswap_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2770,7 +2770,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2794,7 +2794,7 @@ define @intrinsic_vamoswap_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2818,7 +2818,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2842,7 +2842,7 @@ define @intrinsic_vamoswap_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2866,7 +2866,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2890,7 +2890,7 @@ define @intrinsic_vamoswap_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2914,7 +2914,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2938,7 +2938,7 @@ define @intrinsic_vamoswap_v_nxv1f32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2962,7 +2962,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2986,7 +2986,7 @@ define @intrinsic_vamoswap_v_nxv2f32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3010,7 +3010,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3034,7 +3034,7 @@ define @intrinsic_vamoswap_v_nxv4f32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3058,7 +3058,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3082,7 +3082,7 @@ define @intrinsic_vamoswap_v_nxv8f32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3106,7 +3106,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3130,7 +3130,7 @@ define @intrinsic_vamoswap_v_nxv16f32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3154,7 +3154,7 @@ define @intrinsic_vamoswap_mask_v_nxv16f32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3178,7 +3178,7 @@ define @intrinsic_vamoswap_v_nxv1f64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3202,7 +3202,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3226,7 +3226,7 @@ define @intrinsic_vamoswap_v_nxv2f64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3250,7 +3250,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3274,7 +3274,7 @@ define @intrinsic_vamoswap_v_nxv4f64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3298,7 +3298,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3322,7 +3322,7 @@ define @intrinsic_vamoswap_v_nxv8f64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3346,7 +3346,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoswap-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamoswap-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoswap-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoswap-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoswap_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoswap_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoswap_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoswap_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoswap_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoswap_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoswap_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoswap_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoswap_v_nxv1f32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoswap_v_nxv2f32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoswap_v_nxv4f32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoswap_v_nxv8f32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoswap_v_nxv1f64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoswap_v_nxv2f64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoswap_v_nxv4f64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoswap_v_nxv8f64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoswap_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoswap_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoswap_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoswap_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoswap_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoswap_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoswap_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoswap_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoswap_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoswap_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoswap_v_nxv1f32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoswap_v_nxv2f32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoswap_v_nxv4f32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoswap_v_nxv8f32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoswap_v_nxv16f32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoswap_mask_v_nxv16f32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoswap_v_nxv1f64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoswap_v_nxv2f64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoswap_v_nxv4f64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoswap_v_nxv8f64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoswap_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1690,7 +1690,7 @@ define @intrinsic_vamoswap_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1714,7 +1714,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1738,7 +1738,7 @@ define @intrinsic_vamoswap_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1762,7 +1762,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1786,7 +1786,7 @@ define @intrinsic_vamoswap_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1810,7 +1810,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1834,7 +1834,7 @@ define @intrinsic_vamoswap_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1858,7 +1858,7 @@ define @intrinsic_vamoswap_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1882,7 +1882,7 @@ define @intrinsic_vamoswap_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1906,7 +1906,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1930,7 +1930,7 @@ define @intrinsic_vamoswap_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1954,7 +1954,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1978,7 +1978,7 @@ define @intrinsic_vamoswap_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2002,7 +2002,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2026,7 +2026,7 @@ define @intrinsic_vamoswap_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2050,7 +2050,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2074,7 +2074,7 @@ define @intrinsic_vamoswap_v_nxv1f32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2098,7 +2098,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2122,7 +2122,7 @@ define @intrinsic_vamoswap_v_nxv2f32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2146,7 +2146,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2170,7 +2170,7 @@ define @intrinsic_vamoswap_v_nxv4f32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2194,7 +2194,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2218,7 +2218,7 @@ define @intrinsic_vamoswap_v_nxv8f32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2242,7 +2242,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2266,7 +2266,7 @@ define @intrinsic_vamoswap_v_nxv16f32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2290,7 +2290,7 @@ define @intrinsic_vamoswap_mask_v_nxv16f32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2314,7 +2314,7 @@ define @intrinsic_vamoswap_v_nxv1f64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2338,7 +2338,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2362,7 +2362,7 @@ define @intrinsic_vamoswap_v_nxv2f64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2386,7 +2386,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2410,7 +2410,7 @@ define @intrinsic_vamoswap_v_nxv4f64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2434,7 +2434,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2458,7 +2458,7 @@ define @intrinsic_vamoswap_v_nxv8f64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2482,7 +2482,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2506,7 +2506,7 @@ define @intrinsic_vamoswap_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2530,7 +2530,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2554,7 +2554,7 @@ define @intrinsic_vamoswap_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2578,7 +2578,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2602,7 +2602,7 @@ define @intrinsic_vamoswap_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2626,7 +2626,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2650,7 +2650,7 @@ define @intrinsic_vamoswap_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2674,7 +2674,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2698,7 +2698,7 @@ define @intrinsic_vamoswap_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2722,7 +2722,7 @@ define @intrinsic_vamoswap_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2746,7 +2746,7 @@ define @intrinsic_vamoswap_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2770,7 +2770,7 @@ define @intrinsic_vamoswap_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2794,7 +2794,7 @@ define @intrinsic_vamoswap_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2818,7 +2818,7 @@ define @intrinsic_vamoswap_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2842,7 +2842,7 @@ define @intrinsic_vamoswap_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2866,7 +2866,7 @@ define @intrinsic_vamoswap_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2890,7 +2890,7 @@ define @intrinsic_vamoswap_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2914,7 +2914,7 @@ define @intrinsic_vamoswap_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2938,7 +2938,7 @@ define @intrinsic_vamoswap_v_nxv1f32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2962,7 +2962,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2986,7 +2986,7 @@ define @intrinsic_vamoswap_v_nxv2f32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3010,7 +3010,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3034,7 +3034,7 @@ define @intrinsic_vamoswap_v_nxv4f32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3058,7 +3058,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3082,7 +3082,7 @@ define @intrinsic_vamoswap_v_nxv8f32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3106,7 +3106,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3130,7 +3130,7 @@ define @intrinsic_vamoswap_v_nxv16f32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3154,7 +3154,7 @@ define @intrinsic_vamoswap_mask_v_nxv16f32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3178,7 +3178,7 @@ define @intrinsic_vamoswap_v_nxv1f64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3202,7 +3202,7 @@ define @intrinsic_vamoswap_mask_v_nxv1f64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoswapei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3226,7 +3226,7 @@ define @intrinsic_vamoswap_v_nxv2f64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3250,7 +3250,7 @@ define @intrinsic_vamoswap_mask_v_nxv2f64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoswapei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3274,7 +3274,7 @@ define @intrinsic_vamoswap_v_nxv4f64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3298,7 +3298,7 @@ define @intrinsic_vamoswap_mask_v_nxv4f64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoswapei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3322,7 +3322,7 @@ define @intrinsic_vamoswap_v_nxv8f64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_v_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3346,7 +3346,7 @@ define @intrinsic_vamoswap_mask_v_nxv8f64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoswap_mask_v_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoswapei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoxor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vamoxor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoxor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoxor-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoxor_v_nxv1i32_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoxor_v_nxv2i32_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoxor_v_nxv4i32_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoxor_v_nxv8i32_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoxor_v_nxv1i64_nxv1i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoxor_v_nxv2i64_nxv2i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoxor_v_nxv4i64_nxv4i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoxor_v_nxv8i64_nxv8i64( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoxor_v_nxv1i32_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoxor_v_nxv2i32_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoxor_v_nxv4i32_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoxor_v_nxv8i32_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoxor_v_nxv16i32_nxv16i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoxor_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoxor_v_nxv1i64_nxv1i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoxor_v_nxv2i64_nxv2i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoxor_v_nxv4i64_nxv4i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoxor_v_nxv8i64_nxv8i32( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoxor_v_nxv1i32_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoxor_v_nxv2i32_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoxor_v_nxv4i32_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoxor_v_nxv8i32_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoxor_v_nxv16i32_nxv16i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoxor_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoxor_v_nxv1i64_nxv1i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoxor_v_nxv2i64_nxv2i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoxor_v_nxv4i64_nxv4i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoxor_v_nxv8i64_nxv8i16( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoxor_v_nxv1i32_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoxor_v_nxv2i32_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoxor_v_nxv4i32_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoxor_v_nxv8i32_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoxor_v_nxv16i32_nxv16i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoxor_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoxor_v_nxv1i64_nxv1i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoxor_v_nxv2i64_nxv2i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoxor_v_nxv4i64_nxv4i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoxor_v_nxv8i64_nxv8i8( *%0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vamoxor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vamoxor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vamoxor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vamoxor-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vamoxor_v_nxv1i32_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i32_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -58,7 +58,7 @@ define @intrinsic_vamoxor_v_nxv2i32_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -82,7 +82,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i32_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -106,7 +106,7 @@ define @intrinsic_vamoxor_v_nxv4i32_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -130,7 +130,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i32_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -154,7 +154,7 @@ define @intrinsic_vamoxor_v_nxv8i32_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -178,7 +178,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i32_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -202,7 +202,7 @@ define @intrinsic_vamoxor_v_nxv1i64_nxv1i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei64.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -226,7 +226,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i64_nxv1i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei64.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -250,7 +250,7 @@ define @intrinsic_vamoxor_v_nxv2i64_nxv2i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei64.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -274,7 +274,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i64_nxv2i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei64.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -298,7 +298,7 @@ define @intrinsic_vamoxor_v_nxv4i64_nxv4i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei64.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -322,7 +322,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i64_nxv4i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei64.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -346,7 +346,7 @@ define @intrinsic_vamoxor_v_nxv8i64_nxv8i64( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei64.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -370,7 +370,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i64_nxv8i64( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei64.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ define @intrinsic_vamoxor_v_nxv1i32_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -418,7 +418,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i32_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -442,7 +442,7 @@ define @intrinsic_vamoxor_v_nxv2i32_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -466,7 +466,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i32_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -490,7 +490,7 @@ define @intrinsic_vamoxor_v_nxv4i32_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -514,7 +514,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i32_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -538,7 +538,7 @@ define @intrinsic_vamoxor_v_nxv8i32_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i32_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -586,7 +586,7 @@ define @intrinsic_vamoxor_v_nxv16i32_nxv16i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -610,7 +610,7 @@ define @intrinsic_vamoxor_mask_v_nxv16i32_nxv16i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ define @intrinsic_vamoxor_v_nxv1i64_nxv1i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -658,7 +658,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i64_nxv1i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei32.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -682,7 +682,7 @@ define @intrinsic_vamoxor_v_nxv2i64_nxv2i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei32.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -706,7 +706,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i64_nxv2i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei32.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -730,7 +730,7 @@ define @intrinsic_vamoxor_v_nxv4i64_nxv4i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei32.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i64_nxv4i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei32.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -778,7 +778,7 @@ define @intrinsic_vamoxor_v_nxv8i64_nxv8i32( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei32.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -802,7 +802,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i64_nxv8i32( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei32.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,7 +826,7 @@ define @intrinsic_vamoxor_v_nxv1i32_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -850,7 +850,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i32_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -874,7 +874,7 @@ define @intrinsic_vamoxor_v_nxv2i32_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -898,7 +898,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i32_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -922,7 +922,7 @@ define @intrinsic_vamoxor_v_nxv4i32_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -946,7 +946,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i32_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -970,7 +970,7 @@ define @intrinsic_vamoxor_v_nxv8i32_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,7 +994,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i32_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vamoxor_v_nxv16i32_nxv16i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1042,7 +1042,7 @@ define @intrinsic_vamoxor_mask_v_nxv16i32_nxv16i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1066,7 +1066,7 @@ define @intrinsic_vamoxor_v_nxv1i64_nxv1i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1090,7 +1090,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i64_nxv1i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei16.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1114,7 +1114,7 @@ define @intrinsic_vamoxor_v_nxv2i64_nxv2i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei16.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i64_nxv2i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei16.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1162,7 +1162,7 @@ define @intrinsic_vamoxor_v_nxv4i64_nxv4i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei16.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i64_nxv4i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei16.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vamoxor_v_nxv8i64_nxv8i16( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei16.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1234,7 +1234,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i64_nxv8i16( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei16.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1258,7 +1258,7 @@ define @intrinsic_vamoxor_v_nxv1i32_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1282,7 +1282,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i32_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1306,7 +1306,7 @@ define @intrinsic_vamoxor_v_nxv2i32_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1330,7 +1330,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i32_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1354,7 +1354,7 @@ define @intrinsic_vamoxor_v_nxv4i32_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1378,7 +1378,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i32_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vamoxorei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1402,7 +1402,7 @@ define @intrinsic_vamoxor_v_nxv8i32_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1426,7 +1426,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i32_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vamoxorei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1450,7 +1450,7 @@ define @intrinsic_vamoxor_v_nxv16i32_nxv16i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1474,7 +1474,7 @@ define @intrinsic_vamoxor_mask_v_nxv16i32_nxv16i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vamoxorei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1498,7 +1498,7 @@ define @intrinsic_vamoxor_v_nxv1i64_nxv1i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9 ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1522,7 +1522,7 @@ define @intrinsic_vamoxor_mask_v_nxv1i64_nxv1i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vamoxorei8.v v9, (a0), v8, v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1546,7 +1546,7 @@ define @intrinsic_vamoxor_v_nxv2i64_nxv2i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei8.v v10, (a0), v8, v10 ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1570,7 +1570,7 @@ define @intrinsic_vamoxor_mask_v_nxv2i64_nxv2i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vamoxorei8.v v10, (a0), v8, v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1594,7 +1594,7 @@ define @intrinsic_vamoxor_v_nxv4i64_nxv4i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei8.v v12, (a0), v8, v12 ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1618,7 +1618,7 @@ define @intrinsic_vamoxor_mask_v_nxv4i64_nxv4i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vamoxorei8.v v12, (a0), v8, v12, v0.t ; CHECK-NEXT: vmv4r.v v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1642,7 +1642,7 @@ define @intrinsic_vamoxor_v_nxv8i64_nxv8i8( *%0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei8.v v16, (a0), v8, v16 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1666,7 +1666,7 @@ define @intrinsic_vamoxor_mask_v_nxv8i64_nxv8i8( *%0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vamoxor_mask_v_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vamoxorei8.v v16, (a0), v8, v16, v0.t ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vand-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vand-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vand-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vand-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vand_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vand_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vand_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vand_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vand_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vand_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vand_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vand_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vand_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vand_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vand_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vand_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vand_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vand_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vand_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vand_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vand_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vand_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vand_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vand_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vand_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vand_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vand_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vand_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vand_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vand_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vand_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vand_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vand_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vand_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vand_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vand_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vand_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vand_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vand_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vand_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vand_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vand_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vand_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vand_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vand_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vand_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vand_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vand_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vand_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vand_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vand_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vand_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vand_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vand_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vand.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vand_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vand_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vand.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vand_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vand_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vand.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vand_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vand_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vand_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vand_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vand_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vand_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vand_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vand_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vand.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vand_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vand_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vand.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vand_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vand_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vand.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vand_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vand_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vand_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vand_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vand_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vand_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vand.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vand_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vand_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vand.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vand_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vand_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vand.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vand.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vand.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vand.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vand.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1996,7 +1996,7 @@ define @intrinsic_vand_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define @intrinsic_vand_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2028,7 +2028,7 @@ define @intrinsic_vand_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2043,7 +2043,7 @@ define @intrinsic_vand_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2060,7 +2060,7 @@ define @intrinsic_vand_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2075,7 +2075,7 @@ define @intrinsic_vand_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2092,7 +2092,7 @@ define @intrinsic_vand_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2107,7 +2107,7 @@ define @intrinsic_vand_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2124,7 +2124,7 @@ define @intrinsic_vand_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2139,7 +2139,7 @@ define @intrinsic_vand_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vand.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vand_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2171,7 +2171,7 @@ define @intrinsic_vand_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vand.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ define @intrinsic_vand_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2203,7 +2203,7 @@ define @intrinsic_vand_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vand.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2220,7 +2220,7 @@ define @intrinsic_vand_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2235,7 +2235,7 @@ define @intrinsic_vand_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2252,7 +2252,7 @@ define @intrinsic_vand_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2267,7 +2267,7 @@ define @intrinsic_vand_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2284,7 +2284,7 @@ define @intrinsic_vand_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2299,7 +2299,7 @@ define @intrinsic_vand_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2316,7 +2316,7 @@ define @intrinsic_vand_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ define @intrinsic_vand_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vand.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2348,7 +2348,7 @@ define @intrinsic_vand_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ define @intrinsic_vand_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vand.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vand_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2395,7 +2395,7 @@ define @intrinsic_vand_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vand.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2412,7 +2412,7 @@ define @intrinsic_vand_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2427,7 +2427,7 @@ define @intrinsic_vand_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2444,7 +2444,7 @@ define @intrinsic_vand_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2459,7 +2459,7 @@ define @intrinsic_vand_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2476,7 +2476,7 @@ define @intrinsic_vand_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2491,7 +2491,7 @@ define @intrinsic_vand_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vand.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2508,7 +2508,7 @@ define @intrinsic_vand_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2523,7 +2523,7 @@ define @intrinsic_vand_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vand.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define @intrinsic_vand_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2555,7 +2555,7 @@ define @intrinsic_vand_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vand.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2572,7 +2572,7 @@ define @intrinsic_vand_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2587,7 +2587,7 @@ define @intrinsic_vand_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2604,7 +2604,7 @@ define @intrinsic_vand_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2619,7 +2619,7 @@ define @intrinsic_vand_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vand.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2636,7 +2636,7 @@ define @intrinsic_vand_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2651,7 +2651,7 @@ define @intrinsic_vand_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vand.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2668,7 +2668,7 @@ define @intrinsic_vand_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2683,7 +2683,7 @@ define @intrinsic_vand_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vand.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vand-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vand-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vand-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vand-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vand_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vand_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vand_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vand_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vand_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vand_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vand_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vand_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vand_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vand_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vand_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vand_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vand_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vand_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vand_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vand_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vand_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vand_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vand_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vand_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vand_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vand_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vand_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vand_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vand_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vand_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vand_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vand_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vand_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vand_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vand_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vand_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vand_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vand_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vand_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vand.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vand_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vand_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vand.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vand_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vand_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vand.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vand_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vand_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vand.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vand_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vand_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vand_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vand_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vand_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vand_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vand_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vand_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vand_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vand_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vand.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vand_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vand_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vand.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vand_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vand_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vand.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vand_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vand_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vand_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vand_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vand_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vand_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vand_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vand_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vand.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vand_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vand_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vand.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vand_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vand_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vand.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vand_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vand_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vand_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vand_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vand_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vand_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vand.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vand_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vand_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vand.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vand_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vand_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vand.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vand_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vand_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vand.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vand_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vand_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vand.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vand_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vand_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vand.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vand_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vand_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vand_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vand.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vand_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vand_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vand_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vand_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vand_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vand_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vand_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vand_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vand_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vand_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vand.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vand_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vand_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vand.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vand_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vand_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vand.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vand_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vand_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vand_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vand_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vand_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vand_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vand_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vand_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vand.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vand_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vand_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vand.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vand_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vand_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vand.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vand_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vand_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vand_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vand_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vand_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vand_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vand.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vand_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vand_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vand.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vand_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vand_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vand.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vand_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vand_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vand.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vand_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vand_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vand.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vand_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vand_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vand.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vand_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vand_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vand_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vand_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vand.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vand-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vand-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vand-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vand-vp.ll @@ -9,7 +9,7 @@ define @vand_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vand_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vand_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vand_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define @vand_vi_nxv1i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -69,7 +69,7 @@ define @vand_vi_nxv1i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -85,7 +85,7 @@ define @vand_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv2i8( %va, %b, %m, i32 %evl) @@ -95,7 +95,7 @@ define @vand_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define @vand_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define @vand_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define @vand_vi_nxv2i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -145,7 +145,7 @@ define @vand_vi_nxv2i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -161,7 +161,7 @@ define @vand_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv4i8( %va, %b, %m, i32 %evl) @@ -171,7 +171,7 @@ define @vand_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define @vand_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define @vand_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vand_vi_nxv4i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -221,7 +221,7 @@ define @vand_vi_nxv4i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -237,7 +237,7 @@ define @vand_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv8i8( %va, %b, %m, i32 %evl) @@ -247,7 +247,7 @@ define @vand_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define @vand_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define @vand_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define @vand_vi_nxv8i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -297,7 +297,7 @@ define @vand_vi_nxv8i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -313,7 +313,7 @@ define @vand_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv16i8( %va, %b, %m, i32 %evl) @@ -323,7 +323,7 @@ define @vand_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define @vand_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -347,7 +347,7 @@ define @vand_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -361,7 +361,7 @@ define @vand_vi_nxv16i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -373,7 +373,7 @@ define @vand_vi_nxv16i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -389,7 +389,7 @@ define @vand_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv32i8( %va, %b, %m, i32 %evl) @@ -399,7 +399,7 @@ define @vand_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define @vand_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -423,7 +423,7 @@ define @vand_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -437,7 +437,7 @@ define @vand_vi_nxv32i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -449,7 +449,7 @@ define @vand_vi_nxv32i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -465,7 +465,7 @@ define @vand_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv64i8( %va, %b, %m, i32 %evl) @@ -475,7 +475,7 @@ define @vand_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define @vand_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -499,7 +499,7 @@ define @vand_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -513,7 +513,7 @@ define @vand_vi_nxv64i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -525,7 +525,7 @@ define @vand_vi_nxv64i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -541,7 +541,7 @@ define @vand_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv1i16( %va, %b, %m, i32 %evl) @@ -551,7 +551,7 @@ define @vand_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define @vand_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define @vand_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define @vand_vi_nxv1i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -601,7 +601,7 @@ define @vand_vi_nxv1i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -617,7 +617,7 @@ define @vand_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv2i16( %va, %b, %m, i32 %evl) @@ -627,7 +627,7 @@ define @vand_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define @vand_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -651,7 +651,7 @@ define @vand_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -665,7 +665,7 @@ define @vand_vi_nxv2i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -677,7 +677,7 @@ define @vand_vi_nxv2i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -693,7 +693,7 @@ define @vand_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv4i16( %va, %b, %m, i32 %evl) @@ -703,7 +703,7 @@ define @vand_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define @vand_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -727,7 +727,7 @@ define @vand_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -741,7 +741,7 @@ define @vand_vi_nxv4i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -753,7 +753,7 @@ define @vand_vi_nxv4i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -769,7 +769,7 @@ define @vand_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv8i16( %va, %b, %m, i32 %evl) @@ -779,7 +779,7 @@ define @vand_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define @vand_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -803,7 +803,7 @@ define @vand_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -817,7 +817,7 @@ define @vand_vi_nxv8i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -829,7 +829,7 @@ define @vand_vi_nxv8i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -845,7 +845,7 @@ define @vand_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv16i16( %va, %b, %m, i32 %evl) @@ -855,7 +855,7 @@ define @vand_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define @vand_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -879,7 +879,7 @@ define @vand_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -893,7 +893,7 @@ define @vand_vi_nxv16i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -905,7 +905,7 @@ define @vand_vi_nxv16i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -921,7 +921,7 @@ define @vand_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv32i16( %va, %b, %m, i32 %evl) @@ -931,7 +931,7 @@ define @vand_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -943,7 +943,7 @@ define @vand_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -955,7 +955,7 @@ define @vand_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -969,7 +969,7 @@ define @vand_vi_nxv32i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -981,7 +981,7 @@ define @vand_vi_nxv32i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -997,7 +997,7 @@ define @vand_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv1i32( %va, %b, %m, i32 %evl) @@ -1007,7 +1007,7 @@ define @vand_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1019,7 +1019,7 @@ define @vand_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1031,7 +1031,7 @@ define @vand_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1045,7 +1045,7 @@ define @vand_vi_nxv1i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1057,7 +1057,7 @@ define @vand_vi_nxv1i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1073,7 +1073,7 @@ define @vand_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv2i32( %va, %b, %m, i32 %evl) @@ -1083,7 +1083,7 @@ define @vand_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1095,7 +1095,7 @@ define @vand_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1107,7 +1107,7 @@ define @vand_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1121,7 +1121,7 @@ define @vand_vi_nxv2i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1133,7 +1133,7 @@ define @vand_vi_nxv2i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1149,7 +1149,7 @@ define @vand_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv4i32( %va, %b, %m, i32 %evl) @@ -1159,7 +1159,7 @@ define @vand_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1171,7 +1171,7 @@ define @vand_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1183,7 +1183,7 @@ define @vand_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1197,7 +1197,7 @@ define @vand_vi_nxv4i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1209,7 +1209,7 @@ define @vand_vi_nxv4i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1225,7 +1225,7 @@ define @vand_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv8i32( %va, %b, %m, i32 %evl) @@ -1235,7 +1235,7 @@ define @vand_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1247,7 +1247,7 @@ define @vand_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1259,7 +1259,7 @@ define @vand_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1273,7 +1273,7 @@ define @vand_vi_nxv8i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1285,7 +1285,7 @@ define @vand_vi_nxv8i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1301,7 +1301,7 @@ define @vand_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv16i32( %va, %b, %m, i32 %evl) @@ -1311,7 +1311,7 @@ define @vand_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1323,7 +1323,7 @@ define @vand_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1335,7 +1335,7 @@ define @vand_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vand.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1349,7 +1349,7 @@ define @vand_vi_nxv16i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1361,7 +1361,7 @@ define @vand_vi_nxv16i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1377,7 +1377,7 @@ define @vand_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv1i64( %va, %b, %m, i32 %evl) @@ -1387,7 +1387,7 @@ define @vand_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1406,14 +1406,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vand.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1432,14 +1432,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vand.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1453,7 +1453,7 @@ define @vand_vi_nxv1i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1465,7 +1465,7 @@ define @vand_vi_nxv1i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1481,7 +1481,7 @@ define @vand_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv2i64( %va, %b, %m, i32 %evl) @@ -1491,7 +1491,7 @@ define @vand_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1510,14 +1510,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vand.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1536,14 +1536,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vand.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1557,7 +1557,7 @@ define @vand_vi_nxv2i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1569,7 +1569,7 @@ define @vand_vi_nxv2i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1585,7 +1585,7 @@ define @vand_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv4i64( %va, %b, %m, i32 %evl) @@ -1595,7 +1595,7 @@ define @vand_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1614,14 +1614,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vand.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1640,14 +1640,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vand.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1661,7 +1661,7 @@ define @vand_vi_nxv4i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1673,7 +1673,7 @@ define @vand_vi_nxv4i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1689,7 +1689,7 @@ define @vand_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.and.nxv8i64( %va, %b, %m, i32 %evl) @@ -1699,7 +1699,7 @@ define @vand_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vand_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1718,14 +1718,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vand.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1744,14 +1744,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vand.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vand_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vand.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1765,7 +1765,7 @@ define @vand_vi_nxv8i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1777,7 +1777,7 @@ define @vand_vi_nxv8i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vand_vi_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vand.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vasub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vasub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vasub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vasub-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vasub_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vasub_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vasub_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vasub_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vasub_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vasub_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vasub_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vasub_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vasub_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vasub_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vasub_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vasub_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vasub_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vasub_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vasub_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vasub_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vasub_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vasub_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vasub_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vasub_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vasub_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vasub_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vasub_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vasub_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vasub_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vasub_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vasub_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vasub_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vasub_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vasub_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vasub_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vasub_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vasub_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vasub_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vasub_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vasub_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vasub_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vasub_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vasub_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vasub_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vasub_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vasub_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vasub_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vasub_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vasub_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vasub_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vasub_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vasub_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vasub_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vasub_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vasub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vasub_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vasub_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vasub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vasub_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vasub_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vasub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vasub_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vasub_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vasub_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vasub_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vasub_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vasub_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vasub_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vasub_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vasub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vasub_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vasub_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vasub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vasub_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vasub_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vasub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vasub_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vasub_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vasub_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vasub_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vasub_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vasub_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vasub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vasub_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vasub_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vasub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vasub_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vasub_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vasub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vasub.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vasub.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vasub.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vasub.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vasub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vasub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vasub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vasub-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vasub_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vasub_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vasub_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vasub_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vasub_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vasub_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vasub_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vasub_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vasub_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vasub_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vasub_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vasub_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vasub_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vasub_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vasub_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vasub_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vasub_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vasub_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vasub_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vasub_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vasub_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vasub_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vasub_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vasub_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vasub_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vasub_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vasub_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vasub_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vasub_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vasub_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vasub_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vasub_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vasub_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vasub_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vasub_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vasub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vasub_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vasub_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vasub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vasub_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vasub_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vasub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vasub_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vasub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vasub_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vasub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vasub_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vasub_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vasub_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vasub_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vasub_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vasub_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vasub_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vasub_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vasub_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vasub_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vasub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vasub_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vasub_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vasub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vasub_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vasub_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vasub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vasub_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vasub_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vasub_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vasub_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vasub_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vasub_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vasub_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vasub_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vasub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vasub_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vasub_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vasub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vasub_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vasub_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vasub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vasub_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vasub_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vasub_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vasub_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vasub_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vasub_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vasub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vasub_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vasub_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vasub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vasub_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vasub_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vasub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vasub_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vasub_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vasub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vasub_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vasub_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vasub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vasub_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vasub_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vasub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vasub_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasub_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vasub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vasub_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasub_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vasub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vasubu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vasubu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vasubu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vasubu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vasubu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vasubu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vasubu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vasubu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vasubu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vasubu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vasubu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vasubu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vasubu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vasubu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vasubu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vasubu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vasubu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vasubu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vasubu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vasubu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vasubu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vasubu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vasubu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vasubu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vasubu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vasubu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vasubu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vasubu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vasubu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vasubu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vasubu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vasubu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vasubu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vasubu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vasubu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vasubu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vasubu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vasubu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vasubu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vasubu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vasubu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vasubu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vasubu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vasubu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vasubu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vasubu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vasubu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vasubu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vasubu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vasubu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vasubu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vasubu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vasubu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vasubu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vasubu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vasubu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vasubu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vasubu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vasubu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vasubu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vasubu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vasubu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vasubu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vasubu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vasubu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vasubu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vasubu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vasubu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vasubu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vasubu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vasubu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vasubu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vasubu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vasubu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vasubu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vasubu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vasubu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vasubu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vasubu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vasubu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vasubu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vasubu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vasubu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vasubu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vasubu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vasubu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vasubu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vasubu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vasubu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vasubu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vasubu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vasubu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vasubu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vasubu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vasubu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vasubu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vasubu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vasubu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vasubu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vasubu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vasubu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vasubu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vasubu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vasubu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vasubu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vasubu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vasubu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vasubu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vasubu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vasubu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vasubu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vasubu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vasubu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vasubu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vasubu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vasubu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vasubu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vasubu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vasubu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vasubu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vasubu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vasubu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vasubu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vasubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vasubu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vasubu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vasubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vasubu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vasubu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vasubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vasubu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vasubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vasubu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vasubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vasubu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vasubu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vasubu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vasubu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vasubu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vasubu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vasubu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vasubu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vasubu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vasubu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vasubu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vasubu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vasubu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vasubu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vasubu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vasubu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vasubu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vasubu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vasubu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vasubu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vasubu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vasubu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vasubu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vasubu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vasubu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vasubu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vasubu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vasubu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vasubu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vasubu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vasubu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vasubu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vasubu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vasubu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vasubu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vasubu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vasubu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vasubu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vasubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vasubu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vasubu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vasubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vasubu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vasubu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vasubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vasubu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vasubu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vasubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vasubu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vasubu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vasubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vcompress-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vcompress-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vcompress-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vcompress-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vcompress_vm_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vcompress_vm_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vcompress_vm_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vcompress_vm_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vcompress_vm_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vcompress_vm_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vcompress_vm_nxv64i8_nxv64i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vcompress_vm_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vcompress_vm_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vcompress_vm_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vcompress_vm_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ define @intrinsic_vcompress_vm_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vcompress_vm_nxv32i16_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vcompress_vm_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vcompress_vm_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vcompress_vm_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vcompress_vm_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vcompress_vm_nxv16i32_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vcompress_vm_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vcompress_vm_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vcompress_vm_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vcompress_vm_nxv8i64_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vcompress_vm_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vcompress_vm_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vcompress_vm_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vcompress_vm_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vcompress_vm_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,7 +604,7 @@ define @intrinsic_vcompress_vm_nxv32f16_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -626,7 +626,7 @@ define @intrinsic_vcompress_vm_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_vcompress_vm_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ define @intrinsic_vcompress_vm_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -692,7 +692,7 @@ define @intrinsic_vcompress_vm_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vcompress_vm_nxv16f32_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -736,7 +736,7 @@ define @intrinsic_vcompress_vm_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -758,7 +758,7 @@ define @intrinsic_vcompress_vm_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -780,7 +780,7 @@ define @intrinsic_vcompress_vm_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ define @intrinsic_vcompress_vm_nxv8f64_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vcompress_um_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vcompress_um_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vcompress.vm v25, v8, v0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vcompress-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vcompress-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vcompress-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vcompress-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vcompress_vm_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vcompress_vm_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vcompress_vm_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vcompress_vm_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vcompress_vm_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vcompress_vm_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vcompress_vm_nxv64i8_nxv64i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vcompress_vm_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vcompress_vm_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vcompress_vm_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vcompress_vm_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ define @intrinsic_vcompress_vm_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vcompress_vm_nxv32i16_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vcompress_vm_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vcompress_vm_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vcompress_vm_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vcompress_vm_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vcompress_vm_nxv16i32_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vcompress_vm_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vcompress_vm_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vcompress_vm_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vcompress_vm_nxv8i64_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vcompress_vm_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vcompress_vm_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vcompress_vm_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vcompress_vm_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vcompress_vm_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,7 +604,7 @@ define @intrinsic_vcompress_vm_nxv32f16_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -626,7 +626,7 @@ define @intrinsic_vcompress_vm_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_vcompress_vm_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ define @intrinsic_vcompress_vm_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -692,7 +692,7 @@ define @intrinsic_vcompress_vm_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vcompress_vm_nxv16f32_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -736,7 +736,7 @@ define @intrinsic_vcompress_vm_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vcompress.vm v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -758,7 +758,7 @@ define @intrinsic_vcompress_vm_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vcompress.vm v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -780,7 +780,7 @@ define @intrinsic_vcompress_vm_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vcompress.vm v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ define @intrinsic_vcompress_vm_nxv8f64_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vcompress_vm_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vcompress.vm v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vcompress_um_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vcompress_um_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vcompress.vm v25, v8, v0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vdiv-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vdiv-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vdiv-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vdiv-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vdiv_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vdiv_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vdiv_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vdiv_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vdiv_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vdiv_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vdiv_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vdiv_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vdiv_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vdiv_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vdiv_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vdiv_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vdiv_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vdiv_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vdiv_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vdiv_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vdiv_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vdiv_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vdiv_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vdiv_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vdiv_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vdiv_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vdiv_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vdiv_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vdiv_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vdiv_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vdiv_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vdiv_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vdiv_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vdiv_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vdiv_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vdiv_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vdiv_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vdiv_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vdiv_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vdiv_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vdiv_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vdiv_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vdiv_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vdiv_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vdiv_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vdiv_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vdiv_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vdiv_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vdiv_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vdiv_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vdiv_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vdiv_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vdiv_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vdiv_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vdiv_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vdiv_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vdiv_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vdiv_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vdiv_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vdiv_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vdiv_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vdiv_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vdiv_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vdiv_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vdiv_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vdiv_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vdiv_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vdiv_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vdiv_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vdiv_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vdiv_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vdiv_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vdiv_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vdiv_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vdiv_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vdiv_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vdiv_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vdiv_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vdiv_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vdiv_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vdiv.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vdiv.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vdiv.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vdiv.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vdiv-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vdiv-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vdiv-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vdiv-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vdiv_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vdiv_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vdiv_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vdiv_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vdiv_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vdiv_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vdiv_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vdiv_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vdiv_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vdiv_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vdiv_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vdiv_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vdiv_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vdiv_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vdiv_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vdiv_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vdiv_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vdiv_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vdiv_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vdiv_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vdiv_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vdiv_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vdiv_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vdiv_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vdiv_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vdiv_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vdiv_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vdiv_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vdiv_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vdiv_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vdiv_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vdiv_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vdiv_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vdiv_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vdiv_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vdiv_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vdiv_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vdiv_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vdiv_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vdiv_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vdiv_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vdiv_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vdiv_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vdiv_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vdiv_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vdiv_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vdiv_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vdiv_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vdiv_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vdiv_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vdiv_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vdiv_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vdiv_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vdiv_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vdiv_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vdiv_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vdiv_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vdiv_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vdiv_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vdiv_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vdiv_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vdiv_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vdiv_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vdiv_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vdiv_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vdiv_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vdiv_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vdiv_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vdiv_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vdiv_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vdiv_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vdiv_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vdiv_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vdiv_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vdiv_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vdiv_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vdiv_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vdiv_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vdiv_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vdiv.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vdiv_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vdiv_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vdiv.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vdiv_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vdiv_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vdiv.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vdiv_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdiv_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vdiv_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdiv_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vdiv.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vdiv-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vdiv-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vdiv-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vdiv-vp.ll @@ -9,7 +9,7 @@ define @vdiv_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vdiv_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vdiv_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vdiv_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define @vdiv_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv2i8( %va, %b, %m, i32 %evl) @@ -69,7 +69,7 @@ define @vdiv_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define @vdiv_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define @vdiv_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define @vdiv_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv4i8( %va, %b, %m, i32 %evl) @@ -119,7 +119,7 @@ define @vdiv_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define @vdiv_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define @vdiv_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define @vdiv_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv8i8( %va, %b, %m, i32 %evl) @@ -169,7 +169,7 @@ define @vdiv_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define @vdiv_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define @vdiv_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vdiv_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv16i8( %va, %b, %m, i32 %evl) @@ -219,7 +219,7 @@ define @vdiv_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define @vdiv_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -243,7 +243,7 @@ define @vdiv_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -259,7 +259,7 @@ define @vdiv_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv32i8( %va, %b, %m, i32 %evl) @@ -269,7 +269,7 @@ define @vdiv_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define @vdiv_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -293,7 +293,7 @@ define @vdiv_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -309,7 +309,7 @@ define @vdiv_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv64i8( %va, %b, %m, i32 %evl) @@ -319,7 +319,7 @@ define @vdiv_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define @vdiv_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -343,7 +343,7 @@ define @vdiv_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -359,7 +359,7 @@ define @vdiv_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv1i16( %va, %b, %m, i32 %evl) @@ -369,7 +369,7 @@ define @vdiv_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define @vdiv_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define @vdiv_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define @vdiv_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv2i16( %va, %b, %m, i32 %evl) @@ -419,7 +419,7 @@ define @vdiv_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define @vdiv_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -443,7 +443,7 @@ define @vdiv_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -459,7 +459,7 @@ define @vdiv_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv4i16( %va, %b, %m, i32 %evl) @@ -469,7 +469,7 @@ define @vdiv_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define @vdiv_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -493,7 +493,7 @@ define @vdiv_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -509,7 +509,7 @@ define @vdiv_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv8i16( %va, %b, %m, i32 %evl) @@ -519,7 +519,7 @@ define @vdiv_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define @vdiv_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -543,7 +543,7 @@ define @vdiv_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -559,7 +559,7 @@ define @vdiv_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv16i16( %va, %b, %m, i32 %evl) @@ -569,7 +569,7 @@ define @vdiv_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define @vdiv_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -593,7 +593,7 @@ define @vdiv_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -609,7 +609,7 @@ define @vdiv_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv32i16( %va, %b, %m, i32 %evl) @@ -619,7 +619,7 @@ define @vdiv_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -631,7 +631,7 @@ define @vdiv_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -643,7 +643,7 @@ define @vdiv_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -659,7 +659,7 @@ define @vdiv_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv1i32( %va, %b, %m, i32 %evl) @@ -669,7 +669,7 @@ define @vdiv_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -681,7 +681,7 @@ define @vdiv_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -693,7 +693,7 @@ define @vdiv_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -709,7 +709,7 @@ define @vdiv_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv2i32( %va, %b, %m, i32 %evl) @@ -719,7 +719,7 @@ define @vdiv_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -731,7 +731,7 @@ define @vdiv_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -743,7 +743,7 @@ define @vdiv_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -759,7 +759,7 @@ define @vdiv_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv4i32( %va, %b, %m, i32 %evl) @@ -769,7 +769,7 @@ define @vdiv_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -781,7 +781,7 @@ define @vdiv_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -793,7 +793,7 @@ define @vdiv_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -809,7 +809,7 @@ define @vdiv_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv8i32( %va, %b, %m, i32 %evl) @@ -819,7 +819,7 @@ define @vdiv_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -831,7 +831,7 @@ define @vdiv_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -843,7 +843,7 @@ define @vdiv_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -859,7 +859,7 @@ define @vdiv_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv16i32( %va, %b, %m, i32 %evl) @@ -869,7 +869,7 @@ define @vdiv_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -881,7 +881,7 @@ define @vdiv_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define @vdiv_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vdiv.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -909,7 +909,7 @@ define @vdiv_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv1i64( %va, %b, %m, i32 %evl) @@ -919,7 +919,7 @@ define @vdiv_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -938,14 +938,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -964,14 +964,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -987,7 +987,7 @@ define @vdiv_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv2i64( %va, %b, %m, i32 %evl) @@ -997,7 +997,7 @@ define @vdiv_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1016,14 +1016,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1042,14 +1042,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1065,7 +1065,7 @@ define @vdiv_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv4i64( %va, %b, %m, i32 %evl) @@ -1075,7 +1075,7 @@ define @vdiv_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1094,14 +1094,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1120,14 +1120,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1143,7 +1143,7 @@ define @vdiv_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sdiv.nxv8i64( %va, %b, %m, i32 %evl) @@ -1153,7 +1153,7 @@ define @vdiv_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdiv_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdiv.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1172,14 +1172,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1198,14 +1198,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vdiv.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdiv_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vdiv.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vdivu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vdivu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vdivu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vdivu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vdivu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vdivu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vdivu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vdivu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vdivu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vdivu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vdivu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vdivu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vdivu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vdivu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vdivu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vdivu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vdivu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vdivu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vdivu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vdivu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vdivu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vdivu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vdivu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vdivu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vdivu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vdivu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vdivu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vdivu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vdivu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vdivu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vdivu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vdivu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vdivu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vdivu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vdivu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vdivu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vdivu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vdivu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vdivu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vdivu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vdivu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vdivu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vdivu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vdivu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vdivu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vdivu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vdivu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vdivu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vdivu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vdivu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vdivu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vdivu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vdivu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vdivu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vdivu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vdivu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vdivu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vdivu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vdivu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vdivu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vdivu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vdivu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vdivu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vdivu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vdivu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vdivu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vdivu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vdivu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vdivu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vdivu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vdivu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vdivu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vdivu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vdivu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vdivu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vdivu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vdivu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vdivu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vdivu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vdivu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vdivu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vdivu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vdivu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vdivu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vdivu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vdivu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vdivu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vdivu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vdivu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vdivu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vdivu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vdivu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vdivu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vdivu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vdivu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vdivu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vdivu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vdivu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vdivu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vdivu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vdivu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vdivu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vdivu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vdivu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vdivu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vdivu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vdivu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vdivu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vdivu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vdivu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vdivu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vdivu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vdivu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vdivu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vdivu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vdivu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vdivu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vdivu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vdivu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vdivu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vdivu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vdivu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vdivu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vdivu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vdivu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vdivu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vdivu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vdivu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vdivu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vdivu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vdivu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vdivu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vdivu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vdivu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vdivu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vdivu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vdivu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vdivu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vdivu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vdivu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vdivu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vdivu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vdivu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vdivu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vdivu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vdivu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vdivu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vdivu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vdivu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vdivu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vdivu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vdivu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vdivu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vdivu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vdivu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vdivu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vdivu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vdivu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vdivu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vdivu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vdivu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vdivu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vdivu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vdivu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vdivu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vdivu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vdivu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vdivu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vdivu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vdivu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vdivu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vdivu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vdivu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vdivu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vdivu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vdivu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vdivu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vdivu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vdivu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vdivu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vdivu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vdivu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vdivu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vdivu-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vdivu-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vdivu-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vdivu-vp.ll @@ -9,7 +9,7 @@ define @vdivu_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vdivu_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vdivu_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vdivu_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define @vdivu_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv2i8( %va, %b, %m, i32 %evl) @@ -69,7 +69,7 @@ define @vdivu_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define @vdivu_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define @vdivu_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define @vdivu_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv4i8( %va, %b, %m, i32 %evl) @@ -119,7 +119,7 @@ define @vdivu_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define @vdivu_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define @vdivu_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define @vdivu_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv8i8( %va, %b, %m, i32 %evl) @@ -169,7 +169,7 @@ define @vdivu_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define @vdivu_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define @vdivu_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vdivu_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv16i8( %va, %b, %m, i32 %evl) @@ -219,7 +219,7 @@ define @vdivu_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define @vdivu_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -243,7 +243,7 @@ define @vdivu_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -259,7 +259,7 @@ define @vdivu_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv32i8( %va, %b, %m, i32 %evl) @@ -269,7 +269,7 @@ define @vdivu_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define @vdivu_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -293,7 +293,7 @@ define @vdivu_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -309,7 +309,7 @@ define @vdivu_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv64i8( %va, %b, %m, i32 %evl) @@ -319,7 +319,7 @@ define @vdivu_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define @vdivu_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -343,7 +343,7 @@ define @vdivu_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -359,7 +359,7 @@ define @vdivu_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv1i16( %va, %b, %m, i32 %evl) @@ -369,7 +369,7 @@ define @vdivu_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define @vdivu_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define @vdivu_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define @vdivu_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv2i16( %va, %b, %m, i32 %evl) @@ -419,7 +419,7 @@ define @vdivu_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define @vdivu_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -443,7 +443,7 @@ define @vdivu_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -459,7 +459,7 @@ define @vdivu_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv4i16( %va, %b, %m, i32 %evl) @@ -469,7 +469,7 @@ define @vdivu_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define @vdivu_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -493,7 +493,7 @@ define @vdivu_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -509,7 +509,7 @@ define @vdivu_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv8i16( %va, %b, %m, i32 %evl) @@ -519,7 +519,7 @@ define @vdivu_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define @vdivu_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -543,7 +543,7 @@ define @vdivu_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -559,7 +559,7 @@ define @vdivu_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv16i16( %va, %b, %m, i32 %evl) @@ -569,7 +569,7 @@ define @vdivu_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define @vdivu_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -593,7 +593,7 @@ define @vdivu_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -609,7 +609,7 @@ define @vdivu_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv32i16( %va, %b, %m, i32 %evl) @@ -619,7 +619,7 @@ define @vdivu_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -631,7 +631,7 @@ define @vdivu_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -643,7 +643,7 @@ define @vdivu_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -659,7 +659,7 @@ define @vdivu_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv1i32( %va, %b, %m, i32 %evl) @@ -669,7 +669,7 @@ define @vdivu_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -681,7 +681,7 @@ define @vdivu_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -693,7 +693,7 @@ define @vdivu_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -709,7 +709,7 @@ define @vdivu_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv2i32( %va, %b, %m, i32 %evl) @@ -719,7 +719,7 @@ define @vdivu_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -731,7 +731,7 @@ define @vdivu_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -743,7 +743,7 @@ define @vdivu_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -759,7 +759,7 @@ define @vdivu_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv4i32( %va, %b, %m, i32 %evl) @@ -769,7 +769,7 @@ define @vdivu_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -781,7 +781,7 @@ define @vdivu_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -793,7 +793,7 @@ define @vdivu_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -809,7 +809,7 @@ define @vdivu_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv8i32( %va, %b, %m, i32 %evl) @@ -819,7 +819,7 @@ define @vdivu_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -831,7 +831,7 @@ define @vdivu_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -843,7 +843,7 @@ define @vdivu_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -859,7 +859,7 @@ define @vdivu_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv16i32( %va, %b, %m, i32 %evl) @@ -869,7 +869,7 @@ define @vdivu_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -881,7 +881,7 @@ define @vdivu_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define @vdivu_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vdivu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -909,7 +909,7 @@ define @vdivu_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv1i64( %va, %b, %m, i32 %evl) @@ -919,7 +919,7 @@ define @vdivu_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -938,14 +938,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -964,14 +964,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -987,7 +987,7 @@ define @vdivu_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv2i64( %va, %b, %m, i32 %evl) @@ -997,7 +997,7 @@ define @vdivu_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1016,14 +1016,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1042,14 +1042,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1065,7 +1065,7 @@ define @vdivu_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv4i64( %va, %b, %m, i32 %evl) @@ -1075,7 +1075,7 @@ define @vdivu_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1094,14 +1094,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1120,14 +1120,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1143,7 +1143,7 @@ define @vdivu_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.udiv.nxv8i64( %va, %b, %m, i32 %evl) @@ -1153,7 +1153,7 @@ define @vdivu_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vdivu_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vdivu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1172,14 +1172,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1198,14 +1198,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vdivu.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vdivu_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vdivu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vfadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfadd-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfadd_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfadd_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfadd_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfadd_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfadd_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfadd_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfadd_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfadd_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfadd_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfadd_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfadd_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfadd_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfadd_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfadd_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfadd_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfadd_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfadd_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfadd_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfadd_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfadd_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfadd_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfadd_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfadd_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfadd_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfadd_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfadd_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfadd_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfadd-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfadd_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vfadd_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfadd_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vfadd_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vfadd_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vfadd_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vfadd_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vfadd_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vfadd_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfadd_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vfadd_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -253,7 +253,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -275,7 +275,7 @@ define @intrinsic_vfadd_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -297,7 +297,7 @@ define @intrinsic_vfadd_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -319,7 +319,7 @@ define @intrinsic_vfadd_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -341,7 +341,7 @@ define @intrinsic_vfadd_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -363,7 +363,7 @@ define @intrinsic_vfadd_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -385,7 +385,7 @@ define @intrinsic_vfadd_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -407,7 +407,7 @@ define @intrinsic_vfadd_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -429,7 +429,7 @@ define @intrinsic_vfadd_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -451,7 +451,7 @@ define @intrinsic_vfadd_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -474,7 +474,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -496,7 +496,7 @@ define @intrinsic_vfadd_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -518,7 +518,7 @@ define @intrinsic_vfadd_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -540,7 +540,7 @@ define @intrinsic_vfadd_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfadd_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -584,7 +584,7 @@ define @intrinsic_vfadd_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -606,7 +606,7 @@ define @intrinsic_vfadd_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -628,7 +628,7 @@ define @intrinsic_vfadd_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfadd_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -651,7 +651,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -674,7 +674,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -697,7 +697,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -720,7 +720,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -743,7 +743,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -766,7 +766,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -789,7 +789,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,7 +812,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -835,7 +835,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -858,7 +858,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -881,7 +881,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -904,7 +904,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -927,7 +927,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -950,7 +950,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -996,7 +996,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1042,7 +1042,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1065,7 +1065,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1088,7 +1088,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1111,7 +1111,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1180,7 +1180,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1226,7 +1226,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1249,7 +1249,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1272,7 +1272,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1295,7 +1295,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1318,7 +1318,7 @@ ; CHECK-LABEL: intrinsic_vfadd_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfadd.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1341,7 +1341,7 @@ ; CHECK-LABEL: intrinsic_vfadd_mask_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfclass-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfclass-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfclass-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfclass-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfclass_v_nxv1i16_nxv1f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -30,7 +30,7 @@ define @intrinsic_vfclass_mask_v_nxv1i16_nxv1f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -54,7 +54,7 @@ define @intrinsic_vfclass_v_nxv2i16_nxv2f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -76,7 +76,7 @@ define @intrinsic_vfclass_mask_v_nxv2i16_nxv2f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -100,7 +100,7 @@ define @intrinsic_vfclass_v_nxv4i16_nxv4f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -122,7 +122,7 @@ define @intrinsic_vfclass_mask_v_nxv4i16_nxv4f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -146,7 +146,7 @@ define @intrinsic_vfclass_v_nxv8i16_nxv8f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -168,7 +168,7 @@ define @intrinsic_vfclass_mask_v_nxv8i16_nxv8f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfclass.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -192,7 +192,7 @@ define @intrinsic_vfclass_v_nxv16i16_nxv16f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -214,7 +214,7 @@ define @intrinsic_vfclass_mask_v_nxv16i16_nxv16f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfclass.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -238,7 +238,7 @@ define @intrinsic_vfclass_v_nxv32i16_nxv32f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -260,7 +260,7 @@ define @intrinsic_vfclass_mask_v_nxv32i16_nxv32f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfclass.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -284,7 +284,7 @@ define @intrinsic_vfclass_v_nxv1i32_nxv1f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -306,7 +306,7 @@ define @intrinsic_vfclass_mask_v_nxv1i32_nxv1f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -330,7 +330,7 @@ define @intrinsic_vfclass_v_nxv2i32_nxv2f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -352,7 +352,7 @@ define @intrinsic_vfclass_mask_v_nxv2i32_nxv2f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -376,7 +376,7 @@ define @intrinsic_vfclass_v_nxv4i32_nxv4f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -398,7 +398,7 @@ define @intrinsic_vfclass_mask_v_nxv4i32_nxv4f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfclass.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -422,7 +422,7 @@ define @intrinsic_vfclass_v_nxv8i32_nxv8f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -444,7 +444,7 @@ define @intrinsic_vfclass_mask_v_nxv8i32_nxv8f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfclass.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -468,7 +468,7 @@ define @intrinsic_vfclass_v_nxv16i32_nxv16f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -490,7 +490,7 @@ define @intrinsic_vfclass_mask_v_nxv16i32_nxv16f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfclass.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -514,7 +514,7 @@ define @intrinsic_vfclass_v_nxv1i64_nxv1f64( ; CHECK-LABEL: intrinsic_vfclass_v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -536,7 +536,7 @@ define @intrinsic_vfclass_mask_v_nxv1i64_nxv1f64( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -560,7 +560,7 @@ define @intrinsic_vfclass_v_nxv2i64_nxv2f64( ; CHECK-LABEL: intrinsic_vfclass_v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -582,7 +582,7 @@ define @intrinsic_vfclass_mask_v_nxv2i64_nxv2f64( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfclass.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -606,7 +606,7 @@ define @intrinsic_vfclass_v_nxv4i64_nxv4f64( ; CHECK-LABEL: intrinsic_vfclass_v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -628,7 +628,7 @@ define @intrinsic_vfclass_mask_v_nxv4i64_nxv4f64( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfclass.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -652,7 +652,7 @@ define @intrinsic_vfclass_v_nxv8i64_nxv8f64( ; CHECK-LABEL: intrinsic_vfclass_v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -674,7 +674,7 @@ define @intrinsic_vfclass_mask_v_nxv8i64_nxv8f64( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfclass.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, diff --git a/llvm/test/CodeGen/RISCV/rvv/vfclass-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfclass-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfclass-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfclass-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfclass_v_nxv1i16_nxv1f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -30,7 +30,7 @@ define @intrinsic_vfclass_mask_v_nxv1i16_nxv1f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -54,7 +54,7 @@ define @intrinsic_vfclass_v_nxv2i16_nxv2f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -76,7 +76,7 @@ define @intrinsic_vfclass_mask_v_nxv2i16_nxv2f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -100,7 +100,7 @@ define @intrinsic_vfclass_v_nxv4i16_nxv4f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -122,7 +122,7 @@ define @intrinsic_vfclass_mask_v_nxv4i16_nxv4f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -146,7 +146,7 @@ define @intrinsic_vfclass_v_nxv8i16_nxv8f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -168,7 +168,7 @@ define @intrinsic_vfclass_mask_v_nxv8i16_nxv8f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfclass.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -192,7 +192,7 @@ define @intrinsic_vfclass_v_nxv16i16_nxv16f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -214,7 +214,7 @@ define @intrinsic_vfclass_mask_v_nxv16i16_nxv16f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfclass.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -238,7 +238,7 @@ define @intrinsic_vfclass_v_nxv32i16_nxv32f16( ; CHECK-LABEL: intrinsic_vfclass_v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -260,7 +260,7 @@ define @intrinsic_vfclass_mask_v_nxv32i16_nxv32f16( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfclass.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -284,7 +284,7 @@ define @intrinsic_vfclass_v_nxv1i32_nxv1f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -306,7 +306,7 @@ define @intrinsic_vfclass_mask_v_nxv1i32_nxv1f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -330,7 +330,7 @@ define @intrinsic_vfclass_v_nxv2i32_nxv2f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -352,7 +352,7 @@ define @intrinsic_vfclass_mask_v_nxv2i32_nxv2f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -376,7 +376,7 @@ define @intrinsic_vfclass_v_nxv4i32_nxv4f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -398,7 +398,7 @@ define @intrinsic_vfclass_mask_v_nxv4i32_nxv4f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfclass.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -422,7 +422,7 @@ define @intrinsic_vfclass_v_nxv8i32_nxv8f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -444,7 +444,7 @@ define @intrinsic_vfclass_mask_v_nxv8i32_nxv8f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfclass.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -468,7 +468,7 @@ define @intrinsic_vfclass_v_nxv16i32_nxv16f32( ; CHECK-LABEL: intrinsic_vfclass_v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -490,7 +490,7 @@ define @intrinsic_vfclass_mask_v_nxv16i32_nxv16f32( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfclass.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -514,7 +514,7 @@ define @intrinsic_vfclass_v_nxv1i64_nxv1f64( ; CHECK-LABEL: intrinsic_vfclass_v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -536,7 +536,7 @@ define @intrinsic_vfclass_mask_v_nxv1i64_nxv1f64( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfclass.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -560,7 +560,7 @@ define @intrinsic_vfclass_v_nxv2i64_nxv2f64( ; CHECK-LABEL: intrinsic_vfclass_v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -582,7 +582,7 @@ define @intrinsic_vfclass_mask_v_nxv2i64_nxv2f64( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfclass.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -606,7 +606,7 @@ define @intrinsic_vfclass_v_nxv4i64_nxv4f64( ; CHECK-LABEL: intrinsic_vfclass_v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -628,7 +628,7 @@ define @intrinsic_vfclass_mask_v_nxv4i64_nxv4f64( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfclass.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -652,7 +652,7 @@ define @intrinsic_vfclass_v_nxv8i64_nxv8f64( ; CHECK-LABEL: intrinsic_vfclass_v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfclass.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -674,7 +674,7 @@ define @intrinsic_vfclass_mask_v_nxv8i64_nxv8f64( ; CHECK-LABEL: intrinsic_vfclass_mask_v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfclass.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-x-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-x-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-x-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-x-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_f.x.v_nxv1f16_nxv1i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv1f16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_f.x.v_nxv2f16_nxv2i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv2f16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_f.x.v_nxv4f16_nxv4i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv4f16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_f.x.v_nxv8f16_nxv8i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv8f16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_f.x.v_nxv16f16_nxv16i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv16f16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_f.x.v_nxv32f16_nxv32i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv32f16_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_f.x.v_nxv1f32_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv1f32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_f.x.v_nxv2f32_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv2f32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_f.x.v_nxv4f32_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv4f32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_f.x.v_nxv8f32_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv8f32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_f.x.v_nxv16f32_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv16f32_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_f.x.v_nxv1f64_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv1f64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_f.x.v_nxv2f64_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv2f64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_f.x.v_nxv4f64_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv4f64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_f.x.v_nxv8f64_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv8f64_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-x-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-x-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-x-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-x-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_f.x.v_nxv1f16_nxv1i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv1f16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_f.x.v_nxv2f16_nxv2i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv2f16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_f.x.v_nxv4f16_nxv4i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv4f16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_f.x.v_nxv8f16_nxv8i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv8f16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_f.x.v_nxv16f16_nxv16i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv16f16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_f.x.v_nxv32f16_nxv32i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv32f16_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_f.x.v_nxv1f32_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv1f32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_f.x.v_nxv2f32_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv2f32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_f.x.v_nxv4f32_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv4f32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_f.x.v_nxv8f32_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv8f32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_f.x.v_nxv16f32_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv16f32_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_f.x.v_nxv1f64_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv1f64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_f.x.v_nxv2f64_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv2f64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_f.x.v_nxv4f64_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv4f64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_f.x.v_nxv8f64_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.x.v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_f.x.v_nxv8f64_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.x.v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-xu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-xu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-xu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-xu-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv1f16_nxv1i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv1f16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv2f16_nxv2i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv2f16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv4f16_nxv4i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv4f16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv8f16_nxv8i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv8f16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv16f16_nxv16i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv16f16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv32f16_nxv32i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv32f16_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv1f32_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv1f32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv2f32_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv2f32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv4f32_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv4f32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv8f32_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv8f32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv16f32_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv16f32_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv1f64_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv1f64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv2f64_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv2f64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv4f64_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv4f64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv8f64_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv8f64_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-xu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-xu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-xu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-f-xu-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv1f16_nxv1i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv1f16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv2f16_nxv2i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv2f16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv4f16_nxv4i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv4f16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv8f16_nxv8i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv8f16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv16f16_nxv16i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv16f16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv32f16_nxv32i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv32f16_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv1f32_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv1f32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv2f32_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv2f32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv4f32_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv4f32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv8f32_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv8f32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv16f32_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv16f32_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv1f64_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv1f64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv2f64_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv2f64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv4f64_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv4f64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_f.xu.v_nxv8f64_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_f.xu.v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_f.xu.v_nxv8f64_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_f.xu.v_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-x-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-x-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-x-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-x-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv1i16_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv2i16_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv4i16_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv8i16_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv16i16_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv16i16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv32i16_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv32i16_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv1i32_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv2i32_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv4i32_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv8i32_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv16i32_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv16i32_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv1i64_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv2i64_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv4i64_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv8i64_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i64_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-x-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-x-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-x-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-x-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv1i16_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv2i16_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv4i16_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv8i16_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv16i16_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv16i16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv32i16_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv32i16_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv1i32_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv2i32_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv4i32_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv8i32_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv16i32_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv16i32_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv1i64_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv2i64_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv4i64_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_rtz.x.f.v_nxv8i64_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.x.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i64_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.x.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-xu-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-xu-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-xu-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-xu-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv1i16_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv2i16_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv4i16_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv8i16_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv16i16_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv16i16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv32i16_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv32i16_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv1i32_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv2i32_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv4i32_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv8i32_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv16i32_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv16i32_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv1i64_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv2i64_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv4i64_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv8i64_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i64_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-xu-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-xu-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-xu-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-rtz-xu-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv1i16_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv2i16_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv4i16_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv8i16_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv16i16_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv16i16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv32i16_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv32i16_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv1i32_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv2i32_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv4i32_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv8i32_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv16i32_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv16i32_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv1i64_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv2i64_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv4i64_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_rtz.xu.f.v_nxv8i64_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_rtz.xu.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i64_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_rtz.xu.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-x-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-x-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-x-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-x-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_x.f.v_nxv1i16_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv1i16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_x.f.v_nxv2i16_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv2i16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_x.f.v_nxv4i16_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv4i16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_x.f.v_nxv8i16_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv8i16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_x.f.v_nxv16i16_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv16i16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_x.f.v_nxv32i16_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv32i16_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_x.f.v_nxv1i32_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv1i32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_x.f.v_nxv2i32_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv2i32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_x.f.v_nxv4i32_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv4i32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_x.f.v_nxv8i32_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv8i32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_x.f.v_nxv16i32_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv16i32_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_x.f.v_nxv1i64_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv1i64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_x.f.v_nxv2i64_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv2i64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_x.f.v_nxv4i64_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv4i64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_x.f.v_nxv8i64_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv8i64_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-x-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-x-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-x-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-x-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_x.f.v_nxv1i16_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv1i16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_x.f.v_nxv2i16_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv2i16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_x.f.v_nxv4i16_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv4i16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_x.f.v_nxv8i16_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv8i16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_x.f.v_nxv16i16_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv16i16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_x.f.v_nxv32i16_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv32i16_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_x.f.v_nxv1i32_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv1i32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_x.f.v_nxv2i32_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv2i32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_x.f.v_nxv4i32_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv4i32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_x.f.v_nxv8i32_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv8i32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_x.f.v_nxv16i32_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv16i32_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_x.f.v_nxv1i64_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv1i64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_x.f.v_nxv2i64_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv2i64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_x.f.v_nxv4i64_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv4i64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_x.f.v_nxv8i64_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_x.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_x.f.v_nxv8i64_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_x.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-xu-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-xu-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-xu-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-xu-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv1i16_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv1i16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv2i16_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv2i16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv4i16_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv4i16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv8i16_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv8i16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv16i16_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv16i16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv32i16_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv32i16_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv1i32_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv1i32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv2i32_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv2i32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv4i32_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv4i32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv8i32_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv8i32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv16i32_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv16i32_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv1i64_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv1i64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv2i64_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv2i64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv4i64_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv4i64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv8i64_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv8i64_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfcvt-xu-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfcvt-xu-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfcvt-xu-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfcvt-xu-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv1i16_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv1i16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv1i16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv2i16_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv2i16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv2i16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv4i16_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv4i16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv4i16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv8i16_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv8i16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv8i16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv16i16_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv16i16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv16i16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv32i16_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv32i16_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv32i16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv1i32_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv1i32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv1i32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv2i32_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv2i32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv2i32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv4i32_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv4i32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv4i32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv8i32_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv8i32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv8i32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv16i32_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv16i32_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv16i32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv1i64_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv1i64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv1i64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv2i64_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv2i64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv2i64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv4i64_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv4i64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv4i64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfcvt_xu.f.v_nxv8i64_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_xu.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfcvt_mask_xu.f.v_nxv8i64_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfcvt_mask_xu.f.v_nxv8i64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfdiv-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfdiv-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfdiv-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfdiv-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfdiv_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfdiv_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfdiv_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfdiv_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfdiv_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfdiv_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfdiv_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfdiv_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfdiv_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfdiv_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfdiv_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfdiv_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfdiv_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfdiv_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfdiv_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfdiv_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfdiv_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfdiv_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfdiv_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfdiv_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfdiv_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfdiv_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfdiv_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfdiv_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfdiv_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfdiv_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfdiv_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfdiv-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfdiv-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfdiv-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfdiv-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfdiv_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfdiv_mask_vv_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfdiv_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfdiv_mask_vv_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfdiv_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfdiv_mask_vv_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfdiv_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfdiv_mask_vv_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfdiv_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfdiv_mask_vv_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfdiv_vv_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfdiv_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfdiv_mask_vv_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfdiv_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfdiv_mask_vv_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfdiv_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfdiv_mask_vv_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfdiv_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfdiv_mask_vv_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfdiv_vv_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfdiv_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfdiv_mask_vv_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfdiv_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfdiv_mask_vv_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfdiv_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfdiv_mask_vv_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfdiv_vv_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfdiv_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfdiv.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfdiv.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1202,7 +1202,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1225,7 +1225,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1248,7 +1248,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1271,7 +1271,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1294,7 +1294,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1317,7 +1317,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1340,7 +1340,7 @@ ; CHECK-LABEL: intrinsic_vfdiv_mask_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfirst-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfirst-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfirst-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfirst-rv32.ll @@ -8,7 +8,7 @@ define i32 @intrinsic_vfirst_m_i32_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i32_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i32_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -48,7 +48,7 @@ define i32 @intrinsic_vfirst_m_i32_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i32_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i32_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -88,7 +88,7 @@ define i32 @intrinsic_vfirst_m_i32_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i32_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i32_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -128,7 +128,7 @@ define i32 @intrinsic_vfirst_m_i32_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i32_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i32_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -168,7 +168,7 @@ define i32 @intrinsic_vfirst_m_i32_nxv16i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i32_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i32_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -208,7 +208,7 @@ define i32 @intrinsic_vfirst_m_i32_nxv32i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i32_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i32_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -248,7 +248,7 @@ define i32 @intrinsic_vfirst_m_i32_nxv64i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i32_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i32_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfirst-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfirst-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfirst-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfirst-rv64.ll @@ -8,7 +8,7 @@ define i64 @intrinsic_vfirst_m_i64_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i64_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i64_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -48,7 +48,7 @@ define i64 @intrinsic_vfirst_m_i64_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i64_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i64_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -88,7 +88,7 @@ define i64 @intrinsic_vfirst_m_i64_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i64_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i64_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -128,7 +128,7 @@ define i64 @intrinsic_vfirst_m_i64_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i64_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i64_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -168,7 +168,7 @@ define i64 @intrinsic_vfirst_m_i64_nxv16i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i64_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i64_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -208,7 +208,7 @@ define i64 @intrinsic_vfirst_m_i64_nxv32i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i64_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i64_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -248,7 +248,7 @@ define i64 @intrinsic_vfirst_m_i64_nxv64i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfirst_m_i64_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vfirst.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ ; CHECK-LABEL: intrinsic_vfirst_mask_m_i64_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vfirst.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmacc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmacc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmacc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmacc-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmacc_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfmacc_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfmacc_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfmacc_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfmacc_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfmacc_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfmacc_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfmacc_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfmacc_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfmacc_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfmacc_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfmacc_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfmacc_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfmacc_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfmacc_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfmacc_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfmacc_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfmacc_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfmacc_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfmacc_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfmacc_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfmacc_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfmacc_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmacc_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1082,7 +1082,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1110,7 +1110,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmacc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmacc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmacc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmacc-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmacc_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfmacc_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfmacc_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfmacc_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfmacc_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfmacc_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfmacc_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfmacc_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfmacc_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfmacc_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfmacc_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfmacc_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfmacc_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfmacc_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfmacc_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfmacc_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfmacc_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfmacc_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfmacc_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfmacc_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfmacc_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfmacc_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfmacc_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmacc_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmacc_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1067,7 +1067,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ ; CHECK-LABEL: intrinsic_vfmacc_mask_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmadd-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmadd_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfmadd_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfmadd_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfmadd_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfmadd_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfmadd_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfmadd_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfmadd_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfmadd_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfmadd_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfmadd_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfmadd_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfmadd_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfmadd_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfmadd_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfmadd_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfmadd_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfmadd_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfmadd_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfmadd_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfmadd_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfmadd_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfmadd_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmadd_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1082,7 +1082,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1110,7 +1110,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmadd-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmadd_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfmadd_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfmadd_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfmadd_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfmadd_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfmadd_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfmadd_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfmadd_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfmadd_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfmadd_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfmadd_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfmadd_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfmadd_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfmadd_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfmadd_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfmadd_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfmadd_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfmadd_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfmadd_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfmadd_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfmadd_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfmadd_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfmadd_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmadd_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmadd_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1067,7 +1067,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ ; CHECK-LABEL: intrinsic_vfmadd_mask_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmax-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmax-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmax-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmax-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfmax_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfmax_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfmax_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfmax_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfmax_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfmax_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfmax_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfmax_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfmax_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfmax_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfmax_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfmax_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfmax_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfmax_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfmax_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfmax_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfmax_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfmax_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfmax_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfmax_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfmax_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfmax_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmax_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfmax_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfmax_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfmax_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfmax_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmax.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmax.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmax.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmax.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmax.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfmax.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmax-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmax-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmax-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmax-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfmax_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfmax_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfmax_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfmax_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfmax_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfmax_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfmax_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfmax_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfmax_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfmax_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfmax_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfmax_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfmax_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfmax_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfmax_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfmax_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfmax_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfmax_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfmax_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfmax_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfmax_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfmax_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmax_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfmax_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfmax_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfmax_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfmax_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmax_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmax.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmax.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmax.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmax.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1202,7 +1202,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmax.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1225,7 +1225,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1248,7 +1248,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmax.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1271,7 +1271,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1294,7 +1294,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmax.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1317,7 +1317,7 @@ ; CHECK-LABEL: intrinsic_vfmax_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfmax.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1340,7 +1340,7 @@ ; CHECK-LABEL: intrinsic_vfmax_mask_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmax.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmerge-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmerge-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmerge-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmerge-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmerge_vvm_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -55,7 +55,7 @@ define @intrinsic_vfmerge_vvm_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -78,7 +78,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -100,7 +100,7 @@ define @intrinsic_vfmerge_vvm_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -123,7 +123,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -145,7 +145,7 @@ define @intrinsic_vfmerge_vvm_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -190,7 +190,7 @@ define @intrinsic_vfmerge_vvm_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -235,7 +235,7 @@ define @intrinsic_vfmerge_vvm_nxv32f16_nxv32f16_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vfmerge_vvm_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -303,7 +303,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vfmerge_vvm_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vfmerge_vvm_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -393,7 +393,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vfmerge_vvm_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -438,7 +438,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vfmerge_vvm_nxv16f32_nxv16f32_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -483,7 +483,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -505,7 +505,7 @@ define @intrinsic_vfmerge_vvm_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -531,7 +531,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -554,7 +554,7 @@ define @intrinsic_vfmerge_vvm_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -580,7 +580,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfmerge_vvm_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -629,7 +629,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -652,7 +652,7 @@ define @intrinsic_vfmerge_vvm_nxv8f64_nxv8f64_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -678,7 +678,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -695,7 +695,7 @@ define @intrinsic_vfmerge_vzm_nxv1f16_nxv1f16_f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -711,7 +711,7 @@ define @intrinsic_vfmerge_vzm_nxv2f16_nxv2f16_f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -727,7 +727,7 @@ define @intrinsic_vfmerge_vzm_nxv4f16_nxv4f16_f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -743,7 +743,7 @@ define @intrinsic_vfmerge_vzm_nxv8f16_nxv8f16_f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vfmerge_vzm_nxv16f16_nxv16f16_f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vfmerge_vzm_nxv32f16_nxv32f16_f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -791,7 +791,7 @@ define @intrinsic_vfmerge_vzm_nxv1f32_nxv1f32_f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -807,7 +807,7 @@ define @intrinsic_vfmerge_vzm_nxv2f32_nxv2f32_f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vfmerge_vzm_nxv4f32_nxv4f32_f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -839,7 +839,7 @@ define @intrinsic_vfmerge_vzm_nxv8f32_nxv8f32_f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -855,7 +855,7 @@ define @intrinsic_vfmerge_vzm_nxv16f32_nxv16f32_f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -871,7 +871,7 @@ define @intrinsic_vfmerge_vzm_nxv1f64_nxv1f64_f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -887,7 +887,7 @@ define @intrinsic_vfmerge_vzm_nxv2f64_nxv2f64_f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ define @intrinsic_vfmerge_vzm_nxv4f64_nxv4f64_f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -919,7 +919,7 @@ define @intrinsic_vfmerge_vzm_nxv8f64_nxv8f64_f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmerge-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmerge-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmerge-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmerge-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmerge_vvm_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -55,7 +55,7 @@ define @intrinsic_vfmerge_vvm_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -78,7 +78,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -100,7 +100,7 @@ define @intrinsic_vfmerge_vvm_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -123,7 +123,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -145,7 +145,7 @@ define @intrinsic_vfmerge_vvm_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -190,7 +190,7 @@ define @intrinsic_vfmerge_vvm_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -235,7 +235,7 @@ define @intrinsic_vfmerge_vvm_nxv32f16_nxv32f16_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vfmerge_vvm_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -303,7 +303,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vfmerge_vvm_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vfmerge_vvm_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -393,7 +393,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vfmerge_vvm_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -438,7 +438,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vfmerge_vvm_nxv16f32_nxv16f32_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -483,7 +483,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -505,7 +505,7 @@ define @intrinsic_vfmerge_vvm_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -550,7 +550,7 @@ define @intrinsic_vfmerge_vvm_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -573,7 +573,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -595,7 +595,7 @@ define @intrinsic_vfmerge_vvm_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -618,7 +618,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -640,7 +640,7 @@ define @intrinsic_vfmerge_vvm_nxv8f64_nxv8f64_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vvm_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -663,7 +663,7 @@ ; CHECK-LABEL: intrinsic_vfmerge_vfm_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfmerge.vfm v8, v8, ft0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -679,7 +679,7 @@ define @intrinsic_vfmerge_vzm_nxv1f16_nxv1f16_f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -695,7 +695,7 @@ define @intrinsic_vfmerge_vzm_nxv2f16_nxv2f16_f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -711,7 +711,7 @@ define @intrinsic_vfmerge_vzm_nxv4f16_nxv4f16_f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -727,7 +727,7 @@ define @intrinsic_vfmerge_vzm_nxv8f16_nxv8f16_f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -743,7 +743,7 @@ define @intrinsic_vfmerge_vzm_nxv16f16_nxv16f16_f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vfmerge_vzm_nxv32f16_nxv32f16_f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vfmerge_vzm_nxv1f32_nxv1f32_f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -791,7 +791,7 @@ define @intrinsic_vfmerge_vzm_nxv2f32_nxv2f32_f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -807,7 +807,7 @@ define @intrinsic_vfmerge_vzm_nxv4f32_nxv4f32_f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vfmerge_vzm_nxv8f32_nxv8f32_f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -839,7 +839,7 @@ define @intrinsic_vfmerge_vzm_nxv16f32_nxv16f32_f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -855,7 +855,7 @@ define @intrinsic_vfmerge_vzm_nxv1f64_nxv1f64_f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -871,7 +871,7 @@ define @intrinsic_vfmerge_vzm_nxv2f64_nxv2f64_f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -887,7 +887,7 @@ define @intrinsic_vfmerge_vzm_nxv4f64_nxv4f64_f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ define @intrinsic_vfmerge_vzm_nxv8f64_nxv8f64_f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmerge_vzm_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmin-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmin-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmin-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmin-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfmin_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfmin_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfmin_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfmin_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfmin_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfmin_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfmin_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfmin_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfmin_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfmin_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfmin_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfmin_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfmin_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfmin_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfmin_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfmin_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfmin_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfmin_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfmin_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfmin_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfmin_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfmin_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmin_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfmin_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfmin_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfmin_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfmin_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmin.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmin.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmin.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmin.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmin.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfmin.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmin-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmin-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmin-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmin-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfmin_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfmin_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfmin_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfmin_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfmin_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfmin_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfmin_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfmin_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfmin_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfmin_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfmin_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfmin_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfmin_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfmin_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfmin_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfmin_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfmin_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfmin_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfmin_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfmin_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfmin_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfmin_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmin_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfmin_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfmin_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfmin_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfmin_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmin_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmin.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmin.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmin.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmin.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1202,7 +1202,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmin.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1225,7 +1225,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1248,7 +1248,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmin.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1271,7 +1271,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1294,7 +1294,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmin.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1317,7 +1317,7 @@ ; CHECK-LABEL: intrinsic_vfmin_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfmin.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1340,7 +1340,7 @@ ; CHECK-LABEL: intrinsic_vfmin_mask_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmin.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmsac-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmsac-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmsac-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmsac-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmsac_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfmsac_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfmsac_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfmsac_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfmsac_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfmsac_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfmsac_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfmsac_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfmsac_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfmsac_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfmsac_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfmsac_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfmsac_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfmsac_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfmsac_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfmsac_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfmsac_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfmsac_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfmsac_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfmsac_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfmsac_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfmsac_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfmsac_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmsac_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1082,7 +1082,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1110,7 +1110,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmsac-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmsac-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmsac-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmsac-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmsac_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfmsac_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfmsac_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfmsac_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfmsac_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfmsac_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfmsac_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfmsac_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfmsac_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfmsac_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfmsac_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfmsac_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfmsac_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfmsac_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfmsac_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfmsac_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfmsac_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfmsac_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfmsac_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfmsac_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfmsac_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfmsac_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfmsac_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmsac_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsac_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1067,7 +1067,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ ; CHECK-LABEL: intrinsic_vfmsac_mask_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmsub-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmsub_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfmsub_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfmsub_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfmsub_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfmsub_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfmsub_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfmsub_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfmsub_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfmsub_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfmsub_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfmsub_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfmsub_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfmsub_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfmsub_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfmsub_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfmsub_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfmsub_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfmsub_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfmsub_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfmsub_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfmsub_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfmsub_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfmsub_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmsub_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1082,7 +1082,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1110,7 +1110,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmsub-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfmsub_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfmsub_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfmsub_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfmsub_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfmsub_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfmsub_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfmsub_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfmsub_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfmsub_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfmsub_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfmsub_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfmsub_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfmsub_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfmsub_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfmsub_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfmsub_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfmsub_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfmsub_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfmsub_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfmsub_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfmsub_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfmsub_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfmsub_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmsub_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmsub_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1067,7 +1067,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ ; CHECK-LABEL: intrinsic_vfmsub_mask_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmul-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmul-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmul-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmul-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfmul_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfmul_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfmul_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfmul_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfmul_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfmul_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfmul_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfmul_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfmul_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfmul_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfmul_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfmul_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfmul_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfmul_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfmul_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfmul_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfmul_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfmul_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfmul_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfmul_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfmul_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfmul_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmul_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfmul_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfmul_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfmul_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfmul_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmul-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmul-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmul-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmul-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfmul_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfmul_mask_vv_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfmul_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfmul_mask_vv_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfmul_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfmul_mask_vv_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfmul_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfmul_mask_vv_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfmul_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfmul_mask_vv_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfmul_vv_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfmul_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfmul_mask_vv_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfmul_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfmul_mask_vv_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfmul_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfmul_mask_vv_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfmul_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfmul_mask_vv_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfmul_vv_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfmul_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfmul_mask_vv_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfmul_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfmul_mask_vv_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfmul_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfmul_mask_vv_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfmul_vv_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmul_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1202,7 +1202,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1225,7 +1225,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1248,7 +1248,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1271,7 +1271,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1294,7 +1294,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1317,7 +1317,7 @@ ; CHECK-LABEL: intrinsic_vfmul_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfmul.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1340,7 +1340,7 @@ ; CHECK-LABEL: intrinsic_vfmul_mask_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmv.s.f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmv.s.f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmv.s.f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmv.s.f-rv32.ll @@ -6,7 +6,7 @@ define @intrinsic_vfmv.s.f_f_nxv1f16( %0, half %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -19,7 +19,7 @@ define @intrinsic_vfmv.s.f_f_nxv2f16( %0, half %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -32,7 +32,7 @@ define @intrinsic_vfmv.s.f_f_nxv4f16( %0, half %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -45,7 +45,7 @@ define @intrinsic_vfmv.s.f_f_nxv8f16( %0, half %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -58,7 +58,7 @@ define @intrinsic_vfmv.s.f_f_nxv16f16( %0, half %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -71,7 +71,7 @@ define @intrinsic_vfmv.s.f_f_nxv32f16( %0, half %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -84,7 +84,7 @@ define @intrinsic_vfmv.s.f_f_nxv1f32( %0, float %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -97,7 +97,7 @@ define @intrinsic_vfmv.s.f_f_nxv2f32( %0, float %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -110,7 +110,7 @@ define @intrinsic_vfmv.s.f_f_nxv4f32( %0, float %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -123,7 +123,7 @@ define @intrinsic_vfmv.s.f_f_nxv8f32( %0, float %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -136,7 +136,7 @@ define @intrinsic_vfmv.s.f_f_nxv16f32( %0, float %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -149,7 +149,7 @@ define @intrinsic_vfmv.s.f_f_nxv1f64( %0, double %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -162,7 +162,7 @@ define @intrinsic_vfmv.s.f_f_nxv2f64( %0, double %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -175,7 +175,7 @@ define @intrinsic_vfmv.s.f_f_nxv4f64( %0, double %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -188,7 +188,7 @@ define @intrinsic_vfmv.s.f_f_nxv8f64( %0, double %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmv.s.f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmv.s.f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmv.s.f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmv.s.f-rv64.ll @@ -6,7 +6,7 @@ define @intrinsic_vfmv.s.f_f_nxv1f16( %0, half %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -19,7 +19,7 @@ define @intrinsic_vfmv.s.f_f_nxv2f16( %0, half %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -32,7 +32,7 @@ define @intrinsic_vfmv.s.f_f_nxv4f16( %0, half %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -45,7 +45,7 @@ define @intrinsic_vfmv.s.f_f_nxv8f16( %0, half %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -58,7 +58,7 @@ define @intrinsic_vfmv.s.f_f_nxv16f16( %0, half %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -71,7 +71,7 @@ define @intrinsic_vfmv.s.f_f_nxv32f16( %0, half %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -84,7 +84,7 @@ define @intrinsic_vfmv.s.f_f_nxv1f32( %0, float %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -97,7 +97,7 @@ define @intrinsic_vfmv.s.f_f_nxv2f32( %0, float %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -110,7 +110,7 @@ define @intrinsic_vfmv.s.f_f_nxv4f32( %0, float %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -123,7 +123,7 @@ define @intrinsic_vfmv.s.f_f_nxv8f32( %0, float %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -136,7 +136,7 @@ define @intrinsic_vfmv.s.f_f_nxv16f32( %0, float %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -149,7 +149,7 @@ define @intrinsic_vfmv.s.f_f_nxv1f64( %0, double %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -162,7 +162,7 @@ define @intrinsic_vfmv.s.f_f_nxv2f64( %0, double %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -175,7 +175,7 @@ define @intrinsic_vfmv.s.f_f_nxv4f64( %0, double %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: @@ -188,7 +188,7 @@ define @intrinsic_vfmv.s.f_f_nxv8f64( %0, double %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfmv.s.f_f_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmv.s.f v8, fa0 ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmv.v.f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfmv.v.f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmv.v.f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmv.v.f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfmv.v.f_f_nxv1f16(half %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -26,7 +26,7 @@ define @intrinsic_vfmv.v.f_f_nxv2f16(half %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -44,7 +44,7 @@ define @intrinsic_vfmv.v.f_f_nxv4f16(half %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -62,7 +62,7 @@ define @intrinsic_vfmv.v.f_f_nxv8f16(half %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -80,7 +80,7 @@ define @intrinsic_vfmv.v.f_f_nxv16f16(half %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vfmv.v.f_f_nxv32f16(half %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -116,7 +116,7 @@ define @intrinsic_vfmv.v.f_f_nxv1f32(float %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -134,7 +134,7 @@ define @intrinsic_vfmv.v.f_f_nxv2f32(float %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -152,7 +152,7 @@ define @intrinsic_vfmv.v.f_f_nxv4f32(float %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -170,7 +170,7 @@ define @intrinsic_vfmv.v.f_f_nxv8f32(float %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfmv.v.f_f_nxv16f32(float %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -206,7 +206,7 @@ define @intrinsic_vfmv.v.f_f_nxv1f64(double %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vfmv.v.f_f_nxv2f64(double %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -242,7 +242,7 @@ define @intrinsic_vfmv.v.f_f_nxv4f64(double %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -260,7 +260,7 @@ define @intrinsic_vfmv.v.f_f_nxv8f64(double %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfmv.v.f_zero_nxv1f16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_zero_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vmv.v.i_zero_nxv2f16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -302,7 +302,7 @@ define @intrinsic_vmv.v.i_zero_nxv4f16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -316,7 +316,7 @@ define @intrinsic_vmv.v.i_zero_nxv8f16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -330,7 +330,7 @@ define @intrinsic_vmv.v.i_zero_nxv16f16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,7 +344,7 @@ define @intrinsic_vmv.v.i_zero_nxv32f16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -358,7 +358,7 @@ define @intrinsic_vmv.v.i_zero_nxv1f32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -372,7 +372,7 @@ define @intrinsic_vmv.v.i_zero_nxv2f32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -386,7 +386,7 @@ define @intrinsic_vmv.v.i_zero_nxv4f32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -400,7 +400,7 @@ define @intrinsic_vmv.v.i_zero_nxv8f32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vmv.v.i_zero_nxv16f32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmv.v.i_zero_nxv1f64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -442,7 +442,7 @@ define @intrinsic_vmv.v.i_zero_nxv2f64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -456,7 +456,7 @@ define @intrinsic_vmv.v.i_zero_nxv4f64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vmv.v.i_zero_nxv8f64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfmv.v.f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfmv.v.f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfmv.v.f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfmv.v.f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfmv.v.f_f_nxv1f16(half %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -26,7 +26,7 @@ define @intrinsic_vfmv.v.f_f_nxv2f16(half %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -44,7 +44,7 @@ define @intrinsic_vfmv.v.f_f_nxv4f16(half %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -62,7 +62,7 @@ define @intrinsic_vfmv.v.f_f_nxv8f16(half %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -80,7 +80,7 @@ define @intrinsic_vfmv.v.f_f_nxv16f16(half %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vfmv.v.f_f_nxv32f16(half %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -116,7 +116,7 @@ define @intrinsic_vfmv.v.f_f_nxv1f32(float %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -134,7 +134,7 @@ define @intrinsic_vfmv.v.f_f_nxv2f32(float %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -152,7 +152,7 @@ define @intrinsic_vfmv.v.f_f_nxv4f32(float %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -170,7 +170,7 @@ define @intrinsic_vfmv.v.f_f_nxv8f32(float %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfmv.v.f_f_nxv16f32(float %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -206,7 +206,7 @@ define @intrinsic_vfmv.v.f_f_nxv1f64(double %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vfmv.v.f_f_nxv2f64(double %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -242,7 +242,7 @@ define @intrinsic_vfmv.v.f_f_nxv4f64(double %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -260,7 +260,7 @@ define @intrinsic_vfmv.v.f_f_nxv8f64(double %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_f_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfmv.v.f v8, fa0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfmv.v.f_zero_nxv1f16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vfmv.v.f_zero_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vmv.v.i_zero_nxv2f16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -302,7 +302,7 @@ define @intrinsic_vmv.v.i_zero_nxv4f16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -316,7 +316,7 @@ define @intrinsic_vmv.v.i_zero_nxv8f16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -330,7 +330,7 @@ define @intrinsic_vmv.v.i_zero_nxv16f16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,7 +344,7 @@ define @intrinsic_vmv.v.i_zero_nxv32f16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -358,7 +358,7 @@ define @intrinsic_vmv.v.i_zero_nxv1f32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -372,7 +372,7 @@ define @intrinsic_vmv.v.i_zero_nxv2f32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -386,7 +386,7 @@ define @intrinsic_vmv.v.i_zero_nxv4f32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -400,7 +400,7 @@ define @intrinsic_vmv.v.i_zero_nxv8f32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vmv.v.i_zero_nxv16f32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmv.v.i_zero_nxv1f64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -442,7 +442,7 @@ define @intrinsic_vmv.v.i_zero_nxv2f64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -456,7 +456,7 @@ define @intrinsic_vmv.v.i_zero_nxv4f64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vmv.v.i_zero_nxv8f64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.i_zero_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_f.f.w_nxv1f16_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv1f16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv1f16_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv1f16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_f.f.w_nxv2f16_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv2f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_f.f.w_nxv4f16_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv4f16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv4f16_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv4f16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_f.f.w_nxv8f16_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv8f16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv8f16_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv8f16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_f.f.w_nxv16f16_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv16f16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv16f16_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv16f16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_f.f.w_nxv1f32_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv1f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_f.f.w_nxv2f32_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv2f32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv2f32_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv2f32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_f.f.w_nxv4f32_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv4f32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv4f32_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv4f32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_f.f.w_nxv8f32_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv8f32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv8f32_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv8f32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_f.f.w_nxv1f16_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv1f16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv1f16_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv1f16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_f.f.w_nxv2f16_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv2f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_f.f.w_nxv4f16_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv4f16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv4f16_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv4f16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_f.f.w_nxv8f16_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv8f16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv8f16_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv8f16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_f.f.w_nxv16f16_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv16f16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv16f16_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv16f16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_f.f.w_nxv1f32_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv1f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_f.f.w_nxv2f32_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv2f32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv2f32_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv2f32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_f.f.w_nxv4f32_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv4f32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv4f32_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv4f32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_f.f.w_nxv8f32_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.f.w_nxv8f32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.f.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_f.f.w_nxv8f32_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.f.w_nxv8f32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.f.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-x-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-x-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-x-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-x-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_f.x.w_nxv1f16_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv1f16_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_f.x.w_nxv2f16_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv2f16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_f.x.w_nxv4f16_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv4f16_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_f.x.w_nxv8f16_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv8f16_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_f.x.w_nxv16f16_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv16f16_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_f.x.w_nxv1f32_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv1f32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_f.x.w_nxv2f32_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv2f32_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_f.x.w_nxv4f32_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv4f32_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_f.x.w_nxv8f32_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv8f32_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-x-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-x-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-x-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-x-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_f.x.w_nxv1f16_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv1f16_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_f.x.w_nxv2f16_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv2f16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_f.x.w_nxv4f16_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv4f16_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_f.x.w_nxv8f16_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv8f16_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_f.x.w_nxv16f16_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv16f16_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_f.x.w_nxv1f32_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv1f32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_f.x.w_nxv2f32_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv2f32_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_f.x.w_nxv4f32_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv4f32_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_f.x.w_nxv8f32_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.x.w_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.f.x.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_f.x.w_nxv8f32_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.x.w_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.f.x.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-xu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-xu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-xu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-xu-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv1f16_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv1f16_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv2f16_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv2f16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv4f16_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv4f16_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv8f16_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv8f16_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv16f16_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv16f16_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv1f32_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv1f32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv2f32_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv2f32_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv4f32_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv4f32_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv8f32_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv8f32_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-xu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-xu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-xu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-f-xu-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv1f16_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv1f16_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv2f16_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv2f16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv4f16_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv4f16_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv8f16_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv8f16_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv16f16_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv16f16_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv1f32_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv1f32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv2f32_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv2f32_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv4f32_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv4f32_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_f.xu.w_nxv8f32_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_f.xu.w_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.f.xu.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_f.xu.w_nxv8f32_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_f.xu.w_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.f.xu.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rod-f-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rod-f-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rod-f-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rod-f-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv1f16_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv1f16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv1f16_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv1f16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv2f16_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv2f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv4f16_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv4f16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv4f16_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv4f16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv8f16_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv8f16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv8f16_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv8f16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv16f16_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv16f16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv16f16_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv16f16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv1f32_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv1f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv2f32_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv2f32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv2f32_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv2f32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv4f32_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv4f32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv4f32_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv4f32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv8f32_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv8f32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv8f32_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv8f32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rod-f-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rod-f-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rod-f-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rod-f-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv1f16_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv1f16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv1f16_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv1f16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv2f16_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv2f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv4f16_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv4f16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv4f16_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv4f16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv8f16_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv8f16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv8f16_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv8f16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv16f16_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv16f16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv16f16_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv16f16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv1f32_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv1f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv2f32_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv2f32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv2f32_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv2f32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv4f32_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv4f32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv4f32_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv4f32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_rod.f.f.w_nxv8f32_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rod.f.f.w_nxv8f32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_rod.f.f.w_nxv8f32_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rod.f.f.w_nxv8f32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.rod.f.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-x-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-x-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-x-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-x-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv1i8_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i8_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv2i8_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i8_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv4i8_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i8_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv8i8_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i8_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv16i8_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv16i8_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv32i8_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv32i8_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv1i16_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i16_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv2i16_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv4i16_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i16_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv8i16_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i16_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv16i16_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv16i16_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv1i32_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv2i32_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i32_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv4i32_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i32_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv8i32_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i32_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-x-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-x-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-x-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-x-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv1i8_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i8_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv2i8_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i8_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv4i8_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i8_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv8i8_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i8_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv16i8_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv16i8_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv32i8_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv32i8_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv1i16_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i16_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv2i16_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv4i16_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i16_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv8i16_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i16_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv16i16_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv16i16_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv1i32_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv2i32_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i32_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv4i32_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i32_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfncvt_rtz.x.f.w_nxv8i32_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.x.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i32_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.x.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-xu-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-xu-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-xu-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-xu-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv1i8_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i8_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv2i8_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i8_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv4i8_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i8_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv8i8_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i8_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv16i8_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv16i8_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv32i8_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv32i8_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv1i16_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i16_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv2i16_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv4i16_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i16_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv8i16_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i16_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv16i16_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv16i16_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv1i32_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv2i32_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i32_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv4i32_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i32_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv8i32_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i32_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-xu-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-xu-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-xu-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-rtz-xu-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv1i8_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i8_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv2i8_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i8_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv4i8_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i8_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv8i8_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i8_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv16i8_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv16i8_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv32i8_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv32i8_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv1i16_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i16_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv2i16_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv4i16_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i16_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv8i16_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i16_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv16i16_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv16i16_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv1i32_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv2i32_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i32_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv4i32_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i32_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfncvt_rtz.xu.f.w_nxv8i32_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_rtz.xu.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i32_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_rtz.xu.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.rtz.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-x-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-x-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-x-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-x-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_x.f.w_nxv1i8_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv1i8_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_x.f.w_nxv2i8_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv2i8_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_x.f.w_nxv4i8_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv4i8_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_x.f.w_nxv8i8_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv8i8_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_x.f.w_nxv16i8_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv16i8_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_x.f.w_nxv32i8_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv32i8_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_x.f.w_nxv1i16_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv1i16_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_x.f.w_nxv2i16_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv2i16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_x.f.w_nxv4i16_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv4i16_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfncvt_x.f.w_nxv8i16_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv8i16_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfncvt_x.f.w_nxv16i16_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv16i16_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfncvt_x.f.w_nxv1i32_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv1i32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfncvt_x.f.w_nxv2i32_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv2i32_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfncvt_x.f.w_nxv4i32_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv4i32_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfncvt_x.f.w_nxv8i32_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv8i32_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-x-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-x-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-x-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-x-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_x.f.w_nxv1i8_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv1i8_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_x.f.w_nxv2i8_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv2i8_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_x.f.w_nxv4i8_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv4i8_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_x.f.w_nxv8i8_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv8i8_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_x.f.w_nxv16i8_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv16i8_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_x.f.w_nxv32i8_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv32i8_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_x.f.w_nxv1i16_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv1i16_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_x.f.w_nxv2i16_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv2i16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_x.f.w_nxv4i16_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv4i16_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfncvt_x.f.w_nxv8i16_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv8i16_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfncvt_x.f.w_nxv16i16_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv16i16_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfncvt_x.f.w_nxv1i32_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv1i32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfncvt_x.f.w_nxv2i32_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv2i32_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfncvt_x.f.w_nxv4i32_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv4i32_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfncvt_x.f.w_nxv8i32_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_x.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.x.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfncvt_mask_x.f.w_nxv8i32_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_x.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.x.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-xu-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-xu-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-xu-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-xu-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv1i8_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv1i8_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv2i8_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv2i8_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv4i8_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv4i8_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv8i8_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv8i8_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv16i8_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv16i8_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv32i8_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv32i8_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv1i16_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv1i16_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv2i16_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv2i16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv4i16_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv4i16_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv8i16_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv8i16_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv16i16_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv16i16_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv1i32_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv1i32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv2i32_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv2i32_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv4i32_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv4i32_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv8i32_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv8i32_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfncvt-xu-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfncvt-xu-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfncvt-xu-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfncvt-xu-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv1i8_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv1i8_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv1i8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv2i8_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv2i8_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv2i8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv4i8_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv4i8_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv4i8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv8i8_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv8i8_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv8i8_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv16i8_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv16i8_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv16i8_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv32i8_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv32i8_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv32i8_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv1i16_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv1i16_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv1i16_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv2i16_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv2i16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv2i16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv4i16_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv4i16_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv4i16_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv8i16_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv8i16_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv8i16_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv16i16_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv16i16_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv16i16_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv1i32_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv1i32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv1i32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv2i32_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv2i32_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv2i32_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv4i32_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv4i32_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv4i32_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfncvt_xu.f.w_nxv8i32_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_xu.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfncvt.xu.f.w v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfncvt_mask_xu.f.w_nxv8i32_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfncvt_mask_xu.f.w_nxv8i32_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfncvt.xu.f.w v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfnmacc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfnmacc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfnmacc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfnmacc-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfnmacc_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfnmacc_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfnmacc_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfnmacc_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfnmacc_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfnmacc_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfnmacc_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfnmacc_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfnmacc_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfnmacc_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfnmacc_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfnmacc_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1082,7 +1082,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1110,7 +1110,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfnmacc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfnmacc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfnmacc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfnmacc-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfnmacc_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfnmacc_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfnmacc_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfnmacc_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfnmacc_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfnmacc_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfnmacc_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfnmacc_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfnmacc_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfnmacc_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfnmacc_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfnmacc_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfnmacc_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmacc_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1067,7 +1067,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ ; CHECK-LABEL: intrinsic_vfnmacc_mask_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfnmadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfnmadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfnmadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfnmadd-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfnmadd_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfnmadd_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfnmadd_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfnmadd_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfnmadd_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfnmadd_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfnmadd_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfnmadd_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfnmadd_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfnmadd_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfnmadd_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfnmadd_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1082,7 +1082,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1110,7 +1110,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfnmadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfnmadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfnmadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfnmadd-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfnmadd_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfnmadd_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfnmadd_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfnmadd_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfnmadd_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfnmadd_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfnmadd_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfnmadd_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfnmadd_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfnmadd_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfnmadd_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfnmadd_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfnmadd_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmadd_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1067,7 +1067,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ ; CHECK-LABEL: intrinsic_vfnmadd_mask_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfnmadd.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfnmsac-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfnmsac-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfnmsac-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfnmsac-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfnmsac_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfnmsac_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfnmsac_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfnmsac_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfnmsac_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfnmsac_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfnmsac_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfnmsac_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfnmsac_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfnmsac_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfnmsac_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfnmsac_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1082,7 +1082,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1110,7 +1110,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfnmsac-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfnmsac-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfnmsac-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfnmsac-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfnmsac_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfnmsac_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfnmsac_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfnmsac_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfnmsac_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfnmsac_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfnmsac_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfnmsac_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfnmsac_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfnmsac_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfnmsac_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfnmsac_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfnmsac_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsac_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1067,7 +1067,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ ; CHECK-LABEL: intrinsic_vfnmsac_mask_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfnmsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfnmsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfnmsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfnmsub-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfnmsub_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfnmsub_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfnmsub_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfnmsub_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfnmsub_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfnmsub_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfnmsub_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfnmsub_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfnmsub_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfnmsub_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfnmsub_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfnmsub_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1082,7 +1082,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1110,7 +1110,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfnmsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfnmsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfnmsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfnmsub-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfnmsub_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfnmsub_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfnmsub_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfnmsub_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfnmsub_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfnmsub_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfnmsub_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfnmsub_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfnmsub_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfnmsub_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfnmsub_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfnmsub_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfnmsub_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfnmsub_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -587,7 +587,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv1f16_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -611,7 +611,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -635,7 +635,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv2f16_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv4f16_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv8f16_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -755,7 +755,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv16f16_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -803,7 +803,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -827,7 +827,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv1f32_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -851,7 +851,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -875,7 +875,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv2f32_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv4f32_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -947,7 +947,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -971,7 +971,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv8f32_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv1f64_f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1067,7 +1067,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv2f64_f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ ; CHECK-LABEL: intrinsic_vfnmsub_mask_vf_nxv4f64_f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfnmsub.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfrdiv-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfrdiv-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfrdiv-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfrdiv-rv32.ll @@ -10,7 +10,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -519,7 +519,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -546,7 +546,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -573,7 +573,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -600,7 +600,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -654,7 +654,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -681,7 +681,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -708,7 +708,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfrdiv-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfrdiv-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfrdiv-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfrdiv-rv64.ll @@ -10,7 +10,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfrdiv.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ ; CHECK-LABEL: intrinsic_vfrdiv_mask_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfrdiv.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfrec7-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfrec7-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfrec7-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfrec7-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfrec7_v_nxv1f16_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfrec7_mask_v_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfrec7_v_nxv2f16_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfrec7_mask_v_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfrec7_v_nxv4f16_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfrec7_mask_v_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfrec7_v_nxv8f16_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfrec7_mask_v_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfrec7_v_nxv16f16_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfrec7_mask_v_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfrec7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfrec7_v_nxv32f16_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfrec7_mask_v_nxv32f16_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfrec7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfrec7_v_nxv1f32_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfrec7_mask_v_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfrec7_v_nxv2f32_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfrec7_mask_v_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfrec7_v_nxv4f32_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfrec7_mask_v_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfrec7_v_nxv8f32_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfrec7_mask_v_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfrec7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfrec7_v_nxv16f32_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfrec7_mask_v_nxv16f32_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfrec7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfrec7_v_nxv1f64_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfrec7_mask_v_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfrec7_v_nxv2f64_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfrec7_mask_v_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfrec7_v_nxv4f64_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfrec7_mask_v_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfrec7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfrec7_v_nxv8f64_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfrec7_mask_v_nxv8f64_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfrec7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfrec7-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfrec7-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfrec7-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfrec7-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfrec7_v_nxv1f16_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfrec7_mask_v_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfrec7_v_nxv2f16_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfrec7_mask_v_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfrec7_v_nxv4f16_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfrec7_mask_v_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfrec7_v_nxv8f16_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfrec7_mask_v_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfrec7_v_nxv16f16_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfrec7_mask_v_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfrec7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfrec7_v_nxv32f16_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfrec7_mask_v_nxv32f16_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfrec7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfrec7_v_nxv1f32_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfrec7_mask_v_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfrec7_v_nxv2f32_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfrec7_mask_v_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfrec7_v_nxv4f32_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfrec7_mask_v_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfrec7_v_nxv8f32_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfrec7_mask_v_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfrec7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfrec7_v_nxv16f32_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfrec7_mask_v_nxv16f32_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfrec7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfrec7_v_nxv1f64_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfrec7_mask_v_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfrec7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfrec7_v_nxv2f64_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfrec7_mask_v_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfrec7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfrec7_v_nxv4f64_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfrec7_mask_v_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfrec7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfrec7_v_nxv8f64_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfrec7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfrec7_mask_v_nxv8f64_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrec7_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfrec7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfredmax-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfredmax-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfredmax-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfredmax-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfredmax_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfredmax_mask_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfredmax_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vfredmax_mask_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vfredmax_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vfredmax_mask_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vfredmax_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vfredmax_mask_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfredmax-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfredmax-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfredmax-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfredmax-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfredmax_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfredmax_mask_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfredmax_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfredmax_mask_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfredmax_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfredmax_mask_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfredmax_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vfredmax_mask_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vfredmax_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vfredmax_mask_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vfredmax_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vfredmax_mask_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmax_mask_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfredmin-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfredmin-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfredmin-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfredmin-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfredmin_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfredmin_mask_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfredmin_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vfredmin_mask_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vfredmin_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vfredmin_mask_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vfredmin_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vfredmin_mask_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfredmin-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfredmin-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfredmin-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfredmin-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfredmin_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfredmin_mask_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfredmin_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfredmin_mask_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfredmin_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfredmin_mask_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfredmin_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vfredmin_mask_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vfredmin_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vfredmin_mask_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vfredmin_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vfredmin_mask_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredmin_mask_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfredosum-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfredosum-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfredosum-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfredosum-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfredosum_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfredosum_mask_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfredosum_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vfredosum_mask_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vfredosum_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vfredosum_mask_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vfredosum_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vfredosum_mask_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfredosum-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfredosum-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfredosum-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfredosum-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfredosum_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfredosum_mask_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfredosum_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfredosum_mask_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfredosum_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfredosum_mask_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfredosum_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vfredosum_mask_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vfredosum_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vfredosum_mask_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vfredosum_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vfredosum_mask_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredosum_mask_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfredsum-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfredsum-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfredsum-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfredsum-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfredsum_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfredsum_mask_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfredsum_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vfredsum_mask_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vfredsum_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vfredsum_mask_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vfredsum_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vfredsum_mask_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfredsum-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfredsum-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfredsum-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfredsum-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv1f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv1f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv2f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv2f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv8f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv8f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv16f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv16f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfredsum_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfredsum_mask_vs_nxv4f16_nxv32f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv4f16_nxv32f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv1f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv1f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv4f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv4f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv8f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv8f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfredsum_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfredsum_mask_vs_nxv2f32_nxv16f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv2f32_nxv16f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vfredsum_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfredsum_mask_vs_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfredsum_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vfredsum_mask_vs_nxv1f64_nxv2f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv1f64_nxv2f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vfredsum_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vfredsum_mask_vs_nxv1f64_nxv4f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv1f64_nxv4f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vfredsum_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vfredsum_mask_vs_nxv1f64_nxv8f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfredsum_mask_vs_nxv1f64_nxv8f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfrsqrt7-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfrsqrt7-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfrsqrt7-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfrsqrt7-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfrsqrt7_v_nxv1f16_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfrsqrt7_v_nxv2f16_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfrsqrt7_v_nxv4f16_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfrsqrt7_v_nxv8f16_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfrsqrt7_v_nxv16f16_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfrsqrt7_v_nxv32f16_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv32f16_nxv32f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfrsqrt7_v_nxv1f32_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfrsqrt7_v_nxv2f32_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfrsqrt7_v_nxv4f32_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfrsqrt7_v_nxv8f32_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfrsqrt7_v_nxv16f32_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv16f32_nxv16f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfrsqrt7_v_nxv1f64_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfrsqrt7_v_nxv2f64_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfrsqrt7_v_nxv4f64_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfrsqrt7_v_nxv8f64_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv8f64_nxv8f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfrsqrt7-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfrsqrt7-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfrsqrt7-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfrsqrt7-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfrsqrt7_v_nxv1f16_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfrsqrt7_v_nxv2f16_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfrsqrt7_v_nxv4f16_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfrsqrt7_v_nxv8f16_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfrsqrt7_v_nxv16f16_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfrsqrt7_v_nxv32f16_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv32f16_nxv32f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_vfrsqrt7_v_nxv1f32_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_vfrsqrt7_v_nxv2f32_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_vfrsqrt7_v_nxv4f32_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vfrsqrt7_v_nxv8f32_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_vfrsqrt7_v_nxv16f32_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv16f32_nxv16f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vfrsqrt7_v_nxv1f64_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_vfrsqrt7_v_nxv2f64_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_vfrsqrt7_v_nxv4f64_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vfrsqrt7_v_nxv8f64_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfrsqrt7.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vfrsqrt7_mask_v_nxv8f64_nxv8f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfrsqrt7_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfrsqrt7.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfrsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfrsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfrsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfrsub-rv32.ll @@ -10,7 +10,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -519,7 +519,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -546,7 +546,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -573,7 +573,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -600,7 +600,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -654,7 +654,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -681,7 +681,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -708,7 +708,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfrsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfrsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfrsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfrsub-rv64.ll @@ -11,7 +11,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -34,7 +34,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -57,7 +57,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -80,7 +80,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -103,7 +103,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -126,7 +126,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -149,7 +149,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -195,7 +195,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -218,7 +218,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -241,7 +241,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -264,7 +264,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -287,7 +287,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -310,7 +310,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -333,7 +333,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -356,7 +356,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -379,7 +379,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -402,7 +402,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -471,7 +471,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -540,7 +540,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -586,7 +586,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -609,7 +609,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -632,7 +632,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -655,7 +655,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfrsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -678,7 +678,7 @@ ; CHECK-LABEL: intrinsic_vfrsub_mask_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfrsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsgnj-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfsgnj-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsgnj-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsgnj-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfsgnj_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfsgnj_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfsgnj_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfsgnj_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfsgnj_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfsgnj_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfsgnj_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfsgnj_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfsgnj_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfsgnj_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfsgnj_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfsgnj_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfsgnj_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfsgnj_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfsgnj_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsgnj-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfsgnj-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsgnj-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsgnj-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfsgnj_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfsgnj_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfsgnj_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfsgnj_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfsgnj_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfsgnj_vv_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfsgnj_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfsgnj_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfsgnj_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfsgnj_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfsgnj_vv_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfsgnj_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfsgnj_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfsgnj_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfsgnj_mask_vv_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfsgnj_vv_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnj_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsgnj.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnj.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1202,7 +1202,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1225,7 +1225,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1248,7 +1248,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1271,7 +1271,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1294,7 +1294,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1317,7 +1317,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfsgnj.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1340,7 +1340,7 @@ ; CHECK-LABEL: intrinsic_vfsgnj_mask_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnj.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsgnjn-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfsgnjn-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsgnjn-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsgnjn-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfsgnjn_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfsgnjn_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfsgnjn_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfsgnjn_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfsgnjn_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfsgnjn_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfsgnjn_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfsgnjn_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfsgnjn_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfsgnjn_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfsgnjn_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfsgnjn_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfsgnjn_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfsgnjn_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfsgnjn_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsgnjn-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfsgnjn-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsgnjn-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsgnjn-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfsgnjn_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfsgnjn_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfsgnjn_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfsgnjn_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfsgnjn_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfsgnjn_vv_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfsgnjn_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfsgnjn_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfsgnjn_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfsgnjn_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfsgnjn_vv_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfsgnjn_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfsgnjn_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfsgnjn_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfsgnjn_mask_vv_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfsgnjn_vv_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjn_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1202,7 +1202,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1225,7 +1225,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1248,7 +1248,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1271,7 +1271,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1294,7 +1294,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1317,7 +1317,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfsgnjn.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1340,7 +1340,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjn_mask_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnjn.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsgnjx-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfsgnjx-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsgnjx-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsgnjx-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfsgnjx_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfsgnjx_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfsgnjx_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfsgnjx_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfsgnjx_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfsgnjx_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfsgnjx_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfsgnjx_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfsgnjx_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfsgnjx_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfsgnjx_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfsgnjx_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfsgnjx_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfsgnjx_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfsgnjx_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsgnjx-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfsgnjx-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsgnjx-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsgnjx-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfsgnjx_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfsgnjx_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfsgnjx_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfsgnjx_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfsgnjx_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfsgnjx_vv_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfsgnjx_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfsgnjx_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfsgnjx_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfsgnjx_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfsgnjx_vv_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfsgnjx_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfsgnjx_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfsgnjx_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfsgnjx_mask_vv_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfsgnjx_vv_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsgnjx_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1202,7 +1202,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1225,7 +1225,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1248,7 +1248,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1271,7 +1271,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1294,7 +1294,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1317,7 +1317,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfsgnjx.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1340,7 +1340,7 @@ ; CHECK-LABEL: intrinsic_vfsgnjx_mask_vf_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsgnjx.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfslide1down-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfslide1down-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfslide1down-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfslide1down-rv32.ll @@ -10,7 +10,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -519,7 +519,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -546,7 +546,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -573,7 +573,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -600,7 +600,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -654,7 +654,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -681,7 +681,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -708,7 +708,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfslide1down-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfslide1down-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfslide1down-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfslide1down-rv64.ll @@ -10,7 +10,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfslide1down.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ ; CHECK-LABEL: intrinsic_vfslide1down_mask_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfslide1down.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfslide1up-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfslide1up-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfslide1up-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfslide1up-rv32.ll @@ -10,7 +10,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -57,7 +57,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -81,7 +81,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -104,7 +104,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -128,7 +128,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -151,7 +151,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfslide1up.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -175,7 +175,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -198,7 +198,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfslide1up.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -222,7 +222,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -245,7 +245,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfslide1up.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,7 +292,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -339,7 +339,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -363,7 +363,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -386,7 +386,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfslide1up.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -410,7 +410,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -433,7 +433,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfslide1up.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -457,7 +457,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -480,7 +480,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfslide1up.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -504,7 +504,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -530,7 +530,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -558,7 +558,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -585,7 +585,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfslide1up.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: addi sp, sp, 16 @@ -613,7 +613,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -640,7 +640,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfslide1up.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: addi sp, sp, 16 @@ -668,7 +668,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -695,7 +695,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfslide1up.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: addi sp, sp, 16 @@ -723,7 +723,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfslide1up-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfslide1up-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfslide1up-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfslide1up-rv64.ll @@ -10,7 +10,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -34,7 +34,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -57,7 +57,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -81,7 +81,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -104,7 +104,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -128,7 +128,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -151,7 +151,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfslide1up.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -175,7 +175,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -198,7 +198,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfslide1up.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -222,7 +222,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -245,7 +245,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfslide1up.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,7 +292,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -339,7 +339,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -363,7 +363,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -386,7 +386,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfslide1up.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -410,7 +410,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -433,7 +433,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfslide1up.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -457,7 +457,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -480,7 +480,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfslide1up.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -504,7 +504,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -527,7 +527,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfslide1up.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -551,7 +551,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -574,7 +574,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfslide1up.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -598,7 +598,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -621,7 +621,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfslide1up.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -645,7 +645,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -668,7 +668,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfslide1up.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -692,7 +692,7 @@ ; CHECK-LABEL: intrinsic_vfslide1up_mask_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfslide1up.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsqrt-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfsqrt-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsqrt-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsqrt-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfsqrt_v_nxv1f16_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_vfsqrt_mask_v_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_vfsqrt_v_nxv2f16_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_vfsqrt_mask_v_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_vfsqrt_v_nxv4f16_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_vfsqrt_mask_v_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_vfsqrt_v_nxv8f16_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfsqrt_mask_v_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vfsqrt_v_nxv16f16_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vfsqrt_mask_v_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfsqrt_v_nxv32f16_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -226,7 +226,7 @@ define @intrinsic_vfsqrt_v_nxv1f32_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -246,7 +246,7 @@ define @intrinsic_vfsqrt_mask_v_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -266,7 +266,7 @@ define @intrinsic_vfsqrt_v_nxv2f32_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfsqrt_mask_v_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -306,7 +306,7 @@ define @intrinsic_vfsqrt_v_nxv4f32_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -326,7 +326,7 @@ define @intrinsic_vfsqrt_mask_v_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -346,7 +346,7 @@ define @intrinsic_vfsqrt_v_nxv8f32_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -366,7 +366,7 @@ define @intrinsic_vfsqrt_mask_v_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -386,7 +386,7 @@ define @intrinsic_vfsqrt_v_nxv16f32_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -404,7 +404,7 @@ define @intrinsic_vfsqrt_v_nxv1f64_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfsqrt_mask_v_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -444,7 +444,7 @@ define @intrinsic_vfsqrt_v_nxv2f64_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -464,7 +464,7 @@ define @intrinsic_vfsqrt_mask_v_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -484,7 +484,7 @@ define @intrinsic_vfsqrt_v_nxv4f64_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vfsqrt_mask_v_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -524,7 +524,7 @@ define @intrinsic_vfsqrt_v_nxv8f64_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsqrt-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfsqrt-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsqrt-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsqrt-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfsqrt_v_nxv1f16_nxv1f16( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -30,7 +30,7 @@ define @intrinsic_vfsqrt_mask_v_nxv1f16_nxv1f16( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -54,7 +54,7 @@ define @intrinsic_vfsqrt_v_nxv2f16_nxv2f16( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -76,7 +76,7 @@ define @intrinsic_vfsqrt_mask_v_nxv2f16_nxv2f16( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -100,7 +100,7 @@ define @intrinsic_vfsqrt_v_nxv4f16_nxv4f16( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -122,7 +122,7 @@ define @intrinsic_vfsqrt_mask_v_nxv4f16_nxv4f16( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -146,7 +146,7 @@ define @intrinsic_vfsqrt_v_nxv8f16_nxv8f16( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -168,7 +168,7 @@ define @intrinsic_vfsqrt_mask_v_nxv8f16_nxv8f16( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -192,7 +192,7 @@ define @intrinsic_vfsqrt_v_nxv16f16_nxv16f16( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -214,7 +214,7 @@ define @intrinsic_vfsqrt_mask_v_nxv16f16_nxv16f16( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -238,7 +238,7 @@ define @intrinsic_vfsqrt_v_nxv32f16_nxv32f16( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -260,7 +260,7 @@ define @intrinsic_vfsqrt_mask_v_nxv32f16_nxv32f16( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -284,7 +284,7 @@ define @intrinsic_vfsqrt_v_nxv1f32_nxv1f32( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -306,7 +306,7 @@ define @intrinsic_vfsqrt_mask_v_nxv1f32_nxv1f32( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -330,7 +330,7 @@ define @intrinsic_vfsqrt_v_nxv2f32_nxv2f32( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -352,7 +352,7 @@ define @intrinsic_vfsqrt_mask_v_nxv2f32_nxv2f32( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -376,7 +376,7 @@ define @intrinsic_vfsqrt_v_nxv4f32_nxv4f32( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -398,7 +398,7 @@ define @intrinsic_vfsqrt_mask_v_nxv4f32_nxv4f32( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -422,7 +422,7 @@ define @intrinsic_vfsqrt_v_nxv8f32_nxv8f32( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -444,7 +444,7 @@ define @intrinsic_vfsqrt_mask_v_nxv8f32_nxv8f32( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -468,7 +468,7 @@ define @intrinsic_vfsqrt_v_nxv16f32_nxv16f32( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -490,7 +490,7 @@ define @intrinsic_vfsqrt_mask_v_nxv16f32_nxv16f32( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -514,7 +514,7 @@ define @intrinsic_vfsqrt_v_nxv1f64_nxv1f64( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -536,7 +536,7 @@ define @intrinsic_vfsqrt_mask_v_nxv1f64_nxv1f64( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -560,7 +560,7 @@ define @intrinsic_vfsqrt_v_nxv2f64_nxv2f64( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -582,7 +582,7 @@ define @intrinsic_vfsqrt_mask_v_nxv2f64_nxv2f64( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -606,7 +606,7 @@ define @intrinsic_vfsqrt_v_nxv4f64_nxv4f64( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -628,7 +628,7 @@ define @intrinsic_vfsqrt_mask_v_nxv4f64_nxv4f64( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -652,7 +652,7 @@ define @intrinsic_vfsqrt_v_nxv8f64_nxv8f64( ; CHECK-LABEL: intrinsic_vfsqrt_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsqrt.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) %0, @@ -674,7 +674,7 @@ define @intrinsic_vfsqrt_mask_v_nxv8f64_nxv8f64( ; CHECK-LABEL: intrinsic_vfsqrt_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vfsqrt.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) %0, diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsub-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfsub_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vfsub_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vfsub_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vfsub_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vfsub_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vfsub_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vfsub_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vfsub_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vfsub_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vfsub_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vfsub_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vfsub_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vfsub_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vfsub_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vfsub_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vfsub_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vfsub_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vfsub_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vfsub_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vfsub_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -495,7 +495,7 @@ define @intrinsic_vfsub_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -517,7 +517,7 @@ define @intrinsic_vfsub_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vfsub_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ define @intrinsic_vfsub_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vfsub_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vfsub_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vfsub_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -696,7 +696,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -719,7 +719,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -742,7 +742,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -765,7 +765,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -811,7 +811,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -834,7 +834,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -857,7 +857,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -880,7 +880,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -926,7 +926,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1041,7 +1041,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1110,7 +1110,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1182,7 +1182,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1209,7 +1209,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1236,7 +1236,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1290,7 +1290,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vfsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vfsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vfsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfsub-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfsub_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vfsub_mask_vv_nxv1f16_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv1f16_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfsub_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vfsub_mask_vv_nxv2f16_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv2f16_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vfsub_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vfsub_mask_vv_nxv4f16_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv4f16_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vfsub_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vfsub_mask_vv_nxv8f16_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv8f16_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vfsub_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vfsub_mask_vv_nxv16f16_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv16f16_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vfsub_vv_nxv32f16_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -253,7 +253,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv32f16_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -275,7 +275,7 @@ define @intrinsic_vfsub_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -297,7 +297,7 @@ define @intrinsic_vfsub_mask_vv_nxv1f32_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv1f32_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -319,7 +319,7 @@ define @intrinsic_vfsub_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -341,7 +341,7 @@ define @intrinsic_vfsub_mask_vv_nxv2f32_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv2f32_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -363,7 +363,7 @@ define @intrinsic_vfsub_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -385,7 +385,7 @@ define @intrinsic_vfsub_mask_vv_nxv4f32_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv4f32_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -407,7 +407,7 @@ define @intrinsic_vfsub_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -429,7 +429,7 @@ define @intrinsic_vfsub_mask_vv_nxv8f32_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv8f32_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -451,7 +451,7 @@ define @intrinsic_vfsub_vv_nxv16f32_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -474,7 +474,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv16f32_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -496,7 +496,7 @@ define @intrinsic_vfsub_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -518,7 +518,7 @@ define @intrinsic_vfsub_mask_vv_nxv1f64_nxv1f64_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv1f64_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vfsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -540,7 +540,7 @@ define @intrinsic_vfsub_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vfsub_mask_vv_nxv2f64_nxv2f64_nxv2f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv2f64_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vfsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -584,7 +584,7 @@ define @intrinsic_vfsub_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -606,7 +606,7 @@ define @intrinsic_vfsub_mask_vv_nxv4f64_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv4f64_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vfsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -628,7 +628,7 @@ define @intrinsic_vfsub_vv_nxv8f64_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfsub_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vfsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -651,7 +651,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vv_nxv8f64_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -674,7 +674,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -697,7 +697,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv1f16_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -720,7 +720,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -743,7 +743,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv2f16_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -766,7 +766,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -789,7 +789,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv4f16_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,7 +812,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -835,7 +835,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv8f16_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -858,7 +858,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -881,7 +881,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv16f16_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -904,7 +904,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -927,7 +927,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv32f16_nxv32f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vfsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -950,7 +950,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv1f32_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -996,7 +996,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv2f32_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1042,7 +1042,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1065,7 +1065,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv4f32_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1088,7 +1088,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1111,7 +1111,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv8f32_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv16f32_nxv16f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vfsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1180,7 +1180,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv1f64_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vfsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1226,7 +1226,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1249,7 +1249,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv2f64_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vfsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1272,7 +1272,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1295,7 +1295,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv4f64_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vfsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1318,7 +1318,7 @@ ; CHECK-LABEL: intrinsic_vfsub_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vfsub.vf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1341,7 +1341,7 @@ ; CHECK-LABEL: intrinsic_vfsub_mask_vf_nxv8f64_nxv8f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vfsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwadd-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwadd_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwadd_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwadd_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwadd_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwadd_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwadd_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwadd_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwadd_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwadd_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vfwadd_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vfwadd_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vfwadd_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vfwadd_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vfwadd_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vfwadd_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vfwadd_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vfwadd_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vfwadd_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwadd.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -462,7 +462,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwadd.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwadd.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -533,7 +533,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -556,7 +556,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwadd.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -580,7 +580,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwadd.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwadd.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -674,7 +674,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -697,7 +697,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwadd.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -721,7 +721,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwadd.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -768,7 +768,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -791,7 +791,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwadd.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwadd-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwadd_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwadd_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwadd_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwadd_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwadd_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwadd_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwadd_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwadd_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwadd_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vfwadd_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vfwadd_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vfwadd_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vfwadd_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vfwadd_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vfwadd_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vfwadd_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vfwadd_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vfwadd_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwadd.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -462,7 +462,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwadd.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwadd.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -533,7 +533,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -556,7 +556,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwadd.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -580,7 +580,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwadd.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwadd.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -674,7 +674,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -697,7 +697,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwadd.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -721,7 +721,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwadd.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -768,7 +768,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -791,7 +791,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwadd.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ ; CHECK-LABEL: intrinsic_vfwadd_mask_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwadd.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwadd.w-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwadd.w-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwadd.w-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwadd.w-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwadd.w_wv_nxv1f32_nxv1f32_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv1f32_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv1f32_nxv1f32_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv1f32_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwadd.w_wv_nxv2f32_nxv2f32_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv2f32_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv2f32_nxv2f32_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv2f32_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwadd.w_wv_nxv4f32_nxv4f32_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv4f32_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv4f32_nxv4f32_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv4f32_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwadd.w_wv_nxv8f32_nxv8f32_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv8f32_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv8f32_nxv8f32_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv8f32_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwadd.w_wv_nxv16f32_nxv16f32_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv16f32_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -213,7 +213,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv16f32_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -235,7 +235,7 @@ define @intrinsic_vfwadd.w_wv_nxv1f64_nxv1f64_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv1f64_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv1f64_nxv1f64_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv1f64_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vfwadd.w_wv_nxv2f64_nxv2f64_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv2f64_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv2f64_nxv2f64_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv2f64_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vfwadd.w_wv_nxv4f64_nxv4f64_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv4f64_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv4f64_nxv4f64_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv4f64_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vfwadd.w_wv_nxv8f64_nxv8f64_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv8f64_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv8f64_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -417,7 +417,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv1f32_nxv1f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -440,7 +440,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv1f32_nxv1f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -463,7 +463,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv2f32_nxv2f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv2f32_nxv2f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv4f32_nxv4f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -532,7 +532,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv4f32_nxv4f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -555,7 +555,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv8f32_nxv8f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -578,7 +578,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv8f32_nxv8f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -601,7 +601,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv16f32_nxv16f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -624,7 +624,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv16f32_nxv16f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv1f64_nxv1f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv1f64_nxv1f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv2f64_nxv2f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -716,7 +716,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv2f64_nxv2f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -739,7 +739,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv4f64_nxv4f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -762,7 +762,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv4f64_nxv4f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv8f64_nxv8f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -808,7 +808,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv8f64_nxv8f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwadd.w-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwadd.w-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwadd.w-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwadd.w-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwadd.w_wv_nxv1f32_nxv1f32_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv1f32_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv1f32_nxv1f32_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv1f32_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwadd.w_wv_nxv2f32_nxv2f32_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv2f32_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv2f32_nxv2f32_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv2f32_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwadd.w_wv_nxv4f32_nxv4f32_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv4f32_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv4f32_nxv4f32_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv4f32_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwadd.w_wv_nxv8f32_nxv8f32_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv8f32_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv8f32_nxv8f32_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv8f32_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwadd.w_wv_nxv16f32_nxv16f32_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv16f32_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -213,7 +213,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv16f32_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -235,7 +235,7 @@ define @intrinsic_vfwadd.w_wv_nxv1f64_nxv1f64_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv1f64_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv1f64_nxv1f64_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv1f64_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vfwadd.w_wv_nxv2f64_nxv2f64_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv2f64_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv2f64_nxv2f64_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv2f64_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vfwadd.w_wv_nxv4f64_nxv4f64_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv4f64_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vfwadd.w_mask_wv_nxv4f64_nxv4f64_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv4f64_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vfwadd.w_wv_nxv8f64_nxv8f64_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwadd.w_wv_nxv8f64_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wv_nxv8f64_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -417,7 +417,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv1f32_nxv1f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -440,7 +440,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv1f32_nxv1f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -463,7 +463,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv2f32_nxv2f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv2f32_nxv2f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv4f32_nxv4f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -532,7 +532,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv4f32_nxv4f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -555,7 +555,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv8f32_nxv8f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -578,7 +578,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv8f32_nxv8f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -601,7 +601,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv16f32_nxv16f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -624,7 +624,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv16f32_nxv16f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv1f64_nxv1f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv1f64_nxv1f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv2f64_nxv2f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -716,7 +716,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv2f64_nxv2f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -739,7 +739,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv4f64_nxv4f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -762,7 +762,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv4f64_nxv4f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_wf_nxv8f64_nxv8f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwadd.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -808,7 +808,7 @@ ; CHECK-LABEL: intrinsic_vfwadd.w_mask_wf_nxv8f64_nxv8f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwadd.wf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv1f32_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv1f32_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv2f32_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv2f32_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv4f32_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv4f32_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv8f32_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv8f32_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv16f32_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv16f32_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv1f64_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv1f64_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv2f64_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv2f64_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv4f64_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv4f64_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv8f64_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv8f64_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv1f32_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv1f32_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv2f32_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv2f32_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv4f32_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv4f32_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv8f32_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv8f32_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv16f32_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv16f32_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv1f64_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv1f64_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv2f64_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv2f64_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv4f64_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv4f64_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_f.f.v_nxv8f64_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.f.v_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_f.f.v_nxv8f64_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.f.v_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-x-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-x-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-x-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-x-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv1f16_nxv1i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv1f16_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv2f16_nxv2i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv2f16_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv4f16_nxv4i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv4f16_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv8f16_nxv8i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv8f16_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv16f16_nxv16i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv16f16_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv32f16_nxv32i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv32f16_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv1f32_nxv1i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv1f32_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv2f32_nxv2i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv2f32_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv4f32_nxv4i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv4f32_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv8f32_nxv8i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv8f32_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv16f32_nxv16i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv16f32_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv1f64_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv1f64_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv2f64_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv2f64_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv4f64_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv4f64_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv8f64_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv8f64_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-x-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-x-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-x-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-x-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv1f16_nxv1i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv1f16_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv2f16_nxv2i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv2f16_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv4f16_nxv4i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv4f16_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv8f16_nxv8i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv8f16_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv16f16_nxv16i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv16f16_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv32f16_nxv32i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv32f16_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv1f32_nxv1i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv1f32_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv2f32_nxv2i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv2f32_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv4f32_nxv4i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv4f32_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv8f32_nxv8i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv8f32_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv16f32_nxv16i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv16f32_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv1f64_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv1f64_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv2f64_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv2f64_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv4f64_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv4f64_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfwcvt_f.x.v_nxv8f64_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.x.v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.x.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfwcvt_mask_f.x.v_nxv8f64_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.x.v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.x.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-xu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-xu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-xu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-xu-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv1f16_nxv1i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv1f16_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv2f16_nxv2i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv2f16_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv4f16_nxv4i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv4f16_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv8f16_nxv8i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv8f16_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv16f16_nxv16i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv16f16_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv32f16_nxv32i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv32f16_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv1f32_nxv1i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv1f32_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv2f32_nxv2i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv2f32_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv4f32_nxv4i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv4f32_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv8f32_nxv8i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv8f32_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv16f32_nxv16i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv16f32_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv1f64_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv1f64_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv2f64_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv2f64_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv4f64_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv4f64_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv8f64_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv8f64_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-xu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-xu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-xu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-f-xu-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv1f16_nxv1i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv1f16_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv2f16_nxv2i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv2f16_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv4f16_nxv4i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv4f16_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv8f16_nxv8i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv8f16_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv16f16_nxv16i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv16f16_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv32f16_nxv32i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv32f16_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv1f32_nxv1i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv1f32_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv2f32_nxv2i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv2f32_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv4f32_nxv4i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv4f32_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv8f32_nxv8i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv8f32_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv16f32_nxv16i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv16f32_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv1f64_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv1f64_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv2f64_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv2f64_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv4f64_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv4f64_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vfwcvt_f.xu.v_nxv8f64_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_f.xu.v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.f.xu.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vfwcvt_mask_f.xu.v_nxv8f64_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_f.xu.v_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.f.xu.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-x-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-x-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-x-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-x-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv1i32_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv1i32_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv2i32_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv2i32_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv4i32_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv4i32_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv8i32_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv8i32_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv16i32_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv16i32_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv1i64_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv1i64_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv2i64_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv2i64_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv4i64_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv4i64_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv8i64_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv8i64_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-x-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-x-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-x-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-x-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv1i32_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv1i32_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv2i32_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv2i32_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv4i32_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv4i32_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv8i32_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv8i32_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv16i32_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv16i32_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv1i64_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv1i64_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv2i64_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv2i64_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv4i64_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv4i64_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_rtz.x.f.v_nxv8i64_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.x.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_rtz.x.f.v_nxv8i64_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.x.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-xu-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-xu-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-xu-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-xu-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv1i32_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv1i32_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv2i32_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv2i32_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv4i32_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv4i32_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv8i32_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv8i32_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv16i32_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv16i32_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv1i64_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv1i64_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv2i64_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv2i64_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv4i64_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv4i64_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv8i64_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv8i64_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-xu-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-xu-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-xu-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-rtz-xu-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv1i32_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv1i32_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv2i32_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv2i32_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv4i32_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv4i32_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv8i32_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv8i32_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv16i32_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv16i32_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv1i64_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv1i64_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv2i64_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv2i64_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv4i64_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv4i64_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_rtz.xu.f.v_nxv8i64_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_rtz.xu.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv8i64_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_rtz.xu.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.rtz.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-x-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-x-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-x-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-x-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv1i32_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv1i32_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv2i32_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv2i32_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv4i32_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv4i32_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv8i32_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv8i32_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv16i32_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv16i32_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv1i64_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv1i64_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv2i64_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv2i64_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv4i64_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv4i64_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv8i64_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv8i64_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-x-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-x-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-x-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-x-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv1i32_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv1i32_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv2i32_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv2i32_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv4i32_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv4i32_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv8i32_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv8i32_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv16i32_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv16i32_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv1i64_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv1i64_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv2i64_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv2i64_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv4i64_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv4i64_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_x.f.v_nxv8i64_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_x.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.x.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_x.f.v_nxv8i64_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_x.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.x.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-xu-f-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-xu-f-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-xu-f-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-xu-f-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv1i32_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv1i32_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv2i32_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv2i32_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv4i32_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv4i32_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv8i32_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv8i32_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv16i32_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv16i32_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv1i64_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv1i64_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv2i64_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv2i64_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv4i64_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv4i64_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv8i64_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv8i64_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-xu-f-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-xu-f-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwcvt-xu-f-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwcvt-xu-f-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv1i32_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv1i32_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv1i32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv2i32_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv2i32_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv2i32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv4i32_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv4i32_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv4i32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv8i32_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv8i32_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv8i32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv16i32_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv16i32_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv16i32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv1i64_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv1i64_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv1i64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv2i64_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv2i64_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv2i64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv4i64_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv4i64_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv4i64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vfwcvt_xu.f.v_nxv8i64_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_xu.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwcvt.xu.f.v v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vfwcvt_mask_xu.f.v_nxv8i64_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwcvt_mask_xu.f.v_nxv8i64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwcvt.xu.f.v v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwmacc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwmacc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwmacc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwmacc-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwmacc_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwmacc_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwmacc_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwmacc_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwmacc_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwmacc_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwmacc_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwmacc_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwmacc_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -497,7 +497,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -521,7 +521,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -545,7 +545,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -617,7 +617,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -833,7 +833,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwmacc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwmacc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwmacc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwmacc-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwmacc_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwmacc_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwmacc_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwmacc_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwmacc_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwmacc_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwmacc_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwmacc_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwmacc_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwmacc_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmacc_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -497,7 +497,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -521,7 +521,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -545,7 +545,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -617,7 +617,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -833,7 +833,7 @@ ; CHECK-LABEL: intrinsic_vfwmacc_mask_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmacc.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwmsac-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwmsac-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwmsac-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwmsac-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwmsac_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwmsac_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwmsac_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwmsac_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwmsac_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwmsac_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwmsac_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwmsac_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwmsac_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -497,7 +497,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -521,7 +521,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -545,7 +545,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -617,7 +617,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -833,7 +833,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwmsac-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwmsac-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwmsac-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwmsac-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwmsac_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwmsac_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwmsac_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwmsac_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwmsac_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwmsac_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwmsac_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwmsac_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwmsac_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwmsac_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmsac_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmsac.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -497,7 +497,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -521,7 +521,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -545,7 +545,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -617,7 +617,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -833,7 +833,7 @@ ; CHECK-LABEL: intrinsic_vfwmsac_mask_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmsac.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwmul-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwmul-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwmul-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwmul-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwmul_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwmul_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwmul_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwmul_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwmul_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwmul_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwmul_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwmul_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwmul_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vfwmul_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vfwmul_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vfwmul_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vfwmul_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vfwmul_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vfwmul_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vfwmul_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vfwmul_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vfwmul_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwmul.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -462,7 +462,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwmul.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwmul.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -533,7 +533,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -556,7 +556,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwmul.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -580,7 +580,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwmul.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwmul.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -674,7 +674,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -697,7 +697,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwmul.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -721,7 +721,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwmul.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -768,7 +768,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -791,7 +791,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwmul.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwmul-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwmul-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwmul-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwmul-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwmul_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwmul_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwmul_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwmul_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwmul_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwmul_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwmul_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwmul_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwmul_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vfwmul_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vfwmul_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vfwmul_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vfwmul_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vfwmul_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vfwmul_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vfwmul_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vfwmul_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vfwmul_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwmul_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwmul.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -462,7 +462,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwmul.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwmul.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -533,7 +533,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -556,7 +556,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwmul.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -580,7 +580,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwmul.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwmul.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -674,7 +674,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -697,7 +697,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwmul.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -721,7 +721,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwmul.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -768,7 +768,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -791,7 +791,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwmul.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ ; CHECK-LABEL: intrinsic_vfwmul_mask_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwmul.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwnmacc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwnmacc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwnmacc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwnmacc-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwnmacc_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwnmacc_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwnmacc_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwnmacc_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwnmacc_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwnmacc_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwnmacc_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwnmacc_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwnmacc_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -497,7 +497,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -521,7 +521,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -545,7 +545,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -617,7 +617,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -833,7 +833,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwnmacc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwnmacc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwnmacc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwnmacc-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwnmacc_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwnmacc_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwnmacc_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwnmacc_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwnmacc_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwnmacc_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwnmacc_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwnmacc_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwnmacc_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwnmacc_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -497,7 +497,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -521,7 +521,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -545,7 +545,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -617,7 +617,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -833,7 +833,7 @@ ; CHECK-LABEL: intrinsic_vfwnmacc_mask_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwnmacc.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwnmsac-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwnmsac-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwnmsac-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwnmsac-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwnmsac_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwnmsac_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwnmsac_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwnmsac_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwnmsac_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwnmsac_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwnmsac_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwnmsac_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwnmsac_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -497,7 +497,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -521,7 +521,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -545,7 +545,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -617,7 +617,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -833,7 +833,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwnmsac-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwnmsac-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwnmsac-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwnmsac-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwnmsac_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwnmsac_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwnmsac_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwnmsac_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwnmsac_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwnmsac_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwnmsac_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwnmsac_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwnmsac_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwnmsac_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -425,7 +425,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv1f32_f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -473,7 +473,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -497,7 +497,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv2f32_f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -521,7 +521,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -545,7 +545,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv4f32_f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv8f32_f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -617,7 +617,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv16f32_f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv1f64_f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv2f64_f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv4f64_f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -833,7 +833,7 @@ ; CHECK-LABEL: intrinsic_vfwnmsac_mask_vf_nxv8f64_f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwnmsac.vf v8, ft0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwredosum-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwredosum-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwredosum-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwredosum-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv1f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv1f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv1f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv1f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv2f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv2f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv4f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv4f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv4f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv4f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv8f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv8f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv8f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv8f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv16f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv16f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv16f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv16f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv32f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv32f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv32f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv32f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv1f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv1f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv2f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv2f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv2f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv2f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv4f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv4f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv4f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv4f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv8f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv8f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv8f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv8f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv16f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv16f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv16f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv16f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwredosum-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwredosum-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwredosum-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwredosum-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv1f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv1f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv1f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv1f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv2f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv2f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv4f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv4f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv4f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv4f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv8f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv8f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv8f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv8f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv16f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv16f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv16f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv16f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwredosum_vs_nxv2f32_nxv32f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv2f32_nxv32f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv2f32_nxv32f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv2f32_nxv32f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv1f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv1f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv2f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv2f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv2f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv2f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv4f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv4f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv4f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv4f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv8f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv8f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv8f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv8f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfwredosum_vs_nxv1f64_nxv16f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_vs_nxv1f64_nxv16f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfwredosum_mask_vs_nxv1f64_nxv16f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredosum_mask_vs_nxv1f64_nxv16f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfwredosum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwredsum-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwredsum-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwredsum-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwredsum-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv1f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv1f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv1f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv1f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv2f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv2f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv4f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv4f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv4f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv4f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv8f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv8f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv8f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv8f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv16f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv16f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv16f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv16f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv32f16_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv32f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv32f16_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv32f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv1f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv1f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv2f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv2f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv2f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv2f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv4f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv4f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv4f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv4f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv8f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv8f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv8f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv8f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv16f32_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv16f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv16f32_nxv1f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv16f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwredsum-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwredsum-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwredsum-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwredsum-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv1f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv1f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv1f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv1f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv2f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv2f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv2f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv4f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv4f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv4f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv4f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv8f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv8f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv8f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv8f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv16f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv16f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv16f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv16f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vfwredsum_vs_nxv2f32_nxv32f16_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv2f32_nxv32f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv2f32_nxv32f16_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv2f32_nxv32f16_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv1f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv1f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv1f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv2f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv2f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv2f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv2f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv4f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv4f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv4f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv4f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv8f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv8f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv8f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv8f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vfwredsum_vs_nxv1f64_nxv16f32_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_vs_nxv1f64_nxv16f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vfwredsum_mask_vs_nxv1f64_nxv16f32_nxv1f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwredsum_mask_vs_nxv1f64_nxv16f32_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vfwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwsub-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwsub_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwsub_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwsub_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwsub_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwsub_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwsub_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwsub_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwsub_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwsub_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vfwsub_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vfwsub_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vfwsub_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vfwsub_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vfwsub_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vfwsub_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vfwsub_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vfwsub_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vfwsub_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwsub.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -462,7 +462,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwsub.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwsub.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -533,7 +533,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -556,7 +556,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwsub.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -580,7 +580,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwsub.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwsub.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -674,7 +674,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -697,7 +697,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwsub.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -721,7 +721,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwsub.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -768,7 +768,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -791,7 +791,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwsub.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwsub-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwsub_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwsub_mask_vv_nxv1f32_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv1f32_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwsub_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwsub_mask_vv_nxv2f32_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv2f32_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwsub_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwsub_mask_vv_nxv4f32_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv4f32_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwsub_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwsub_mask_vv_nxv8f32_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv8f32_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwsub_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vfwsub_mask_vv_nxv16f32_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv16f32_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vfwsub_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vfwsub_mask_vv_nxv1f64_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv1f64_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vfwsub_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vfwsub_mask_vv_nxv2f64_nxv2f32_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv2f64_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vfwsub_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vfwsub_mask_vv_nxv4f64_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv4f64_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vfwsub_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vfwsub_mask_vv_nxv8f64_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub_mask_vv_nxv8f64_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vfwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwsub.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv1f32_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -462,7 +462,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwsub.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv2f32_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwsub.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -533,7 +533,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv4f32_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -556,7 +556,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwsub.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -580,7 +580,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv8f32_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwsub.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -627,7 +627,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv16f32_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -650,7 +650,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwsub.vf v25, v8, ft0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -674,7 +674,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv1f64_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -697,7 +697,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwsub.vf v26, v8, ft0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -721,7 +721,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv2f64_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwsub.vf v28, v8, ft0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -768,7 +768,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv4f64_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -791,7 +791,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwsub.vf v16, v8, ft0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ ; CHECK-LABEL: intrinsic_vfwsub_mask_vf_nxv8f64_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwsub.vf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwsub.w-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vfwsub.w-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwsub.w-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwsub.w-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwsub.w_wv_nxv1f32_nxv1f32_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv1f32_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv1f32_nxv1f32_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv1f32_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwsub.w_wv_nxv2f32_nxv2f32_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv2f32_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv2f32_nxv2f32_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv2f32_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwsub.w_wv_nxv4f32_nxv4f32_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv4f32_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv4f32_nxv4f32_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv4f32_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwsub.w_wv_nxv8f32_nxv8f32_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv8f32_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv8f32_nxv8f32_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv8f32_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwsub.w_wv_nxv16f32_nxv16f32_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv16f32_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -213,7 +213,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv16f32_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -235,7 +235,7 @@ define @intrinsic_vfwsub.w_wv_nxv1f64_nxv1f64_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv1f64_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv1f64_nxv1f64_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv1f64_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vfwsub.w_wv_nxv2f64_nxv2f64_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv2f64_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv2f64_nxv2f64_nxv2f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv2f64_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vfwsub.w_wv_nxv4f64_nxv4f64_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv4f64_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv4f64_nxv4f64_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv4f64_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vfwsub.w_wv_nxv8f64_nxv8f64_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv8f64_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv8f64_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -417,7 +417,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv1f32_nxv1f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -440,7 +440,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv1f32_nxv1f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -463,7 +463,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv2f32_nxv2f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv2f32_nxv2f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv4f32_nxv4f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -532,7 +532,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv4f32_nxv4f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -555,7 +555,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv8f32_nxv8f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -578,7 +578,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv8f32_nxv8f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -601,7 +601,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv16f32_nxv16f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -624,7 +624,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv16f32_nxv16f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv1f64_nxv1f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv1f64_nxv1f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv2f64_nxv2f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -716,7 +716,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv2f64_nxv2f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -739,7 +739,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv4f64_nxv4f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -762,7 +762,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv4f64_nxv4f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv8f64_nxv8f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -808,7 +808,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv8f64_nxv8f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vfwsub.w-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vfwsub.w-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vfwsub.w-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vfwsub.w-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vfwsub.w_wv_nxv1f32_nxv1f32_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv1f32_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vfwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv1f32_nxv1f32_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv1f32_nxv1f32_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vfwsub.w_wv_nxv2f32_nxv2f32_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv2f32_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vfwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv2f32_nxv2f32_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv2f32_nxv2f32_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vfwsub.w_wv_nxv4f32_nxv4f32_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv4f32_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vfwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv4f32_nxv4f32_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv4f32_nxv4f32_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vfwsub.w_wv_nxv8f32_nxv8f32_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv8f32_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vfwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv8f32_nxv8f32_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv8f32_nxv8f32_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vfwsub.w_wv_nxv16f32_nxv16f32_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv16f32_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vfwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -213,7 +213,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv16f32_nxv16f32_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -235,7 +235,7 @@ define @intrinsic_vfwsub.w_wv_nxv1f64_nxv1f64_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv1f64_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vfwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv1f64_nxv1f64_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv1f64_nxv1f64_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vfwsub.w_wv_nxv2f64_nxv2f64_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv2f64_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vfwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv2f64_nxv2f64_nxv2f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv2f64_nxv2f64_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vfwsub.w_wv_nxv4f64_nxv4f64_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv4f64_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vfwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vfwsub.w_mask_wv_nxv4f64_nxv4f64_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv4f64_nxv4f64_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vfwsub.w_wv_nxv8f64_nxv8f64_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vfwsub.w_wv_nxv8f64_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vfwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -394,7 +394,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wv_nxv8f64_nxv8f64_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -417,7 +417,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv1f32_nxv1f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -440,7 +440,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv1f32_nxv1f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -463,7 +463,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv2f32_nxv2f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -486,7 +486,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv2f32_nxv2f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv4f32_nxv4f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -532,7 +532,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv4f32_nxv4f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -555,7 +555,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv8f32_nxv8f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -578,7 +578,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv8f32_nxv8f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -601,7 +601,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv16f32_nxv16f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -624,7 +624,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv16f32_nxv16f32_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv1f64_nxv1f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv1f64_nxv1f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v9, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv2f64_nxv2f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -716,7 +716,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv2f64_nxv2f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v10, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -739,7 +739,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv4f64_nxv4f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -762,7 +762,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv4f64_nxv4f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v12, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -785,7 +785,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_wf_nxv8f64_nxv8f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vfwsub.wf v8, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -808,7 +808,7 @@ ; CHECK-LABEL: intrinsic_vfwsub.w_mask_wf_nxv8f64_nxv8f64_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vfwsub.wf v8, v16, ft0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vid-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vid-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vid-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vid-rv32.ll @@ -7,7 +7,7 @@ define @intrinsic_vid_v_nxv1i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -25,7 +25,7 @@ define @intrinsic_vid_mask_v_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -43,7 +43,7 @@ define @intrinsic_vid_v_nxv2i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -61,7 +61,7 @@ define @intrinsic_vid_mask_v_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vid_v_nxv4i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vid_mask_v_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -115,7 +115,7 @@ define @intrinsic_vid_v_nxv8i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -133,7 +133,7 @@ define @intrinsic_vid_mask_v_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -151,7 +151,7 @@ define @intrinsic_vid_v_nxv16i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -169,7 +169,7 @@ define @intrinsic_vid_mask_v_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -187,7 +187,7 @@ define @intrinsic_vid_v_nxv32i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -205,7 +205,7 @@ define @intrinsic_vid_mask_v_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -223,7 +223,7 @@ define @intrinsic_vid_v_nxv1i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -241,7 +241,7 @@ define @intrinsic_vid_mask_v_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -259,7 +259,7 @@ define @intrinsic_vid_v_nxv2i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -277,7 +277,7 @@ define @intrinsic_vid_mask_v_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vid_v_nxv4i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -313,7 +313,7 @@ define @intrinsic_vid_mask_v_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -331,7 +331,7 @@ define @intrinsic_vid_v_nxv8i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vid_mask_v_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -367,7 +367,7 @@ define @intrinsic_vid_v_nxv16i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -385,7 +385,7 @@ define @intrinsic_vid_mask_v_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -403,7 +403,7 @@ define @intrinsic_vid_v_nxv32i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -421,7 +421,7 @@ define @intrinsic_vid_mask_v_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -439,7 +439,7 @@ define @intrinsic_vid_v_nxv1i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -457,7 +457,7 @@ define @intrinsic_vid_mask_v_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -475,7 +475,7 @@ define @intrinsic_vid_v_nxv2i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vid_mask_v_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -511,7 +511,7 @@ define @intrinsic_vid_v_nxv4i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -529,7 +529,7 @@ define @intrinsic_vid_mask_v_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -547,7 +547,7 @@ define @intrinsic_vid_v_nxv8i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -565,7 +565,7 @@ define @intrinsic_vid_mask_v_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vid_v_nxv16i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -601,7 +601,7 @@ define @intrinsic_vid_mask_v_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -619,7 +619,7 @@ define @intrinsic_vid_v_nxv1i64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -637,7 +637,7 @@ define @intrinsic_vid_mask_v_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -655,7 +655,7 @@ define @intrinsic_vid_v_nxv2i64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ define @intrinsic_vid_mask_v_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -691,7 +691,7 @@ define @intrinsic_vid_v_nxv4i64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vid_mask_v_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -727,7 +727,7 @@ define @intrinsic_vid_v_nxv8i64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -745,7 +745,7 @@ define @intrinsic_vid_mask_v_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vid-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vid-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vid-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vid-rv64.ll @@ -7,7 +7,7 @@ define @intrinsic_vid_v_nxv1i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -25,7 +25,7 @@ define @intrinsic_vid_mask_v_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -43,7 +43,7 @@ define @intrinsic_vid_v_nxv2i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -61,7 +61,7 @@ define @intrinsic_vid_mask_v_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vid_v_nxv4i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vid_mask_v_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -115,7 +115,7 @@ define @intrinsic_vid_v_nxv8i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -133,7 +133,7 @@ define @intrinsic_vid_mask_v_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -151,7 +151,7 @@ define @intrinsic_vid_v_nxv16i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -169,7 +169,7 @@ define @intrinsic_vid_mask_v_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -187,7 +187,7 @@ define @intrinsic_vid_v_nxv32i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -205,7 +205,7 @@ define @intrinsic_vid_mask_v_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -223,7 +223,7 @@ define @intrinsic_vid_v_nxv1i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -241,7 +241,7 @@ define @intrinsic_vid_mask_v_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -259,7 +259,7 @@ define @intrinsic_vid_v_nxv2i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -277,7 +277,7 @@ define @intrinsic_vid_mask_v_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vid_v_nxv4i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -313,7 +313,7 @@ define @intrinsic_vid_mask_v_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -331,7 +331,7 @@ define @intrinsic_vid_v_nxv8i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vid_mask_v_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -367,7 +367,7 @@ define @intrinsic_vid_v_nxv16i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -385,7 +385,7 @@ define @intrinsic_vid_mask_v_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -403,7 +403,7 @@ define @intrinsic_vid_v_nxv32i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -421,7 +421,7 @@ define @intrinsic_vid_mask_v_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -439,7 +439,7 @@ define @intrinsic_vid_v_nxv1i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -457,7 +457,7 @@ define @intrinsic_vid_mask_v_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -475,7 +475,7 @@ define @intrinsic_vid_v_nxv2i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vid_mask_v_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -511,7 +511,7 @@ define @intrinsic_vid_v_nxv4i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -529,7 +529,7 @@ define @intrinsic_vid_mask_v_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -547,7 +547,7 @@ define @intrinsic_vid_v_nxv8i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -565,7 +565,7 @@ define @intrinsic_vid_mask_v_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vid_v_nxv16i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -601,7 +601,7 @@ define @intrinsic_vid_mask_v_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -619,7 +619,7 @@ define @intrinsic_vid_v_nxv1i64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -637,7 +637,7 @@ define @intrinsic_vid_mask_v_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -655,7 +655,7 @@ define @intrinsic_vid_v_nxv2i64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -673,7 +673,7 @@ define @intrinsic_vid_mask_v_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -691,7 +691,7 @@ define @intrinsic_vid_v_nxv4i64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vid_mask_v_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -727,7 +727,7 @@ define @intrinsic_vid_v_nxv8i64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vid_v_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vid.v v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -745,7 +745,7 @@ define @intrinsic_vid_mask_v_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vid_mask_v_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vid.v v8, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/viota-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/viota-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/viota-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/viota-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_viota_m_nxv1i8_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv1i8_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_viota_mask_m_nxv1i8_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv1i8_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_viota_m_nxv2i8_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv2i8_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_viota_mask_m_nxv2i8_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv2i8_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_viota_m_nxv4i8_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv4i8_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_viota_mask_m_nxv4i8_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv4i8_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_viota_m_nxv8i8_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv8i8_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_viota_mask_m_nxv8i8_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv8i8_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_viota_m_nxv16i8_nxv16i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv16i8_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_viota_mask_m_nxv16i8_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv16i8_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_viota_m_nxv32i8_nxv32i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv32i8_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_viota_mask_m_nxv32i8_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv32i8_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_viota_m_nxv64i8_nxv64i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv64i8_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_viota_mask_m_nxv64i8_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv64i8_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_viota_m_nxv1i16_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv1i16_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_viota_mask_m_nxv1i16_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv1i16_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_viota_m_nxv2i16_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv2i16_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_viota_mask_m_nxv2i16_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv2i16_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_viota_m_nxv4i16_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv4i16_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_viota_mask_m_nxv4i16_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv4i16_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_viota_m_nxv8i16_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv8i16_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_viota_mask_m_nxv8i16_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv8i16_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_viota_m_nxv16i16_nxv16i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv16i16_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_viota_mask_m_nxv16i16_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv16i16_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_viota_m_nxv32i16_nxv32i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv32i16_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_viota_mask_m_nxv32i16_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv32i16_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_viota_m_nxv1i32_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv1i32_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_viota_mask_m_nxv1i32_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv1i32_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_viota_m_nxv2i32_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv2i32_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_viota_mask_m_nxv2i32_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv2i32_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_viota_m_nxv4i32_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv4i32_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -628,7 +628,7 @@ define @intrinsic_viota_mask_m_nxv4i32_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv4i32_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_viota_m_nxv8i32_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv8i32_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -668,7 +668,7 @@ define @intrinsic_viota_mask_m_nxv8i32_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv8i32_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -688,7 +688,7 @@ define @intrinsic_viota_m_nxv16i32_nxv16i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv16i32_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,7 +708,7 @@ define @intrinsic_viota_mask_m_nxv16i32_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv16i32_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -728,7 +728,7 @@ define @intrinsic_viota_m_nxv1i64_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv1i64_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -748,7 +748,7 @@ define @intrinsic_viota_mask_m_nxv1i64_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv1i64_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -768,7 +768,7 @@ define @intrinsic_viota_m_nxv2i64_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv2i64_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ define @intrinsic_viota_mask_m_nxv2i64_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv2i64_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -808,7 +808,7 @@ define @intrinsic_viota_m_nxv4i64_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv4i64_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -828,7 +828,7 @@ define @intrinsic_viota_mask_m_nxv4i64_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv4i64_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_viota_m_nxv8i64_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv8i64_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -868,7 +868,7 @@ define @intrinsic_viota_mask_m_nxv8i64_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv8i64_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/viota-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/viota-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/viota-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/viota-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_viota_m_nxv1i8_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv1i8_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ define @intrinsic_viota_mask_m_nxv1i8_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv1i8_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -48,7 +48,7 @@ define @intrinsic_viota_m_nxv2i8_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv2i8_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ define @intrinsic_viota_mask_m_nxv2i8_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv2i8_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -88,7 +88,7 @@ define @intrinsic_viota_m_nxv4i8_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv4i8_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ define @intrinsic_viota_mask_m_nxv4i8_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv4i8_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -128,7 +128,7 @@ define @intrinsic_viota_m_nxv8i8_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv8i8_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_viota_mask_m_nxv8i8_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv8i8_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_viota_m_nxv16i8_nxv16i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv16i8_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_viota_mask_m_nxv16i8_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv16i8_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_viota_m_nxv32i8_nxv32i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv32i8_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ define @intrinsic_viota_mask_m_nxv32i8_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv32i8_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -248,7 +248,7 @@ define @intrinsic_viota_m_nxv64i8_nxv64i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv64i8_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ define @intrinsic_viota_mask_m_nxv64i8_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv64i8_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -288,7 +288,7 @@ define @intrinsic_viota_m_nxv1i16_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv1i16_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -308,7 +308,7 @@ define @intrinsic_viota_mask_m_nxv1i16_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv1i16_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -328,7 +328,7 @@ define @intrinsic_viota_m_nxv2i16_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv2i16_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -348,7 +348,7 @@ define @intrinsic_viota_mask_m_nxv2i16_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv2i16_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_viota_m_nxv4i16_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv4i16_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define @intrinsic_viota_mask_m_nxv4i16_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv4i16_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -408,7 +408,7 @@ define @intrinsic_viota_m_nxv8i16_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv8i16_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_viota_mask_m_nxv8i16_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv8i16_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_viota_m_nxv16i16_nxv16i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv16i16_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -468,7 +468,7 @@ define @intrinsic_viota_mask_m_nxv16i16_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv16i16_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -488,7 +488,7 @@ define @intrinsic_viota_m_nxv32i16_nxv32i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv32i16_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -508,7 +508,7 @@ define @intrinsic_viota_mask_m_nxv32i16_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv32i16_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -528,7 +528,7 @@ define @intrinsic_viota_m_nxv1i32_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv1i32_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_viota_mask_m_nxv1i32_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv1i32_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_viota_m_nxv2i32_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv2i32_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_viota_mask_m_nxv2i32_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv2i32_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_viota_m_nxv4i32_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv4i32_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -628,7 +628,7 @@ define @intrinsic_viota_mask_m_nxv4i32_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv4i32_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_viota_m_nxv8i32_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv8i32_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -668,7 +668,7 @@ define @intrinsic_viota_mask_m_nxv8i32_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv8i32_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -688,7 +688,7 @@ define @intrinsic_viota_m_nxv16i32_nxv16i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv16i32_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,7 +708,7 @@ define @intrinsic_viota_mask_m_nxv16i32_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv16i32_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -728,7 +728,7 @@ define @intrinsic_viota_m_nxv1i64_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv1i64_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -748,7 +748,7 @@ define @intrinsic_viota_mask_m_nxv1i64_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv1i64_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -768,7 +768,7 @@ define @intrinsic_viota_m_nxv2i64_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv2i64_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -788,7 +788,7 @@ define @intrinsic_viota_mask_m_nxv2i64_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv2i64_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -808,7 +808,7 @@ define @intrinsic_viota_m_nxv4i64_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv4i64_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -828,7 +828,7 @@ define @intrinsic_viota_mask_m_nxv4i64_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv4i64_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_viota_m_nxv8i64_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_viota_m_nxv8i64_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: viota.m v8, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -868,7 +868,7 @@ define @intrinsic_viota_mask_m_nxv8i64_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_viota_mask_m_nxv8i64_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: viota.m v8, v0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vle-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vle-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vle-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vle-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vle_v_nxv1i64_nxv1i64(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vle_mask_v_nxv1i64_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vle_v_nxv2i64_nxv2i64(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vle_mask_v_nxv2i64_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vle_v_nxv4i64_nxv4i64(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vle_mask_v_nxv4i64_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vle_v_nxv8i64_nxv8i64(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -149,7 +149,7 @@ define @intrinsic_vle_mask_v_nxv8i64_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -169,7 +169,7 @@ define @intrinsic_vle_v_nxv1f64_nxv1f64(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vle_mask_v_nxv1f64_nxv1f64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -209,7 +209,7 @@ define @intrinsic_vle_v_nxv2f64_nxv2f64(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vle_mask_v_nxv2f64_nxv2f64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -249,7 +249,7 @@ define @intrinsic_vle_v_nxv4f64_nxv4f64(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -269,7 +269,7 @@ define @intrinsic_vle_mask_v_nxv4f64_nxv4f64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -289,7 +289,7 @@ define @intrinsic_vle_v_nxv8f64_nxv8f64(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vle_mask_v_nxv8f64_nxv8f64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -329,7 +329,7 @@ define @intrinsic_vle_v_nxv1i32_nxv1i32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vle_mask_v_nxv1i32_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vle_v_nxv2i32_nxv2i32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -389,7 +389,7 @@ define @intrinsic_vle_mask_v_nxv2i32_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -409,7 +409,7 @@ define @intrinsic_vle_v_nxv4i32_nxv4i32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -429,7 +429,7 @@ define @intrinsic_vle_mask_v_nxv4i32_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vle_v_nxv8i32_nxv8i32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -469,7 +469,7 @@ define @intrinsic_vle_mask_v_nxv8i32_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -489,7 +489,7 @@ define @intrinsic_vle_v_nxv16i32_nxv16i32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ define @intrinsic_vle_mask_v_nxv16i32_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -529,7 +529,7 @@ define @intrinsic_vle_v_nxv1f32_nxv1f32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vle_mask_v_nxv1f32_nxv1f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ define @intrinsic_vle_v_nxv2f32_nxv2f32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -589,7 +589,7 @@ define @intrinsic_vle_mask_v_nxv2f32_nxv2f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -609,7 +609,7 @@ define @intrinsic_vle_v_nxv4f32_nxv4f32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -629,7 +629,7 @@ define @intrinsic_vle_mask_v_nxv4f32_nxv4f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vle_v_nxv8f32_nxv8f32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vle_mask_v_nxv8f32_nxv8f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ define @intrinsic_vle_v_nxv16f32_nxv16f32(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vle_mask_v_nxv16f32_nxv16f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vle_v_nxv1i16_nxv1i16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -749,7 +749,7 @@ define @intrinsic_vle_mask_v_nxv1i16_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vle_v_nxv2i16_nxv2i16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -789,7 +789,7 @@ define @intrinsic_vle_mask_v_nxv2i16_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ define @intrinsic_vle_v_nxv4i16_nxv4i16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -829,7 +829,7 @@ define @intrinsic_vle_mask_v_nxv4i16_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -849,7 +849,7 @@ define @intrinsic_vle_v_nxv8i16_nxv8i16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -869,7 +869,7 @@ define @intrinsic_vle_mask_v_nxv8i16_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -889,7 +889,7 @@ define @intrinsic_vle_v_nxv16i16_nxv16i16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vle_mask_v_nxv16i16_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vle_v_nxv32i16_nxv32i16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ define @intrinsic_vle_mask_v_nxv32i16_nxv32i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -969,7 +969,7 @@ define @intrinsic_vle_v_nxv1f16_nxv1f16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -989,7 +989,7 @@ define @intrinsic_vle_mask_v_nxv1f16_nxv1f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1009,7 +1009,7 @@ define @intrinsic_vle_v_nxv2f16_nxv2f16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1029,7 +1029,7 @@ define @intrinsic_vle_mask_v_nxv2f16_nxv2f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1049,7 +1049,7 @@ define @intrinsic_vle_v_nxv4f16_nxv4f16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vle_mask_v_nxv4f16_nxv4f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vle_v_nxv8f16_nxv8f16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ define @intrinsic_vle_mask_v_nxv8f16_nxv8f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1129,7 +1129,7 @@ define @intrinsic_vle_v_nxv16f16_nxv16f16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vle_mask_v_nxv16f16_nxv16f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1169,7 +1169,7 @@ define @intrinsic_vle_v_nxv32f16_nxv32f16(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1189,7 +1189,7 @@ define @intrinsic_vle_mask_v_nxv32f16_nxv32f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1209,7 +1209,7 @@ define @intrinsic_vle_v_nxv1i8_nxv1i8(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vle_mask_v_nxv1i8_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1249,7 +1249,7 @@ define @intrinsic_vle_v_nxv2i8_nxv2i8(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vle_mask_v_nxv2i8_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vle_v_nxv4i8_nxv4i8(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1309,7 +1309,7 @@ define @intrinsic_vle_mask_v_nxv4i8_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1329,7 +1329,7 @@ define @intrinsic_vle_v_nxv8i8_nxv8i8(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1349,7 +1349,7 @@ define @intrinsic_vle_mask_v_nxv8i8_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1369,7 +1369,7 @@ define @intrinsic_vle_v_nxv16i8_nxv16i8(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1389,7 +1389,7 @@ define @intrinsic_vle_mask_v_nxv16i8_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1409,7 +1409,7 @@ define @intrinsic_vle_v_nxv32i8_nxv32i8(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1429,7 +1429,7 @@ define @intrinsic_vle_mask_v_nxv32i8_nxv32i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1449,7 +1449,7 @@ define @intrinsic_vle_v_nxv64i8_nxv64i8(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1469,7 +1469,7 @@ define @intrinsic_vle_mask_v_nxv64i8_nxv64i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vle-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vle-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vle-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vle-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vle_v_nxv1i64_nxv1i64(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vle_mask_v_nxv1i64_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vle_v_nxv2i64_nxv2i64(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vle_mask_v_nxv2i64_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vle_v_nxv4i64_nxv4i64(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vle_mask_v_nxv4i64_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vle_v_nxv8i64_nxv8i64(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -149,7 +149,7 @@ define @intrinsic_vle_mask_v_nxv8i64_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -169,7 +169,7 @@ define @intrinsic_vle_v_nxv1f64_nxv1f64(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vle_mask_v_nxv1f64_nxv1f64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -209,7 +209,7 @@ define @intrinsic_vle_v_nxv2f64_nxv2f64(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vle_mask_v_nxv2f64_nxv2f64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -249,7 +249,7 @@ define @intrinsic_vle_v_nxv4f64_nxv4f64(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -269,7 +269,7 @@ define @intrinsic_vle_mask_v_nxv4f64_nxv4f64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -289,7 +289,7 @@ define @intrinsic_vle_v_nxv8f64_nxv8f64(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vle64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vle_mask_v_nxv8f64_nxv8f64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vle64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -329,7 +329,7 @@ define @intrinsic_vle_v_nxv1i32_nxv1i32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vle_mask_v_nxv1i32_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vle_v_nxv2i32_nxv2i32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -389,7 +389,7 @@ define @intrinsic_vle_mask_v_nxv2i32_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -409,7 +409,7 @@ define @intrinsic_vle_v_nxv4i32_nxv4i32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -429,7 +429,7 @@ define @intrinsic_vle_mask_v_nxv4i32_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vle_v_nxv8i32_nxv8i32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -469,7 +469,7 @@ define @intrinsic_vle_mask_v_nxv8i32_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -489,7 +489,7 @@ define @intrinsic_vle_v_nxv16i32_nxv16i32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ define @intrinsic_vle_mask_v_nxv16i32_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -529,7 +529,7 @@ define @intrinsic_vle_v_nxv1f32_nxv1f32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vle_mask_v_nxv1f32_nxv1f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ define @intrinsic_vle_v_nxv2f32_nxv2f32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -589,7 +589,7 @@ define @intrinsic_vle_mask_v_nxv2f32_nxv2f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -609,7 +609,7 @@ define @intrinsic_vle_v_nxv4f32_nxv4f32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -629,7 +629,7 @@ define @intrinsic_vle_mask_v_nxv4f32_nxv4f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vle_v_nxv8f32_nxv8f32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vle_mask_v_nxv8f32_nxv8f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ define @intrinsic_vle_v_nxv16f32_nxv16f32(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vle_mask_v_nxv16f32_nxv16f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vle32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vle_v_nxv1i16_nxv1i16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -749,7 +749,7 @@ define @intrinsic_vle_mask_v_nxv1i16_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vle_v_nxv2i16_nxv2i16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -789,7 +789,7 @@ define @intrinsic_vle_mask_v_nxv2i16_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ define @intrinsic_vle_v_nxv4i16_nxv4i16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -829,7 +829,7 @@ define @intrinsic_vle_mask_v_nxv4i16_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -849,7 +849,7 @@ define @intrinsic_vle_v_nxv8i16_nxv8i16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -869,7 +869,7 @@ define @intrinsic_vle_mask_v_nxv8i16_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -889,7 +889,7 @@ define @intrinsic_vle_v_nxv16i16_nxv16i16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vle_mask_v_nxv16i16_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vle_v_nxv32i16_nxv32i16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -949,7 +949,7 @@ define @intrinsic_vle_mask_v_nxv32i16_nxv32i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -969,7 +969,7 @@ define @intrinsic_vle_v_nxv1f16_nxv1f16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -989,7 +989,7 @@ define @intrinsic_vle_mask_v_nxv1f16_nxv1f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1009,7 +1009,7 @@ define @intrinsic_vle_v_nxv2f16_nxv2f16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1029,7 +1029,7 @@ define @intrinsic_vle_mask_v_nxv2f16_nxv2f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1049,7 +1049,7 @@ define @intrinsic_vle_v_nxv4f16_nxv4f16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vle_mask_v_nxv4f16_nxv4f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vle_v_nxv8f16_nxv8f16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ define @intrinsic_vle_mask_v_nxv8f16_nxv8f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1129,7 +1129,7 @@ define @intrinsic_vle_v_nxv16f16_nxv16f16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vle_mask_v_nxv16f16_nxv16f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1169,7 +1169,7 @@ define @intrinsic_vle_v_nxv32f16_nxv32f16(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1189,7 +1189,7 @@ define @intrinsic_vle_mask_v_nxv32f16_nxv32f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vle16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1209,7 +1209,7 @@ define @intrinsic_vle_v_nxv1i8_nxv1i8(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vle_mask_v_nxv1i8_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1249,7 +1249,7 @@ define @intrinsic_vle_v_nxv2i8_nxv2i8(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vle_mask_v_nxv2i8_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vle_v_nxv4i8_nxv4i8(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1309,7 +1309,7 @@ define @intrinsic_vle_mask_v_nxv4i8_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1329,7 +1329,7 @@ define @intrinsic_vle_v_nxv8i8_nxv8i8(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1349,7 +1349,7 @@ define @intrinsic_vle_mask_v_nxv8i8_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1369,7 +1369,7 @@ define @intrinsic_vle_v_nxv16i8_nxv16i8(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1389,7 +1389,7 @@ define @intrinsic_vle_mask_v_nxv16i8_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1409,7 +1409,7 @@ define @intrinsic_vle_v_nxv32i8_nxv32i8(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1429,7 +1429,7 @@ define @intrinsic_vle_mask_v_nxv32i8_nxv32i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1449,7 +1449,7 @@ define @intrinsic_vle_v_nxv64i8_nxv64i8(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1469,7 +1469,7 @@ define @intrinsic_vle_mask_v_nxv64i8_nxv64i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vle_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vle8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vle1-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vle1-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vle1-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vle1-rv32.ll @@ -7,7 +7,7 @@ define @intrinsic_vle1_v_nxv1i1(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -20,7 +20,7 @@ define @intrinsic_vle1_v_nxv2i1(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vle1_v_nxv4i1(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -46,7 +46,7 @@ define @intrinsic_vle1_v_nxv8i1(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -59,7 +59,7 @@ define @intrinsic_vle1_v_nxv16i1(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -72,7 +72,7 @@ define @intrinsic_vle1_v_nxv32i1(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -85,7 +85,7 @@ define @intrinsic_vle1_v_nxv64i1(* %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vle1-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vle1-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vle1-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vle1-rv64.ll @@ -7,7 +7,7 @@ define @intrinsic_vle1_v_nxv1i1(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -20,7 +20,7 @@ define @intrinsic_vle1_v_nxv2i1(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vle1_v_nxv4i1(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -46,7 +46,7 @@ define @intrinsic_vle1_v_nxv8i1(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -59,7 +59,7 @@ define @intrinsic_vle1_v_nxv16i1(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -72,7 +72,7 @@ define @intrinsic_vle1_v_nxv32i1(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -85,7 +85,7 @@ define @intrinsic_vle1_v_nxv64i1(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vle1_v_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vleff-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vleff-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vleff-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vleff-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vleff_v_nxv1i64_nxv1i64(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -32,7 +32,7 @@ define @intrinsic_vleff_mask_v_nxv1i64_nxv1i64( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -57,7 +57,7 @@ define @intrinsic_vleff_v_nxv2i64_nxv2i64(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -81,7 +81,7 @@ define @intrinsic_vleff_mask_v_nxv2i64_nxv2i64( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -106,7 +106,7 @@ define @intrinsic_vleff_v_nxv4i64_nxv4i64(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -130,7 +130,7 @@ define @intrinsic_vleff_mask_v_nxv4i64_nxv4i64( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -155,7 +155,7 @@ define @intrinsic_vleff_v_nxv8i64_nxv8i64(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -179,7 +179,7 @@ define @intrinsic_vleff_mask_v_nxv8i64_nxv8i64( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -204,7 +204,7 @@ define @intrinsic_vleff_v_nxv1f64_nxv1f64(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -228,7 +228,7 @@ define @intrinsic_vleff_mask_v_nxv1f64_nxv1f64( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -253,7 +253,7 @@ define @intrinsic_vleff_v_nxv2f64_nxv2f64(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -277,7 +277,7 @@ define @intrinsic_vleff_mask_v_nxv2f64_nxv2f64( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -302,7 +302,7 @@ define @intrinsic_vleff_v_nxv4f64_nxv4f64(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -326,7 +326,7 @@ define @intrinsic_vleff_mask_v_nxv4f64_nxv4f64( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -351,7 +351,7 @@ define @intrinsic_vleff_v_nxv8f64_nxv8f64(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -375,7 +375,7 @@ define @intrinsic_vleff_mask_v_nxv8f64_nxv8f64( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -400,7 +400,7 @@ define @intrinsic_vleff_v_nxv1i32_nxv1i32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -424,7 +424,7 @@ define @intrinsic_vleff_mask_v_nxv1i32_nxv1i32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -449,7 +449,7 @@ define @intrinsic_vleff_v_nxv2i32_nxv2i32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -473,7 +473,7 @@ define @intrinsic_vleff_mask_v_nxv2i32_nxv2i32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -498,7 +498,7 @@ define @intrinsic_vleff_v_nxv4i32_nxv4i32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -522,7 +522,7 @@ define @intrinsic_vleff_mask_v_nxv4i32_nxv4i32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -547,7 +547,7 @@ define @intrinsic_vleff_v_nxv8i32_nxv8i32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -571,7 +571,7 @@ define @intrinsic_vleff_mask_v_nxv8i32_nxv8i32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -596,7 +596,7 @@ define @intrinsic_vleff_v_nxv16i32_nxv16i32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -620,7 +620,7 @@ define @intrinsic_vleff_mask_v_nxv16i32_nxv16i32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -645,7 +645,7 @@ define @intrinsic_vleff_v_nxv1f32_nxv1f32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -669,7 +669,7 @@ define @intrinsic_vleff_mask_v_nxv1f32_nxv1f32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -694,7 +694,7 @@ define @intrinsic_vleff_v_nxv2f32_nxv2f32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -718,7 +718,7 @@ define @intrinsic_vleff_mask_v_nxv2f32_nxv2f32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -743,7 +743,7 @@ define @intrinsic_vleff_v_nxv4f32_nxv4f32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -767,7 +767,7 @@ define @intrinsic_vleff_mask_v_nxv4f32_nxv4f32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -792,7 +792,7 @@ define @intrinsic_vleff_v_nxv8f32_nxv8f32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -816,7 +816,7 @@ define @intrinsic_vleff_mask_v_nxv8f32_nxv8f32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -841,7 +841,7 @@ define @intrinsic_vleff_v_nxv16f32_nxv16f32(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -865,7 +865,7 @@ define @intrinsic_vleff_mask_v_nxv16f32_nxv16f32( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -890,7 +890,7 @@ define @intrinsic_vleff_v_nxv1i16_nxv1i16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -914,7 +914,7 @@ define @intrinsic_vleff_mask_v_nxv1i16_nxv1i16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -939,7 +939,7 @@ define @intrinsic_vleff_v_nxv2i16_nxv2i16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -963,7 +963,7 @@ define @intrinsic_vleff_mask_v_nxv2i16_nxv2i16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -988,7 +988,7 @@ define @intrinsic_vleff_v_nxv4i16_nxv4i16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1012,7 +1012,7 @@ define @intrinsic_vleff_mask_v_nxv4i16_nxv4i16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1037,7 +1037,7 @@ define @intrinsic_vleff_v_nxv8i16_nxv8i16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1061,7 +1061,7 @@ define @intrinsic_vleff_mask_v_nxv8i16_nxv8i16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1086,7 +1086,7 @@ define @intrinsic_vleff_v_nxv16i16_nxv16i16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1110,7 +1110,7 @@ define @intrinsic_vleff_mask_v_nxv16i16_nxv16i16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1135,7 +1135,7 @@ define @intrinsic_vleff_v_nxv32i16_nxv32i16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1159,7 +1159,7 @@ define @intrinsic_vleff_mask_v_nxv32i16_nxv32i16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1184,7 +1184,7 @@ define @intrinsic_vleff_v_nxv1half_nxv1f16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1half_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1208,7 +1208,7 @@ define @intrinsic_vleff_mask_v_nxv1half_nxv1f16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1half_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1233,7 +1233,7 @@ define @intrinsic_vleff_v_nxv2half_nxv2f16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2half_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1257,7 +1257,7 @@ define @intrinsic_vleff_mask_v_nxv2half_nxv2f16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2half_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1282,7 +1282,7 @@ define @intrinsic_vleff_v_nxv4half_nxv4f16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4half_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1306,7 +1306,7 @@ define @intrinsic_vleff_mask_v_nxv4half_nxv4f16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4half_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1331,7 +1331,7 @@ define @intrinsic_vleff_v_nxv8half_nxv8f16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8half_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1355,7 +1355,7 @@ define @intrinsic_vleff_mask_v_nxv8half_nxv8f16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8half_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1380,7 +1380,7 @@ define @intrinsic_vleff_v_nxv16half_nxv16f16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16half_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1404,7 +1404,7 @@ define @intrinsic_vleff_mask_v_nxv16half_nxv16f16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16half_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1429,7 +1429,7 @@ define @intrinsic_vleff_v_nxv32half_nxv32f16(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv32half_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1453,7 +1453,7 @@ define @intrinsic_vleff_mask_v_nxv32half_nxv32f16( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv32half_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1478,7 +1478,7 @@ define @intrinsic_vleff_v_nxv1i8_nxv1i8(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1502,7 +1502,7 @@ define @intrinsic_vleff_mask_v_nxv1i8_nxv1i8( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1527,7 +1527,7 @@ define @intrinsic_vleff_v_nxv2i8_nxv2i8(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1551,7 +1551,7 @@ define @intrinsic_vleff_mask_v_nxv2i8_nxv2i8( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1576,7 +1576,7 @@ define @intrinsic_vleff_v_nxv4i8_nxv4i8(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1600,7 +1600,7 @@ define @intrinsic_vleff_mask_v_nxv4i8_nxv4i8( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1625,7 +1625,7 @@ define @intrinsic_vleff_v_nxv8i8_nxv8i8(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1649,7 +1649,7 @@ define @intrinsic_vleff_mask_v_nxv8i8_nxv8i8( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1674,7 +1674,7 @@ define @intrinsic_vleff_v_nxv16i8_nxv16i8(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1698,7 +1698,7 @@ define @intrinsic_vleff_mask_v_nxv16i8_nxv16i8( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1723,7 +1723,7 @@ define @intrinsic_vleff_v_nxv32i8_nxv32i8(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1747,7 +1747,7 @@ define @intrinsic_vleff_mask_v_nxv32i8_nxv32i8( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1772,7 +1772,7 @@ define @intrinsic_vleff_v_nxv64i8_nxv64i8(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1796,7 +1796,7 @@ define @intrinsic_vleff_mask_v_nxv64i8_nxv64i8( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1818,7 +1818,7 @@ define @intrinsic_vleff_dead_vl(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_dead_vl: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1832,7 +1832,7 @@ define @intrinsic_vleff_mask_dead_vl( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_dead_vl: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1850,7 +1850,7 @@ define void @intrinsic_vleff_dead_value(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_dead_value: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v25, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1867,7 +1867,7 @@ define void @intrinsic_vleff_mask_dead_value( %0, * %1, %2, i32 %3, i32* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_dead_value: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1888,7 +1888,7 @@ define void @intrinsic_vleff_dead_all(* %0, i32 %1, i32* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_dead_all: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v25, (a0) ; CHECK-NEXT: ret entry: @@ -1901,7 +1901,7 @@ define void @intrinsic_vleff_mask_dead_all( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_dead_all: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vleff-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vleff-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vleff-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vleff-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vleff_v_nxv1i64_nxv1i64(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -32,7 +32,7 @@ define @intrinsic_vleff_mask_v_nxv1i64_nxv1i64( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -57,7 +57,7 @@ define @intrinsic_vleff_v_nxv2i64_nxv2i64(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -81,7 +81,7 @@ define @intrinsic_vleff_mask_v_nxv2i64_nxv2i64( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -106,7 +106,7 @@ define @intrinsic_vleff_v_nxv4i64_nxv4i64(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -130,7 +130,7 @@ define @intrinsic_vleff_mask_v_nxv4i64_nxv4i64( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -155,7 +155,7 @@ define @intrinsic_vleff_v_nxv8i64_nxv8i64(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -179,7 +179,7 @@ define @intrinsic_vleff_mask_v_nxv8i64_nxv8i64( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -204,7 +204,7 @@ define @intrinsic_vleff_v_nxv1f64_nxv1f64(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -228,7 +228,7 @@ define @intrinsic_vleff_mask_v_nxv1f64_nxv1f64( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -253,7 +253,7 @@ define @intrinsic_vleff_v_nxv2f64_nxv2f64(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -277,7 +277,7 @@ define @intrinsic_vleff_mask_v_nxv2f64_nxv2f64( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -302,7 +302,7 @@ define @intrinsic_vleff_v_nxv4f64_nxv4f64(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -326,7 +326,7 @@ define @intrinsic_vleff_mask_v_nxv4f64_nxv4f64( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -351,7 +351,7 @@ define @intrinsic_vleff_v_nxv8f64_nxv8f64(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -375,7 +375,7 @@ define @intrinsic_vleff_mask_v_nxv8f64_nxv8f64( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -400,7 +400,7 @@ define @intrinsic_vleff_v_nxv1i32_nxv1i32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -424,7 +424,7 @@ define @intrinsic_vleff_mask_v_nxv1i32_nxv1i32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -449,7 +449,7 @@ define @intrinsic_vleff_v_nxv2i32_nxv2i32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -473,7 +473,7 @@ define @intrinsic_vleff_mask_v_nxv2i32_nxv2i32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -498,7 +498,7 @@ define @intrinsic_vleff_v_nxv4i32_nxv4i32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -522,7 +522,7 @@ define @intrinsic_vleff_mask_v_nxv4i32_nxv4i32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -547,7 +547,7 @@ define @intrinsic_vleff_v_nxv8i32_nxv8i32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -571,7 +571,7 @@ define @intrinsic_vleff_mask_v_nxv8i32_nxv8i32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -596,7 +596,7 @@ define @intrinsic_vleff_v_nxv16i32_nxv16i32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -620,7 +620,7 @@ define @intrinsic_vleff_mask_v_nxv16i32_nxv16i32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -645,7 +645,7 @@ define @intrinsic_vleff_v_nxv1f32_nxv1f32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -669,7 +669,7 @@ define @intrinsic_vleff_mask_v_nxv1f32_nxv1f32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -694,7 +694,7 @@ define @intrinsic_vleff_v_nxv2f32_nxv2f32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -718,7 +718,7 @@ define @intrinsic_vleff_mask_v_nxv2f32_nxv2f32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -743,7 +743,7 @@ define @intrinsic_vleff_v_nxv4f32_nxv4f32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -767,7 +767,7 @@ define @intrinsic_vleff_mask_v_nxv4f32_nxv4f32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -792,7 +792,7 @@ define @intrinsic_vleff_v_nxv8f32_nxv8f32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -816,7 +816,7 @@ define @intrinsic_vleff_mask_v_nxv8f32_nxv8f32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -841,7 +841,7 @@ define @intrinsic_vleff_v_nxv16f32_nxv16f32(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vle32ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -865,7 +865,7 @@ define @intrinsic_vleff_mask_v_nxv16f32_nxv16f32( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vle32ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -890,7 +890,7 @@ define @intrinsic_vleff_v_nxv1i16_nxv1i16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -914,7 +914,7 @@ define @intrinsic_vleff_mask_v_nxv1i16_nxv1i16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -939,7 +939,7 @@ define @intrinsic_vleff_v_nxv2i16_nxv2i16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -963,7 +963,7 @@ define @intrinsic_vleff_mask_v_nxv2i16_nxv2i16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -988,7 +988,7 @@ define @intrinsic_vleff_v_nxv4i16_nxv4i16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1012,7 +1012,7 @@ define @intrinsic_vleff_mask_v_nxv4i16_nxv4i16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1037,7 +1037,7 @@ define @intrinsic_vleff_v_nxv8i16_nxv8i16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1061,7 +1061,7 @@ define @intrinsic_vleff_mask_v_nxv8i16_nxv8i16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1086,7 +1086,7 @@ define @intrinsic_vleff_v_nxv16i16_nxv16i16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1110,7 +1110,7 @@ define @intrinsic_vleff_mask_v_nxv16i16_nxv16i16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1135,7 +1135,7 @@ define @intrinsic_vleff_v_nxv32i16_nxv32i16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1159,7 +1159,7 @@ define @intrinsic_vleff_mask_v_nxv32i16_nxv32i16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1184,7 +1184,7 @@ define @intrinsic_vleff_v_nxv1half_nxv1f16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1half_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1208,7 +1208,7 @@ define @intrinsic_vleff_mask_v_nxv1half_nxv1f16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1half_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1233,7 +1233,7 @@ define @intrinsic_vleff_v_nxv2half_nxv2f16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2half_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1257,7 +1257,7 @@ define @intrinsic_vleff_mask_v_nxv2half_nxv2f16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2half_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1282,7 +1282,7 @@ define @intrinsic_vleff_v_nxv4half_nxv4f16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4half_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1306,7 +1306,7 @@ define @intrinsic_vleff_mask_v_nxv4half_nxv4f16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4half_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1331,7 +1331,7 @@ define @intrinsic_vleff_v_nxv8half_nxv8f16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8half_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1355,7 +1355,7 @@ define @intrinsic_vleff_mask_v_nxv8half_nxv8f16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8half_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1380,7 +1380,7 @@ define @intrinsic_vleff_v_nxv16half_nxv16f16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16half_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1404,7 +1404,7 @@ define @intrinsic_vleff_mask_v_nxv16half_nxv16f16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16half_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1429,7 +1429,7 @@ define @intrinsic_vleff_v_nxv32half_nxv32f16(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv32half_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vle16ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1453,7 +1453,7 @@ define @intrinsic_vleff_mask_v_nxv32half_nxv32f16( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv32half_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vle16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1478,7 +1478,7 @@ define @intrinsic_vleff_v_nxv1i8_nxv1i8(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1502,7 +1502,7 @@ define @intrinsic_vleff_mask_v_nxv1i8_nxv1i8( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1527,7 +1527,7 @@ define @intrinsic_vleff_v_nxv2i8_nxv2i8(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1551,7 +1551,7 @@ define @intrinsic_vleff_mask_v_nxv2i8_nxv2i8( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1576,7 +1576,7 @@ define @intrinsic_vleff_v_nxv4i8_nxv4i8(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1600,7 +1600,7 @@ define @intrinsic_vleff_mask_v_nxv4i8_nxv4i8( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1625,7 +1625,7 @@ define @intrinsic_vleff_v_nxv8i8_nxv8i8(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1649,7 +1649,7 @@ define @intrinsic_vleff_mask_v_nxv8i8_nxv8i8( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1674,7 +1674,7 @@ define @intrinsic_vleff_v_nxv16i8_nxv16i8(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1698,7 +1698,7 @@ define @intrinsic_vleff_mask_v_nxv16i8_nxv16i8( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1723,7 +1723,7 @@ define @intrinsic_vleff_v_nxv32i8_nxv32i8(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1747,7 +1747,7 @@ define @intrinsic_vleff_mask_v_nxv32i8_nxv32i8( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1772,7 +1772,7 @@ define @intrinsic_vleff_v_nxv64i8_nxv64i8(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vle8ff.v v8, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1796,7 +1796,7 @@ define @intrinsic_vleff_mask_v_nxv64i8_nxv64i8( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vle8ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1818,7 +1818,7 @@ define @intrinsic_vleff_dead_vl(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vleff_dead_vl: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1832,7 +1832,7 @@ define @intrinsic_vleff_mask_dead_vl( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_dead_vl: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1850,7 +1850,7 @@ define void @intrinsic_vleff_dead_value(* %0, i64 %1, i64* %2) nounwind { ; CHECK-LABEL: intrinsic_vleff_dead_value: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v25, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1867,7 +1867,7 @@ define void @intrinsic_vleff_mask_dead_value( %0, * %1, %2, i64 %3, i64* %4) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_dead_value: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1888,7 +1888,7 @@ define void @intrinsic_vleff_dead_all(* %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vleff_dead_all: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vle64ff.v v25, (a0) ; CHECK-NEXT: ret entry: @@ -1901,7 +1901,7 @@ define void @intrinsic_vleff_mask_dead_all( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vleff_mask_dead_all: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vle64ff.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vloxei-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vloxei-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vloxei-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vloxei-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei64.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -571,7 +571,7 @@ define @intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ define @intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -615,7 +615,7 @@ define @intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -637,7 +637,7 @@ define @intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ define @intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -681,7 +681,7 @@ define @intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -703,7 +703,7 @@ define @intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -725,7 +725,7 @@ define @intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -748,7 +748,7 @@ define @intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -770,7 +770,7 @@ define @intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -793,7 +793,7 @@ define @intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -838,7 +838,7 @@ define @intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -860,7 +860,7 @@ define @intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -883,7 +883,7 @@ define @intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -905,7 +905,7 @@ define @intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -928,7 +928,7 @@ define @intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -950,7 +950,7 @@ define @intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -973,7 +973,7 @@ define @intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1040,7 +1040,7 @@ define @intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei64.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1063,7 +1063,7 @@ define @intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1085,7 +1085,7 @@ define @intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1107,7 +1107,7 @@ define @intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1129,7 +1129,7 @@ define @intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1151,7 +1151,7 @@ define @intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1173,7 +1173,7 @@ define @intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1195,7 +1195,7 @@ define @intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1217,7 +1217,7 @@ define @intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1239,7 +1239,7 @@ define @intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1261,7 +1261,7 @@ define @intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1284,7 +1284,7 @@ define @intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1306,7 +1306,7 @@ define @intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1329,7 +1329,7 @@ define @intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1351,7 +1351,7 @@ define @intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1374,7 +1374,7 @@ define @intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1396,7 +1396,7 @@ define @intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1419,7 +1419,7 @@ define @intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1441,7 +1441,7 @@ define @intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1464,7 +1464,7 @@ define @intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1509,7 +1509,7 @@ define @intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1554,7 +1554,7 @@ define @intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1576,7 +1576,7 @@ define @intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1599,7 +1599,7 @@ define @intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1621,7 +1621,7 @@ define @intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1644,7 +1644,7 @@ define @intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define @intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1689,7 +1689,7 @@ define @intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1711,7 +1711,7 @@ define @intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1733,7 +1733,7 @@ define @intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1755,7 +1755,7 @@ define @intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1777,7 +1777,7 @@ define @intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1799,7 +1799,7 @@ define @intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1821,7 +1821,7 @@ define @intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1843,7 +1843,7 @@ define @intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1865,7 +1865,7 @@ define @intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1887,7 +1887,7 @@ define @intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1909,7 +1909,7 @@ define @intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1931,7 +1931,7 @@ define @intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1954,7 +1954,7 @@ define @intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1999,7 +1999,7 @@ define @intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2021,7 +2021,7 @@ define @intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2044,7 +2044,7 @@ define @intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2066,7 +2066,7 @@ define @intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei32.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2089,7 +2089,7 @@ define @intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2111,7 +2111,7 @@ define @intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2134,7 +2134,7 @@ define @intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2179,7 +2179,7 @@ define @intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2201,7 +2201,7 @@ define @intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2224,7 +2224,7 @@ define @intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2246,7 +2246,7 @@ define @intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2269,7 +2269,7 @@ define @intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2291,7 +2291,7 @@ define @intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2314,7 +2314,7 @@ define @intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2336,7 +2336,7 @@ define @intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2358,7 +2358,7 @@ define @intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2402,7 +2402,7 @@ define @intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2446,7 +2446,7 @@ define @intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2468,7 +2468,7 @@ define @intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2490,7 +2490,7 @@ define @intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2512,7 +2512,7 @@ define @intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2534,7 +2534,7 @@ define @intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2556,7 +2556,7 @@ define @intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2579,7 +2579,7 @@ define @intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2601,7 +2601,7 @@ define @intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2624,7 +2624,7 @@ define @intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2646,7 +2646,7 @@ define @intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2669,7 +2669,7 @@ define @intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2691,7 +2691,7 @@ define @intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei32.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2714,7 +2714,7 @@ define @intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2736,7 +2736,7 @@ define @intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2759,7 +2759,7 @@ define @intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2781,7 +2781,7 @@ define @intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2804,7 +2804,7 @@ define @intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2826,7 +2826,7 @@ define @intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2849,7 +2849,7 @@ define @intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2871,7 +2871,7 @@ define @intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2894,7 +2894,7 @@ define @intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2916,7 +2916,7 @@ define @intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2939,7 +2939,7 @@ define @intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2961,7 +2961,7 @@ define @intrinsic_vloxei_v_nxv32i8_nxv32i8_nxv32i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2984,7 +2984,7 @@ define @intrinsic_vloxei_mask_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3006,7 +3006,7 @@ define @intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3028,7 +3028,7 @@ define @intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3050,7 +3050,7 @@ define @intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3072,7 +3072,7 @@ define @intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3094,7 +3094,7 @@ define @intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3116,7 +3116,7 @@ define @intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3138,7 +3138,7 @@ define @intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3160,7 +3160,7 @@ define @intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3182,7 +3182,7 @@ define @intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3204,7 +3204,7 @@ define @intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3226,7 +3226,7 @@ define @intrinsic_vloxei_v_nxv32i16_nxv32i16_nxv32i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3248,7 +3248,7 @@ define @intrinsic_vloxei_mask_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3270,7 +3270,7 @@ define @intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3293,7 +3293,7 @@ define @intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3315,7 +3315,7 @@ define @intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3338,7 +3338,7 @@ define @intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3360,7 +3360,7 @@ define @intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3383,7 +3383,7 @@ define @intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3405,7 +3405,7 @@ define @intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3428,7 +3428,7 @@ define @intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3450,7 +3450,7 @@ define @intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3473,7 +3473,7 @@ define @intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3495,7 +3495,7 @@ define @intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3518,7 +3518,7 @@ define @intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3540,7 +3540,7 @@ define @intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3563,7 +3563,7 @@ define @intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3585,7 +3585,7 @@ define @intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3608,7 +3608,7 @@ define @intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3630,7 +3630,7 @@ define @intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3653,7 +3653,7 @@ define @intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3675,7 +3675,7 @@ define @intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3697,7 +3697,7 @@ define @intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3719,7 +3719,7 @@ define @intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3741,7 +3741,7 @@ define @intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3763,7 +3763,7 @@ define @intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3785,7 +3785,7 @@ define @intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3807,7 +3807,7 @@ define @intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3829,7 +3829,7 @@ define @intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3851,7 +3851,7 @@ define @intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3873,7 +3873,7 @@ define @intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3895,7 +3895,7 @@ define @intrinsic_vloxei_v_nxv32f16_nxv32f16_nxv32i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3917,7 +3917,7 @@ define @intrinsic_vloxei_mask_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3939,7 +3939,7 @@ define @intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3962,7 +3962,7 @@ define @intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3984,7 +3984,7 @@ define @intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4007,7 +4007,7 @@ define @intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4029,7 +4029,7 @@ define @intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4052,7 +4052,7 @@ define @intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4074,7 +4074,7 @@ define @intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4097,7 +4097,7 @@ define @intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4119,7 +4119,7 @@ define @intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4142,7 +4142,7 @@ define @intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4164,7 +4164,7 @@ define @intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4187,7 +4187,7 @@ define @intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4209,7 +4209,7 @@ define @intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4232,7 +4232,7 @@ define @intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4254,7 +4254,7 @@ define @intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4277,7 +4277,7 @@ define @intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4299,7 +4299,7 @@ define @intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4322,7 +4322,7 @@ define @intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4344,7 +4344,7 @@ define @intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4366,7 +4366,7 @@ define @intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4388,7 +4388,7 @@ define @intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4410,7 +4410,7 @@ define @intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4432,7 +4432,7 @@ define @intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4454,7 +4454,7 @@ define @intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4476,7 +4476,7 @@ define @intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4498,7 +4498,7 @@ define @intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4520,7 +4520,7 @@ define @intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4542,7 +4542,7 @@ define @intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4564,7 +4564,7 @@ define @intrinsic_vloxei_v_nxv32i8_nxv32i8_nxv32i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4586,7 +4586,7 @@ define @intrinsic_vloxei_mask_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4608,7 +4608,7 @@ define @intrinsic_vloxei_v_nxv64i8_nxv64i8_nxv64i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4630,7 +4630,7 @@ define @intrinsic_vloxei_mask_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4652,7 +4652,7 @@ define @intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4675,7 +4675,7 @@ define @intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4697,7 +4697,7 @@ define @intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4720,7 +4720,7 @@ define @intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4742,7 +4742,7 @@ define @intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4765,7 +4765,7 @@ define @intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4787,7 +4787,7 @@ define @intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4810,7 +4810,7 @@ define @intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4832,7 +4832,7 @@ define @intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4855,7 +4855,7 @@ define @intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4877,7 +4877,7 @@ define @intrinsic_vloxei_v_nxv32i16_nxv32i16_nxv32i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4900,7 +4900,7 @@ define @intrinsic_vloxei_mask_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4922,7 +4922,7 @@ define @intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4945,7 +4945,7 @@ define @intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4967,7 +4967,7 @@ define @intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4990,7 +4990,7 @@ define @intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5012,7 +5012,7 @@ define @intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5035,7 +5035,7 @@ define @intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5057,7 +5057,7 @@ define @intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5080,7 +5080,7 @@ define @intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5102,7 +5102,7 @@ define @intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5125,7 +5125,7 @@ define @intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5147,7 +5147,7 @@ define @intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5170,7 +5170,7 @@ define @intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5192,7 +5192,7 @@ define @intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5215,7 +5215,7 @@ define @intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5237,7 +5237,7 @@ define @intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5260,7 +5260,7 @@ define @intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5282,7 +5282,7 @@ define @intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5305,7 +5305,7 @@ define @intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5327,7 +5327,7 @@ define @intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5350,7 +5350,7 @@ define @intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5372,7 +5372,7 @@ define @intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5395,7 +5395,7 @@ define @intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5417,7 +5417,7 @@ define @intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5440,7 +5440,7 @@ define @intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5462,7 +5462,7 @@ define @intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5485,7 +5485,7 @@ define @intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5507,7 +5507,7 @@ define @intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5530,7 +5530,7 @@ define @intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5552,7 +5552,7 @@ define @intrinsic_vloxei_v_nxv32f16_nxv32f16_nxv32i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5575,7 +5575,7 @@ define @intrinsic_vloxei_mask_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5597,7 +5597,7 @@ define @intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5620,7 +5620,7 @@ define @intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5642,7 +5642,7 @@ define @intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5665,7 +5665,7 @@ define @intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5687,7 +5687,7 @@ define @intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5710,7 +5710,7 @@ define @intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5732,7 +5732,7 @@ define @intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5755,7 +5755,7 @@ define @intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5777,7 +5777,7 @@ define @intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5800,7 +5800,7 @@ define @intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5822,7 +5822,7 @@ define @intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5845,7 +5845,7 @@ define @intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5867,7 +5867,7 @@ define @intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5890,7 +5890,7 @@ define @intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5912,7 +5912,7 @@ define @intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5935,7 +5935,7 @@ define @intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5957,7 +5957,7 @@ define @intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5980,7 +5980,7 @@ define @intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vloxei-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vloxei-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vloxei-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vloxei-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei64.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -571,7 +571,7 @@ define @intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ define @intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -615,7 +615,7 @@ define @intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -637,7 +637,7 @@ define @intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ define @intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -681,7 +681,7 @@ define @intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -703,7 +703,7 @@ define @intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -725,7 +725,7 @@ define @intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -748,7 +748,7 @@ define @intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -770,7 +770,7 @@ define @intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -793,7 +793,7 @@ define @intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -838,7 +838,7 @@ define @intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -860,7 +860,7 @@ define @intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -883,7 +883,7 @@ define @intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -905,7 +905,7 @@ define @intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -928,7 +928,7 @@ define @intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -950,7 +950,7 @@ define @intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -973,7 +973,7 @@ define @intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1040,7 +1040,7 @@ define @intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei64.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1063,7 +1063,7 @@ define @intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1085,7 +1085,7 @@ define @intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1107,7 +1107,7 @@ define @intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1129,7 +1129,7 @@ define @intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1151,7 +1151,7 @@ define @intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1173,7 +1173,7 @@ define @intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1195,7 +1195,7 @@ define @intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1217,7 +1217,7 @@ define @intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1239,7 +1239,7 @@ define @intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1261,7 +1261,7 @@ define @intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1284,7 +1284,7 @@ define @intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1306,7 +1306,7 @@ define @intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1329,7 +1329,7 @@ define @intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1351,7 +1351,7 @@ define @intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1374,7 +1374,7 @@ define @intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1396,7 +1396,7 @@ define @intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1419,7 +1419,7 @@ define @intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1441,7 +1441,7 @@ define @intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1464,7 +1464,7 @@ define @intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1509,7 +1509,7 @@ define @intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1554,7 +1554,7 @@ define @intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1576,7 +1576,7 @@ define @intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1599,7 +1599,7 @@ define @intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1621,7 +1621,7 @@ define @intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1644,7 +1644,7 @@ define @intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define @intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1689,7 +1689,7 @@ define @intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1711,7 +1711,7 @@ define @intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1733,7 +1733,7 @@ define @intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1755,7 +1755,7 @@ define @intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1777,7 +1777,7 @@ define @intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1799,7 +1799,7 @@ define @intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1821,7 +1821,7 @@ define @intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1843,7 +1843,7 @@ define @intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1865,7 +1865,7 @@ define @intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1887,7 +1887,7 @@ define @intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1909,7 +1909,7 @@ define @intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1931,7 +1931,7 @@ define @intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1954,7 +1954,7 @@ define @intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1999,7 +1999,7 @@ define @intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2021,7 +2021,7 @@ define @intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2044,7 +2044,7 @@ define @intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2066,7 +2066,7 @@ define @intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei32.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2089,7 +2089,7 @@ define @intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2111,7 +2111,7 @@ define @intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2134,7 +2134,7 @@ define @intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2179,7 +2179,7 @@ define @intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2201,7 +2201,7 @@ define @intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2224,7 +2224,7 @@ define @intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2246,7 +2246,7 @@ define @intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2269,7 +2269,7 @@ define @intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2291,7 +2291,7 @@ define @intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2314,7 +2314,7 @@ define @intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2336,7 +2336,7 @@ define @intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2358,7 +2358,7 @@ define @intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2402,7 +2402,7 @@ define @intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2446,7 +2446,7 @@ define @intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2468,7 +2468,7 @@ define @intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2490,7 +2490,7 @@ define @intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2512,7 +2512,7 @@ define @intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2534,7 +2534,7 @@ define @intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2556,7 +2556,7 @@ define @intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2579,7 +2579,7 @@ define @intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2601,7 +2601,7 @@ define @intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2624,7 +2624,7 @@ define @intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2646,7 +2646,7 @@ define @intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2669,7 +2669,7 @@ define @intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2691,7 +2691,7 @@ define @intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei32.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2714,7 +2714,7 @@ define @intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2736,7 +2736,7 @@ define @intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2759,7 +2759,7 @@ define @intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2781,7 +2781,7 @@ define @intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2804,7 +2804,7 @@ define @intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2826,7 +2826,7 @@ define @intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2849,7 +2849,7 @@ define @intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2871,7 +2871,7 @@ define @intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2894,7 +2894,7 @@ define @intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2916,7 +2916,7 @@ define @intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2939,7 +2939,7 @@ define @intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2961,7 +2961,7 @@ define @intrinsic_vloxei_v_nxv32i8_nxv32i8_nxv32i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2984,7 +2984,7 @@ define @intrinsic_vloxei_mask_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3006,7 +3006,7 @@ define @intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3028,7 +3028,7 @@ define @intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3050,7 +3050,7 @@ define @intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3072,7 +3072,7 @@ define @intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3094,7 +3094,7 @@ define @intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3116,7 +3116,7 @@ define @intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3138,7 +3138,7 @@ define @intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3160,7 +3160,7 @@ define @intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3182,7 +3182,7 @@ define @intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3204,7 +3204,7 @@ define @intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3226,7 +3226,7 @@ define @intrinsic_vloxei_v_nxv32i16_nxv32i16_nxv32i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3248,7 +3248,7 @@ define @intrinsic_vloxei_mask_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3270,7 +3270,7 @@ define @intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3293,7 +3293,7 @@ define @intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3315,7 +3315,7 @@ define @intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3338,7 +3338,7 @@ define @intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3360,7 +3360,7 @@ define @intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3383,7 +3383,7 @@ define @intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3405,7 +3405,7 @@ define @intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3428,7 +3428,7 @@ define @intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3450,7 +3450,7 @@ define @intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3473,7 +3473,7 @@ define @intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3495,7 +3495,7 @@ define @intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3518,7 +3518,7 @@ define @intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3540,7 +3540,7 @@ define @intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3563,7 +3563,7 @@ define @intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3585,7 +3585,7 @@ define @intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3608,7 +3608,7 @@ define @intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3630,7 +3630,7 @@ define @intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3653,7 +3653,7 @@ define @intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3675,7 +3675,7 @@ define @intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3697,7 +3697,7 @@ define @intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3719,7 +3719,7 @@ define @intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3741,7 +3741,7 @@ define @intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3763,7 +3763,7 @@ define @intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3785,7 +3785,7 @@ define @intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3807,7 +3807,7 @@ define @intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3829,7 +3829,7 @@ define @intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3851,7 +3851,7 @@ define @intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3873,7 +3873,7 @@ define @intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3895,7 +3895,7 @@ define @intrinsic_vloxei_v_nxv32f16_nxv32f16_nxv32i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3917,7 +3917,7 @@ define @intrinsic_vloxei_mask_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3939,7 +3939,7 @@ define @intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3962,7 +3962,7 @@ define @intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3984,7 +3984,7 @@ define @intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4007,7 +4007,7 @@ define @intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4029,7 +4029,7 @@ define @intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4052,7 +4052,7 @@ define @intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4074,7 +4074,7 @@ define @intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4097,7 +4097,7 @@ define @intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4119,7 +4119,7 @@ define @intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4142,7 +4142,7 @@ define @intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4164,7 +4164,7 @@ define @intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4187,7 +4187,7 @@ define @intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4209,7 +4209,7 @@ define @intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4232,7 +4232,7 @@ define @intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4254,7 +4254,7 @@ define @intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4277,7 +4277,7 @@ define @intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4299,7 +4299,7 @@ define @intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4322,7 +4322,7 @@ define @intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4344,7 +4344,7 @@ define @intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4366,7 +4366,7 @@ define @intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4388,7 +4388,7 @@ define @intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4410,7 +4410,7 @@ define @intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4432,7 +4432,7 @@ define @intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4454,7 +4454,7 @@ define @intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4476,7 +4476,7 @@ define @intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4498,7 +4498,7 @@ define @intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4520,7 +4520,7 @@ define @intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4542,7 +4542,7 @@ define @intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4564,7 +4564,7 @@ define @intrinsic_vloxei_v_nxv32i8_nxv32i8_nxv32i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4586,7 +4586,7 @@ define @intrinsic_vloxei_mask_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4608,7 +4608,7 @@ define @intrinsic_vloxei_v_nxv64i8_nxv64i8_nxv64i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4630,7 +4630,7 @@ define @intrinsic_vloxei_mask_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4652,7 +4652,7 @@ define @intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4675,7 +4675,7 @@ define @intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4697,7 +4697,7 @@ define @intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4720,7 +4720,7 @@ define @intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4742,7 +4742,7 @@ define @intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4765,7 +4765,7 @@ define @intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4787,7 +4787,7 @@ define @intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4810,7 +4810,7 @@ define @intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4832,7 +4832,7 @@ define @intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4855,7 +4855,7 @@ define @intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4877,7 +4877,7 @@ define @intrinsic_vloxei_v_nxv32i16_nxv32i16_nxv32i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4900,7 +4900,7 @@ define @intrinsic_vloxei_mask_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4922,7 +4922,7 @@ define @intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4945,7 +4945,7 @@ define @intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4967,7 +4967,7 @@ define @intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4990,7 +4990,7 @@ define @intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5012,7 +5012,7 @@ define @intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5035,7 +5035,7 @@ define @intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5057,7 +5057,7 @@ define @intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5080,7 +5080,7 @@ define @intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5102,7 +5102,7 @@ define @intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5125,7 +5125,7 @@ define @intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5147,7 +5147,7 @@ define @intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5170,7 +5170,7 @@ define @intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5192,7 +5192,7 @@ define @intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5215,7 +5215,7 @@ define @intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5237,7 +5237,7 @@ define @intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5260,7 +5260,7 @@ define @intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5282,7 +5282,7 @@ define @intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5305,7 +5305,7 @@ define @intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5327,7 +5327,7 @@ define @intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5350,7 +5350,7 @@ define @intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5372,7 +5372,7 @@ define @intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5395,7 +5395,7 @@ define @intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5417,7 +5417,7 @@ define @intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5440,7 +5440,7 @@ define @intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5462,7 +5462,7 @@ define @intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5485,7 +5485,7 @@ define @intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5507,7 +5507,7 @@ define @intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5530,7 +5530,7 @@ define @intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5552,7 +5552,7 @@ define @intrinsic_vloxei_v_nxv32f16_nxv32f16_nxv32i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5575,7 +5575,7 @@ define @intrinsic_vloxei_mask_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5597,7 +5597,7 @@ define @intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5620,7 +5620,7 @@ define @intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5642,7 +5642,7 @@ define @intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5665,7 +5665,7 @@ define @intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5687,7 +5687,7 @@ define @intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5710,7 +5710,7 @@ define @intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5732,7 +5732,7 @@ define @intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5755,7 +5755,7 @@ define @intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5777,7 +5777,7 @@ define @intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5800,7 +5800,7 @@ define @intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5822,7 +5822,7 @@ define @intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5845,7 +5845,7 @@ define @intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5867,7 +5867,7 @@ define @intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5890,7 +5890,7 @@ define @intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5912,7 +5912,7 @@ define @intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5935,7 +5935,7 @@ define @intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5957,7 +5957,7 @@ define @intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vloxei_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vloxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5980,7 +5980,7 @@ define @intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vloxei_mask_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vloxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vloxseg-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vloxseg-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vloxseg-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vloxseg-rv32.ll @@ -8,7 +8,7 @@ define @test_vloxseg2_nxv16i16_nxv16i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -22,7 +22,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -38,7 +38,7 @@ define @test_vloxseg2_nxv16i16_nxv16i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -52,7 +52,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -68,7 +68,7 @@ define @test_vloxseg2_nxv16i16_nxv16i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -82,7 +82,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -98,7 +98,7 @@ define @test_vloxseg2_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -112,7 +112,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -128,7 +128,7 @@ define @test_vloxseg2_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -142,7 +142,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -158,7 +158,7 @@ define @test_vloxseg2_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -172,7 +172,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -188,7 +188,7 @@ define @test_vloxseg3_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -204,7 +204,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -220,7 +220,7 @@ define @test_vloxseg3_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -236,7 +236,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -252,7 +252,7 @@ define @test_vloxseg3_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -268,7 +268,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -284,7 +284,7 @@ define @test_vloxseg4_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -301,7 +301,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -317,7 +317,7 @@ define @test_vloxseg4_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -334,7 +334,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -350,7 +350,7 @@ define @test_vloxseg4_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -367,7 +367,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -383,7 +383,7 @@ define @test_vloxseg5_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -401,7 +401,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -417,7 +417,7 @@ define @test_vloxseg5_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -435,7 +435,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -451,7 +451,7 @@ define @test_vloxseg5_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -469,7 +469,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -485,7 +485,7 @@ define @test_vloxseg6_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -504,7 +504,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -520,7 +520,7 @@ define @test_vloxseg6_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -539,7 +539,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -555,7 +555,7 @@ define @test_vloxseg6_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -574,7 +574,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -590,7 +590,7 @@ define @test_vloxseg7_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -610,7 +610,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -626,7 +626,7 @@ define @test_vloxseg7_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -646,7 +646,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -662,7 +662,7 @@ define @test_vloxseg7_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -682,7 +682,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -698,7 +698,7 @@ define @test_vloxseg8_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -719,7 +719,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -735,7 +735,7 @@ define @test_vloxseg8_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -756,7 +756,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -772,7 +772,7 @@ define @test_vloxseg8_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -793,7 +793,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -809,7 +809,7 @@ define @test_vloxseg2_nxv16i8_nxv16i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -823,7 +823,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -839,7 +839,7 @@ define @test_vloxseg2_nxv16i8_nxv16i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -853,7 +853,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -869,7 +869,7 @@ define @test_vloxseg2_nxv16i8_nxv16i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -883,7 +883,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -899,7 +899,7 @@ define @test_vloxseg3_nxv16i8_nxv16i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -914,7 +914,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -930,7 +930,7 @@ define @test_vloxseg3_nxv16i8_nxv16i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -946,7 +946,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -962,7 +962,7 @@ define @test_vloxseg3_nxv16i8_nxv16i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -977,7 +977,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -993,7 +993,7 @@ define @test_vloxseg4_nxv16i8_nxv16i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -1010,7 +1010,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -1026,7 +1026,7 @@ define @test_vloxseg4_nxv16i8_nxv16i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -1043,7 +1043,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -1059,7 +1059,7 @@ define @test_vloxseg4_nxv16i8_nxv16i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -1075,7 +1075,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -1091,7 +1091,7 @@ define @test_vloxseg2_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1105,7 +1105,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1121,7 +1121,7 @@ define @test_vloxseg2_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1135,7 +1135,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1151,7 +1151,7 @@ define @test_vloxseg2_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1165,7 +1165,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1181,7 +1181,7 @@ define @test_vloxseg3_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1197,7 +1197,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1213,7 +1213,7 @@ define @test_vloxseg3_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1229,7 +1229,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1245,7 +1245,7 @@ define @test_vloxseg3_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1261,7 +1261,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1277,7 +1277,7 @@ define @test_vloxseg4_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1294,7 +1294,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1310,7 +1310,7 @@ define @test_vloxseg4_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1327,7 +1327,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1343,7 +1343,7 @@ define @test_vloxseg4_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1360,7 +1360,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1376,7 +1376,7 @@ define @test_vloxseg5_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1394,7 +1394,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1410,7 +1410,7 @@ define @test_vloxseg5_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1428,7 +1428,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1444,7 +1444,7 @@ define @test_vloxseg5_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1462,7 +1462,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1478,7 +1478,7 @@ define @test_vloxseg6_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1497,7 +1497,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1513,7 +1513,7 @@ define @test_vloxseg6_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1532,7 +1532,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1548,7 +1548,7 @@ define @test_vloxseg6_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1567,7 +1567,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1583,7 +1583,7 @@ define @test_vloxseg7_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1603,7 +1603,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1619,7 +1619,7 @@ define @test_vloxseg7_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1639,7 +1639,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1655,7 +1655,7 @@ define @test_vloxseg7_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1675,7 +1675,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1691,7 +1691,7 @@ define @test_vloxseg8_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1712,7 +1712,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1728,7 +1728,7 @@ define @test_vloxseg8_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1749,7 +1749,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1765,7 +1765,7 @@ define @test_vloxseg8_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1786,7 +1786,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1802,7 +1802,7 @@ define @test_vloxseg2_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1816,7 +1816,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1832,7 +1832,7 @@ define @test_vloxseg2_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1846,7 +1846,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1862,7 +1862,7 @@ define @test_vloxseg2_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1892,7 +1892,7 @@ define @test_vloxseg3_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1908,7 +1908,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1924,7 +1924,7 @@ define @test_vloxseg3_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1940,7 +1940,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1956,7 +1956,7 @@ define @test_vloxseg3_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1971,7 +1971,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1987,7 +1987,7 @@ define @test_vloxseg4_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2004,7 +2004,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2020,7 +2020,7 @@ define @test_vloxseg4_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2037,7 +2037,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2053,7 +2053,7 @@ define @test_vloxseg4_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2070,7 +2070,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2086,7 +2086,7 @@ define @test_vloxseg5_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2104,7 +2104,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2120,7 +2120,7 @@ define @test_vloxseg5_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2138,7 +2138,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2154,7 +2154,7 @@ define @test_vloxseg5_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2172,7 +2172,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2188,7 +2188,7 @@ define @test_vloxseg6_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2207,7 +2207,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2223,7 +2223,7 @@ define @test_vloxseg6_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2242,7 +2242,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2258,7 +2258,7 @@ define @test_vloxseg6_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2277,7 +2277,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2293,7 +2293,7 @@ define @test_vloxseg7_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2313,7 +2313,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2329,7 +2329,7 @@ define @test_vloxseg7_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2349,7 +2349,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2365,7 +2365,7 @@ define @test_vloxseg7_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2385,7 +2385,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2401,7 +2401,7 @@ define @test_vloxseg8_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2422,7 +2422,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2438,7 +2438,7 @@ define @test_vloxseg8_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2459,7 +2459,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2475,7 +2475,7 @@ define @test_vloxseg8_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2496,7 +2496,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -2512,7 +2512,7 @@ define @test_vloxseg2_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2526,7 +2526,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2542,7 +2542,7 @@ define @test_vloxseg2_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2556,7 +2556,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2572,7 +2572,7 @@ define @test_vloxseg2_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2586,7 +2586,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2602,7 +2602,7 @@ define @test_vloxseg3_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2618,7 +2618,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2634,7 +2634,7 @@ define @test_vloxseg3_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2650,7 +2650,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2666,7 +2666,7 @@ define @test_vloxseg3_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2682,7 +2682,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2698,7 +2698,7 @@ define @test_vloxseg4_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2715,7 +2715,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2731,7 +2731,7 @@ define @test_vloxseg4_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2748,7 +2748,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2764,7 +2764,7 @@ define @test_vloxseg4_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2781,7 +2781,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2797,7 +2797,7 @@ define @test_vloxseg5_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2815,7 +2815,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2831,7 +2831,7 @@ define @test_vloxseg5_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2849,7 +2849,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2865,7 +2865,7 @@ define @test_vloxseg5_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2883,7 +2883,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2899,7 +2899,7 @@ define @test_vloxseg6_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2918,7 +2918,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2934,7 +2934,7 @@ define @test_vloxseg6_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2953,7 +2953,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2969,7 +2969,7 @@ define @test_vloxseg6_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2988,7 +2988,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3004,7 +3004,7 @@ define @test_vloxseg7_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3024,7 +3024,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3040,7 +3040,7 @@ define @test_vloxseg7_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3060,7 +3060,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3076,7 +3076,7 @@ define @test_vloxseg7_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3096,7 +3096,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3112,7 +3112,7 @@ define @test_vloxseg8_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3133,7 +3133,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3149,7 +3149,7 @@ define @test_vloxseg8_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3170,7 +3170,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3186,7 +3186,7 @@ define @test_vloxseg8_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3207,7 +3207,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3223,7 +3223,7 @@ define @test_vloxseg2_nxv8i16_nxv8i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3237,7 +3237,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3253,7 +3253,7 @@ define @test_vloxseg2_nxv8i16_nxv8i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3267,7 +3267,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3283,7 +3283,7 @@ define @test_vloxseg2_nxv8i16_nxv8i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3297,7 +3297,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3313,7 +3313,7 @@ define @test_vloxseg3_nxv8i16_nxv8i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3329,7 +3329,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -3345,7 +3345,7 @@ define @test_vloxseg3_nxv8i16_nxv8i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3361,7 +3361,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -3377,7 +3377,7 @@ define @test_vloxseg3_nxv8i16_nxv8i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3392,7 +3392,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3408,7 +3408,7 @@ define @test_vloxseg4_nxv8i16_nxv8i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3425,7 +3425,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -3441,7 +3441,7 @@ define @test_vloxseg4_nxv8i16_nxv8i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3458,7 +3458,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -3474,7 +3474,7 @@ define @test_vloxseg4_nxv8i16_nxv8i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3491,7 +3491,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -3507,7 +3507,7 @@ define @test_vloxseg2_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3521,7 +3521,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3537,7 +3537,7 @@ define @test_vloxseg2_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3551,7 +3551,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3567,7 +3567,7 @@ define @test_vloxseg2_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3581,7 +3581,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3597,7 +3597,7 @@ define @test_vloxseg3_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3612,7 +3612,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3628,7 +3628,7 @@ define @test_vloxseg3_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3644,7 +3644,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3660,7 +3660,7 @@ define @test_vloxseg3_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3675,7 +3675,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3691,7 +3691,7 @@ define @test_vloxseg4_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3708,7 +3708,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3724,7 +3724,7 @@ define @test_vloxseg4_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3741,7 +3741,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3757,7 +3757,7 @@ define @test_vloxseg4_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3773,7 +3773,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3789,7 +3789,7 @@ define @test_vloxseg5_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3807,7 +3807,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3823,7 +3823,7 @@ define @test_vloxseg5_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3841,7 +3841,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3857,7 +3857,7 @@ define @test_vloxseg5_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3874,7 +3874,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3890,7 +3890,7 @@ define @test_vloxseg6_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3909,7 +3909,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3925,7 +3925,7 @@ define @test_vloxseg6_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3944,7 +3944,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3960,7 +3960,7 @@ define @test_vloxseg6_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3979,7 +3979,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3995,7 +3995,7 @@ define @test_vloxseg7_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4015,7 +4015,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4031,7 +4031,7 @@ define @test_vloxseg7_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4051,7 +4051,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4067,7 +4067,7 @@ define @test_vloxseg7_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4087,7 +4087,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4103,7 +4103,7 @@ define @test_vloxseg8_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4124,7 +4124,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -4140,7 +4140,7 @@ define @test_vloxseg8_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4161,7 +4161,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4177,7 +4177,7 @@ define @test_vloxseg8_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4198,7 +4198,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -4214,7 +4214,7 @@ define @test_vloxseg2_nxv8i32_nxv8i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -4228,7 +4228,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4244,7 +4244,7 @@ define @test_vloxseg2_nxv8i32_nxv8i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -4258,7 +4258,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4274,7 +4274,7 @@ define @test_vloxseg2_nxv8i32_nxv8i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -4288,7 +4288,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4304,7 +4304,7 @@ define @test_vloxseg2_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4318,7 +4318,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4334,7 +4334,7 @@ define @test_vloxseg2_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4348,7 +4348,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4364,7 +4364,7 @@ define @test_vloxseg2_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4378,7 +4378,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4394,7 +4394,7 @@ define @test_vloxseg3_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4410,7 +4410,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4426,7 +4426,7 @@ define @test_vloxseg3_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4442,7 +4442,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4458,7 +4458,7 @@ define @test_vloxseg3_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4473,7 +4473,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4489,7 +4489,7 @@ define @test_vloxseg4_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4506,7 +4506,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4522,7 +4522,7 @@ define @test_vloxseg4_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4539,7 +4539,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4555,7 +4555,7 @@ define @test_vloxseg4_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4572,7 +4572,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4588,7 +4588,7 @@ define @test_vloxseg5_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4606,7 +4606,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4622,7 +4622,7 @@ define @test_vloxseg5_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4640,7 +4640,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4656,7 +4656,7 @@ define @test_vloxseg5_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4674,7 +4674,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4690,7 +4690,7 @@ define @test_vloxseg6_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4709,7 +4709,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4725,7 +4725,7 @@ define @test_vloxseg6_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4744,7 +4744,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4760,7 +4760,7 @@ define @test_vloxseg6_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4779,7 +4779,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4795,7 +4795,7 @@ define @test_vloxseg7_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4815,7 +4815,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4831,7 +4831,7 @@ define @test_vloxseg7_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4851,7 +4851,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4867,7 +4867,7 @@ define @test_vloxseg7_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4887,7 +4887,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4903,7 +4903,7 @@ define @test_vloxseg8_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4924,7 +4924,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4940,7 +4940,7 @@ define @test_vloxseg8_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4961,7 +4961,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4977,7 +4977,7 @@ define @test_vloxseg8_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4998,7 +4998,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -5014,7 +5014,7 @@ define @test_vloxseg2_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5028,7 +5028,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5044,7 +5044,7 @@ define @test_vloxseg2_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5058,7 +5058,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5074,7 +5074,7 @@ define @test_vloxseg2_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5088,7 +5088,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5104,7 +5104,7 @@ define @test_vloxseg3_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5120,7 +5120,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5136,7 +5136,7 @@ define @test_vloxseg3_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5152,7 +5152,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5168,7 +5168,7 @@ define @test_vloxseg3_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5184,7 +5184,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5200,7 +5200,7 @@ define @test_vloxseg4_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5217,7 +5217,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5233,7 +5233,7 @@ define @test_vloxseg4_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5250,7 +5250,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5266,7 +5266,7 @@ define @test_vloxseg4_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5283,7 +5283,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5299,7 +5299,7 @@ define @test_vloxseg5_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5317,7 +5317,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5333,7 +5333,7 @@ define @test_vloxseg5_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5351,7 +5351,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5367,7 +5367,7 @@ define @test_vloxseg5_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5385,7 +5385,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5401,7 +5401,7 @@ define @test_vloxseg6_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5420,7 +5420,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5436,7 +5436,7 @@ define @test_vloxseg6_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5455,7 +5455,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5471,7 +5471,7 @@ define @test_vloxseg6_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5490,7 +5490,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5506,7 +5506,7 @@ define @test_vloxseg7_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5526,7 +5526,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5542,7 +5542,7 @@ define @test_vloxseg7_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5562,7 +5562,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5578,7 +5578,7 @@ define @test_vloxseg7_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5598,7 +5598,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5614,7 +5614,7 @@ define @test_vloxseg8_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5635,7 +5635,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5651,7 +5651,7 @@ define @test_vloxseg8_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5672,7 +5672,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5688,7 +5688,7 @@ define @test_vloxseg8_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5709,7 +5709,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5725,7 +5725,7 @@ define @test_vloxseg2_nxv32i8_nxv32i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -5739,7 +5739,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -5755,7 +5755,7 @@ define @test_vloxseg2_nxv32i8_nxv32i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -5769,7 +5769,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -5785,7 +5785,7 @@ define @test_vloxseg2_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5799,7 +5799,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5815,7 +5815,7 @@ define @test_vloxseg2_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5829,7 +5829,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5845,7 +5845,7 @@ define @test_vloxseg2_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5859,7 +5859,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5875,7 +5875,7 @@ define @test_vloxseg3_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5891,7 +5891,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5907,7 +5907,7 @@ define @test_vloxseg3_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5923,7 +5923,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5939,7 +5939,7 @@ define @test_vloxseg3_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5955,7 +5955,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5971,7 +5971,7 @@ define @test_vloxseg4_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5988,7 +5988,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6004,7 +6004,7 @@ define @test_vloxseg4_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6021,7 +6021,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6037,7 +6037,7 @@ define @test_vloxseg4_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6054,7 +6054,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6070,7 +6070,7 @@ define @test_vloxseg5_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6088,7 +6088,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6104,7 +6104,7 @@ define @test_vloxseg5_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6122,7 +6122,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6138,7 +6138,7 @@ define @test_vloxseg5_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6156,7 +6156,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6172,7 +6172,7 @@ define @test_vloxseg6_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6191,7 +6191,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6207,7 +6207,7 @@ define @test_vloxseg6_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6226,7 +6226,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6242,7 +6242,7 @@ define @test_vloxseg6_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6261,7 +6261,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6277,7 +6277,7 @@ define @test_vloxseg7_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6297,7 +6297,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6313,7 +6313,7 @@ define @test_vloxseg7_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6333,7 +6333,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6349,7 +6349,7 @@ define @test_vloxseg7_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6369,7 +6369,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6385,7 +6385,7 @@ define @test_vloxseg8_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6406,7 +6406,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -6422,7 +6422,7 @@ define @test_vloxseg8_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6443,7 +6443,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -6459,7 +6459,7 @@ define @test_vloxseg8_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6480,7 +6480,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -6496,7 +6496,7 @@ define @test_vloxseg2_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6510,7 +6510,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6526,7 +6526,7 @@ define @test_vloxseg2_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6540,7 +6540,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6556,7 +6556,7 @@ define @test_vloxseg2_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6570,7 +6570,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6586,7 +6586,7 @@ define @test_vloxseg3_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6602,7 +6602,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6618,7 +6618,7 @@ define @test_vloxseg3_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6634,7 +6634,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6650,7 +6650,7 @@ define @test_vloxseg3_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6666,7 +6666,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6682,7 +6682,7 @@ define @test_vloxseg4_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6699,7 +6699,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6715,7 +6715,7 @@ define @test_vloxseg4_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6732,7 +6732,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6748,7 +6748,7 @@ define @test_vloxseg4_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6765,7 +6765,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6781,7 +6781,7 @@ define @test_vloxseg5_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6799,7 +6799,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6815,7 +6815,7 @@ define @test_vloxseg5_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6833,7 +6833,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6849,7 +6849,7 @@ define @test_vloxseg5_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6867,7 +6867,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6883,7 +6883,7 @@ define @test_vloxseg6_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6902,7 +6902,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6918,7 +6918,7 @@ define @test_vloxseg6_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6937,7 +6937,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6953,7 +6953,7 @@ define @test_vloxseg6_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6972,7 +6972,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6988,7 +6988,7 @@ define @test_vloxseg7_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7008,7 +7008,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7024,7 +7024,7 @@ define @test_vloxseg7_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7044,7 +7044,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7060,7 +7060,7 @@ define @test_vloxseg7_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7080,7 +7080,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7096,7 +7096,7 @@ define @test_vloxseg8_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7117,7 +7117,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7133,7 +7133,7 @@ define @test_vloxseg8_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7154,7 +7154,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7170,7 +7170,7 @@ define @test_vloxseg8_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7191,7 +7191,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7207,7 +7207,7 @@ define @test_vloxseg2_nxv4i32_nxv4i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7221,7 +7221,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -7237,7 +7237,7 @@ define @test_vloxseg2_nxv4i32_nxv4i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7251,7 +7251,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -7267,7 +7267,7 @@ define @test_vloxseg2_nxv4i32_nxv4i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7281,7 +7281,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -7297,7 +7297,7 @@ define @test_vloxseg3_nxv4i32_nxv4i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7313,7 +7313,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -7329,7 +7329,7 @@ define @test_vloxseg3_nxv4i32_nxv4i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7345,7 +7345,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -7361,7 +7361,7 @@ define @test_vloxseg3_nxv4i32_nxv4i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7377,7 +7377,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -7393,7 +7393,7 @@ define @test_vloxseg4_nxv4i32_nxv4i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7410,7 +7410,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -7426,7 +7426,7 @@ define @test_vloxseg4_nxv4i32_nxv4i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7443,7 +7443,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -7459,7 +7459,7 @@ define @test_vloxseg4_nxv4i32_nxv4i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7476,7 +7476,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -7492,7 +7492,7 @@ define @test_vloxseg2_nxv16f16_nxv16i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7506,7 +7506,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7522,7 +7522,7 @@ define @test_vloxseg2_nxv16f16_nxv16i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7536,7 +7536,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7552,7 +7552,7 @@ define @test_vloxseg2_nxv16f16_nxv16i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7566,7 +7566,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7582,7 +7582,7 @@ define @test_vloxseg2_nxv4f64_nxv4i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7596,7 +7596,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7612,7 +7612,7 @@ define @test_vloxseg2_nxv4f64_nxv4i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7626,7 +7626,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7642,7 +7642,7 @@ define @test_vloxseg2_nxv4f64_nxv4i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7656,7 +7656,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7672,7 +7672,7 @@ define @test_vloxseg2_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7686,7 +7686,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7702,7 +7702,7 @@ define @test_vloxseg2_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7716,7 +7716,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7732,7 +7732,7 @@ define @test_vloxseg2_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7746,7 +7746,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7762,7 +7762,7 @@ define @test_vloxseg3_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7778,7 +7778,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7794,7 +7794,7 @@ define @test_vloxseg3_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7810,7 +7810,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7826,7 +7826,7 @@ define @test_vloxseg3_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7842,7 +7842,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7858,7 +7858,7 @@ define @test_vloxseg4_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7875,7 +7875,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7891,7 +7891,7 @@ define @test_vloxseg4_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7908,7 +7908,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7924,7 +7924,7 @@ define @test_vloxseg4_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7941,7 +7941,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7957,7 +7957,7 @@ define @test_vloxseg5_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7975,7 +7975,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7991,7 +7991,7 @@ define @test_vloxseg5_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8009,7 +8009,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8025,7 +8025,7 @@ define @test_vloxseg5_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8043,7 +8043,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8059,7 +8059,7 @@ define @test_vloxseg6_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8078,7 +8078,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8094,7 +8094,7 @@ define @test_vloxseg6_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8113,7 +8113,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8129,7 +8129,7 @@ define @test_vloxseg6_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8148,7 +8148,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8164,7 +8164,7 @@ define @test_vloxseg7_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8184,7 +8184,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8200,7 +8200,7 @@ define @test_vloxseg7_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8220,7 +8220,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8236,7 +8236,7 @@ define @test_vloxseg7_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8256,7 +8256,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8272,7 +8272,7 @@ define @test_vloxseg8_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8293,7 +8293,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8309,7 +8309,7 @@ define @test_vloxseg8_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8330,7 +8330,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8346,7 +8346,7 @@ define @test_vloxseg8_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8367,7 +8367,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8383,7 +8383,7 @@ define @test_vloxseg2_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8397,7 +8397,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8413,7 +8413,7 @@ define @test_vloxseg2_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8427,7 +8427,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8443,7 +8443,7 @@ define @test_vloxseg2_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8457,7 +8457,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8473,7 +8473,7 @@ define @test_vloxseg3_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8489,7 +8489,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8505,7 +8505,7 @@ define @test_vloxseg3_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8521,7 +8521,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8537,7 +8537,7 @@ define @test_vloxseg3_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8553,7 +8553,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8569,7 +8569,7 @@ define @test_vloxseg4_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8586,7 +8586,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8602,7 +8602,7 @@ define @test_vloxseg4_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8619,7 +8619,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8635,7 +8635,7 @@ define @test_vloxseg4_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8652,7 +8652,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8668,7 +8668,7 @@ define @test_vloxseg5_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8686,7 +8686,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8702,7 +8702,7 @@ define @test_vloxseg5_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8720,7 +8720,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8736,7 +8736,7 @@ define @test_vloxseg5_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8754,7 +8754,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8770,7 +8770,7 @@ define @test_vloxseg6_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8789,7 +8789,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8805,7 +8805,7 @@ define @test_vloxseg6_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8824,7 +8824,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8840,7 +8840,7 @@ define @test_vloxseg6_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8859,7 +8859,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8875,7 +8875,7 @@ define @test_vloxseg7_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8895,7 +8895,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8911,7 +8911,7 @@ define @test_vloxseg7_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8931,7 +8931,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8947,7 +8947,7 @@ define @test_vloxseg7_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8967,7 +8967,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8983,7 +8983,7 @@ define @test_vloxseg8_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9004,7 +9004,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9020,7 +9020,7 @@ define @test_vloxseg8_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9041,7 +9041,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9057,7 +9057,7 @@ define @test_vloxseg8_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9078,7 +9078,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9094,7 +9094,7 @@ define @test_vloxseg2_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9108,7 +9108,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9124,7 +9124,7 @@ define @test_vloxseg2_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9138,7 +9138,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9154,7 +9154,7 @@ define @test_vloxseg2_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9168,7 +9168,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9184,7 +9184,7 @@ define @test_vloxseg3_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9200,7 +9200,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9216,7 +9216,7 @@ define @test_vloxseg3_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9232,7 +9232,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9248,7 +9248,7 @@ define @test_vloxseg3_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9264,7 +9264,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9280,7 +9280,7 @@ define @test_vloxseg4_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9297,7 +9297,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9313,7 +9313,7 @@ define @test_vloxseg4_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9330,7 +9330,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9346,7 +9346,7 @@ define @test_vloxseg4_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9363,7 +9363,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9379,7 +9379,7 @@ define @test_vloxseg5_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9397,7 +9397,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9413,7 +9413,7 @@ define @test_vloxseg5_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9431,7 +9431,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9447,7 +9447,7 @@ define @test_vloxseg5_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9465,7 +9465,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9481,7 +9481,7 @@ define @test_vloxseg6_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9500,7 +9500,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9516,7 +9516,7 @@ define @test_vloxseg6_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9535,7 +9535,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9551,7 +9551,7 @@ define @test_vloxseg6_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9570,7 +9570,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9586,7 +9586,7 @@ define @test_vloxseg7_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9606,7 +9606,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9622,7 +9622,7 @@ define @test_vloxseg7_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9642,7 +9642,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9658,7 +9658,7 @@ define @test_vloxseg7_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9678,7 +9678,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9694,7 +9694,7 @@ define @test_vloxseg8_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9715,7 +9715,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9731,7 +9731,7 @@ define @test_vloxseg8_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9752,7 +9752,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9768,7 +9768,7 @@ define @test_vloxseg8_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9789,7 +9789,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9805,7 +9805,7 @@ define @test_vloxseg2_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9819,7 +9819,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9835,7 +9835,7 @@ define @test_vloxseg2_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9849,7 +9849,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9865,7 +9865,7 @@ define @test_vloxseg2_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9879,7 +9879,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9895,7 +9895,7 @@ define @test_vloxseg3_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9911,7 +9911,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9927,7 +9927,7 @@ define @test_vloxseg3_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9943,7 +9943,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9959,7 +9959,7 @@ define @test_vloxseg3_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9975,7 +9975,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9991,7 +9991,7 @@ define @test_vloxseg4_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10008,7 +10008,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10024,7 +10024,7 @@ define @test_vloxseg4_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10041,7 +10041,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10057,7 +10057,7 @@ define @test_vloxseg4_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10074,7 +10074,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10090,7 +10090,7 @@ define @test_vloxseg5_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10108,7 +10108,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10124,7 +10124,7 @@ define @test_vloxseg5_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10142,7 +10142,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10158,7 +10158,7 @@ define @test_vloxseg5_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10176,7 +10176,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10192,7 +10192,7 @@ define @test_vloxseg6_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10211,7 +10211,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10227,7 +10227,7 @@ define @test_vloxseg6_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10246,7 +10246,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10262,7 +10262,7 @@ define @test_vloxseg6_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10281,7 +10281,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10297,7 +10297,7 @@ define @test_vloxseg7_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10317,7 +10317,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10333,7 +10333,7 @@ define @test_vloxseg7_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10353,7 +10353,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10369,7 +10369,7 @@ define @test_vloxseg7_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10389,7 +10389,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10405,7 +10405,7 @@ define @test_vloxseg8_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10426,7 +10426,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10442,7 +10442,7 @@ define @test_vloxseg8_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10463,7 +10463,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10479,7 +10479,7 @@ define @test_vloxseg8_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10500,7 +10500,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10516,7 +10516,7 @@ define @test_vloxseg2_nxv8f16_nxv8i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10530,7 +10530,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10546,7 +10546,7 @@ define @test_vloxseg2_nxv8f16_nxv8i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10560,7 +10560,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10576,7 +10576,7 @@ define @test_vloxseg2_nxv8f16_nxv8i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10590,7 +10590,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10606,7 +10606,7 @@ define @test_vloxseg3_nxv8f16_nxv8i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10622,7 +10622,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -10638,7 +10638,7 @@ define @test_vloxseg3_nxv8f16_nxv8i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10654,7 +10654,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -10670,7 +10670,7 @@ define @test_vloxseg3_nxv8f16_nxv8i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10685,7 +10685,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -10701,7 +10701,7 @@ define @test_vloxseg4_nxv8f16_nxv8i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10718,7 +10718,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -10734,7 +10734,7 @@ define @test_vloxseg4_nxv8f16_nxv8i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10751,7 +10751,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -10767,7 +10767,7 @@ define @test_vloxseg4_nxv8f16_nxv8i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10784,7 +10784,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -10800,7 +10800,7 @@ define @test_vloxseg2_nxv8f32_nxv8i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -10814,7 +10814,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -10830,7 +10830,7 @@ define @test_vloxseg2_nxv8f32_nxv8i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -10844,7 +10844,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -10860,7 +10860,7 @@ define @test_vloxseg2_nxv8f32_nxv8i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -10874,7 +10874,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -10890,7 +10890,7 @@ define @test_vloxseg2_nxv2f64_nxv2i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10904,7 +10904,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10920,7 +10920,7 @@ define @test_vloxseg2_nxv2f64_nxv2i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10934,7 +10934,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10950,7 +10950,7 @@ define @test_vloxseg2_nxv2f64_nxv2i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10964,7 +10964,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10980,7 +10980,7 @@ define @test_vloxseg3_nxv2f64_nxv2i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10996,7 +10996,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11012,7 +11012,7 @@ define @test_vloxseg3_nxv2f64_nxv2i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11028,7 +11028,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11044,7 +11044,7 @@ define @test_vloxseg3_nxv2f64_nxv2i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11060,7 +11060,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11076,7 +11076,7 @@ define @test_vloxseg4_nxv2f64_nxv2i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11093,7 +11093,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11109,7 +11109,7 @@ define @test_vloxseg4_nxv2f64_nxv2i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11126,7 +11126,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11142,7 +11142,7 @@ define @test_vloxseg4_nxv2f64_nxv2i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11159,7 +11159,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11175,7 +11175,7 @@ define @test_vloxseg2_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11189,7 +11189,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11205,7 +11205,7 @@ define @test_vloxseg2_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11219,7 +11219,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11235,7 +11235,7 @@ define @test_vloxseg2_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11249,7 +11249,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11265,7 +11265,7 @@ define @test_vloxseg3_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11281,7 +11281,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11297,7 +11297,7 @@ define @test_vloxseg3_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11313,7 +11313,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11329,7 +11329,7 @@ define @test_vloxseg3_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11344,7 +11344,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -11360,7 +11360,7 @@ define @test_vloxseg4_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11377,7 +11377,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11393,7 +11393,7 @@ define @test_vloxseg4_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11410,7 +11410,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11426,7 +11426,7 @@ define @test_vloxseg4_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11443,7 +11443,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11459,7 +11459,7 @@ define @test_vloxseg5_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11477,7 +11477,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11493,7 +11493,7 @@ define @test_vloxseg5_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11511,7 +11511,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11527,7 +11527,7 @@ define @test_vloxseg5_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11545,7 +11545,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11561,7 +11561,7 @@ define @test_vloxseg6_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11580,7 +11580,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11596,7 +11596,7 @@ define @test_vloxseg6_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11615,7 +11615,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11631,7 +11631,7 @@ define @test_vloxseg6_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11650,7 +11650,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11666,7 +11666,7 @@ define @test_vloxseg7_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11686,7 +11686,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11702,7 +11702,7 @@ define @test_vloxseg7_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11722,7 +11722,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11738,7 +11738,7 @@ define @test_vloxseg7_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11758,7 +11758,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11774,7 +11774,7 @@ define @test_vloxseg8_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11795,7 +11795,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -11811,7 +11811,7 @@ define @test_vloxseg8_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11832,7 +11832,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -11848,7 +11848,7 @@ define @test_vloxseg8_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11869,7 +11869,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -11885,7 +11885,7 @@ define @test_vloxseg2_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11899,7 +11899,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11915,7 +11915,7 @@ define @test_vloxseg2_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11929,7 +11929,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11945,7 +11945,7 @@ define @test_vloxseg2_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11959,7 +11959,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11975,7 +11975,7 @@ define @test_vloxseg3_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11991,7 +11991,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12007,7 +12007,7 @@ define @test_vloxseg3_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12023,7 +12023,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12039,7 +12039,7 @@ define @test_vloxseg3_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12055,7 +12055,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12071,7 +12071,7 @@ define @test_vloxseg4_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12088,7 +12088,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12104,7 +12104,7 @@ define @test_vloxseg4_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12121,7 +12121,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12137,7 +12137,7 @@ define @test_vloxseg4_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12154,7 +12154,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12170,7 +12170,7 @@ define @test_vloxseg5_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12188,7 +12188,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12204,7 +12204,7 @@ define @test_vloxseg5_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12222,7 +12222,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12238,7 +12238,7 @@ define @test_vloxseg5_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12256,7 +12256,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12272,7 +12272,7 @@ define @test_vloxseg6_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12291,7 +12291,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12307,7 +12307,7 @@ define @test_vloxseg6_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12326,7 +12326,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12342,7 +12342,7 @@ define @test_vloxseg6_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12361,7 +12361,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12377,7 +12377,7 @@ define @test_vloxseg7_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12397,7 +12397,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12413,7 +12413,7 @@ define @test_vloxseg7_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12433,7 +12433,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12449,7 +12449,7 @@ define @test_vloxseg7_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12469,7 +12469,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12485,7 +12485,7 @@ define @test_vloxseg8_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12506,7 +12506,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12522,7 +12522,7 @@ define @test_vloxseg8_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12543,7 +12543,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12559,7 +12559,7 @@ define @test_vloxseg8_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12580,7 +12580,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12596,7 +12596,7 @@ define @test_vloxseg2_nxv4f32_nxv4i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12610,7 +12610,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -12626,7 +12626,7 @@ define @test_vloxseg2_nxv4f32_nxv4i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12640,7 +12640,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -12656,7 +12656,7 @@ define @test_vloxseg2_nxv4f32_nxv4i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12670,7 +12670,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -12686,7 +12686,7 @@ define @test_vloxseg3_nxv4f32_nxv4i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12702,7 +12702,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -12718,7 +12718,7 @@ define @test_vloxseg3_nxv4f32_nxv4i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12734,7 +12734,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -12750,7 +12750,7 @@ define @test_vloxseg3_nxv4f32_nxv4i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12766,7 +12766,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -12782,7 +12782,7 @@ define @test_vloxseg4_nxv4f32_nxv4i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12799,7 +12799,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -12815,7 +12815,7 @@ define @test_vloxseg4_nxv4f32_nxv4i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12832,7 +12832,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -12848,7 +12848,7 @@ define @test_vloxseg4_nxv4f32_nxv4i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12865,7 +12865,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vloxseg-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vloxseg-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vloxseg-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vloxseg-rv64.ll @@ -8,7 +8,7 @@ define @test_vloxseg2_nxv16i16_nxv16i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -22,7 +22,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -38,7 +38,7 @@ define @test_vloxseg2_nxv16i16_nxv16i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -52,7 +52,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -68,7 +68,7 @@ define @test_vloxseg2_nxv16i16_nxv16i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -82,7 +82,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -98,7 +98,7 @@ define @test_vloxseg2_nxv4i32_nxv4i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -112,7 +112,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -128,7 +128,7 @@ define @test_vloxseg2_nxv4i32_nxv4i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -142,7 +142,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -158,7 +158,7 @@ define @test_vloxseg2_nxv4i32_nxv4i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -172,7 +172,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -188,7 +188,7 @@ define @test_vloxseg2_nxv4i32_nxv4i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -202,7 +202,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -218,7 +218,7 @@ define @test_vloxseg3_nxv4i32_nxv4i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -234,7 +234,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -250,7 +250,7 @@ define @test_vloxseg3_nxv4i32_nxv4i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -266,7 +266,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -282,7 +282,7 @@ define @test_vloxseg3_nxv4i32_nxv4i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -297,7 +297,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -313,7 +313,7 @@ define @test_vloxseg3_nxv4i32_nxv4i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -329,7 +329,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -345,7 +345,7 @@ define @test_vloxseg4_nxv4i32_nxv4i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -362,7 +362,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -378,7 +378,7 @@ define @test_vloxseg4_nxv4i32_nxv4i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -395,7 +395,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -411,7 +411,7 @@ define @test_vloxseg4_nxv4i32_nxv4i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -428,7 +428,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -444,7 +444,7 @@ define @test_vloxseg4_nxv4i32_nxv4i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -461,7 +461,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -477,7 +477,7 @@ define @test_vloxseg2_nxv16i8_nxv16i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -491,7 +491,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -507,7 +507,7 @@ define @test_vloxseg2_nxv16i8_nxv16i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -521,7 +521,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -537,7 +537,7 @@ define @test_vloxseg2_nxv16i8_nxv16i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -551,7 +551,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -567,7 +567,7 @@ define @test_vloxseg3_nxv16i8_nxv16i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -582,7 +582,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -598,7 +598,7 @@ define @test_vloxseg3_nxv16i8_nxv16i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -614,7 +614,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -630,7 +630,7 @@ define @test_vloxseg3_nxv16i8_nxv16i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -645,7 +645,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -661,7 +661,7 @@ define @test_vloxseg4_nxv16i8_nxv16i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -678,7 +678,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -694,7 +694,7 @@ define @test_vloxseg4_nxv16i8_nxv16i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -711,7 +711,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -727,7 +727,7 @@ define @test_vloxseg4_nxv16i8_nxv16i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -743,7 +743,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -759,7 +759,7 @@ define @test_vloxseg2_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -773,7 +773,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -789,7 +789,7 @@ define @test_vloxseg2_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -803,7 +803,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -819,7 +819,7 @@ define @test_vloxseg2_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -833,7 +833,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -849,7 +849,7 @@ define @test_vloxseg2_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -863,7 +863,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -879,7 +879,7 @@ define @test_vloxseg3_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -895,7 +895,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -911,7 +911,7 @@ define @test_vloxseg3_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -927,7 +927,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -943,7 +943,7 @@ define @test_vloxseg3_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -959,7 +959,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -975,7 +975,7 @@ define @test_vloxseg3_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -991,7 +991,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1007,7 +1007,7 @@ define @test_vloxseg4_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1024,7 +1024,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1040,7 +1040,7 @@ define @test_vloxseg4_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1057,7 +1057,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1073,7 +1073,7 @@ define @test_vloxseg4_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1090,7 +1090,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1106,7 +1106,7 @@ define @test_vloxseg4_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1123,7 +1123,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1139,7 +1139,7 @@ define @test_vloxseg5_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1157,7 +1157,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1173,7 +1173,7 @@ define @test_vloxseg5_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1191,7 +1191,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1207,7 +1207,7 @@ define @test_vloxseg5_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1225,7 +1225,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1241,7 +1241,7 @@ define @test_vloxseg5_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1259,7 +1259,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1275,7 +1275,7 @@ define @test_vloxseg6_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1294,7 +1294,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1310,7 +1310,7 @@ define @test_vloxseg6_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1329,7 +1329,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1345,7 +1345,7 @@ define @test_vloxseg6_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1364,7 +1364,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1380,7 +1380,7 @@ define @test_vloxseg6_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1399,7 +1399,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1415,7 +1415,7 @@ define @test_vloxseg7_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1435,7 +1435,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1451,7 +1451,7 @@ define @test_vloxseg7_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1471,7 +1471,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1487,7 +1487,7 @@ define @test_vloxseg7_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1507,7 +1507,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1523,7 +1523,7 @@ define @test_vloxseg7_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1543,7 +1543,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1559,7 +1559,7 @@ define @test_vloxseg8_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1580,7 +1580,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1596,7 +1596,7 @@ define @test_vloxseg8_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1617,7 +1617,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1633,7 +1633,7 @@ define @test_vloxseg8_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1654,7 +1654,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1670,7 +1670,7 @@ define @test_vloxseg8_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1691,7 +1691,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1707,7 +1707,7 @@ define @test_vloxseg2_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1721,7 +1721,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1737,7 +1737,7 @@ define @test_vloxseg2_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1751,7 +1751,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1767,7 +1767,7 @@ define @test_vloxseg2_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1781,7 +1781,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1797,7 +1797,7 @@ define @test_vloxseg2_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1811,7 +1811,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1827,7 +1827,7 @@ define @test_vloxseg3_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1843,7 +1843,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1859,7 +1859,7 @@ define @test_vloxseg3_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1875,7 +1875,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1891,7 +1891,7 @@ define @test_vloxseg3_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1907,7 +1907,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1923,7 +1923,7 @@ define @test_vloxseg3_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1939,7 +1939,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1955,7 +1955,7 @@ define @test_vloxseg4_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1972,7 +1972,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1988,7 +1988,7 @@ define @test_vloxseg4_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2005,7 +2005,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2021,7 +2021,7 @@ define @test_vloxseg4_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2038,7 +2038,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2054,7 +2054,7 @@ define @test_vloxseg4_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2071,7 +2071,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2087,7 +2087,7 @@ define @test_vloxseg5_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2105,7 +2105,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2121,7 +2121,7 @@ define @test_vloxseg5_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2139,7 +2139,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2155,7 +2155,7 @@ define @test_vloxseg5_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2173,7 +2173,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2189,7 +2189,7 @@ define @test_vloxseg5_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2207,7 +2207,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2223,7 +2223,7 @@ define @test_vloxseg6_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2242,7 +2242,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2258,7 +2258,7 @@ define @test_vloxseg6_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2277,7 +2277,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2293,7 +2293,7 @@ define @test_vloxseg6_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2312,7 +2312,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2328,7 +2328,7 @@ define @test_vloxseg6_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2347,7 +2347,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2363,7 +2363,7 @@ define @test_vloxseg7_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2383,7 +2383,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2399,7 +2399,7 @@ define @test_vloxseg7_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2419,7 +2419,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2435,7 +2435,7 @@ define @test_vloxseg7_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2455,7 +2455,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2471,7 +2471,7 @@ define @test_vloxseg7_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2491,7 +2491,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2507,7 +2507,7 @@ define @test_vloxseg8_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2528,7 +2528,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2544,7 +2544,7 @@ define @test_vloxseg8_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2565,7 +2565,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2581,7 +2581,7 @@ define @test_vloxseg8_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2602,7 +2602,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2618,7 +2618,7 @@ define @test_vloxseg8_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2639,7 +2639,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2655,7 +2655,7 @@ define @test_vloxseg2_nxv8i16_nxv8i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2669,7 +2669,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2685,7 +2685,7 @@ define @test_vloxseg2_nxv8i16_nxv8i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2699,7 +2699,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2715,7 +2715,7 @@ define @test_vloxseg2_nxv8i16_nxv8i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2729,7 +2729,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2745,7 +2745,7 @@ define @test_vloxseg2_nxv8i16_nxv8i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2759,7 +2759,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2775,7 +2775,7 @@ define @test_vloxseg3_nxv8i16_nxv8i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2791,7 +2791,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -2807,7 +2807,7 @@ define @test_vloxseg3_nxv8i16_nxv8i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2823,7 +2823,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -2839,7 +2839,7 @@ define @test_vloxseg3_nxv8i16_nxv8i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2854,7 +2854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -2870,7 +2870,7 @@ define @test_vloxseg3_nxv8i16_nxv8i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2885,7 +2885,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -2901,7 +2901,7 @@ define @test_vloxseg4_nxv8i16_nxv8i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2918,7 +2918,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -2934,7 +2934,7 @@ define @test_vloxseg4_nxv8i16_nxv8i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2951,7 +2951,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -2967,7 +2967,7 @@ define @test_vloxseg4_nxv8i16_nxv8i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2983,7 +2983,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -2999,7 +2999,7 @@ define @test_vloxseg4_nxv8i16_nxv8i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3016,7 +3016,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -3032,7 +3032,7 @@ define @test_vloxseg2_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3046,7 +3046,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3062,7 +3062,7 @@ define @test_vloxseg2_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3076,7 +3076,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3092,7 +3092,7 @@ define @test_vloxseg2_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3106,7 +3106,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3122,7 +3122,7 @@ define @test_vloxseg2_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3136,7 +3136,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3152,7 +3152,7 @@ define @test_vloxseg3_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3167,7 +3167,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3183,7 +3183,7 @@ define @test_vloxseg3_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3199,7 +3199,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3215,7 +3215,7 @@ define @test_vloxseg3_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3230,7 +3230,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3246,7 +3246,7 @@ define @test_vloxseg3_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3262,7 +3262,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3278,7 +3278,7 @@ define @test_vloxseg4_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3295,7 +3295,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3311,7 +3311,7 @@ define @test_vloxseg4_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3328,7 +3328,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3344,7 +3344,7 @@ define @test_vloxseg4_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3360,7 +3360,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3376,7 +3376,7 @@ define @test_vloxseg4_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3393,7 +3393,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3409,7 +3409,7 @@ define @test_vloxseg5_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3427,7 +3427,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3443,7 +3443,7 @@ define @test_vloxseg5_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3461,7 +3461,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3477,7 +3477,7 @@ define @test_vloxseg5_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3494,7 +3494,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3510,7 +3510,7 @@ define @test_vloxseg5_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3528,7 +3528,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3544,7 +3544,7 @@ define @test_vloxseg6_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3563,7 +3563,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3579,7 +3579,7 @@ define @test_vloxseg6_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3598,7 +3598,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3614,7 +3614,7 @@ define @test_vloxseg6_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3633,7 +3633,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3649,7 +3649,7 @@ define @test_vloxseg6_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3668,7 +3668,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3684,7 +3684,7 @@ define @test_vloxseg7_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3704,7 +3704,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3720,7 +3720,7 @@ define @test_vloxseg7_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3740,7 +3740,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3756,7 +3756,7 @@ define @test_vloxseg7_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3776,7 +3776,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3792,7 +3792,7 @@ define @test_vloxseg7_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3812,7 +3812,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3828,7 +3828,7 @@ define @test_vloxseg8_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3849,7 +3849,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -3865,7 +3865,7 @@ define @test_vloxseg8_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3886,7 +3886,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3902,7 +3902,7 @@ define @test_vloxseg8_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3923,7 +3923,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -3939,7 +3939,7 @@ define @test_vloxseg8_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3960,7 +3960,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3976,7 +3976,7 @@ define @test_vloxseg2_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3990,7 +3990,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4006,7 +4006,7 @@ define @test_vloxseg2_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4020,7 +4020,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4036,7 +4036,7 @@ define @test_vloxseg2_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4050,7 +4050,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4066,7 +4066,7 @@ define @test_vloxseg2_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4080,7 +4080,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4096,7 +4096,7 @@ define @test_vloxseg3_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4112,7 +4112,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4128,7 +4128,7 @@ define @test_vloxseg3_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4144,7 +4144,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4160,7 +4160,7 @@ define @test_vloxseg3_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4176,7 +4176,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4192,7 +4192,7 @@ define @test_vloxseg3_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4208,7 +4208,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4224,7 +4224,7 @@ define @test_vloxseg4_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4241,7 +4241,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4257,7 +4257,7 @@ define @test_vloxseg4_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4274,7 +4274,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4290,7 +4290,7 @@ define @test_vloxseg4_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4307,7 +4307,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4323,7 +4323,7 @@ define @test_vloxseg4_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4340,7 +4340,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4356,7 +4356,7 @@ define @test_vloxseg5_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4374,7 +4374,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4390,7 +4390,7 @@ define @test_vloxseg5_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4408,7 +4408,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4424,7 +4424,7 @@ define @test_vloxseg5_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4442,7 +4442,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4458,7 +4458,7 @@ define @test_vloxseg5_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4476,7 +4476,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4492,7 +4492,7 @@ define @test_vloxseg6_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4511,7 +4511,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4527,7 +4527,7 @@ define @test_vloxseg6_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4546,7 +4546,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4562,7 +4562,7 @@ define @test_vloxseg6_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4581,7 +4581,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4597,7 +4597,7 @@ define @test_vloxseg6_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4616,7 +4616,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4632,7 +4632,7 @@ define @test_vloxseg7_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4652,7 +4652,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4668,7 +4668,7 @@ define @test_vloxseg7_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4688,7 +4688,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4704,7 +4704,7 @@ define @test_vloxseg7_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4724,7 +4724,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4740,7 +4740,7 @@ define @test_vloxseg7_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4760,7 +4760,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4776,7 +4776,7 @@ define @test_vloxseg8_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4797,7 +4797,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4813,7 +4813,7 @@ define @test_vloxseg8_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4834,7 +4834,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4850,7 +4850,7 @@ define @test_vloxseg8_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4871,7 +4871,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4887,7 +4887,7 @@ define @test_vloxseg8_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4908,7 +4908,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4924,7 +4924,7 @@ define @test_vloxseg2_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4938,7 +4938,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4954,7 +4954,7 @@ define @test_vloxseg2_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4968,7 +4968,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4984,7 +4984,7 @@ define @test_vloxseg2_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4998,7 +4998,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5014,7 +5014,7 @@ define @test_vloxseg2_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5028,7 +5028,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5044,7 +5044,7 @@ define @test_vloxseg3_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5060,7 +5060,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5076,7 +5076,7 @@ define @test_vloxseg3_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5092,7 +5092,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5108,7 +5108,7 @@ define @test_vloxseg3_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5124,7 +5124,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5140,7 +5140,7 @@ define @test_vloxseg3_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5155,7 +5155,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -5171,7 +5171,7 @@ define @test_vloxseg4_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5188,7 +5188,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5204,7 +5204,7 @@ define @test_vloxseg4_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5221,7 +5221,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5237,7 +5237,7 @@ define @test_vloxseg4_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5254,7 +5254,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5270,7 +5270,7 @@ define @test_vloxseg4_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5287,7 +5287,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5303,7 +5303,7 @@ define @test_vloxseg5_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5321,7 +5321,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5337,7 +5337,7 @@ define @test_vloxseg5_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5355,7 +5355,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5371,7 +5371,7 @@ define @test_vloxseg5_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5389,7 +5389,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5405,7 +5405,7 @@ define @test_vloxseg5_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5423,7 +5423,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5439,7 +5439,7 @@ define @test_vloxseg6_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5458,7 +5458,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5474,7 +5474,7 @@ define @test_vloxseg6_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5493,7 +5493,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5509,7 +5509,7 @@ define @test_vloxseg6_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5528,7 +5528,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5544,7 +5544,7 @@ define @test_vloxseg6_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5563,7 +5563,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5579,7 +5579,7 @@ define @test_vloxseg7_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5599,7 +5599,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5615,7 +5615,7 @@ define @test_vloxseg7_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5635,7 +5635,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5651,7 +5651,7 @@ define @test_vloxseg7_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5671,7 +5671,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5687,7 +5687,7 @@ define @test_vloxseg7_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5707,7 +5707,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5723,7 +5723,7 @@ define @test_vloxseg8_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5744,7 +5744,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5760,7 +5760,7 @@ define @test_vloxseg8_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5781,7 +5781,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5797,7 +5797,7 @@ define @test_vloxseg8_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5818,7 +5818,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5834,7 +5834,7 @@ define @test_vloxseg8_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5855,7 +5855,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -5871,7 +5871,7 @@ define @test_vloxseg2_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5885,7 +5885,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5901,7 +5901,7 @@ define @test_vloxseg2_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5915,7 +5915,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5931,7 +5931,7 @@ define @test_vloxseg2_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5945,7 +5945,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5961,7 +5961,7 @@ define @test_vloxseg2_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5975,7 +5975,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5991,7 +5991,7 @@ define @test_vloxseg3_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6006,7 +6006,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -6022,7 +6022,7 @@ define @test_vloxseg3_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6038,7 +6038,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6054,7 +6054,7 @@ define @test_vloxseg3_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6069,7 +6069,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -6085,7 +6085,7 @@ define @test_vloxseg3_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6100,7 +6100,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -6116,7 +6116,7 @@ define @test_vloxseg4_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6133,7 +6133,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6149,7 +6149,7 @@ define @test_vloxseg4_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6166,7 +6166,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6182,7 +6182,7 @@ define @test_vloxseg4_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6198,7 +6198,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -6214,7 +6214,7 @@ define @test_vloxseg4_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6230,7 +6230,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -6246,7 +6246,7 @@ define @test_vloxseg5_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6264,7 +6264,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6280,7 +6280,7 @@ define @test_vloxseg5_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6298,7 +6298,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6314,7 +6314,7 @@ define @test_vloxseg5_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6331,7 +6331,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -6347,7 +6347,7 @@ define @test_vloxseg5_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6364,7 +6364,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -6380,7 +6380,7 @@ define @test_vloxseg6_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6399,7 +6399,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6415,7 +6415,7 @@ define @test_vloxseg6_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6434,7 +6434,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6450,7 +6450,7 @@ define @test_vloxseg6_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6468,7 +6468,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -6484,7 +6484,7 @@ define @test_vloxseg6_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6503,7 +6503,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6519,7 +6519,7 @@ define @test_vloxseg7_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6539,7 +6539,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6555,7 +6555,7 @@ define @test_vloxseg7_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6575,7 +6575,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6591,7 +6591,7 @@ define @test_vloxseg7_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6610,7 +6610,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -6626,7 +6626,7 @@ define @test_vloxseg7_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6646,7 +6646,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6662,7 +6662,7 @@ define @test_vloxseg8_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6683,7 +6683,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -6699,7 +6699,7 @@ define @test_vloxseg8_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6720,7 +6720,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -6736,7 +6736,7 @@ define @test_vloxseg8_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6756,7 +6756,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -6772,7 +6772,7 @@ define @test_vloxseg8_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6793,7 +6793,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -6809,7 +6809,7 @@ define @test_vloxseg2_nxv4i64_nxv4i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -6823,7 +6823,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -6839,7 +6839,7 @@ define @test_vloxseg2_nxv4i64_nxv4i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -6853,7 +6853,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -6869,7 +6869,7 @@ define @test_vloxseg2_nxv4i64_nxv4i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -6883,7 +6883,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -6899,7 +6899,7 @@ define @test_vloxseg2_nxv4i64_nxv4i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -6913,7 +6913,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -6929,7 +6929,7 @@ define @test_vloxseg2_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6943,7 +6943,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6959,7 +6959,7 @@ define @test_vloxseg2_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6973,7 +6973,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6989,7 +6989,7 @@ define @test_vloxseg2_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7003,7 +7003,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7019,7 +7019,7 @@ define @test_vloxseg2_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7033,7 +7033,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7049,7 +7049,7 @@ define @test_vloxseg3_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7064,7 +7064,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -7080,7 +7080,7 @@ define @test_vloxseg3_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7096,7 +7096,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7112,7 +7112,7 @@ define @test_vloxseg3_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7127,7 +7127,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -7143,7 +7143,7 @@ define @test_vloxseg3_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7159,7 +7159,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7175,7 +7175,7 @@ define @test_vloxseg4_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7192,7 +7192,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7208,7 +7208,7 @@ define @test_vloxseg4_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7225,7 +7225,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7241,7 +7241,7 @@ define @test_vloxseg4_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7257,7 +7257,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -7273,7 +7273,7 @@ define @test_vloxseg4_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7290,7 +7290,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7306,7 +7306,7 @@ define @test_vloxseg5_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7324,7 +7324,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7340,7 +7340,7 @@ define @test_vloxseg5_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7358,7 +7358,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7374,7 +7374,7 @@ define @test_vloxseg5_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7391,7 +7391,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -7407,7 +7407,7 @@ define @test_vloxseg5_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7425,7 +7425,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7441,7 +7441,7 @@ define @test_vloxseg6_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7460,7 +7460,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7476,7 +7476,7 @@ define @test_vloxseg6_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7495,7 +7495,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7511,7 +7511,7 @@ define @test_vloxseg6_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7530,7 +7530,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7546,7 +7546,7 @@ define @test_vloxseg6_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7565,7 +7565,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7581,7 +7581,7 @@ define @test_vloxseg7_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7601,7 +7601,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7617,7 +7617,7 @@ define @test_vloxseg7_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7637,7 +7637,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7653,7 +7653,7 @@ define @test_vloxseg7_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7673,7 +7673,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7689,7 +7689,7 @@ define @test_vloxseg7_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7709,7 +7709,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7725,7 +7725,7 @@ define @test_vloxseg8_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7746,7 +7746,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -7762,7 +7762,7 @@ define @test_vloxseg8_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7783,7 +7783,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7799,7 +7799,7 @@ define @test_vloxseg8_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7820,7 +7820,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -7836,7 +7836,7 @@ define @test_vloxseg8_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7857,7 +7857,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7873,7 +7873,7 @@ define @test_vloxseg2_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7887,7 +7887,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7903,7 +7903,7 @@ define @test_vloxseg2_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7917,7 +7917,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7933,7 +7933,7 @@ define @test_vloxseg2_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7947,7 +7947,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7963,7 +7963,7 @@ define @test_vloxseg2_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7977,7 +7977,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7993,7 +7993,7 @@ define @test_vloxseg3_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8009,7 +8009,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8025,7 +8025,7 @@ define @test_vloxseg3_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8041,7 +8041,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8057,7 +8057,7 @@ define @test_vloxseg3_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8073,7 +8073,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8089,7 +8089,7 @@ define @test_vloxseg3_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8105,7 +8105,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8121,7 +8121,7 @@ define @test_vloxseg4_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8138,7 +8138,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8154,7 +8154,7 @@ define @test_vloxseg4_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8171,7 +8171,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8187,7 +8187,7 @@ define @test_vloxseg4_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8204,7 +8204,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8220,7 +8220,7 @@ define @test_vloxseg4_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8237,7 +8237,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8253,7 +8253,7 @@ define @test_vloxseg5_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8271,7 +8271,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8287,7 +8287,7 @@ define @test_vloxseg5_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8305,7 +8305,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8321,7 +8321,7 @@ define @test_vloxseg5_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8339,7 +8339,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8355,7 +8355,7 @@ define @test_vloxseg5_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8373,7 +8373,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8389,7 +8389,7 @@ define @test_vloxseg6_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8408,7 +8408,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8424,7 +8424,7 @@ define @test_vloxseg6_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8443,7 +8443,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8459,7 +8459,7 @@ define @test_vloxseg6_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8478,7 +8478,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8494,7 +8494,7 @@ define @test_vloxseg6_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8513,7 +8513,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8529,7 +8529,7 @@ define @test_vloxseg7_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8549,7 +8549,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8565,7 +8565,7 @@ define @test_vloxseg7_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8585,7 +8585,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8601,7 +8601,7 @@ define @test_vloxseg7_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8621,7 +8621,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8637,7 +8637,7 @@ define @test_vloxseg7_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8657,7 +8657,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8673,7 +8673,7 @@ define @test_vloxseg8_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8694,7 +8694,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8710,7 +8710,7 @@ define @test_vloxseg8_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8731,7 +8731,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8747,7 +8747,7 @@ define @test_vloxseg8_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8768,7 +8768,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8784,7 +8784,7 @@ define @test_vloxseg8_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8805,7 +8805,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8821,7 +8821,7 @@ define @test_vloxseg2_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8835,7 +8835,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8851,7 +8851,7 @@ define @test_vloxseg2_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8865,7 +8865,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8881,7 +8881,7 @@ define @test_vloxseg2_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8895,7 +8895,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8911,7 +8911,7 @@ define @test_vloxseg2_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8925,7 +8925,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8941,7 +8941,7 @@ define @test_vloxseg3_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8957,7 +8957,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8973,7 +8973,7 @@ define @test_vloxseg3_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8989,7 +8989,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9005,7 +9005,7 @@ define @test_vloxseg3_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9021,7 +9021,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9037,7 +9037,7 @@ define @test_vloxseg3_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9052,7 +9052,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -9068,7 +9068,7 @@ define @test_vloxseg4_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9085,7 +9085,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9101,7 +9101,7 @@ define @test_vloxseg4_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9118,7 +9118,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9134,7 +9134,7 @@ define @test_vloxseg4_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9151,7 +9151,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9167,7 +9167,7 @@ define @test_vloxseg4_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9184,7 +9184,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9200,7 +9200,7 @@ define @test_vloxseg5_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9218,7 +9218,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9234,7 +9234,7 @@ define @test_vloxseg5_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9252,7 +9252,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9268,7 +9268,7 @@ define @test_vloxseg5_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9286,7 +9286,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9302,7 +9302,7 @@ define @test_vloxseg5_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9320,7 +9320,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9336,7 +9336,7 @@ define @test_vloxseg6_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9355,7 +9355,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9371,7 +9371,7 @@ define @test_vloxseg6_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9390,7 +9390,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9406,7 +9406,7 @@ define @test_vloxseg6_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9425,7 +9425,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9441,7 +9441,7 @@ define @test_vloxseg6_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9460,7 +9460,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9476,7 +9476,7 @@ define @test_vloxseg7_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9496,7 +9496,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9512,7 +9512,7 @@ define @test_vloxseg7_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9532,7 +9532,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9548,7 +9548,7 @@ define @test_vloxseg7_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9568,7 +9568,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9584,7 +9584,7 @@ define @test_vloxseg7_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9604,7 +9604,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9620,7 +9620,7 @@ define @test_vloxseg8_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9641,7 +9641,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9657,7 +9657,7 @@ define @test_vloxseg8_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9678,7 +9678,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9694,7 +9694,7 @@ define @test_vloxseg8_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9715,7 +9715,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9731,7 +9731,7 @@ define @test_vloxseg8_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9752,7 +9752,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -9768,7 +9768,7 @@ define @test_vloxseg2_nxv8i32_nxv8i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9782,7 +9782,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9798,7 +9798,7 @@ define @test_vloxseg2_nxv8i32_nxv8i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9812,7 +9812,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9828,7 +9828,7 @@ define @test_vloxseg2_nxv8i32_nxv8i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9842,7 +9842,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9858,7 +9858,7 @@ define @test_vloxseg2_nxv8i32_nxv8i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9872,7 +9872,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9888,7 +9888,7 @@ define @test_vloxseg2_nxv32i8_nxv32i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9902,7 +9902,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9918,7 +9918,7 @@ define @test_vloxseg2_nxv32i8_nxv32i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9932,7 +9932,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9948,7 +9948,7 @@ define @test_vloxseg2_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9962,7 +9962,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9978,7 +9978,7 @@ define @test_vloxseg2_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9992,7 +9992,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -10008,7 +10008,7 @@ define @test_vloxseg2_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10022,7 +10022,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -10038,7 +10038,7 @@ define @test_vloxseg2_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10052,7 +10052,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -10068,7 +10068,7 @@ define @test_vloxseg3_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10084,7 +10084,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10100,7 +10100,7 @@ define @test_vloxseg3_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10116,7 +10116,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10132,7 +10132,7 @@ define @test_vloxseg3_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10148,7 +10148,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10164,7 +10164,7 @@ define @test_vloxseg3_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10179,7 +10179,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -10195,7 +10195,7 @@ define @test_vloxseg4_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10212,7 +10212,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10228,7 +10228,7 @@ define @test_vloxseg4_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10245,7 +10245,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10261,7 +10261,7 @@ define @test_vloxseg4_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10278,7 +10278,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10294,7 +10294,7 @@ define @test_vloxseg4_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10311,7 +10311,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10327,7 +10327,7 @@ define @test_vloxseg5_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10345,7 +10345,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10361,7 +10361,7 @@ define @test_vloxseg5_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10379,7 +10379,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10395,7 +10395,7 @@ define @test_vloxseg5_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10413,7 +10413,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10429,7 +10429,7 @@ define @test_vloxseg5_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10447,7 +10447,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10463,7 +10463,7 @@ define @test_vloxseg6_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10482,7 +10482,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10498,7 +10498,7 @@ define @test_vloxseg6_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10517,7 +10517,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10533,7 +10533,7 @@ define @test_vloxseg6_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10552,7 +10552,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10568,7 +10568,7 @@ define @test_vloxseg6_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10587,7 +10587,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10603,7 +10603,7 @@ define @test_vloxseg7_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10623,7 +10623,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10639,7 +10639,7 @@ define @test_vloxseg7_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10659,7 +10659,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10675,7 +10675,7 @@ define @test_vloxseg7_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10695,7 +10695,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10711,7 +10711,7 @@ define @test_vloxseg7_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10731,7 +10731,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10747,7 +10747,7 @@ define @test_vloxseg8_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10768,7 +10768,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10784,7 +10784,7 @@ define @test_vloxseg8_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10805,7 +10805,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10821,7 +10821,7 @@ define @test_vloxseg8_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10842,7 +10842,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10858,7 +10858,7 @@ define @test_vloxseg8_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10879,7 +10879,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -10895,7 +10895,7 @@ define @test_vloxseg2_nxv2i64_nxv2i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10909,7 +10909,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10925,7 +10925,7 @@ define @test_vloxseg2_nxv2i64_nxv2i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10939,7 +10939,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10955,7 +10955,7 @@ define @test_vloxseg2_nxv2i64_nxv2i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10969,7 +10969,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10985,7 +10985,7 @@ define @test_vloxseg2_nxv2i64_nxv2i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10999,7 +10999,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -11015,7 +11015,7 @@ define @test_vloxseg3_nxv2i64_nxv2i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11031,7 +11031,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11047,7 +11047,7 @@ define @test_vloxseg3_nxv2i64_nxv2i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11063,7 +11063,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11079,7 +11079,7 @@ define @test_vloxseg3_nxv2i64_nxv2i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11095,7 +11095,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11111,7 +11111,7 @@ define @test_vloxseg3_nxv2i64_nxv2i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11127,7 +11127,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11143,7 +11143,7 @@ define @test_vloxseg4_nxv2i64_nxv2i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11160,7 +11160,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11176,7 +11176,7 @@ define @test_vloxseg4_nxv2i64_nxv2i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11193,7 +11193,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11209,7 +11209,7 @@ define @test_vloxseg4_nxv2i64_nxv2i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11226,7 +11226,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11242,7 +11242,7 @@ define @test_vloxseg4_nxv2i64_nxv2i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11259,7 +11259,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11275,7 +11275,7 @@ define @test_vloxseg2_nxv16f16_nxv16i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11289,7 +11289,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11305,7 +11305,7 @@ define @test_vloxseg2_nxv16f16_nxv16i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11319,7 +11319,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11335,7 +11335,7 @@ define @test_vloxseg2_nxv16f16_nxv16i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11349,7 +11349,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11365,7 +11365,7 @@ define @test_vloxseg2_nxv4f64_nxv4i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11379,7 +11379,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11395,7 +11395,7 @@ define @test_vloxseg2_nxv4f64_nxv4i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11409,7 +11409,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11425,7 +11425,7 @@ define @test_vloxseg2_nxv4f64_nxv4i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11439,7 +11439,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11455,7 +11455,7 @@ define @test_vloxseg2_nxv4f64_nxv4i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11469,7 +11469,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11485,7 +11485,7 @@ define @test_vloxseg2_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11499,7 +11499,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11515,7 +11515,7 @@ define @test_vloxseg2_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11529,7 +11529,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11545,7 +11545,7 @@ define @test_vloxseg2_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11559,7 +11559,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11575,7 +11575,7 @@ define @test_vloxseg2_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11589,7 +11589,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11605,7 +11605,7 @@ define @test_vloxseg3_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11621,7 +11621,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11637,7 +11637,7 @@ define @test_vloxseg3_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11653,7 +11653,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11669,7 +11669,7 @@ define @test_vloxseg3_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11685,7 +11685,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11701,7 +11701,7 @@ define @test_vloxseg3_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11717,7 +11717,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11733,7 +11733,7 @@ define @test_vloxseg4_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11750,7 +11750,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11766,7 +11766,7 @@ define @test_vloxseg4_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11783,7 +11783,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11799,7 +11799,7 @@ define @test_vloxseg4_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11816,7 +11816,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11832,7 +11832,7 @@ define @test_vloxseg4_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11849,7 +11849,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11865,7 +11865,7 @@ define @test_vloxseg5_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11883,7 +11883,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11899,7 +11899,7 @@ define @test_vloxseg5_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11917,7 +11917,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11933,7 +11933,7 @@ define @test_vloxseg5_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11951,7 +11951,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11967,7 +11967,7 @@ define @test_vloxseg5_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11985,7 +11985,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12001,7 +12001,7 @@ define @test_vloxseg6_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12020,7 +12020,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12036,7 +12036,7 @@ define @test_vloxseg6_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12055,7 +12055,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12071,7 +12071,7 @@ define @test_vloxseg6_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12090,7 +12090,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12106,7 +12106,7 @@ define @test_vloxseg6_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12125,7 +12125,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12141,7 +12141,7 @@ define @test_vloxseg7_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12161,7 +12161,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12177,7 +12177,7 @@ define @test_vloxseg7_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12197,7 +12197,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12213,7 +12213,7 @@ define @test_vloxseg7_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12233,7 +12233,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12249,7 +12249,7 @@ define @test_vloxseg7_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12269,7 +12269,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12285,7 +12285,7 @@ define @test_vloxseg8_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12306,7 +12306,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12322,7 +12322,7 @@ define @test_vloxseg8_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12343,7 +12343,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12359,7 +12359,7 @@ define @test_vloxseg8_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12380,7 +12380,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12396,7 +12396,7 @@ define @test_vloxseg8_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12417,7 +12417,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12433,7 +12433,7 @@ define @test_vloxseg2_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12447,7 +12447,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -12463,7 +12463,7 @@ define @test_vloxseg2_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12477,7 +12477,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -12493,7 +12493,7 @@ define @test_vloxseg2_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12507,7 +12507,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -12523,7 +12523,7 @@ define @test_vloxseg2_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12537,7 +12537,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -12553,7 +12553,7 @@ define @test_vloxseg3_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12569,7 +12569,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12585,7 +12585,7 @@ define @test_vloxseg3_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12601,7 +12601,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12617,7 +12617,7 @@ define @test_vloxseg3_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12633,7 +12633,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12649,7 +12649,7 @@ define @test_vloxseg3_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12664,7 +12664,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -12680,7 +12680,7 @@ define @test_vloxseg4_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12697,7 +12697,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12713,7 +12713,7 @@ define @test_vloxseg4_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12730,7 +12730,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12746,7 +12746,7 @@ define @test_vloxseg4_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12763,7 +12763,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12779,7 +12779,7 @@ define @test_vloxseg4_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12796,7 +12796,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12812,7 +12812,7 @@ define @test_vloxseg5_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12830,7 +12830,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12846,7 +12846,7 @@ define @test_vloxseg5_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12864,7 +12864,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12880,7 +12880,7 @@ define @test_vloxseg5_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12898,7 +12898,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12914,7 +12914,7 @@ define @test_vloxseg5_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12932,7 +12932,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12948,7 +12948,7 @@ define @test_vloxseg6_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12967,7 +12967,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12983,7 +12983,7 @@ define @test_vloxseg6_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13002,7 +13002,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13018,7 +13018,7 @@ define @test_vloxseg6_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13037,7 +13037,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13053,7 +13053,7 @@ define @test_vloxseg6_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13072,7 +13072,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13088,7 +13088,7 @@ define @test_vloxseg7_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13108,7 +13108,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13124,7 +13124,7 @@ define @test_vloxseg7_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13144,7 +13144,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13160,7 +13160,7 @@ define @test_vloxseg7_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13180,7 +13180,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13196,7 +13196,7 @@ define @test_vloxseg7_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13216,7 +13216,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13232,7 +13232,7 @@ define @test_vloxseg8_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13253,7 +13253,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -13269,7 +13269,7 @@ define @test_vloxseg8_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13290,7 +13290,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -13306,7 +13306,7 @@ define @test_vloxseg8_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13327,7 +13327,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -13343,7 +13343,7 @@ define @test_vloxseg8_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13364,7 +13364,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -13380,7 +13380,7 @@ define @test_vloxseg2_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13394,7 +13394,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -13410,7 +13410,7 @@ define @test_vloxseg2_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13424,7 +13424,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -13440,7 +13440,7 @@ define @test_vloxseg2_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13454,7 +13454,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -13470,7 +13470,7 @@ define @test_vloxseg2_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13484,7 +13484,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -13500,7 +13500,7 @@ define @test_vloxseg3_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13516,7 +13516,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13532,7 +13532,7 @@ define @test_vloxseg3_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13548,7 +13548,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13564,7 +13564,7 @@ define @test_vloxseg3_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13580,7 +13580,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13596,7 +13596,7 @@ define @test_vloxseg3_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13612,7 +13612,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13628,7 +13628,7 @@ define @test_vloxseg4_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13645,7 +13645,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13661,7 +13661,7 @@ define @test_vloxseg4_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13678,7 +13678,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13694,7 +13694,7 @@ define @test_vloxseg4_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13711,7 +13711,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13727,7 +13727,7 @@ define @test_vloxseg4_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13744,7 +13744,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13760,7 +13760,7 @@ define @test_vloxseg5_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13778,7 +13778,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13794,7 +13794,7 @@ define @test_vloxseg5_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13812,7 +13812,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13828,7 +13828,7 @@ define @test_vloxseg5_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13846,7 +13846,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13862,7 +13862,7 @@ define @test_vloxseg5_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13880,7 +13880,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13896,7 +13896,7 @@ define @test_vloxseg6_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13915,7 +13915,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13931,7 +13931,7 @@ define @test_vloxseg6_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13950,7 +13950,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13966,7 +13966,7 @@ define @test_vloxseg6_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13985,7 +13985,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14001,7 +14001,7 @@ define @test_vloxseg6_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14020,7 +14020,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14036,7 +14036,7 @@ define @test_vloxseg7_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14056,7 +14056,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14072,7 +14072,7 @@ define @test_vloxseg7_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14092,7 +14092,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14108,7 +14108,7 @@ define @test_vloxseg7_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14128,7 +14128,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14144,7 +14144,7 @@ define @test_vloxseg7_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14164,7 +14164,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14180,7 +14180,7 @@ define @test_vloxseg8_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14201,7 +14201,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -14217,7 +14217,7 @@ define @test_vloxseg8_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14238,7 +14238,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -14254,7 +14254,7 @@ define @test_vloxseg8_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14275,7 +14275,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -14291,7 +14291,7 @@ define @test_vloxseg8_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14312,7 +14312,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -14328,7 +14328,7 @@ define @test_vloxseg2_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14342,7 +14342,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -14358,7 +14358,7 @@ define @test_vloxseg2_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14372,7 +14372,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -14388,7 +14388,7 @@ define @test_vloxseg2_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14402,7 +14402,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -14418,7 +14418,7 @@ define @test_vloxseg2_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14432,7 +14432,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -14448,7 +14448,7 @@ define @test_vloxseg3_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14464,7 +14464,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14480,7 +14480,7 @@ define @test_vloxseg3_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14496,7 +14496,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14512,7 +14512,7 @@ define @test_vloxseg3_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14528,7 +14528,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14544,7 +14544,7 @@ define @test_vloxseg3_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14560,7 +14560,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14576,7 +14576,7 @@ define @test_vloxseg4_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14593,7 +14593,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14609,7 +14609,7 @@ define @test_vloxseg4_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14626,7 +14626,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14642,7 +14642,7 @@ define @test_vloxseg4_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14659,7 +14659,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14675,7 +14675,7 @@ define @test_vloxseg4_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14692,7 +14692,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14708,7 +14708,7 @@ define @test_vloxseg5_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14726,7 +14726,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14742,7 +14742,7 @@ define @test_vloxseg5_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14760,7 +14760,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14776,7 +14776,7 @@ define @test_vloxseg5_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14794,7 +14794,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14810,7 +14810,7 @@ define @test_vloxseg5_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14828,7 +14828,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14844,7 +14844,7 @@ define @test_vloxseg6_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14863,7 +14863,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14879,7 +14879,7 @@ define @test_vloxseg6_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14898,7 +14898,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14914,7 +14914,7 @@ define @test_vloxseg6_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14933,7 +14933,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14949,7 +14949,7 @@ define @test_vloxseg6_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14968,7 +14968,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14984,7 +14984,7 @@ define @test_vloxseg7_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15004,7 +15004,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -15020,7 +15020,7 @@ define @test_vloxseg7_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15040,7 +15040,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -15056,7 +15056,7 @@ define @test_vloxseg7_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15076,7 +15076,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -15092,7 +15092,7 @@ define @test_vloxseg7_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15112,7 +15112,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -15128,7 +15128,7 @@ define @test_vloxseg8_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15149,7 +15149,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -15165,7 +15165,7 @@ define @test_vloxseg8_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15186,7 +15186,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -15202,7 +15202,7 @@ define @test_vloxseg8_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15223,7 +15223,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -15239,7 +15239,7 @@ define @test_vloxseg8_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15260,7 +15260,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -15276,7 +15276,7 @@ define @test_vloxseg2_nxv8f16_nxv8i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15290,7 +15290,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15306,7 +15306,7 @@ define @test_vloxseg2_nxv8f16_nxv8i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15320,7 +15320,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15336,7 +15336,7 @@ define @test_vloxseg2_nxv8f16_nxv8i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15350,7 +15350,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15366,7 +15366,7 @@ define @test_vloxseg2_nxv8f16_nxv8i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15380,7 +15380,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15396,7 +15396,7 @@ define @test_vloxseg3_nxv8f16_nxv8i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15412,7 +15412,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15428,7 +15428,7 @@ define @test_vloxseg3_nxv8f16_nxv8i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15444,7 +15444,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15460,7 +15460,7 @@ define @test_vloxseg3_nxv8f16_nxv8i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15475,7 +15475,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -15491,7 +15491,7 @@ define @test_vloxseg3_nxv8f16_nxv8i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15506,7 +15506,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -15522,7 +15522,7 @@ define @test_vloxseg4_nxv8f16_nxv8i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15539,7 +15539,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -15555,7 +15555,7 @@ define @test_vloxseg4_nxv8f16_nxv8i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15572,7 +15572,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -15588,7 +15588,7 @@ define @test_vloxseg4_nxv8f16_nxv8i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15604,7 +15604,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -15620,7 +15620,7 @@ define @test_vloxseg4_nxv8f16_nxv8i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15637,7 +15637,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -15653,7 +15653,7 @@ define @test_vloxseg2_nxv8f32_nxv8i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -15667,7 +15667,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -15683,7 +15683,7 @@ define @test_vloxseg2_nxv8f32_nxv8i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -15697,7 +15697,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -15713,7 +15713,7 @@ define @test_vloxseg2_nxv8f32_nxv8i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -15727,7 +15727,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -15743,7 +15743,7 @@ define @test_vloxseg2_nxv8f32_nxv8i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -15757,7 +15757,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -15773,7 +15773,7 @@ define @test_vloxseg2_nxv2f64_nxv2i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15787,7 +15787,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15803,7 +15803,7 @@ define @test_vloxseg2_nxv2f64_nxv2i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15817,7 +15817,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15833,7 +15833,7 @@ define @test_vloxseg2_nxv2f64_nxv2i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15847,7 +15847,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15863,7 +15863,7 @@ define @test_vloxseg2_nxv2f64_nxv2i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15877,7 +15877,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15893,7 +15893,7 @@ define @test_vloxseg3_nxv2f64_nxv2i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15909,7 +15909,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15925,7 +15925,7 @@ define @test_vloxseg3_nxv2f64_nxv2i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15941,7 +15941,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15957,7 +15957,7 @@ define @test_vloxseg3_nxv2f64_nxv2i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15973,7 +15973,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15989,7 +15989,7 @@ define @test_vloxseg3_nxv2f64_nxv2i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16005,7 +16005,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -16021,7 +16021,7 @@ define @test_vloxseg4_nxv2f64_nxv2i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16038,7 +16038,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -16054,7 +16054,7 @@ define @test_vloxseg4_nxv2f64_nxv2i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16071,7 +16071,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -16087,7 +16087,7 @@ define @test_vloxseg4_nxv2f64_nxv2i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16104,7 +16104,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -16120,7 +16120,7 @@ define @test_vloxseg4_nxv2f64_nxv2i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16137,7 +16137,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -16153,7 +16153,7 @@ define @test_vloxseg2_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16167,7 +16167,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -16183,7 +16183,7 @@ define @test_vloxseg2_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16197,7 +16197,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -16213,7 +16213,7 @@ define @test_vloxseg2_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16227,7 +16227,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -16243,7 +16243,7 @@ define @test_vloxseg2_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16257,7 +16257,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -16273,7 +16273,7 @@ define @test_vloxseg3_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16288,7 +16288,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -16304,7 +16304,7 @@ define @test_vloxseg3_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16320,7 +16320,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16336,7 +16336,7 @@ define @test_vloxseg3_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16351,7 +16351,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -16367,7 +16367,7 @@ define @test_vloxseg3_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16383,7 +16383,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16399,7 +16399,7 @@ define @test_vloxseg4_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16416,7 +16416,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16432,7 +16432,7 @@ define @test_vloxseg4_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16449,7 +16449,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16465,7 +16465,7 @@ define @test_vloxseg4_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16481,7 +16481,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -16497,7 +16497,7 @@ define @test_vloxseg4_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16514,7 +16514,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16530,7 +16530,7 @@ define @test_vloxseg5_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16548,7 +16548,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16564,7 +16564,7 @@ define @test_vloxseg5_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16582,7 +16582,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16598,7 +16598,7 @@ define @test_vloxseg5_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16615,7 +16615,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -16631,7 +16631,7 @@ define @test_vloxseg5_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16649,7 +16649,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16665,7 +16665,7 @@ define @test_vloxseg6_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16684,7 +16684,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16700,7 +16700,7 @@ define @test_vloxseg6_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16719,7 +16719,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16735,7 +16735,7 @@ define @test_vloxseg6_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16754,7 +16754,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16770,7 +16770,7 @@ define @test_vloxseg6_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16789,7 +16789,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16805,7 +16805,7 @@ define @test_vloxseg7_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16825,7 +16825,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16841,7 +16841,7 @@ define @test_vloxseg7_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16861,7 +16861,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16877,7 +16877,7 @@ define @test_vloxseg7_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16897,7 +16897,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16913,7 +16913,7 @@ define @test_vloxseg7_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16933,7 +16933,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16949,7 +16949,7 @@ define @test_vloxseg8_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16970,7 +16970,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -16986,7 +16986,7 @@ define @test_vloxseg8_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17007,7 +17007,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -17023,7 +17023,7 @@ define @test_vloxseg8_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17044,7 +17044,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -17060,7 +17060,7 @@ define @test_vloxseg8_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17081,7 +17081,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -17097,7 +17097,7 @@ define @test_vloxseg2_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17111,7 +17111,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -17127,7 +17127,7 @@ define @test_vloxseg2_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17141,7 +17141,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -17157,7 +17157,7 @@ define @test_vloxseg2_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17171,7 +17171,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -17187,7 +17187,7 @@ define @test_vloxseg2_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17201,7 +17201,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -17217,7 +17217,7 @@ define @test_vloxseg3_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17233,7 +17233,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17249,7 +17249,7 @@ define @test_vloxseg3_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17265,7 +17265,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17281,7 +17281,7 @@ define @test_vloxseg3_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17297,7 +17297,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17313,7 +17313,7 @@ define @test_vloxseg3_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17328,7 +17328,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -17344,7 +17344,7 @@ define @test_vloxseg4_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17361,7 +17361,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17377,7 +17377,7 @@ define @test_vloxseg4_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17394,7 +17394,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17410,7 +17410,7 @@ define @test_vloxseg4_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17427,7 +17427,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17443,7 +17443,7 @@ define @test_vloxseg4_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17460,7 +17460,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17476,7 +17476,7 @@ define @test_vloxseg5_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17494,7 +17494,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17510,7 +17510,7 @@ define @test_vloxseg5_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17528,7 +17528,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17544,7 +17544,7 @@ define @test_vloxseg5_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17562,7 +17562,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17578,7 +17578,7 @@ define @test_vloxseg5_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg5_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17596,7 +17596,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17612,7 +17612,7 @@ define @test_vloxseg6_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17631,7 +17631,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17647,7 +17647,7 @@ define @test_vloxseg6_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17666,7 +17666,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17682,7 +17682,7 @@ define @test_vloxseg6_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17701,7 +17701,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17717,7 +17717,7 @@ define @test_vloxseg6_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg6_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17736,7 +17736,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17752,7 +17752,7 @@ define @test_vloxseg7_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17772,7 +17772,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17788,7 +17788,7 @@ define @test_vloxseg7_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17808,7 +17808,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17824,7 +17824,7 @@ define @test_vloxseg7_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17844,7 +17844,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17860,7 +17860,7 @@ define @test_vloxseg7_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg7_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17880,7 +17880,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17896,7 +17896,7 @@ define @test_vloxseg8_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17917,7 +17917,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -17933,7 +17933,7 @@ define @test_vloxseg8_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17954,7 +17954,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -17970,7 +17970,7 @@ define @test_vloxseg8_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17991,7 +17991,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -18007,7 +18007,7 @@ define @test_vloxseg8_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg8_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vloxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -18028,7 +18028,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vloxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -18044,7 +18044,7 @@ define @test_vloxseg2_nxv4f32_nxv4i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18058,7 +18058,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -18074,7 +18074,7 @@ define @test_vloxseg2_nxv4f32_nxv4i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18088,7 +18088,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -18104,7 +18104,7 @@ define @test_vloxseg2_nxv4f32_nxv4i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18118,7 +18118,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei64.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -18134,7 +18134,7 @@ define @test_vloxseg2_nxv4f32_nxv4i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg2_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18148,7 +18148,7 @@ ; CHECK-LABEL: test_vloxseg2_mask_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -18164,7 +18164,7 @@ define @test_vloxseg3_nxv4f32_nxv4i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18180,7 +18180,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -18196,7 +18196,7 @@ define @test_vloxseg3_nxv4f32_nxv4i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18212,7 +18212,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -18228,7 +18228,7 @@ define @test_vloxseg3_nxv4f32_nxv4i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18243,7 +18243,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei64.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -18259,7 +18259,7 @@ define @test_vloxseg3_nxv4f32_nxv4i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg3_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18275,7 +18275,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -18291,7 +18291,7 @@ define @test_vloxseg4_nxv4f32_nxv4i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18308,7 +18308,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -18324,7 +18324,7 @@ define @test_vloxseg4_nxv4f32_nxv4i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18341,7 +18341,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -18357,7 +18357,7 @@ define @test_vloxseg4_nxv4f32_nxv4i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18374,7 +18374,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -18390,7 +18390,7 @@ define @test_vloxseg4_nxv4f32_nxv4i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vloxseg4_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vloxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18407,7 +18407,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vloxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vlse-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vlse-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlse-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlse-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vlse_v_nxv1i64_nxv1i64(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vlse_mask_v_nxv1i64_nxv1i64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vlse_v_nxv2i64_nxv2i64(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vlse_mask_v_nxv2i64_nxv2i64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vlse_v_nxv4i64_nxv4i64(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vlse_mask_v_nxv4i64_nxv4i64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vlse_v_nxv8i64_nxv8i64(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vlse_mask_v_nxv8i64_nxv8i64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vlse_v_nxv1f64_nxv1f64(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vlse_mask_v_nxv1f64_nxv1f64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vlse_v_nxv2f64_nxv2f64(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vlse_mask_v_nxv2f64_nxv2f64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vlse_v_nxv4f64_nxv4f64(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vlse_mask_v_nxv4f64_nxv4f64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -317,7 +317,7 @@ define @intrinsic_vlse_v_nxv8f64_nxv8f64(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -339,7 +339,7 @@ define @intrinsic_vlse_mask_v_nxv8f64_nxv8f64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -361,7 +361,7 @@ define @intrinsic_vlse_v_nxv1i32_nxv1i32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -383,7 +383,7 @@ define @intrinsic_vlse_mask_v_nxv1i32_nxv1i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vlse_v_nxv2i32_nxv2i32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -427,7 +427,7 @@ define @intrinsic_vlse_mask_v_nxv2i32_nxv2i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vlse_v_nxv4i32_nxv4i32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -471,7 +471,7 @@ define @intrinsic_vlse_mask_v_nxv4i32_nxv4i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vlse_v_nxv8i32_nxv8i32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -515,7 +515,7 @@ define @intrinsic_vlse_mask_v_nxv8i32_nxv8i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -537,7 +537,7 @@ define @intrinsic_vlse_v_nxv16i32_nxv16i32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -559,7 +559,7 @@ define @intrinsic_vlse_mask_v_nxv16i32_nxv16i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -581,7 +581,7 @@ define @intrinsic_vlse_v_nxv1f32_nxv1f32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vlse_mask_v_nxv1f32_nxv1f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -625,7 +625,7 @@ define @intrinsic_vlse_v_nxv2f32_nxv2f32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ define @intrinsic_vlse_mask_v_nxv2f32_nxv2f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vlse_v_nxv4f32_nxv4f32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -691,7 +691,7 @@ define @intrinsic_vlse_mask_v_nxv4f32_nxv4f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ define @intrinsic_vlse_v_nxv8f32_nxv8f32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -735,7 +735,7 @@ define @intrinsic_vlse_mask_v_nxv8f32_nxv8f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -757,7 +757,7 @@ define @intrinsic_vlse_v_nxv16f32_nxv16f32(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ define @intrinsic_vlse_mask_v_nxv16f32_nxv16f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -801,7 +801,7 @@ define @intrinsic_vlse_v_nxv1i16_nxv1i16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vlse_mask_v_nxv1i16_nxv1i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -845,7 +845,7 @@ define @intrinsic_vlse_v_nxv2i16_nxv2i16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -867,7 +867,7 @@ define @intrinsic_vlse_mask_v_nxv2i16_nxv2i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -889,7 +889,7 @@ define @intrinsic_vlse_v_nxv4i16_nxv4i16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -911,7 +911,7 @@ define @intrinsic_vlse_mask_v_nxv4i16_nxv4i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -933,7 +933,7 @@ define @intrinsic_vlse_v_nxv8i16_nxv8i16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -955,7 +955,7 @@ define @intrinsic_vlse_mask_v_nxv8i16_nxv8i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -977,7 +977,7 @@ define @intrinsic_vlse_v_nxv16i16_nxv16i16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vlse_mask_v_nxv16i16_nxv16i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1021,7 +1021,7 @@ define @intrinsic_vlse_v_nxv32i16_nxv32i16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ define @intrinsic_vlse_mask_v_nxv32i16_nxv32i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1065,7 +1065,7 @@ define @intrinsic_vlse_v_nxv1f16_nxv1f16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ define @intrinsic_vlse_mask_v_nxv1f16_nxv1f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ define @intrinsic_vlse_v_nxv2f16_nxv2f16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1131,7 +1131,7 @@ define @intrinsic_vlse_mask_v_nxv2f16_nxv2f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1153,7 +1153,7 @@ define @intrinsic_vlse_v_nxv4f16_nxv4f16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1175,7 +1175,7 @@ define @intrinsic_vlse_mask_v_nxv4f16_nxv4f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1197,7 +1197,7 @@ define @intrinsic_vlse_v_nxv8f16_nxv8f16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1219,7 +1219,7 @@ define @intrinsic_vlse_mask_v_nxv8f16_nxv8f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1241,7 +1241,7 @@ define @intrinsic_vlse_v_nxv16f16_nxv16f16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1263,7 +1263,7 @@ define @intrinsic_vlse_mask_v_nxv16f16_nxv16f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1285,7 +1285,7 @@ define @intrinsic_vlse_v_nxv32f16_nxv32f16(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1307,7 +1307,7 @@ define @intrinsic_vlse_mask_v_nxv32f16_nxv32f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1329,7 +1329,7 @@ define @intrinsic_vlse_v_nxv1i8_nxv1i8(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1351,7 +1351,7 @@ define @intrinsic_vlse_mask_v_nxv1i8_nxv1i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1373,7 +1373,7 @@ define @intrinsic_vlse_v_nxv2i8_nxv2i8(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1395,7 +1395,7 @@ define @intrinsic_vlse_mask_v_nxv2i8_nxv2i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1417,7 +1417,7 @@ define @intrinsic_vlse_v_nxv4i8_nxv4i8(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1439,7 +1439,7 @@ define @intrinsic_vlse_mask_v_nxv4i8_nxv4i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1461,7 +1461,7 @@ define @intrinsic_vlse_v_nxv8i8_nxv8i8(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1483,7 +1483,7 @@ define @intrinsic_vlse_mask_v_nxv8i8_nxv8i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vlse_v_nxv16i8_nxv16i8(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1527,7 +1527,7 @@ define @intrinsic_vlse_mask_v_nxv16i8_nxv16i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1549,7 +1549,7 @@ define @intrinsic_vlse_v_nxv32i8_nxv32i8(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1571,7 +1571,7 @@ define @intrinsic_vlse_mask_v_nxv32i8_nxv32i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1593,7 +1593,7 @@ define @intrinsic_vlse_v_nxv64i8_nxv64i8(* %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1615,7 +1615,7 @@ define @intrinsic_vlse_mask_v_nxv64i8_nxv64i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vlse-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vlse-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlse-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlse-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vlse_v_nxv1i64_nxv1i64(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vlse_mask_v_nxv1i64_nxv1i64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vlse_v_nxv2i64_nxv2i64(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vlse_mask_v_nxv2i64_nxv2i64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vlse_v_nxv4i64_nxv4i64(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vlse_mask_v_nxv4i64_nxv4i64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vlse_v_nxv8i64_nxv8i64(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vlse_mask_v_nxv8i64_nxv8i64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vlse_v_nxv1f64_nxv1f64(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vlse_mask_v_nxv1f64_nxv1f64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vlse_v_nxv2f64_nxv2f64(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vlse_mask_v_nxv2f64_nxv2f64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vlse_v_nxv4f64_nxv4f64(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vlse_mask_v_nxv4f64_nxv4f64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -317,7 +317,7 @@ define @intrinsic_vlse_v_nxv8f64_nxv8f64(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -339,7 +339,7 @@ define @intrinsic_vlse_mask_v_nxv8f64_nxv8f64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vlse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -361,7 +361,7 @@ define @intrinsic_vlse_v_nxv1i32_nxv1i32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -383,7 +383,7 @@ define @intrinsic_vlse_mask_v_nxv1i32_nxv1i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vlse_v_nxv2i32_nxv2i32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -427,7 +427,7 @@ define @intrinsic_vlse_mask_v_nxv2i32_nxv2i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vlse_v_nxv4i32_nxv4i32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -471,7 +471,7 @@ define @intrinsic_vlse_mask_v_nxv4i32_nxv4i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vlse_v_nxv8i32_nxv8i32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -515,7 +515,7 @@ define @intrinsic_vlse_mask_v_nxv8i32_nxv8i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -537,7 +537,7 @@ define @intrinsic_vlse_v_nxv16i32_nxv16i32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -559,7 +559,7 @@ define @intrinsic_vlse_mask_v_nxv16i32_nxv16i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -581,7 +581,7 @@ define @intrinsic_vlse_v_nxv1f32_nxv1f32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vlse_mask_v_nxv1f32_nxv1f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -625,7 +625,7 @@ define @intrinsic_vlse_v_nxv2f32_nxv2f32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ define @intrinsic_vlse_mask_v_nxv2f32_nxv2f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vlse_v_nxv4f32_nxv4f32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -691,7 +691,7 @@ define @intrinsic_vlse_mask_v_nxv4f32_nxv4f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ define @intrinsic_vlse_v_nxv8f32_nxv8f32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -735,7 +735,7 @@ define @intrinsic_vlse_mask_v_nxv8f32_nxv8f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -757,7 +757,7 @@ define @intrinsic_vlse_v_nxv16f32_nxv16f32(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ define @intrinsic_vlse_mask_v_nxv16f32_nxv16f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,tu,mu ; CHECK-NEXT: vlse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -801,7 +801,7 @@ define @intrinsic_vlse_v_nxv1i16_nxv1i16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vlse_mask_v_nxv1i16_nxv1i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -845,7 +845,7 @@ define @intrinsic_vlse_v_nxv2i16_nxv2i16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -867,7 +867,7 @@ define @intrinsic_vlse_mask_v_nxv2i16_nxv2i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -889,7 +889,7 @@ define @intrinsic_vlse_v_nxv4i16_nxv4i16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -911,7 +911,7 @@ define @intrinsic_vlse_mask_v_nxv4i16_nxv4i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -933,7 +933,7 @@ define @intrinsic_vlse_v_nxv8i16_nxv8i16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -955,7 +955,7 @@ define @intrinsic_vlse_mask_v_nxv8i16_nxv8i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -977,7 +977,7 @@ define @intrinsic_vlse_v_nxv16i16_nxv16i16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vlse_mask_v_nxv16i16_nxv16i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1021,7 +1021,7 @@ define @intrinsic_vlse_v_nxv32i16_nxv32i16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ define @intrinsic_vlse_mask_v_nxv32i16_nxv32i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1065,7 +1065,7 @@ define @intrinsic_vlse_v_nxv1f16_nxv1f16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1087,7 +1087,7 @@ define @intrinsic_vlse_mask_v_nxv1f16_nxv1f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ define @intrinsic_vlse_v_nxv2f16_nxv2f16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1131,7 +1131,7 @@ define @intrinsic_vlse_mask_v_nxv2f16_nxv2f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1153,7 +1153,7 @@ define @intrinsic_vlse_v_nxv4f16_nxv4f16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1175,7 +1175,7 @@ define @intrinsic_vlse_mask_v_nxv4f16_nxv4f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1197,7 +1197,7 @@ define @intrinsic_vlse_v_nxv8f16_nxv8f16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1219,7 +1219,7 @@ define @intrinsic_vlse_mask_v_nxv8f16_nxv8f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1241,7 +1241,7 @@ define @intrinsic_vlse_v_nxv16f16_nxv16f16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1263,7 +1263,7 @@ define @intrinsic_vlse_mask_v_nxv16f16_nxv16f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1285,7 +1285,7 @@ define @intrinsic_vlse_v_nxv32f16_nxv32f16(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1307,7 +1307,7 @@ define @intrinsic_vlse_mask_v_nxv32f16_nxv32f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,tu,mu ; CHECK-NEXT: vlse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1329,7 +1329,7 @@ define @intrinsic_vlse_v_nxv1i8_nxv1i8(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1351,7 +1351,7 @@ define @intrinsic_vlse_mask_v_nxv1i8_nxv1i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1373,7 +1373,7 @@ define @intrinsic_vlse_v_nxv2i8_nxv2i8(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1395,7 +1395,7 @@ define @intrinsic_vlse_mask_v_nxv2i8_nxv2i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1417,7 +1417,7 @@ define @intrinsic_vlse_v_nxv4i8_nxv4i8(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1439,7 +1439,7 @@ define @intrinsic_vlse_mask_v_nxv4i8_nxv4i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1461,7 +1461,7 @@ define @intrinsic_vlse_v_nxv8i8_nxv8i8(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1483,7 +1483,7 @@ define @intrinsic_vlse_mask_v_nxv8i8_nxv8i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vlse_v_nxv16i8_nxv16i8(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1527,7 +1527,7 @@ define @intrinsic_vlse_mask_v_nxv16i8_nxv16i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1549,7 +1549,7 @@ define @intrinsic_vlse_v_nxv32i8_nxv32i8(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1571,7 +1571,7 @@ define @intrinsic_vlse_mask_v_nxv32i8_nxv32i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1593,7 +1593,7 @@ define @intrinsic_vlse_v_nxv64i8_nxv64i8(* %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vlse_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1615,7 +1615,7 @@ define @intrinsic_vlse_mask_v_nxv64i8_nxv64i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vlse_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,tu,mu ; CHECK-NEXT: vlse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vlseg-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vlseg-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlseg-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlseg-rv32.ll @@ -8,7 +8,7 @@ define @test_vlseg2_nxv16i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -21,10 +21,10 @@ define @test_vlseg2_mask_nxv16i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -42,7 +42,7 @@ define @test_vlseg2_nxv1i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -55,10 +55,10 @@ define @test_vlseg2_mask_nxv1i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -76,7 +76,7 @@ define @test_vlseg3_nxv1i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -89,11 +89,11 @@ define @test_vlseg3_mask_nxv1i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -111,7 +111,7 @@ define @test_vlseg4_nxv1i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -124,12 +124,12 @@ define @test_vlseg4_mask_nxv1i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -147,7 +147,7 @@ define @test_vlseg5_nxv1i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -160,13 +160,13 @@ define @test_vlseg5_mask_nxv1i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -184,7 +184,7 @@ define @test_vlseg6_nxv1i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -197,14 +197,14 @@ define @test_vlseg6_mask_nxv1i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -222,7 +222,7 @@ define @test_vlseg7_nxv1i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -235,7 +235,7 @@ define @test_vlseg7_mask_nxv1i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -243,7 +243,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -261,7 +261,7 @@ define @test_vlseg8_nxv1i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -274,7 +274,7 @@ define @test_vlseg8_mask_nxv1i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -283,7 +283,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -301,7 +301,7 @@ define @test_vlseg2_nxv16i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg2e8.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -314,10 +314,10 @@ define @test_vlseg2_mask_nxv16i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg2e8.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg2e8.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -335,7 +335,7 @@ define @test_vlseg3_nxv16i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg3e8.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -348,11 +348,11 @@ define @test_vlseg3_mask_nxv16i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg3e8.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg3e8.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -370,7 +370,7 @@ define @test_vlseg4_nxv16i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg4e8.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -383,12 +383,12 @@ define @test_vlseg4_mask_nxv16i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg4e8.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg4e8.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -406,7 +406,7 @@ define @test_vlseg2_nxv2i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -419,10 +419,10 @@ define @test_vlseg2_mask_nxv2i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -440,7 +440,7 @@ define @test_vlseg3_nxv2i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -453,11 +453,11 @@ define @test_vlseg3_mask_nxv2i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -475,7 +475,7 @@ define @test_vlseg4_nxv2i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -488,12 +488,12 @@ define @test_vlseg4_mask_nxv2i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -511,7 +511,7 @@ define @test_vlseg5_nxv2i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -524,13 +524,13 @@ define @test_vlseg5_mask_nxv2i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -548,7 +548,7 @@ define @test_vlseg6_nxv2i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -561,14 +561,14 @@ define @test_vlseg6_mask_nxv2i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -586,7 +586,7 @@ define @test_vlseg7_nxv2i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -599,7 +599,7 @@ define @test_vlseg7_mask_nxv2i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -607,7 +607,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -625,7 +625,7 @@ define @test_vlseg8_nxv2i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -638,7 +638,7 @@ define @test_vlseg8_mask_nxv2i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -647,7 +647,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -665,7 +665,7 @@ define @test_vlseg2_nxv4i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -678,10 +678,10 @@ define @test_vlseg2_mask_nxv4i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -699,7 +699,7 @@ define @test_vlseg3_nxv4i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -712,11 +712,11 @@ define @test_vlseg3_mask_nxv4i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -734,7 +734,7 @@ define @test_vlseg4_nxv4i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -747,12 +747,12 @@ define @test_vlseg4_mask_nxv4i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -770,7 +770,7 @@ define @test_vlseg5_nxv4i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -783,13 +783,13 @@ define @test_vlseg5_mask_nxv4i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -807,7 +807,7 @@ define @test_vlseg6_nxv4i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -820,14 +820,14 @@ define @test_vlseg6_mask_nxv4i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -845,7 +845,7 @@ define @test_vlseg7_nxv4i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -858,7 +858,7 @@ define @test_vlseg7_mask_nxv4i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -866,7 +866,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -884,7 +884,7 @@ define @test_vlseg8_nxv4i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -897,7 +897,7 @@ define @test_vlseg8_mask_nxv4i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -906,7 +906,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -924,7 +924,7 @@ define @test_vlseg2_nxv1i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -937,10 +937,10 @@ define @test_vlseg2_mask_nxv1i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -958,7 +958,7 @@ define @test_vlseg3_nxv1i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -971,11 +971,11 @@ define @test_vlseg3_mask_nxv1i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -993,7 +993,7 @@ define @test_vlseg4_nxv1i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1006,12 +1006,12 @@ define @test_vlseg4_mask_nxv1i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1029,7 +1029,7 @@ define @test_vlseg5_nxv1i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1042,13 +1042,13 @@ define @test_vlseg5_mask_nxv1i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1066,7 +1066,7 @@ define @test_vlseg6_nxv1i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1079,14 +1079,14 @@ define @test_vlseg6_mask_nxv1i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1104,7 +1104,7 @@ define @test_vlseg7_nxv1i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1117,7 +1117,7 @@ define @test_vlseg7_mask_nxv1i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1125,7 +1125,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1143,7 +1143,7 @@ define @test_vlseg8_nxv1i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1156,7 +1156,7 @@ define @test_vlseg8_mask_nxv1i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1165,7 +1165,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1183,7 +1183,7 @@ define @test_vlseg2_nxv8i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -1196,10 +1196,10 @@ define @test_vlseg2_mask_nxv8i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -1217,7 +1217,7 @@ define @test_vlseg3_nxv8i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -1230,11 +1230,11 @@ define @test_vlseg3_mask_nxv8i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -1252,7 +1252,7 @@ define @test_vlseg4_nxv8i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -1265,12 +1265,12 @@ define @test_vlseg4_mask_nxv8i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -1288,7 +1288,7 @@ define @test_vlseg2_nxv8i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1301,10 +1301,10 @@ define @test_vlseg2_mask_nxv8i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1322,7 +1322,7 @@ define @test_vlseg3_nxv8i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1335,11 +1335,11 @@ define @test_vlseg3_mask_nxv8i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1357,7 +1357,7 @@ define @test_vlseg4_nxv8i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1370,12 +1370,12 @@ define @test_vlseg4_mask_nxv8i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1393,7 +1393,7 @@ define @test_vlseg5_nxv8i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1406,13 +1406,13 @@ define @test_vlseg5_mask_nxv8i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1430,7 +1430,7 @@ define @test_vlseg6_nxv8i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1443,14 +1443,14 @@ define @test_vlseg6_mask_nxv8i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1468,7 +1468,7 @@ define @test_vlseg7_nxv8i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1481,7 +1481,7 @@ define @test_vlseg7_mask_nxv8i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1489,7 +1489,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1507,7 +1507,7 @@ define @test_vlseg8_nxv8i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1520,7 +1520,7 @@ define @test_vlseg8_mask_nxv8i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1529,7 +1529,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1547,7 +1547,7 @@ define @test_vlseg2_nxv8i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -1560,10 +1560,10 @@ define @test_vlseg2_mask_nxv8i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -1581,7 +1581,7 @@ define @test_vlseg2_nxv4i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1594,10 +1594,10 @@ define @test_vlseg2_mask_nxv4i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1615,7 +1615,7 @@ define @test_vlseg3_nxv4i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1628,11 +1628,11 @@ define @test_vlseg3_mask_nxv4i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1650,7 +1650,7 @@ define @test_vlseg4_nxv4i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1663,12 +1663,12 @@ define @test_vlseg4_mask_nxv4i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1686,7 +1686,7 @@ define @test_vlseg5_nxv4i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1699,13 +1699,13 @@ define @test_vlseg5_mask_nxv4i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1723,7 +1723,7 @@ define @test_vlseg6_nxv4i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1736,14 +1736,14 @@ define @test_vlseg6_mask_nxv4i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1761,7 +1761,7 @@ define @test_vlseg7_nxv4i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1774,7 +1774,7 @@ define @test_vlseg7_mask_nxv4i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1782,7 +1782,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1800,7 +1800,7 @@ define @test_vlseg8_nxv4i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1813,7 +1813,7 @@ define @test_vlseg8_mask_nxv4i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1822,7 +1822,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1840,7 +1840,7 @@ define @test_vlseg2_nxv1i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1853,10 +1853,10 @@ define @test_vlseg2_mask_nxv1i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1874,7 +1874,7 @@ define @test_vlseg3_nxv1i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1887,11 +1887,11 @@ define @test_vlseg3_mask_nxv1i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1909,7 +1909,7 @@ define @test_vlseg4_nxv1i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1922,12 +1922,12 @@ define @test_vlseg4_mask_nxv1i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1945,7 +1945,7 @@ define @test_vlseg5_nxv1i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1958,13 +1958,13 @@ define @test_vlseg5_mask_nxv1i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1982,7 +1982,7 @@ define @test_vlseg6_nxv1i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1995,14 +1995,14 @@ define @test_vlseg6_mask_nxv1i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2020,7 +2020,7 @@ define @test_vlseg7_nxv1i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2033,7 +2033,7 @@ define @test_vlseg7_mask_nxv1i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2041,7 +2041,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2059,7 +2059,7 @@ define @test_vlseg8_nxv1i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2072,7 +2072,7 @@ define @test_vlseg8_mask_nxv1i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2081,7 +2081,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2099,7 +2099,7 @@ define @test_vlseg2_nxv32i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vlseg2e8.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2112,10 +2112,10 @@ define @test_vlseg2_mask_nxv32i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vlseg2e8.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vlseg2e8.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2133,7 +2133,7 @@ define @test_vlseg2_nxv2i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2146,10 +2146,10 @@ define @test_vlseg2_mask_nxv2i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2167,7 +2167,7 @@ define @test_vlseg3_nxv2i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2180,11 +2180,11 @@ define @test_vlseg3_mask_nxv2i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2202,7 +2202,7 @@ define @test_vlseg4_nxv2i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2215,12 +2215,12 @@ define @test_vlseg4_mask_nxv2i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2238,7 +2238,7 @@ define @test_vlseg5_nxv2i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2251,13 +2251,13 @@ define @test_vlseg5_mask_nxv2i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2275,7 +2275,7 @@ define @test_vlseg6_nxv2i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2288,14 +2288,14 @@ define @test_vlseg6_mask_nxv2i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2313,7 +2313,7 @@ define @test_vlseg7_nxv2i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2326,7 +2326,7 @@ define @test_vlseg7_mask_nxv2i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2334,7 +2334,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2352,7 +2352,7 @@ define @test_vlseg8_nxv2i8(i8* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2365,7 +2365,7 @@ define @test_vlseg8_mask_nxv2i8(i8* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2374,7 +2374,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2392,7 +2392,7 @@ define @test_vlseg2_nxv2i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2405,10 +2405,10 @@ define @test_vlseg2_mask_nxv2i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2426,7 +2426,7 @@ define @test_vlseg3_nxv2i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2439,11 +2439,11 @@ define @test_vlseg3_mask_nxv2i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2461,7 +2461,7 @@ define @test_vlseg4_nxv2i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2474,12 +2474,12 @@ define @test_vlseg4_mask_nxv2i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2497,7 +2497,7 @@ define @test_vlseg5_nxv2i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2510,13 +2510,13 @@ define @test_vlseg5_mask_nxv2i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2534,7 +2534,7 @@ define @test_vlseg6_nxv2i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2547,14 +2547,14 @@ define @test_vlseg6_mask_nxv2i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2572,7 +2572,7 @@ define @test_vlseg7_nxv2i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2585,7 +2585,7 @@ define @test_vlseg7_mask_nxv2i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2593,7 +2593,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2611,7 +2611,7 @@ define @test_vlseg8_nxv2i16(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2624,7 +2624,7 @@ define @test_vlseg8_mask_nxv2i16(i16* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2633,7 +2633,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2651,7 +2651,7 @@ define @test_vlseg2_nxv4i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2664,10 +2664,10 @@ define @test_vlseg2_mask_nxv4i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2685,7 +2685,7 @@ define @test_vlseg3_nxv4i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -2698,11 +2698,11 @@ define @test_vlseg3_mask_nxv4i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -2720,7 +2720,7 @@ define @test_vlseg4_nxv4i32(i32* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -2733,12 +2733,12 @@ define @test_vlseg4_mask_nxv4i32(i32* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -2756,7 +2756,7 @@ define @test_vlseg2_nxv16f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2769,10 +2769,10 @@ define @test_vlseg2_mask_nxv16f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2790,7 +2790,7 @@ define @test_vlseg2_nxv4f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2803,10 +2803,10 @@ define @test_vlseg2_mask_nxv4f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2824,7 +2824,7 @@ define @test_vlseg2_nxv1f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2837,10 +2837,10 @@ define @test_vlseg2_mask_nxv1f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2858,7 +2858,7 @@ define @test_vlseg3_nxv1f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2871,11 +2871,11 @@ define @test_vlseg3_mask_nxv1f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2893,7 +2893,7 @@ define @test_vlseg4_nxv1f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2906,12 +2906,12 @@ define @test_vlseg4_mask_nxv1f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2929,7 +2929,7 @@ define @test_vlseg5_nxv1f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2942,13 +2942,13 @@ define @test_vlseg5_mask_nxv1f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2966,7 +2966,7 @@ define @test_vlseg6_nxv1f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2979,14 +2979,14 @@ define @test_vlseg6_mask_nxv1f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3004,7 +3004,7 @@ define @test_vlseg7_nxv1f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3017,7 +3017,7 @@ define @test_vlseg7_mask_nxv1f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3025,7 +3025,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3043,7 +3043,7 @@ define @test_vlseg8_nxv1f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3056,7 +3056,7 @@ define @test_vlseg8_mask_nxv1f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3065,7 +3065,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3083,7 +3083,7 @@ define @test_vlseg2_nxv2f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3096,10 +3096,10 @@ define @test_vlseg2_mask_nxv2f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3117,7 +3117,7 @@ define @test_vlseg3_nxv2f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3130,11 +3130,11 @@ define @test_vlseg3_mask_nxv2f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3152,7 +3152,7 @@ define @test_vlseg4_nxv2f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3165,12 +3165,12 @@ define @test_vlseg4_mask_nxv2f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3188,7 +3188,7 @@ define @test_vlseg5_nxv2f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3201,13 +3201,13 @@ define @test_vlseg5_mask_nxv2f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3225,7 +3225,7 @@ define @test_vlseg6_nxv2f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3238,14 +3238,14 @@ define @test_vlseg6_mask_nxv2f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3263,7 +3263,7 @@ define @test_vlseg7_nxv2f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3276,7 +3276,7 @@ define @test_vlseg7_mask_nxv2f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3284,7 +3284,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3302,7 +3302,7 @@ define @test_vlseg8_nxv2f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3315,7 +3315,7 @@ define @test_vlseg8_mask_nxv2f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3324,7 +3324,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3342,7 +3342,7 @@ define @test_vlseg2_nxv1f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3355,10 +3355,10 @@ define @test_vlseg2_mask_nxv1f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3376,7 +3376,7 @@ define @test_vlseg3_nxv1f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3389,11 +3389,11 @@ define @test_vlseg3_mask_nxv1f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3411,7 +3411,7 @@ define @test_vlseg4_nxv1f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3424,12 +3424,12 @@ define @test_vlseg4_mask_nxv1f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3447,7 +3447,7 @@ define @test_vlseg5_nxv1f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3460,13 +3460,13 @@ define @test_vlseg5_mask_nxv1f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3484,7 +3484,7 @@ define @test_vlseg6_nxv1f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3497,14 +3497,14 @@ define @test_vlseg6_mask_nxv1f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3522,7 +3522,7 @@ define @test_vlseg7_nxv1f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3535,7 +3535,7 @@ define @test_vlseg7_mask_nxv1f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3543,7 +3543,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3561,7 +3561,7 @@ define @test_vlseg8_nxv1f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3574,7 +3574,7 @@ define @test_vlseg8_mask_nxv1f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3583,7 +3583,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3601,7 +3601,7 @@ define @test_vlseg2_nxv1f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3614,10 +3614,10 @@ define @test_vlseg2_mask_nxv1f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3635,7 +3635,7 @@ define @test_vlseg3_nxv1f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3648,11 +3648,11 @@ define @test_vlseg3_mask_nxv1f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3670,7 +3670,7 @@ define @test_vlseg4_nxv1f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3683,12 +3683,12 @@ define @test_vlseg4_mask_nxv1f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3706,7 +3706,7 @@ define @test_vlseg5_nxv1f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3719,13 +3719,13 @@ define @test_vlseg5_mask_nxv1f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3743,7 +3743,7 @@ define @test_vlseg6_nxv1f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3756,14 +3756,14 @@ define @test_vlseg6_mask_nxv1f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3781,7 +3781,7 @@ define @test_vlseg7_nxv1f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3794,7 +3794,7 @@ define @test_vlseg7_mask_nxv1f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3802,7 +3802,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3820,7 +3820,7 @@ define @test_vlseg8_nxv1f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3833,7 +3833,7 @@ define @test_vlseg8_mask_nxv1f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3842,7 +3842,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3860,7 +3860,7 @@ define @test_vlseg2_nxv8f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3873,10 +3873,10 @@ define @test_vlseg2_mask_nxv8f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3894,7 +3894,7 @@ define @test_vlseg3_nxv8f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3907,11 +3907,11 @@ define @test_vlseg3_mask_nxv8f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3929,7 +3929,7 @@ define @test_vlseg4_nxv8f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -3942,12 +3942,12 @@ define @test_vlseg4_mask_nxv8f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -3965,7 +3965,7 @@ define @test_vlseg2_nxv8f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3978,10 +3978,10 @@ define @test_vlseg2_mask_nxv8f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3999,7 +3999,7 @@ define @test_vlseg2_nxv2f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4012,10 +4012,10 @@ define @test_vlseg2_mask_nxv2f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4033,7 +4033,7 @@ define @test_vlseg3_nxv2f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4046,11 +4046,11 @@ define @test_vlseg3_mask_nxv2f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4068,7 +4068,7 @@ define @test_vlseg4_nxv2f64(double* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4081,12 +4081,12 @@ define @test_vlseg4_mask_nxv2f64(double* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4104,7 +4104,7 @@ define @test_vlseg2_nxv4f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4117,10 +4117,10 @@ define @test_vlseg2_mask_nxv4f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4138,7 +4138,7 @@ define @test_vlseg3_nxv4f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4151,11 +4151,11 @@ define @test_vlseg3_mask_nxv4f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4173,7 +4173,7 @@ define @test_vlseg4_nxv4f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4186,12 +4186,12 @@ define @test_vlseg4_mask_nxv4f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4209,7 +4209,7 @@ define @test_vlseg5_nxv4f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4222,13 +4222,13 @@ define @test_vlseg5_mask_nxv4f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4246,7 +4246,7 @@ define @test_vlseg6_nxv4f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4259,14 +4259,14 @@ define @test_vlseg6_mask_nxv4f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4284,7 +4284,7 @@ define @test_vlseg7_nxv4f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4297,7 +4297,7 @@ define @test_vlseg7_mask_nxv4f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4305,7 +4305,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4323,7 +4323,7 @@ define @test_vlseg8_nxv4f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4336,7 +4336,7 @@ define @test_vlseg8_mask_nxv4f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4345,7 +4345,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4363,7 +4363,7 @@ define @test_vlseg2_nxv2f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4376,10 +4376,10 @@ define @test_vlseg2_mask_nxv2f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4397,7 +4397,7 @@ define @test_vlseg3_nxv2f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4410,11 +4410,11 @@ define @test_vlseg3_mask_nxv2f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4432,7 +4432,7 @@ define @test_vlseg4_nxv2f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4445,12 +4445,12 @@ define @test_vlseg4_mask_nxv2f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4468,7 +4468,7 @@ define @test_vlseg5_nxv2f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4481,13 +4481,13 @@ define @test_vlseg5_mask_nxv2f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4505,7 +4505,7 @@ define @test_vlseg6_nxv2f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4518,14 +4518,14 @@ define @test_vlseg6_mask_nxv2f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4543,7 +4543,7 @@ define @test_vlseg7_nxv2f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4556,7 +4556,7 @@ define @test_vlseg7_mask_nxv2f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4564,7 +4564,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4582,7 +4582,7 @@ define @test_vlseg8_nxv2f16(half* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4595,7 +4595,7 @@ define @test_vlseg8_mask_nxv2f16(half* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4604,7 +4604,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4622,7 +4622,7 @@ define @test_vlseg2_nxv4f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4635,10 +4635,10 @@ define @test_vlseg2_mask_nxv4f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4656,7 +4656,7 @@ define @test_vlseg3_nxv4f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4669,11 +4669,11 @@ define @test_vlseg3_mask_nxv4f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4691,7 +4691,7 @@ define @test_vlseg4_nxv4f32(float* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4704,12 +4704,12 @@ define @test_vlseg4_mask_nxv4f32(float* %base, i32 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vlseg-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vlseg-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlseg-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlseg-rv64.ll @@ -8,7 +8,7 @@ define @test_vlseg2_nxv16i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -21,10 +21,10 @@ define @test_vlseg2_mask_nxv16i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -42,7 +42,7 @@ define @test_vlseg2_nxv4i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -55,10 +55,10 @@ define @test_vlseg2_mask_nxv4i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -76,7 +76,7 @@ define @test_vlseg3_nxv4i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -89,11 +89,11 @@ define @test_vlseg3_mask_nxv4i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -111,7 +111,7 @@ define @test_vlseg4_nxv4i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -124,12 +124,12 @@ define @test_vlseg4_mask_nxv4i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -147,7 +147,7 @@ define @test_vlseg2_nxv16i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg2e8.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -160,10 +160,10 @@ define @test_vlseg2_mask_nxv16i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg2e8.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg2e8.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -181,7 +181,7 @@ define @test_vlseg3_nxv16i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg3e8.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -194,11 +194,11 @@ define @test_vlseg3_mask_nxv16i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg3e8.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg3e8.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -216,7 +216,7 @@ define @test_vlseg4_nxv16i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg4e8.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -229,12 +229,12 @@ define @test_vlseg4_mask_nxv16i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg4e8.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg4e8.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -252,7 +252,7 @@ define @test_vlseg2_nxv1i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -265,10 +265,10 @@ define @test_vlseg2_mask_nxv1i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -286,7 +286,7 @@ define @test_vlseg3_nxv1i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -299,11 +299,11 @@ define @test_vlseg3_mask_nxv1i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -321,7 +321,7 @@ define @test_vlseg4_nxv1i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -334,12 +334,12 @@ define @test_vlseg4_mask_nxv1i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -357,7 +357,7 @@ define @test_vlseg5_nxv1i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -370,13 +370,13 @@ define @test_vlseg5_mask_nxv1i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -394,7 +394,7 @@ define @test_vlseg6_nxv1i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -407,14 +407,14 @@ define @test_vlseg6_mask_nxv1i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -432,7 +432,7 @@ define @test_vlseg7_nxv1i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -445,7 +445,7 @@ define @test_vlseg7_mask_nxv1i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -453,7 +453,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -471,7 +471,7 @@ define @test_vlseg8_nxv1i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -484,7 +484,7 @@ define @test_vlseg8_mask_nxv1i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -493,7 +493,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -511,7 +511,7 @@ define @test_vlseg2_nxv1i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -524,10 +524,10 @@ define @test_vlseg2_mask_nxv1i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -545,7 +545,7 @@ define @test_vlseg3_nxv1i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -558,11 +558,11 @@ define @test_vlseg3_mask_nxv1i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -580,7 +580,7 @@ define @test_vlseg4_nxv1i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -593,12 +593,12 @@ define @test_vlseg4_mask_nxv1i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -616,7 +616,7 @@ define @test_vlseg5_nxv1i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -629,13 +629,13 @@ define @test_vlseg5_mask_nxv1i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -653,7 +653,7 @@ define @test_vlseg6_nxv1i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -666,14 +666,14 @@ define @test_vlseg6_mask_nxv1i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -691,7 +691,7 @@ define @test_vlseg7_nxv1i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -704,7 +704,7 @@ define @test_vlseg7_mask_nxv1i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -712,7 +712,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -730,7 +730,7 @@ define @test_vlseg8_nxv1i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -743,7 +743,7 @@ define @test_vlseg8_mask_nxv1i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -752,7 +752,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -770,7 +770,7 @@ define @test_vlseg2_nxv8i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -783,10 +783,10 @@ define @test_vlseg2_mask_nxv8i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -804,7 +804,7 @@ define @test_vlseg3_nxv8i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -817,11 +817,11 @@ define @test_vlseg3_mask_nxv8i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -839,7 +839,7 @@ define @test_vlseg4_nxv8i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -852,12 +852,12 @@ define @test_vlseg4_mask_nxv8i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -875,7 +875,7 @@ define @test_vlseg2_nxv4i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -888,10 +888,10 @@ define @test_vlseg2_mask_nxv4i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -909,7 +909,7 @@ define @test_vlseg3_nxv4i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -922,11 +922,11 @@ define @test_vlseg3_mask_nxv4i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -944,7 +944,7 @@ define @test_vlseg4_nxv4i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -957,12 +957,12 @@ define @test_vlseg4_mask_nxv4i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -980,7 +980,7 @@ define @test_vlseg5_nxv4i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -993,13 +993,13 @@ define @test_vlseg5_mask_nxv4i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1017,7 +1017,7 @@ define @test_vlseg6_nxv4i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1030,14 +1030,14 @@ define @test_vlseg6_mask_nxv4i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1055,7 +1055,7 @@ define @test_vlseg7_nxv4i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1068,7 +1068,7 @@ define @test_vlseg7_mask_nxv4i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1076,7 +1076,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1094,7 +1094,7 @@ define @test_vlseg8_nxv4i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1107,7 +1107,7 @@ define @test_vlseg8_mask_nxv4i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1116,7 +1116,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1134,7 +1134,7 @@ define @test_vlseg2_nxv1i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1147,10 +1147,10 @@ define @test_vlseg2_mask_nxv1i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1168,7 +1168,7 @@ define @test_vlseg3_nxv1i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1181,11 +1181,11 @@ define @test_vlseg3_mask_nxv1i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1203,7 +1203,7 @@ define @test_vlseg4_nxv1i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1216,12 +1216,12 @@ define @test_vlseg4_mask_nxv1i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1239,7 +1239,7 @@ define @test_vlseg5_nxv1i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1252,13 +1252,13 @@ define @test_vlseg5_mask_nxv1i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1276,7 +1276,7 @@ define @test_vlseg6_nxv1i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1289,14 +1289,14 @@ define @test_vlseg6_mask_nxv1i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1314,7 +1314,7 @@ define @test_vlseg7_nxv1i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1327,7 +1327,7 @@ define @test_vlseg7_mask_nxv1i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1335,7 +1335,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1353,7 +1353,7 @@ define @test_vlseg8_nxv1i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1366,7 +1366,7 @@ define @test_vlseg8_mask_nxv1i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1375,7 +1375,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1393,7 +1393,7 @@ define @test_vlseg2_nxv2i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1406,10 +1406,10 @@ define @test_vlseg2_mask_nxv2i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1427,7 +1427,7 @@ define @test_vlseg3_nxv2i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1440,11 +1440,11 @@ define @test_vlseg3_mask_nxv2i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1462,7 +1462,7 @@ define @test_vlseg4_nxv2i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1475,12 +1475,12 @@ define @test_vlseg4_mask_nxv2i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1498,7 +1498,7 @@ define @test_vlseg5_nxv2i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1511,13 +1511,13 @@ define @test_vlseg5_mask_nxv2i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1535,7 +1535,7 @@ define @test_vlseg6_nxv2i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1548,14 +1548,14 @@ define @test_vlseg6_mask_nxv2i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1573,7 +1573,7 @@ define @test_vlseg7_nxv2i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1586,7 +1586,7 @@ define @test_vlseg7_mask_nxv2i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1594,7 +1594,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1612,7 +1612,7 @@ define @test_vlseg8_nxv2i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1625,7 +1625,7 @@ define @test_vlseg8_mask_nxv2i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1634,7 +1634,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1652,7 +1652,7 @@ define @test_vlseg2_nxv8i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1665,10 +1665,10 @@ define @test_vlseg2_mask_nxv8i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1686,7 +1686,7 @@ define @test_vlseg3_nxv8i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1699,11 +1699,11 @@ define @test_vlseg3_mask_nxv8i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1721,7 +1721,7 @@ define @test_vlseg4_nxv8i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1734,12 +1734,12 @@ define @test_vlseg4_mask_nxv8i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1757,7 +1757,7 @@ define @test_vlseg5_nxv8i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1770,13 +1770,13 @@ define @test_vlseg5_mask_nxv8i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1794,7 +1794,7 @@ define @test_vlseg6_nxv8i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1807,14 +1807,14 @@ define @test_vlseg6_mask_nxv8i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1832,7 +1832,7 @@ define @test_vlseg7_nxv8i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1845,7 +1845,7 @@ define @test_vlseg7_mask_nxv8i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1853,7 +1853,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1871,7 +1871,7 @@ define @test_vlseg8_nxv8i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1884,7 +1884,7 @@ define @test_vlseg8_mask_nxv8i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1893,7 +1893,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1911,7 +1911,7 @@ define @test_vlseg2_nxv4i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -1924,10 +1924,10 @@ define @test_vlseg2_mask_nxv4i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -1945,7 +1945,7 @@ define @test_vlseg2_nxv4i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1958,10 +1958,10 @@ define @test_vlseg2_mask_nxv4i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1979,7 +1979,7 @@ define @test_vlseg3_nxv4i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1992,11 +1992,11 @@ define @test_vlseg3_mask_nxv4i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2014,7 +2014,7 @@ define @test_vlseg4_nxv4i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2027,12 +2027,12 @@ define @test_vlseg4_mask_nxv4i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2050,7 +2050,7 @@ define @test_vlseg5_nxv4i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2063,13 +2063,13 @@ define @test_vlseg5_mask_nxv4i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2087,7 +2087,7 @@ define @test_vlseg6_nxv4i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2100,14 +2100,14 @@ define @test_vlseg6_mask_nxv4i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2125,7 +2125,7 @@ define @test_vlseg7_nxv4i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2138,7 +2138,7 @@ define @test_vlseg7_mask_nxv4i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2146,7 +2146,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2164,7 +2164,7 @@ define @test_vlseg8_nxv4i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2177,7 +2177,7 @@ define @test_vlseg8_mask_nxv4i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2186,7 +2186,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2204,7 +2204,7 @@ define @test_vlseg2_nxv1i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2217,10 +2217,10 @@ define @test_vlseg2_mask_nxv1i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2238,7 +2238,7 @@ define @test_vlseg3_nxv1i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2251,11 +2251,11 @@ define @test_vlseg3_mask_nxv1i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2273,7 +2273,7 @@ define @test_vlseg4_nxv1i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2286,12 +2286,12 @@ define @test_vlseg4_mask_nxv1i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2309,7 +2309,7 @@ define @test_vlseg5_nxv1i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2322,13 +2322,13 @@ define @test_vlseg5_mask_nxv1i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2346,7 +2346,7 @@ define @test_vlseg6_nxv1i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2359,14 +2359,14 @@ define @test_vlseg6_mask_nxv1i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2384,7 +2384,7 @@ define @test_vlseg7_nxv1i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2397,7 +2397,7 @@ define @test_vlseg7_mask_nxv1i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2405,7 +2405,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2423,7 +2423,7 @@ define @test_vlseg8_nxv1i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2436,7 +2436,7 @@ define @test_vlseg8_mask_nxv1i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2445,7 +2445,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2463,7 +2463,7 @@ define @test_vlseg2_nxv2i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2476,10 +2476,10 @@ define @test_vlseg2_mask_nxv2i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg2e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2497,7 +2497,7 @@ define @test_vlseg3_nxv2i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2510,11 +2510,11 @@ define @test_vlseg3_mask_nxv2i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg3e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2532,7 +2532,7 @@ define @test_vlseg4_nxv2i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2545,12 +2545,12 @@ define @test_vlseg4_mask_nxv2i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg4e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2568,7 +2568,7 @@ define @test_vlseg5_nxv2i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2581,13 +2581,13 @@ define @test_vlseg5_mask_nxv2i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg5e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2605,7 +2605,7 @@ define @test_vlseg6_nxv2i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2618,14 +2618,14 @@ define @test_vlseg6_mask_nxv2i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg6e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2643,7 +2643,7 @@ define @test_vlseg7_nxv2i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2656,7 +2656,7 @@ define @test_vlseg7_mask_nxv2i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2664,7 +2664,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg7e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2682,7 +2682,7 @@ define @test_vlseg8_nxv2i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2695,7 +2695,7 @@ define @test_vlseg8_mask_nxv2i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2704,7 +2704,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg8e8.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2722,7 +2722,7 @@ define @test_vlseg2_nxv8i32(i32* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2735,10 +2735,10 @@ define @test_vlseg2_mask_nxv8i32(i32* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2756,7 +2756,7 @@ define @test_vlseg2_nxv32i8(i8* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vlseg2e8.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2769,10 +2769,10 @@ define @test_vlseg2_mask_nxv32i8(i8* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vlseg2e8.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vlseg2e8.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2790,7 +2790,7 @@ define @test_vlseg2_nxv2i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2803,10 +2803,10 @@ define @test_vlseg2_mask_nxv2i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2824,7 +2824,7 @@ define @test_vlseg3_nxv2i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2837,11 +2837,11 @@ define @test_vlseg3_mask_nxv2i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2859,7 +2859,7 @@ define @test_vlseg4_nxv2i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2872,12 +2872,12 @@ define @test_vlseg4_mask_nxv2i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2895,7 +2895,7 @@ define @test_vlseg5_nxv2i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2908,13 +2908,13 @@ define @test_vlseg5_mask_nxv2i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2932,7 +2932,7 @@ define @test_vlseg6_nxv2i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2945,14 +2945,14 @@ define @test_vlseg6_mask_nxv2i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2970,7 +2970,7 @@ define @test_vlseg7_nxv2i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2983,7 +2983,7 @@ define @test_vlseg7_mask_nxv2i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2991,7 +2991,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3009,7 +3009,7 @@ define @test_vlseg8_nxv2i16(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3022,7 +3022,7 @@ define @test_vlseg8_mask_nxv2i16(i16* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3031,7 +3031,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3049,7 +3049,7 @@ define @test_vlseg2_nxv2i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3062,10 +3062,10 @@ define @test_vlseg2_mask_nxv2i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3083,7 +3083,7 @@ define @test_vlseg3_nxv2i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3096,11 +3096,11 @@ define @test_vlseg3_mask_nxv2i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3118,7 +3118,7 @@ define @test_vlseg4_nxv2i64(i64* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -3131,12 +3131,12 @@ define @test_vlseg4_mask_nxv2i64(i64* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -3154,7 +3154,7 @@ define @test_vlseg2_nxv16f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3167,10 +3167,10 @@ define @test_vlseg2_mask_nxv16f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3188,7 +3188,7 @@ define @test_vlseg2_nxv4f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3201,10 +3201,10 @@ define @test_vlseg2_mask_nxv4f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vlseg2e64.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3222,7 +3222,7 @@ define @test_vlseg2_nxv1f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3235,10 +3235,10 @@ define @test_vlseg2_mask_nxv1f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg2e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3256,7 +3256,7 @@ define @test_vlseg3_nxv1f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3269,11 +3269,11 @@ define @test_vlseg3_mask_nxv1f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg3e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3291,7 +3291,7 @@ define @test_vlseg4_nxv1f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3304,12 +3304,12 @@ define @test_vlseg4_mask_nxv1f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg4e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3327,7 +3327,7 @@ define @test_vlseg5_nxv1f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3340,13 +3340,13 @@ define @test_vlseg5_mask_nxv1f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg5e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3364,7 +3364,7 @@ define @test_vlseg6_nxv1f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3377,14 +3377,14 @@ define @test_vlseg6_mask_nxv1f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg6e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3402,7 +3402,7 @@ define @test_vlseg7_nxv1f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3415,7 +3415,7 @@ define @test_vlseg7_mask_nxv1f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3423,7 +3423,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg7e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3441,7 +3441,7 @@ define @test_vlseg8_nxv1f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3454,7 +3454,7 @@ define @test_vlseg8_mask_nxv1f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3463,7 +3463,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg8e64.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3481,7 +3481,7 @@ define @test_vlseg2_nxv2f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3494,10 +3494,10 @@ define @test_vlseg2_mask_nxv2f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3515,7 +3515,7 @@ define @test_vlseg3_nxv2f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3528,11 +3528,11 @@ define @test_vlseg3_mask_nxv2f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3550,7 +3550,7 @@ define @test_vlseg4_nxv2f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3563,12 +3563,12 @@ define @test_vlseg4_mask_nxv2f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3586,7 +3586,7 @@ define @test_vlseg5_nxv2f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3599,13 +3599,13 @@ define @test_vlseg5_mask_nxv2f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3623,7 +3623,7 @@ define @test_vlseg6_nxv2f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3636,14 +3636,14 @@ define @test_vlseg6_mask_nxv2f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3661,7 +3661,7 @@ define @test_vlseg7_nxv2f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3674,7 +3674,7 @@ define @test_vlseg7_mask_nxv2f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3682,7 +3682,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3700,7 +3700,7 @@ define @test_vlseg8_nxv2f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3713,7 +3713,7 @@ define @test_vlseg8_mask_nxv2f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3722,7 +3722,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3740,7 +3740,7 @@ define @test_vlseg2_nxv1f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3753,10 +3753,10 @@ define @test_vlseg2_mask_nxv1f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3774,7 +3774,7 @@ define @test_vlseg3_nxv1f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3787,11 +3787,11 @@ define @test_vlseg3_mask_nxv1f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3809,7 +3809,7 @@ define @test_vlseg4_nxv1f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3822,12 +3822,12 @@ define @test_vlseg4_mask_nxv1f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3845,7 +3845,7 @@ define @test_vlseg5_nxv1f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3858,13 +3858,13 @@ define @test_vlseg5_mask_nxv1f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3882,7 +3882,7 @@ define @test_vlseg6_nxv1f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3895,14 +3895,14 @@ define @test_vlseg6_mask_nxv1f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3920,7 +3920,7 @@ define @test_vlseg7_nxv1f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3933,7 +3933,7 @@ define @test_vlseg7_mask_nxv1f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3941,7 +3941,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3959,7 +3959,7 @@ define @test_vlseg8_nxv1f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3972,7 +3972,7 @@ define @test_vlseg8_mask_nxv1f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3981,7 +3981,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3999,7 +3999,7 @@ define @test_vlseg2_nxv1f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4012,10 +4012,10 @@ define @test_vlseg2_mask_nxv1f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg2e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4033,7 +4033,7 @@ define @test_vlseg3_nxv1f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4046,11 +4046,11 @@ define @test_vlseg3_mask_nxv1f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg3e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4068,7 +4068,7 @@ define @test_vlseg4_nxv1f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4081,12 +4081,12 @@ define @test_vlseg4_mask_nxv1f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg4e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4104,7 +4104,7 @@ define @test_vlseg5_nxv1f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4117,13 +4117,13 @@ define @test_vlseg5_mask_nxv1f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg5e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4141,7 +4141,7 @@ define @test_vlseg6_nxv1f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4154,14 +4154,14 @@ define @test_vlseg6_mask_nxv1f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg6e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4179,7 +4179,7 @@ define @test_vlseg7_nxv1f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4192,7 +4192,7 @@ define @test_vlseg7_mask_nxv1f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4200,7 +4200,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg7e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4218,7 +4218,7 @@ define @test_vlseg8_nxv1f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4231,7 +4231,7 @@ define @test_vlseg8_mask_nxv1f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4240,7 +4240,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg8e32.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4258,7 +4258,7 @@ define @test_vlseg2_nxv8f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4271,10 +4271,10 @@ define @test_vlseg2_mask_nxv8f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg2e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4292,7 +4292,7 @@ define @test_vlseg3_nxv8f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4305,11 +4305,11 @@ define @test_vlseg3_mask_nxv8f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg3e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4327,7 +4327,7 @@ define @test_vlseg4_nxv8f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4340,12 +4340,12 @@ define @test_vlseg4_mask_nxv8f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg4e16.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4363,7 +4363,7 @@ define @test_vlseg2_nxv8f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4376,10 +4376,10 @@ define @test_vlseg2_mask_nxv8f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vlseg2e32.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4397,7 +4397,7 @@ define @test_vlseg2_nxv2f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4410,10 +4410,10 @@ define @test_vlseg2_mask_nxv2f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg2e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4431,7 +4431,7 @@ define @test_vlseg3_nxv2f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4444,11 +4444,11 @@ define @test_vlseg3_mask_nxv2f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg3e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4466,7 +4466,7 @@ define @test_vlseg4_nxv2f64(double* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4479,12 +4479,12 @@ define @test_vlseg4_mask_nxv2f64(double* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg4e64.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4502,7 +4502,7 @@ define @test_vlseg2_nxv4f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4515,10 +4515,10 @@ define @test_vlseg2_mask_nxv4f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4536,7 +4536,7 @@ define @test_vlseg3_nxv4f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4549,11 +4549,11 @@ define @test_vlseg3_mask_nxv4f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4571,7 +4571,7 @@ define @test_vlseg4_nxv4f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4584,12 +4584,12 @@ define @test_vlseg4_mask_nxv4f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4607,7 +4607,7 @@ define @test_vlseg5_nxv4f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4620,13 +4620,13 @@ define @test_vlseg5_mask_nxv4f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4644,7 +4644,7 @@ define @test_vlseg6_nxv4f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4657,14 +4657,14 @@ define @test_vlseg6_mask_nxv4f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4682,7 +4682,7 @@ define @test_vlseg7_nxv4f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4695,7 +4695,7 @@ define @test_vlseg7_mask_nxv4f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4703,7 +4703,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4721,7 +4721,7 @@ define @test_vlseg8_nxv4f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4734,7 +4734,7 @@ define @test_vlseg8_mask_nxv4f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4743,7 +4743,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4761,7 +4761,7 @@ define @test_vlseg2_nxv2f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4774,10 +4774,10 @@ define @test_vlseg2_mask_nxv2f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg2e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4795,7 +4795,7 @@ define @test_vlseg3_nxv2f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4808,11 +4808,11 @@ define @test_vlseg3_mask_nxv2f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg3e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4830,7 +4830,7 @@ define @test_vlseg4_nxv2f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4843,12 +4843,12 @@ define @test_vlseg4_mask_nxv2f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg4e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4866,7 +4866,7 @@ define @test_vlseg5_nxv2f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg5_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4879,13 +4879,13 @@ define @test_vlseg5_mask_nxv2f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg5_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg5e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4903,7 +4903,7 @@ define @test_vlseg6_nxv2f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg6_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4916,14 +4916,14 @@ define @test_vlseg6_mask_nxv2f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg6_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg6e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4941,7 +4941,7 @@ define @test_vlseg7_nxv2f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg7_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4954,7 +4954,7 @@ define @test_vlseg7_mask_nxv2f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg7_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4962,7 +4962,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg7e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4980,7 +4980,7 @@ define @test_vlseg8_nxv2f16(half* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4993,7 +4993,7 @@ define @test_vlseg8_mask_nxv2f16(half* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg8_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0) ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -5002,7 +5002,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg8e16.v v7, (a0), v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -5020,7 +5020,7 @@ define @test_vlseg2_nxv4f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -5033,10 +5033,10 @@ define @test_vlseg2_mask_nxv4f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg2e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -5054,7 +5054,7 @@ define @test_vlseg3_nxv4f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg3_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -5067,11 +5067,11 @@ define @test_vlseg3_mask_nxv4f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg3_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg3e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -5089,7 +5089,7 @@ define @test_vlseg4_nxv4f32(float* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg4_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0) ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -5102,12 +5102,12 @@ define @test_vlseg4_mask_nxv4f32(float* %base, i64 %vl, %mask) { ; CHECK-LABEL: test_vlseg4_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0) ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg4e32.v v6, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv32-dead.ll b/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv32-dead.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv32-dead.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv32-dead.ll @@ -8,7 +8,7 @@ define void @test_vlseg2ff_dead_value(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_dead_value: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v0, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -25,7 +25,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -40,7 +40,7 @@ define @test_vlseg2ff_dead_vl(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2ff_dead_vl: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -54,7 +54,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_dead_vl: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -67,7 +67,7 @@ define void @test_vlseg2ff_dead_all(i16* %base, i32 %vl) { ; CHECK-LABEL: test_vlseg2ff_dead_all: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v0, (a0) ; CHECK-NEXT: ret entry: @@ -80,7 +80,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv32.ll @@ -8,7 +8,7 @@ define @test_vlseg2ff_nxv16i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -26,7 +26,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -46,7 +46,7 @@ define @test_vlseg2ff_nxv1i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -64,7 +64,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -84,7 +84,7 @@ define @test_vlseg3ff_nxv1i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -103,7 +103,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -123,7 +123,7 @@ define @test_vlseg4ff_nxv1i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -143,7 +143,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -163,7 +163,7 @@ define @test_vlseg5ff_nxv1i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -184,7 +184,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -204,7 +204,7 @@ define @test_vlseg6ff_nxv1i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -226,7 +226,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -246,7 +246,7 @@ define @test_vlseg7ff_nxv1i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -269,7 +269,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -289,7 +289,7 @@ define @test_vlseg8ff_nxv1i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -313,7 +313,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -333,7 +333,7 @@ define @test_vlseg2ff_nxv16i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -351,7 +351,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -371,7 +371,7 @@ define @test_vlseg3ff_nxv16i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -390,7 +390,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -410,7 +410,7 @@ define @test_vlseg4ff_nxv16i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -430,7 +430,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -450,7 +450,7 @@ define @test_vlseg2ff_nxv2i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -468,7 +468,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -488,7 +488,7 @@ define @test_vlseg3ff_nxv2i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -507,7 +507,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -527,7 +527,7 @@ define @test_vlseg4ff_nxv2i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -547,7 +547,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -567,7 +567,7 @@ define @test_vlseg5ff_nxv2i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -588,7 +588,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -608,7 +608,7 @@ define @test_vlseg6ff_nxv2i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -630,7 +630,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -650,7 +650,7 @@ define @test_vlseg7ff_nxv2i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -673,7 +673,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -693,7 +693,7 @@ define @test_vlseg8ff_nxv2i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -717,7 +717,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -737,7 +737,7 @@ define @test_vlseg2ff_nxv4i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -755,7 +755,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -775,7 +775,7 @@ define @test_vlseg3ff_nxv4i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -794,7 +794,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -814,7 +814,7 @@ define @test_vlseg4ff_nxv4i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -834,7 +834,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -854,7 +854,7 @@ define @test_vlseg5ff_nxv4i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -875,7 +875,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -895,7 +895,7 @@ define @test_vlseg6ff_nxv4i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -917,7 +917,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -937,7 +937,7 @@ define @test_vlseg7ff_nxv4i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -960,7 +960,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -980,7 +980,7 @@ define @test_vlseg8ff_nxv4i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1004,7 +1004,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1024,7 +1024,7 @@ define @test_vlseg2ff_nxv1i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1042,7 +1042,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1062,7 +1062,7 @@ define @test_vlseg3ff_nxv1i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1081,7 +1081,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1101,7 +1101,7 @@ define @test_vlseg4ff_nxv1i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1121,7 +1121,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1141,7 +1141,7 @@ define @test_vlseg5ff_nxv1i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1162,7 +1162,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1182,7 +1182,7 @@ define @test_vlseg6ff_nxv1i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1204,7 +1204,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1224,7 +1224,7 @@ define @test_vlseg7ff_nxv1i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1247,7 +1247,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1267,7 +1267,7 @@ define @test_vlseg8ff_nxv1i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1291,7 +1291,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1311,7 +1311,7 @@ define @test_vlseg2ff_nxv8i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1329,7 +1329,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1349,7 +1349,7 @@ define @test_vlseg3ff_nxv8i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1368,7 +1368,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1388,7 +1388,7 @@ define @test_vlseg4ff_nxv8i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1408,7 +1408,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1428,7 +1428,7 @@ define @test_vlseg2ff_nxv8i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1446,7 +1446,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1466,7 +1466,7 @@ define @test_vlseg3ff_nxv8i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1485,7 +1485,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1505,7 +1505,7 @@ define @test_vlseg4ff_nxv8i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1525,7 +1525,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1545,7 +1545,7 @@ define @test_vlseg5ff_nxv8i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1566,7 +1566,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1586,7 +1586,7 @@ define @test_vlseg6ff_nxv8i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1608,7 +1608,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1628,7 +1628,7 @@ define @test_vlseg7ff_nxv8i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1651,7 +1651,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1671,7 +1671,7 @@ define @test_vlseg8ff_nxv8i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1695,7 +1695,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1715,7 +1715,7 @@ define @test_vlseg2ff_nxv8i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1733,7 +1733,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1753,7 +1753,7 @@ define @test_vlseg2ff_nxv4i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1771,7 +1771,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1791,7 +1791,7 @@ define @test_vlseg3ff_nxv4i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1810,7 +1810,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1830,7 +1830,7 @@ define @test_vlseg4ff_nxv4i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1850,7 +1850,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1870,7 +1870,7 @@ define @test_vlseg5ff_nxv4i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1891,7 +1891,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1911,7 +1911,7 @@ define @test_vlseg6ff_nxv4i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1933,7 +1933,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1953,7 +1953,7 @@ define @test_vlseg7ff_nxv4i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1976,7 +1976,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -1996,7 +1996,7 @@ define @test_vlseg8ff_nxv4i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2020,7 +2020,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2040,7 +2040,7 @@ define @test_vlseg2ff_nxv1i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2058,7 +2058,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2078,7 +2078,7 @@ define @test_vlseg3ff_nxv1i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2097,7 +2097,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2117,7 +2117,7 @@ define @test_vlseg4ff_nxv1i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2137,7 +2137,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2157,7 +2157,7 @@ define @test_vlseg5ff_nxv1i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2178,7 +2178,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2198,7 +2198,7 @@ define @test_vlseg6ff_nxv1i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2220,7 +2220,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2240,7 +2240,7 @@ define @test_vlseg7ff_nxv1i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2263,7 +2263,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2283,7 +2283,7 @@ define @test_vlseg8ff_nxv1i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2307,7 +2307,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2327,7 +2327,7 @@ define @test_vlseg2ff_nxv32i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2345,7 +2345,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2365,7 +2365,7 @@ define @test_vlseg2ff_nxv2i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2383,7 +2383,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2403,7 +2403,7 @@ define @test_vlseg3ff_nxv2i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2422,7 +2422,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2442,7 +2442,7 @@ define @test_vlseg4ff_nxv2i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2462,7 +2462,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2482,7 +2482,7 @@ define @test_vlseg5ff_nxv2i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2503,7 +2503,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2523,7 +2523,7 @@ define @test_vlseg6ff_nxv2i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2545,7 +2545,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2565,7 +2565,7 @@ define @test_vlseg7ff_nxv2i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2588,7 +2588,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2608,7 +2608,7 @@ define @test_vlseg8ff_nxv2i8(i8* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2632,7 +2632,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2652,7 +2652,7 @@ define @test_vlseg2ff_nxv2i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2670,7 +2670,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2690,7 +2690,7 @@ define @test_vlseg3ff_nxv2i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2709,7 +2709,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2729,7 +2729,7 @@ define @test_vlseg4ff_nxv2i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2749,7 +2749,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2769,7 +2769,7 @@ define @test_vlseg5ff_nxv2i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2790,7 +2790,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2810,7 +2810,7 @@ define @test_vlseg6ff_nxv2i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2832,7 +2832,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2852,7 +2852,7 @@ define @test_vlseg7ff_nxv2i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2875,7 +2875,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2895,7 +2895,7 @@ define @test_vlseg8ff_nxv2i16(i16* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2919,7 +2919,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2939,7 +2939,7 @@ define @test_vlseg2ff_nxv4i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2957,7 +2957,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2977,7 +2977,7 @@ define @test_vlseg3ff_nxv4i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -2996,7 +2996,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3016,7 +3016,7 @@ define @test_vlseg4ff_nxv4i32(i32* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3036,7 +3036,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3056,7 +3056,7 @@ define @test_vlseg2ff_nxv16f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3074,7 +3074,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3094,7 +3094,7 @@ define @test_vlseg2ff_nxv4f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3112,7 +3112,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3132,7 +3132,7 @@ define @test_vlseg2ff_nxv1f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3150,7 +3150,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3170,7 +3170,7 @@ define @test_vlseg3ff_nxv1f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3189,7 +3189,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg3e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3209,7 +3209,7 @@ define @test_vlseg4ff_nxv1f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3229,7 +3229,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg4e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3249,7 +3249,7 @@ define @test_vlseg5ff_nxv1f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3270,7 +3270,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg5e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3290,7 +3290,7 @@ define @test_vlseg6ff_nxv1f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3312,7 +3312,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg6e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3332,7 +3332,7 @@ define @test_vlseg7ff_nxv1f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3355,7 +3355,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg7e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3375,7 +3375,7 @@ define @test_vlseg8ff_nxv1f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3399,7 +3399,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg8e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3419,7 +3419,7 @@ define @test_vlseg2ff_nxv2f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3437,7 +3437,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3457,7 +3457,7 @@ define @test_vlseg3ff_nxv2f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3476,7 +3476,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3496,7 +3496,7 @@ define @test_vlseg4ff_nxv2f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3516,7 +3516,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3536,7 +3536,7 @@ define @test_vlseg5ff_nxv2f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3557,7 +3557,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3577,7 +3577,7 @@ define @test_vlseg6ff_nxv2f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3599,7 +3599,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3619,7 +3619,7 @@ define @test_vlseg7ff_nxv2f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3642,7 +3642,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3662,7 +3662,7 @@ define @test_vlseg8ff_nxv2f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3686,7 +3686,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3706,7 +3706,7 @@ define @test_vlseg2ff_nxv1f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3724,7 +3724,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3744,7 +3744,7 @@ define @test_vlseg3ff_nxv1f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3763,7 +3763,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3783,7 +3783,7 @@ define @test_vlseg4ff_nxv1f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3803,7 +3803,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3823,7 +3823,7 @@ define @test_vlseg5ff_nxv1f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3844,7 +3844,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3864,7 +3864,7 @@ define @test_vlseg6ff_nxv1f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3886,7 +3886,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3906,7 +3906,7 @@ define @test_vlseg7ff_nxv1f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3929,7 +3929,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3949,7 +3949,7 @@ define @test_vlseg8ff_nxv1f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3973,7 +3973,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -3993,7 +3993,7 @@ define @test_vlseg2ff_nxv1f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4011,7 +4011,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4031,7 +4031,7 @@ define @test_vlseg3ff_nxv1f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4050,7 +4050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4070,7 +4070,7 @@ define @test_vlseg4ff_nxv1f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4090,7 +4090,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4110,7 +4110,7 @@ define @test_vlseg5ff_nxv1f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4131,7 +4131,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4151,7 +4151,7 @@ define @test_vlseg6ff_nxv1f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4173,7 +4173,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4193,7 +4193,7 @@ define @test_vlseg7ff_nxv1f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4216,7 +4216,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4236,7 +4236,7 @@ define @test_vlseg8ff_nxv1f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4260,7 +4260,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4280,7 +4280,7 @@ define @test_vlseg2ff_nxv8f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4298,7 +4298,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4318,7 +4318,7 @@ define @test_vlseg3ff_nxv8f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4337,7 +4337,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4357,7 +4357,7 @@ define @test_vlseg4ff_nxv8f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4377,7 +4377,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4397,7 +4397,7 @@ define @test_vlseg2ff_nxv8f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4415,7 +4415,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4435,7 +4435,7 @@ define @test_vlseg2ff_nxv2f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4453,7 +4453,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4473,7 +4473,7 @@ define @test_vlseg3ff_nxv2f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4492,7 +4492,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg3e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4512,7 +4512,7 @@ define @test_vlseg4ff_nxv2f64(double* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4532,7 +4532,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg4e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4552,7 +4552,7 @@ define @test_vlseg2ff_nxv4f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4570,7 +4570,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4590,7 +4590,7 @@ define @test_vlseg3ff_nxv4f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4609,7 +4609,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4629,7 +4629,7 @@ define @test_vlseg4ff_nxv4f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4649,7 +4649,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4669,7 +4669,7 @@ define @test_vlseg5ff_nxv4f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4690,7 +4690,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4710,7 +4710,7 @@ define @test_vlseg6ff_nxv4f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4732,7 +4732,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4752,7 +4752,7 @@ define @test_vlseg7ff_nxv4f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4775,7 +4775,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4795,7 +4795,7 @@ define @test_vlseg8ff_nxv4f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4819,7 +4819,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4839,7 +4839,7 @@ define @test_vlseg2ff_nxv2f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4857,7 +4857,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4877,7 +4877,7 @@ define @test_vlseg3ff_nxv2f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4896,7 +4896,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4916,7 +4916,7 @@ define @test_vlseg4ff_nxv2f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4936,7 +4936,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4956,7 +4956,7 @@ define @test_vlseg5ff_nxv2f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4977,7 +4977,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -4997,7 +4997,7 @@ define @test_vlseg6ff_nxv2f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5019,7 +5019,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5039,7 +5039,7 @@ define @test_vlseg7ff_nxv2f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5062,7 +5062,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5082,7 +5082,7 @@ define @test_vlseg8ff_nxv2f16(half* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5106,7 +5106,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5126,7 +5126,7 @@ define @test_vlseg2ff_nxv4f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5144,7 +5144,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5164,7 +5164,7 @@ define @test_vlseg3ff_nxv4f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5183,7 +5183,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5203,7 +5203,7 @@ define @test_vlseg4ff_nxv4f32(float* %base, i32 %vl, i32* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) @@ -5223,7 +5223,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sw a0, 0(a2) diff --git a/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv64-dead.ll b/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv64-dead.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv64-dead.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv64-dead.ll @@ -8,7 +8,7 @@ define void @test_vlseg2ff_dead_value(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_dead_value: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v0, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -25,7 +25,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v8, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -40,7 +40,7 @@ define @test_vlseg2ff_dead_vl(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2ff_dead_vl: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0) ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -54,7 +54,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_dead_vl: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -67,7 +67,7 @@ define void @test_vlseg2ff_dead_all(i16* %base, i64 %vl) { ; CHECK-LABEL: test_vlseg2ff_dead_all: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v0, (a0) ; CHECK-NEXT: ret entry: @@ -80,7 +80,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlsegff-rv64.ll @@ -8,7 +8,7 @@ define @test_vlseg2ff_nxv16i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -26,7 +26,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -46,7 +46,7 @@ define @test_vlseg2ff_nxv4i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -64,7 +64,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -84,7 +84,7 @@ define @test_vlseg3ff_nxv4i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -103,7 +103,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -123,7 +123,7 @@ define @test_vlseg4ff_nxv4i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -143,7 +143,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -163,7 +163,7 @@ define @test_vlseg2ff_nxv16i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -181,7 +181,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -201,7 +201,7 @@ define @test_vlseg3ff_nxv16i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -220,7 +220,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -240,7 +240,7 @@ define @test_vlseg4ff_nxv16i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -260,7 +260,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -280,7 +280,7 @@ define @test_vlseg2ff_nxv1i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -298,7 +298,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -318,7 +318,7 @@ define @test_vlseg3ff_nxv1i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -337,7 +337,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg3e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -357,7 +357,7 @@ define @test_vlseg4ff_nxv1i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -377,7 +377,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg4e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -397,7 +397,7 @@ define @test_vlseg5ff_nxv1i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -418,7 +418,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg5e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -438,7 +438,7 @@ define @test_vlseg6ff_nxv1i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -460,7 +460,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg6e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -480,7 +480,7 @@ define @test_vlseg7ff_nxv1i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -503,7 +503,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg7e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -523,7 +523,7 @@ define @test_vlseg8ff_nxv1i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -547,7 +547,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg8e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -567,7 +567,7 @@ define @test_vlseg2ff_nxv1i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -585,7 +585,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -605,7 +605,7 @@ define @test_vlseg3ff_nxv1i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -624,7 +624,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -644,7 +644,7 @@ define @test_vlseg4ff_nxv1i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -664,7 +664,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -684,7 +684,7 @@ define @test_vlseg5ff_nxv1i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -705,7 +705,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -725,7 +725,7 @@ define @test_vlseg6ff_nxv1i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -747,7 +747,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -767,7 +767,7 @@ define @test_vlseg7ff_nxv1i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -790,7 +790,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -810,7 +810,7 @@ define @test_vlseg8ff_nxv1i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -834,7 +834,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -854,7 +854,7 @@ define @test_vlseg2ff_nxv8i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -872,7 +872,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -892,7 +892,7 @@ define @test_vlseg3ff_nxv8i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -911,7 +911,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -931,7 +931,7 @@ define @test_vlseg4ff_nxv8i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -951,7 +951,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -971,7 +971,7 @@ define @test_vlseg2ff_nxv4i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -989,7 +989,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1009,7 +1009,7 @@ define @test_vlseg3ff_nxv4i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1028,7 +1028,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1048,7 +1048,7 @@ define @test_vlseg4ff_nxv4i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1068,7 +1068,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1088,7 +1088,7 @@ define @test_vlseg5ff_nxv4i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1109,7 +1109,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1129,7 +1129,7 @@ define @test_vlseg6ff_nxv4i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1151,7 +1151,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1171,7 +1171,7 @@ define @test_vlseg7ff_nxv4i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1194,7 +1194,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1214,7 +1214,7 @@ define @test_vlseg8ff_nxv4i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1238,7 +1238,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1258,7 +1258,7 @@ define @test_vlseg2ff_nxv1i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1276,7 +1276,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1296,7 +1296,7 @@ define @test_vlseg3ff_nxv1i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1315,7 +1315,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1335,7 +1335,7 @@ define @test_vlseg4ff_nxv1i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1355,7 +1355,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1375,7 +1375,7 @@ define @test_vlseg5ff_nxv1i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1396,7 +1396,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1416,7 +1416,7 @@ define @test_vlseg6ff_nxv1i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1438,7 +1438,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1458,7 +1458,7 @@ define @test_vlseg7ff_nxv1i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1481,7 +1481,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1501,7 +1501,7 @@ define @test_vlseg8ff_nxv1i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1525,7 +1525,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1545,7 +1545,7 @@ define @test_vlseg2ff_nxv2i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1563,7 +1563,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1583,7 +1583,7 @@ define @test_vlseg3ff_nxv2i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1602,7 +1602,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1622,7 +1622,7 @@ define @test_vlseg4ff_nxv2i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1642,7 +1642,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1662,7 +1662,7 @@ define @test_vlseg5ff_nxv2i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1683,7 +1683,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1703,7 +1703,7 @@ define @test_vlseg6ff_nxv2i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1725,7 +1725,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1745,7 +1745,7 @@ define @test_vlseg7ff_nxv2i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1768,7 +1768,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1788,7 +1788,7 @@ define @test_vlseg8ff_nxv2i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1812,7 +1812,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1832,7 +1832,7 @@ define @test_vlseg2ff_nxv8i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1850,7 +1850,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1870,7 +1870,7 @@ define @test_vlseg3ff_nxv8i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1889,7 +1889,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1909,7 +1909,7 @@ define @test_vlseg4ff_nxv8i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1929,7 +1929,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1949,7 +1949,7 @@ define @test_vlseg5ff_nxv8i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1970,7 +1970,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -1990,7 +1990,7 @@ define @test_vlseg6ff_nxv8i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2012,7 +2012,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2032,7 +2032,7 @@ define @test_vlseg7ff_nxv8i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2055,7 +2055,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2075,7 +2075,7 @@ define @test_vlseg8ff_nxv8i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2099,7 +2099,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2119,7 +2119,7 @@ define @test_vlseg2ff_nxv4i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2137,7 +2137,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2157,7 +2157,7 @@ define @test_vlseg2ff_nxv4i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2175,7 +2175,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2195,7 +2195,7 @@ define @test_vlseg3ff_nxv4i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2214,7 +2214,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2234,7 +2234,7 @@ define @test_vlseg4ff_nxv4i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2254,7 +2254,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2274,7 +2274,7 @@ define @test_vlseg5ff_nxv4i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2295,7 +2295,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2315,7 +2315,7 @@ define @test_vlseg6ff_nxv4i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2337,7 +2337,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2357,7 +2357,7 @@ define @test_vlseg7ff_nxv4i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2380,7 +2380,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2400,7 +2400,7 @@ define @test_vlseg8ff_nxv4i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2424,7 +2424,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2444,7 +2444,7 @@ define @test_vlseg2ff_nxv1i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2462,7 +2462,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2482,7 +2482,7 @@ define @test_vlseg3ff_nxv1i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2501,7 +2501,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2521,7 +2521,7 @@ define @test_vlseg4ff_nxv1i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2541,7 +2541,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2561,7 +2561,7 @@ define @test_vlseg5ff_nxv1i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2582,7 +2582,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2602,7 +2602,7 @@ define @test_vlseg6ff_nxv1i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2624,7 +2624,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2644,7 +2644,7 @@ define @test_vlseg7ff_nxv1i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2667,7 +2667,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2687,7 +2687,7 @@ define @test_vlseg8ff_nxv1i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2711,7 +2711,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2731,7 +2731,7 @@ define @test_vlseg2ff_nxv2i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2749,7 +2749,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2769,7 +2769,7 @@ define @test_vlseg3ff_nxv2i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2788,7 +2788,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg3e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2808,7 +2808,7 @@ define @test_vlseg4ff_nxv2i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2828,7 +2828,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg4e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2848,7 +2848,7 @@ define @test_vlseg5ff_nxv2i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2869,7 +2869,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg5e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2889,7 +2889,7 @@ define @test_vlseg6ff_nxv2i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2911,7 +2911,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg6e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2931,7 +2931,7 @@ define @test_vlseg7ff_nxv2i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2954,7 +2954,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg7e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2974,7 +2974,7 @@ define @test_vlseg8ff_nxv2i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -2998,7 +2998,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vlseg8e8ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3018,7 +3018,7 @@ define @test_vlseg2ff_nxv8i32(i32* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3036,7 +3036,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3056,7 +3056,7 @@ define @test_vlseg2ff_nxv32i8(i8* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vlseg2e8ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3074,7 +3074,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vlseg2e8ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3094,7 +3094,7 @@ define @test_vlseg2ff_nxv2i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3112,7 +3112,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3132,7 +3132,7 @@ define @test_vlseg3ff_nxv2i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3151,7 +3151,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3171,7 +3171,7 @@ define @test_vlseg4ff_nxv2i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3191,7 +3191,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3211,7 +3211,7 @@ define @test_vlseg5ff_nxv2i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3232,7 +3232,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3252,7 +3252,7 @@ define @test_vlseg6ff_nxv2i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3274,7 +3274,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3294,7 +3294,7 @@ define @test_vlseg7ff_nxv2i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3317,7 +3317,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3337,7 +3337,7 @@ define @test_vlseg8ff_nxv2i16(i16* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3361,7 +3361,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3381,7 +3381,7 @@ define @test_vlseg2ff_nxv2i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3399,7 +3399,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3419,7 +3419,7 @@ define @test_vlseg3ff_nxv2i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3438,7 +3438,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg3e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3458,7 +3458,7 @@ define @test_vlseg4ff_nxv2i64(i64* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3478,7 +3478,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg4e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3498,7 +3498,7 @@ define @test_vlseg2ff_nxv16f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3516,7 +3516,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3536,7 +3536,7 @@ define @test_vlseg2ff_nxv4f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3554,7 +3554,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3574,7 +3574,7 @@ define @test_vlseg2ff_nxv1f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3592,7 +3592,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3612,7 +3612,7 @@ define @test_vlseg3ff_nxv1f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg3e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3631,7 +3631,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg3e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3651,7 +3651,7 @@ define @test_vlseg4ff_nxv1f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg4e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3671,7 +3671,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg4e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3691,7 +3691,7 @@ define @test_vlseg5ff_nxv1f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg5e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3712,7 +3712,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg5e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3732,7 +3732,7 @@ define @test_vlseg6ff_nxv1f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg6e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3754,7 +3754,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg6e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3774,7 +3774,7 @@ define @test_vlseg7ff_nxv1f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg7e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3797,7 +3797,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg7e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3817,7 +3817,7 @@ define @test_vlseg8ff_nxv1f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vlseg8e64ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3841,7 +3841,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vlseg8e64ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3861,7 +3861,7 @@ define @test_vlseg2ff_nxv2f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3879,7 +3879,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3899,7 +3899,7 @@ define @test_vlseg3ff_nxv2f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3918,7 +3918,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3938,7 +3938,7 @@ define @test_vlseg4ff_nxv2f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3958,7 +3958,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3978,7 +3978,7 @@ define @test_vlseg5ff_nxv2f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -3999,7 +3999,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4019,7 +4019,7 @@ define @test_vlseg6ff_nxv2f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4041,7 +4041,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4061,7 +4061,7 @@ define @test_vlseg7ff_nxv2f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4084,7 +4084,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4104,7 +4104,7 @@ define @test_vlseg8ff_nxv2f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4128,7 +4128,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4148,7 +4148,7 @@ define @test_vlseg2ff_nxv1f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4166,7 +4166,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4186,7 +4186,7 @@ define @test_vlseg3ff_nxv1f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4205,7 +4205,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4225,7 +4225,7 @@ define @test_vlseg4ff_nxv1f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4245,7 +4245,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4265,7 +4265,7 @@ define @test_vlseg5ff_nxv1f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4286,7 +4286,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4306,7 +4306,7 @@ define @test_vlseg6ff_nxv1f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4328,7 +4328,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4348,7 +4348,7 @@ define @test_vlseg7ff_nxv1f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4371,7 +4371,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4391,7 +4391,7 @@ define @test_vlseg8ff_nxv1f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4415,7 +4415,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4435,7 +4435,7 @@ define @test_vlseg2ff_nxv1f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4453,7 +4453,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4473,7 +4473,7 @@ define @test_vlseg3ff_nxv1f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4492,7 +4492,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4512,7 +4512,7 @@ define @test_vlseg4ff_nxv1f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4532,7 +4532,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4552,7 +4552,7 @@ define @test_vlseg5ff_nxv1f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4573,7 +4573,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg5e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4593,7 +4593,7 @@ define @test_vlseg6ff_nxv1f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4615,7 +4615,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg6e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4635,7 +4635,7 @@ define @test_vlseg7ff_nxv1f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4658,7 +4658,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg7e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4678,7 +4678,7 @@ define @test_vlseg8ff_nxv1f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4702,7 +4702,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vlseg8e32ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4722,7 +4722,7 @@ define @test_vlseg2ff_nxv8f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4740,7 +4740,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4760,7 +4760,7 @@ define @test_vlseg3ff_nxv8f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4779,7 +4779,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4799,7 +4799,7 @@ define @test_vlseg4ff_nxv8f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4819,7 +4819,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4839,7 +4839,7 @@ define @test_vlseg2ff_nxv8f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4857,7 +4857,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4877,7 +4877,7 @@ define @test_vlseg2ff_nxv2f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg2e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4895,7 +4895,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg2e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4915,7 +4915,7 @@ define @test_vlseg3ff_nxv2f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg3e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4934,7 +4934,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg3e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4954,7 +4954,7 @@ define @test_vlseg4ff_nxv2f64(double* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vlseg4e64ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4974,7 +4974,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vlseg4e64ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -4994,7 +4994,7 @@ define @test_vlseg2ff_nxv4f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5012,7 +5012,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5032,7 +5032,7 @@ define @test_vlseg3ff_nxv4f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5051,7 +5051,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5071,7 +5071,7 @@ define @test_vlseg4ff_nxv4f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5091,7 +5091,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5111,7 +5111,7 @@ define @test_vlseg5ff_nxv4f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5132,7 +5132,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5152,7 +5152,7 @@ define @test_vlseg6ff_nxv4f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5174,7 +5174,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5194,7 +5194,7 @@ define @test_vlseg7ff_nxv4f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5217,7 +5217,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5237,7 +5237,7 @@ define @test_vlseg8ff_nxv4f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5261,7 +5261,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5281,7 +5281,7 @@ define @test_vlseg2ff_nxv2f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5299,7 +5299,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5319,7 +5319,7 @@ define @test_vlseg3ff_nxv2f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5338,7 +5338,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg3e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5358,7 +5358,7 @@ define @test_vlseg4ff_nxv2f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5378,7 +5378,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg4e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5398,7 +5398,7 @@ define @test_vlseg5ff_nxv2f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg5ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5419,7 +5419,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg5e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5439,7 +5439,7 @@ define @test_vlseg6ff_nxv2f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg6ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5461,7 +5461,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg6e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5481,7 +5481,7 @@ define @test_vlseg7ff_nxv2f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg7ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5504,7 +5504,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg7e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5524,7 +5524,7 @@ define @test_vlseg8ff_nxv2f16(half* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg8ff_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5548,7 +5548,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vlseg8e16ff.v v7, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5568,7 +5568,7 @@ define @test_vlseg2ff_nxv4f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg2e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5586,7 +5586,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg2e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5606,7 +5606,7 @@ define @test_vlseg3ff_nxv4f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg3ff_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg3e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5625,7 +5625,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg3e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5645,7 +5645,7 @@ define @test_vlseg4ff_nxv4f32(float* %base, i64 %vl, i64* %outvl) { ; CHECK-LABEL: test_vlseg4ff_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vlseg4e32ff.v v6, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) @@ -5665,7 +5665,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vlseg4e32ff.v v6, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a2) diff --git a/llvm/test/CodeGen/RISCV/rvv/vlsseg-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vlsseg-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlsseg-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlsseg-rv32.ll @@ -8,7 +8,7 @@ define @test_vlsseg2_nxv16i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -21,10 +21,10 @@ define @test_vlsseg2_mask_nxv16i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -42,7 +42,7 @@ define @test_vlsseg2_nxv1i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -55,10 +55,10 @@ define @test_vlsseg2_mask_nxv1i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -76,7 +76,7 @@ define @test_vlsseg3_nxv1i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -89,11 +89,11 @@ define @test_vlsseg3_mask_nxv1i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -111,7 +111,7 @@ define @test_vlsseg4_nxv1i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -124,12 +124,12 @@ define @test_vlsseg4_mask_nxv1i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -147,7 +147,7 @@ define @test_vlsseg5_nxv1i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -160,13 +160,13 @@ define @test_vlsseg5_mask_nxv1i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -184,7 +184,7 @@ define @test_vlsseg6_nxv1i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -197,14 +197,14 @@ define @test_vlsseg6_mask_nxv1i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -222,7 +222,7 @@ define @test_vlsseg7_nxv1i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -235,7 +235,7 @@ define @test_vlsseg7_mask_nxv1i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -243,7 +243,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -261,7 +261,7 @@ define @test_vlsseg8_nxv1i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -274,7 +274,7 @@ define @test_vlsseg8_mask_nxv1i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -283,7 +283,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -301,7 +301,7 @@ define @test_vlsseg2_nxv16i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg2e8.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -314,10 +314,10 @@ define @test_vlsseg2_mask_nxv16i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg2e8.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,tu,mu ; CHECK-NEXT: vlsseg2e8.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -335,7 +335,7 @@ define @test_vlsseg3_nxv16i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg3e8.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -348,11 +348,11 @@ define @test_vlsseg3_mask_nxv16i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg3e8.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,tu,mu ; CHECK-NEXT: vlsseg3e8.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -370,7 +370,7 @@ define @test_vlsseg4_nxv16i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg4e8.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -383,12 +383,12 @@ define @test_vlsseg4_mask_nxv16i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg4e8.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,tu,mu ; CHECK-NEXT: vlsseg4e8.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -406,7 +406,7 @@ define @test_vlsseg2_nxv2i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -419,10 +419,10 @@ define @test_vlsseg2_mask_nxv2i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -440,7 +440,7 @@ define @test_vlsseg3_nxv2i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -453,11 +453,11 @@ define @test_vlsseg3_mask_nxv2i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -475,7 +475,7 @@ define @test_vlsseg4_nxv2i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -488,12 +488,12 @@ define @test_vlsseg4_mask_nxv2i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -511,7 +511,7 @@ define @test_vlsseg5_nxv2i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -524,13 +524,13 @@ define @test_vlsseg5_mask_nxv2i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -548,7 +548,7 @@ define @test_vlsseg6_nxv2i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -561,14 +561,14 @@ define @test_vlsseg6_mask_nxv2i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -586,7 +586,7 @@ define @test_vlsseg7_nxv2i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -599,7 +599,7 @@ define @test_vlsseg7_mask_nxv2i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -607,7 +607,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -625,7 +625,7 @@ define @test_vlsseg8_nxv2i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -638,7 +638,7 @@ define @test_vlsseg8_mask_nxv2i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -647,7 +647,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -665,7 +665,7 @@ define @test_vlsseg2_nxv4i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -678,10 +678,10 @@ define @test_vlsseg2_mask_nxv4i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -699,7 +699,7 @@ define @test_vlsseg3_nxv4i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -712,11 +712,11 @@ define @test_vlsseg3_mask_nxv4i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -734,7 +734,7 @@ define @test_vlsseg4_nxv4i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -747,12 +747,12 @@ define @test_vlsseg4_mask_nxv4i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -770,7 +770,7 @@ define @test_vlsseg5_nxv4i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -783,13 +783,13 @@ define @test_vlsseg5_mask_nxv4i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -807,7 +807,7 @@ define @test_vlsseg6_nxv4i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -820,14 +820,14 @@ define @test_vlsseg6_mask_nxv4i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -845,7 +845,7 @@ define @test_vlsseg7_nxv4i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -858,7 +858,7 @@ define @test_vlsseg7_mask_nxv4i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -866,7 +866,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -884,7 +884,7 @@ define @test_vlsseg8_nxv4i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -897,7 +897,7 @@ define @test_vlsseg8_mask_nxv4i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -906,7 +906,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -924,7 +924,7 @@ define @test_vlsseg2_nxv1i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -937,10 +937,10 @@ define @test_vlsseg2_mask_nxv1i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -958,7 +958,7 @@ define @test_vlsseg3_nxv1i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -971,11 +971,11 @@ define @test_vlsseg3_mask_nxv1i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -993,7 +993,7 @@ define @test_vlsseg4_nxv1i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1006,12 +1006,12 @@ define @test_vlsseg4_mask_nxv1i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1029,7 +1029,7 @@ define @test_vlsseg5_nxv1i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1042,13 +1042,13 @@ define @test_vlsseg5_mask_nxv1i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1066,7 +1066,7 @@ define @test_vlsseg6_nxv1i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1079,14 +1079,14 @@ define @test_vlsseg6_mask_nxv1i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1104,7 +1104,7 @@ define @test_vlsseg7_nxv1i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1117,7 +1117,7 @@ define @test_vlsseg7_mask_nxv1i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1125,7 +1125,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1143,7 +1143,7 @@ define @test_vlsseg8_nxv1i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1156,7 +1156,7 @@ define @test_vlsseg8_mask_nxv1i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1165,7 +1165,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1183,7 +1183,7 @@ define @test_vlsseg2_nxv8i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -1196,10 +1196,10 @@ define @test_vlsseg2_mask_nxv8i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -1217,7 +1217,7 @@ define @test_vlsseg3_nxv8i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -1230,11 +1230,11 @@ define @test_vlsseg3_mask_nxv8i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -1252,7 +1252,7 @@ define @test_vlsseg4_nxv8i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -1265,12 +1265,12 @@ define @test_vlsseg4_mask_nxv8i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -1288,7 +1288,7 @@ define @test_vlsseg2_nxv8i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1301,10 +1301,10 @@ define @test_vlsseg2_mask_nxv8i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1322,7 +1322,7 @@ define @test_vlsseg3_nxv8i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1335,11 +1335,11 @@ define @test_vlsseg3_mask_nxv8i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1357,7 +1357,7 @@ define @test_vlsseg4_nxv8i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1370,12 +1370,12 @@ define @test_vlsseg4_mask_nxv8i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1393,7 +1393,7 @@ define @test_vlsseg5_nxv8i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1406,13 +1406,13 @@ define @test_vlsseg5_mask_nxv8i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1430,7 +1430,7 @@ define @test_vlsseg6_nxv8i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1443,14 +1443,14 @@ define @test_vlsseg6_mask_nxv8i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1468,7 +1468,7 @@ define @test_vlsseg7_nxv8i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1481,7 +1481,7 @@ define @test_vlsseg7_mask_nxv8i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1489,7 +1489,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1507,7 +1507,7 @@ define @test_vlsseg8_nxv8i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1520,7 +1520,7 @@ define @test_vlsseg8_mask_nxv8i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1529,7 +1529,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1547,7 +1547,7 @@ define @test_vlsseg2_nxv8i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -1560,10 +1560,10 @@ define @test_vlsseg2_mask_nxv8i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,tu,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -1581,7 +1581,7 @@ define @test_vlsseg2_nxv4i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1594,10 +1594,10 @@ define @test_vlsseg2_mask_nxv4i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1615,7 +1615,7 @@ define @test_vlsseg3_nxv4i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1628,11 +1628,11 @@ define @test_vlsseg3_mask_nxv4i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1650,7 +1650,7 @@ define @test_vlsseg4_nxv4i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1663,12 +1663,12 @@ define @test_vlsseg4_mask_nxv4i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1686,7 +1686,7 @@ define @test_vlsseg5_nxv4i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1699,13 +1699,13 @@ define @test_vlsseg5_mask_nxv4i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1723,7 +1723,7 @@ define @test_vlsseg6_nxv4i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1736,14 +1736,14 @@ define @test_vlsseg6_mask_nxv4i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1761,7 +1761,7 @@ define @test_vlsseg7_nxv4i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1774,7 +1774,7 @@ define @test_vlsseg7_mask_nxv4i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1782,7 +1782,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1800,7 +1800,7 @@ define @test_vlsseg8_nxv4i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1813,7 +1813,7 @@ define @test_vlsseg8_mask_nxv4i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1822,7 +1822,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1840,7 +1840,7 @@ define @test_vlsseg2_nxv1i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1853,10 +1853,10 @@ define @test_vlsseg2_mask_nxv1i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1874,7 +1874,7 @@ define @test_vlsseg3_nxv1i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1887,11 +1887,11 @@ define @test_vlsseg3_mask_nxv1i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1909,7 +1909,7 @@ define @test_vlsseg4_nxv1i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1922,12 +1922,12 @@ define @test_vlsseg4_mask_nxv1i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1945,7 +1945,7 @@ define @test_vlsseg5_nxv1i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1958,13 +1958,13 @@ define @test_vlsseg5_mask_nxv1i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1982,7 +1982,7 @@ define @test_vlsseg6_nxv1i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1995,14 +1995,14 @@ define @test_vlsseg6_mask_nxv1i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2020,7 +2020,7 @@ define @test_vlsseg7_nxv1i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2033,7 +2033,7 @@ define @test_vlsseg7_mask_nxv1i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2041,7 +2041,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2059,7 +2059,7 @@ define @test_vlsseg8_nxv1i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2072,7 +2072,7 @@ define @test_vlsseg8_mask_nxv1i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2081,7 +2081,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2099,7 +2099,7 @@ define @test_vlsseg2_nxv32i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vlsseg2e8.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2112,10 +2112,10 @@ define @test_vlsseg2_mask_nxv32i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vlsseg2e8.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,tu,mu ; CHECK-NEXT: vlsseg2e8.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2133,7 +2133,7 @@ define @test_vlsseg2_nxv2i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2146,10 +2146,10 @@ define @test_vlsseg2_mask_nxv2i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2167,7 +2167,7 @@ define @test_vlsseg3_nxv2i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2180,11 +2180,11 @@ define @test_vlsseg3_mask_nxv2i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2202,7 +2202,7 @@ define @test_vlsseg4_nxv2i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2215,12 +2215,12 @@ define @test_vlsseg4_mask_nxv2i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2238,7 +2238,7 @@ define @test_vlsseg5_nxv2i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2251,13 +2251,13 @@ define @test_vlsseg5_mask_nxv2i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2275,7 +2275,7 @@ define @test_vlsseg6_nxv2i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2288,14 +2288,14 @@ define @test_vlsseg6_mask_nxv2i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2313,7 +2313,7 @@ define @test_vlsseg7_nxv2i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2326,7 +2326,7 @@ define @test_vlsseg7_mask_nxv2i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2334,7 +2334,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2352,7 +2352,7 @@ define @test_vlsseg8_nxv2i8(i8* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2365,7 +2365,7 @@ define @test_vlsseg8_mask_nxv2i8(i8* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2374,7 +2374,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2392,7 +2392,7 @@ define @test_vlsseg2_nxv2i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2405,10 +2405,10 @@ define @test_vlsseg2_mask_nxv2i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2426,7 +2426,7 @@ define @test_vlsseg3_nxv2i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2439,11 +2439,11 @@ define @test_vlsseg3_mask_nxv2i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2461,7 +2461,7 @@ define @test_vlsseg4_nxv2i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2474,12 +2474,12 @@ define @test_vlsseg4_mask_nxv2i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2497,7 +2497,7 @@ define @test_vlsseg5_nxv2i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2510,13 +2510,13 @@ define @test_vlsseg5_mask_nxv2i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2534,7 +2534,7 @@ define @test_vlsseg6_nxv2i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2547,14 +2547,14 @@ define @test_vlsseg6_mask_nxv2i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2572,7 +2572,7 @@ define @test_vlsseg7_nxv2i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2585,7 +2585,7 @@ define @test_vlsseg7_mask_nxv2i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2593,7 +2593,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2611,7 +2611,7 @@ define @test_vlsseg8_nxv2i16(i16* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2624,7 +2624,7 @@ define @test_vlsseg8_mask_nxv2i16(i16* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2633,7 +2633,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2651,7 +2651,7 @@ define @test_vlsseg2_nxv4i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2664,10 +2664,10 @@ define @test_vlsseg2_mask_nxv4i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2685,7 +2685,7 @@ define @test_vlsseg3_nxv4i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -2698,11 +2698,11 @@ define @test_vlsseg3_mask_nxv4i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -2720,7 +2720,7 @@ define @test_vlsseg4_nxv4i32(i32* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -2733,12 +2733,12 @@ define @test_vlsseg4_mask_nxv4i32(i32* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -2756,7 +2756,7 @@ define @test_vlsseg2_nxv16f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2769,10 +2769,10 @@ define @test_vlsseg2_mask_nxv16f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2790,7 +2790,7 @@ define @test_vlsseg2_nxv4f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2803,10 +2803,10 @@ define @test_vlsseg2_mask_nxv4f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2824,7 +2824,7 @@ define @test_vlsseg2_nxv1f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2837,10 +2837,10 @@ define @test_vlsseg2_mask_nxv1f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2858,7 +2858,7 @@ define @test_vlsseg3_nxv1f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2871,11 +2871,11 @@ define @test_vlsseg3_mask_nxv1f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2893,7 +2893,7 @@ define @test_vlsseg4_nxv1f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2906,12 +2906,12 @@ define @test_vlsseg4_mask_nxv1f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2929,7 +2929,7 @@ define @test_vlsseg5_nxv1f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2942,13 +2942,13 @@ define @test_vlsseg5_mask_nxv1f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2966,7 +2966,7 @@ define @test_vlsseg6_nxv1f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2979,14 +2979,14 @@ define @test_vlsseg6_mask_nxv1f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3004,7 +3004,7 @@ define @test_vlsseg7_nxv1f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3017,7 +3017,7 @@ define @test_vlsseg7_mask_nxv1f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3025,7 +3025,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3043,7 +3043,7 @@ define @test_vlsseg8_nxv1f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3056,7 +3056,7 @@ define @test_vlsseg8_mask_nxv1f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3065,7 +3065,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3083,7 +3083,7 @@ define @test_vlsseg2_nxv2f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3096,10 +3096,10 @@ define @test_vlsseg2_mask_nxv2f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3117,7 +3117,7 @@ define @test_vlsseg3_nxv2f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3130,11 +3130,11 @@ define @test_vlsseg3_mask_nxv2f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3152,7 +3152,7 @@ define @test_vlsseg4_nxv2f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3165,12 +3165,12 @@ define @test_vlsseg4_mask_nxv2f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3188,7 +3188,7 @@ define @test_vlsseg5_nxv2f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3201,13 +3201,13 @@ define @test_vlsseg5_mask_nxv2f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3225,7 +3225,7 @@ define @test_vlsseg6_nxv2f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3238,14 +3238,14 @@ define @test_vlsseg6_mask_nxv2f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3263,7 +3263,7 @@ define @test_vlsseg7_nxv2f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3276,7 +3276,7 @@ define @test_vlsseg7_mask_nxv2f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3284,7 +3284,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3302,7 +3302,7 @@ define @test_vlsseg8_nxv2f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3315,7 +3315,7 @@ define @test_vlsseg8_mask_nxv2f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3324,7 +3324,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3342,7 +3342,7 @@ define @test_vlsseg2_nxv1f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3355,10 +3355,10 @@ define @test_vlsseg2_mask_nxv1f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3376,7 +3376,7 @@ define @test_vlsseg3_nxv1f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3389,11 +3389,11 @@ define @test_vlsseg3_mask_nxv1f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3411,7 +3411,7 @@ define @test_vlsseg4_nxv1f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3424,12 +3424,12 @@ define @test_vlsseg4_mask_nxv1f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3447,7 +3447,7 @@ define @test_vlsseg5_nxv1f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3460,13 +3460,13 @@ define @test_vlsseg5_mask_nxv1f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3484,7 +3484,7 @@ define @test_vlsseg6_nxv1f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3497,14 +3497,14 @@ define @test_vlsseg6_mask_nxv1f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3522,7 +3522,7 @@ define @test_vlsseg7_nxv1f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3535,7 +3535,7 @@ define @test_vlsseg7_mask_nxv1f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3543,7 +3543,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3561,7 +3561,7 @@ define @test_vlsseg8_nxv1f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3574,7 +3574,7 @@ define @test_vlsseg8_mask_nxv1f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3583,7 +3583,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3601,7 +3601,7 @@ define @test_vlsseg2_nxv1f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3614,10 +3614,10 @@ define @test_vlsseg2_mask_nxv1f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3635,7 +3635,7 @@ define @test_vlsseg3_nxv1f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3648,11 +3648,11 @@ define @test_vlsseg3_mask_nxv1f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3670,7 +3670,7 @@ define @test_vlsseg4_nxv1f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3683,12 +3683,12 @@ define @test_vlsseg4_mask_nxv1f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3706,7 +3706,7 @@ define @test_vlsseg5_nxv1f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3719,13 +3719,13 @@ define @test_vlsseg5_mask_nxv1f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3743,7 +3743,7 @@ define @test_vlsseg6_nxv1f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3756,14 +3756,14 @@ define @test_vlsseg6_mask_nxv1f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3781,7 +3781,7 @@ define @test_vlsseg7_nxv1f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3794,7 +3794,7 @@ define @test_vlsseg7_mask_nxv1f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3802,7 +3802,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3820,7 +3820,7 @@ define @test_vlsseg8_nxv1f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3833,7 +3833,7 @@ define @test_vlsseg8_mask_nxv1f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3842,7 +3842,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3860,7 +3860,7 @@ define @test_vlsseg2_nxv8f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3873,10 +3873,10 @@ define @test_vlsseg2_mask_nxv8f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3894,7 +3894,7 @@ define @test_vlsseg3_nxv8f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3907,11 +3907,11 @@ define @test_vlsseg3_mask_nxv8f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3929,7 +3929,7 @@ define @test_vlsseg4_nxv8f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -3942,12 +3942,12 @@ define @test_vlsseg4_mask_nxv8f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -3965,7 +3965,7 @@ define @test_vlsseg2_nxv8f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3978,10 +3978,10 @@ define @test_vlsseg2_mask_nxv8f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,tu,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3999,7 +3999,7 @@ define @test_vlsseg2_nxv2f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4012,10 +4012,10 @@ define @test_vlsseg2_mask_nxv2f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4033,7 +4033,7 @@ define @test_vlsseg3_nxv2f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4046,11 +4046,11 @@ define @test_vlsseg3_mask_nxv2f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4068,7 +4068,7 @@ define @test_vlsseg4_nxv2f64(double* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4081,12 +4081,12 @@ define @test_vlsseg4_mask_nxv2f64(double* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4104,7 +4104,7 @@ define @test_vlsseg2_nxv4f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4117,10 +4117,10 @@ define @test_vlsseg2_mask_nxv4f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4138,7 +4138,7 @@ define @test_vlsseg3_nxv4f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4151,11 +4151,11 @@ define @test_vlsseg3_mask_nxv4f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4173,7 +4173,7 @@ define @test_vlsseg4_nxv4f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4186,12 +4186,12 @@ define @test_vlsseg4_mask_nxv4f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4209,7 +4209,7 @@ define @test_vlsseg5_nxv4f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4222,13 +4222,13 @@ define @test_vlsseg5_mask_nxv4f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4246,7 +4246,7 @@ define @test_vlsseg6_nxv4f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4259,14 +4259,14 @@ define @test_vlsseg6_mask_nxv4f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4284,7 +4284,7 @@ define @test_vlsseg7_nxv4f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4297,7 +4297,7 @@ define @test_vlsseg7_mask_nxv4f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4305,7 +4305,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4323,7 +4323,7 @@ define @test_vlsseg8_nxv4f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4336,7 +4336,7 @@ define @test_vlsseg8_mask_nxv4f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4345,7 +4345,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4363,7 +4363,7 @@ define @test_vlsseg2_nxv2f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4376,10 +4376,10 @@ define @test_vlsseg2_mask_nxv2f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4397,7 +4397,7 @@ define @test_vlsseg3_nxv2f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4410,11 +4410,11 @@ define @test_vlsseg3_mask_nxv2f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4432,7 +4432,7 @@ define @test_vlsseg4_nxv2f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4445,12 +4445,12 @@ define @test_vlsseg4_mask_nxv2f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4468,7 +4468,7 @@ define @test_vlsseg5_nxv2f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4481,13 +4481,13 @@ define @test_vlsseg5_mask_nxv2f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4505,7 +4505,7 @@ define @test_vlsseg6_nxv2f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4518,14 +4518,14 @@ define @test_vlsseg6_mask_nxv2f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4543,7 +4543,7 @@ define @test_vlsseg7_nxv2f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4556,7 +4556,7 @@ define @test_vlsseg7_mask_nxv2f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4564,7 +4564,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4582,7 +4582,7 @@ define @test_vlsseg8_nxv2f16(half* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4595,7 +4595,7 @@ define @test_vlsseg8_mask_nxv2f16(half* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4604,7 +4604,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4622,7 +4622,7 @@ define @test_vlsseg2_nxv4f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4635,10 +4635,10 @@ define @test_vlsseg2_mask_nxv4f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4656,7 +4656,7 @@ define @test_vlsseg3_nxv4f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4669,11 +4669,11 @@ define @test_vlsseg3_mask_nxv4f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4691,7 +4691,7 @@ define @test_vlsseg4_nxv4f32(float* %base, i32 %offset, i32 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4704,12 +4704,12 @@ define @test_vlsseg4_mask_nxv4f32(float* %base, i32 %offset, i32 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vlsseg-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vlsseg-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vlsseg-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vlsseg-rv64.ll @@ -8,7 +8,7 @@ define @test_vlsseg2_nxv16i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -21,10 +21,10 @@ define @test_vlsseg2_mask_nxv16i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -42,7 +42,7 @@ define @test_vlsseg2_nxv4i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -55,10 +55,10 @@ define @test_vlsseg2_mask_nxv4i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -76,7 +76,7 @@ define @test_vlsseg3_nxv4i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -89,11 +89,11 @@ define @test_vlsseg3_mask_nxv4i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -111,7 +111,7 @@ define @test_vlsseg4_nxv4i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -124,12 +124,12 @@ define @test_vlsseg4_mask_nxv4i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -147,7 +147,7 @@ define @test_vlsseg2_nxv16i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg2e8.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -160,10 +160,10 @@ define @test_vlsseg2_mask_nxv16i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg2e8.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,tu,mu ; CHECK-NEXT: vlsseg2e8.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -181,7 +181,7 @@ define @test_vlsseg3_nxv16i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg3e8.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -194,11 +194,11 @@ define @test_vlsseg3_mask_nxv16i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg3e8.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,tu,mu ; CHECK-NEXT: vlsseg3e8.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -216,7 +216,7 @@ define @test_vlsseg4_nxv16i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg4e8.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -229,12 +229,12 @@ define @test_vlsseg4_mask_nxv16i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vlsseg4e8.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,tu,mu ; CHECK-NEXT: vlsseg4e8.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -252,7 +252,7 @@ define @test_vlsseg2_nxv1i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -265,10 +265,10 @@ define @test_vlsseg2_mask_nxv1i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -286,7 +286,7 @@ define @test_vlsseg3_nxv1i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -299,11 +299,11 @@ define @test_vlsseg3_mask_nxv1i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -321,7 +321,7 @@ define @test_vlsseg4_nxv1i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -334,12 +334,12 @@ define @test_vlsseg4_mask_nxv1i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -357,7 +357,7 @@ define @test_vlsseg5_nxv1i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -370,13 +370,13 @@ define @test_vlsseg5_mask_nxv1i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -394,7 +394,7 @@ define @test_vlsseg6_nxv1i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -407,14 +407,14 @@ define @test_vlsseg6_mask_nxv1i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -432,7 +432,7 @@ define @test_vlsseg7_nxv1i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -445,7 +445,7 @@ define @test_vlsseg7_mask_nxv1i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -453,7 +453,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -471,7 +471,7 @@ define @test_vlsseg8_nxv1i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -484,7 +484,7 @@ define @test_vlsseg8_mask_nxv1i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -493,7 +493,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -511,7 +511,7 @@ define @test_vlsseg2_nxv1i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -524,10 +524,10 @@ define @test_vlsseg2_mask_nxv1i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -545,7 +545,7 @@ define @test_vlsseg3_nxv1i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -558,11 +558,11 @@ define @test_vlsseg3_mask_nxv1i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -580,7 +580,7 @@ define @test_vlsseg4_nxv1i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -593,12 +593,12 @@ define @test_vlsseg4_mask_nxv1i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -616,7 +616,7 @@ define @test_vlsseg5_nxv1i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -629,13 +629,13 @@ define @test_vlsseg5_mask_nxv1i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -653,7 +653,7 @@ define @test_vlsseg6_nxv1i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -666,14 +666,14 @@ define @test_vlsseg6_mask_nxv1i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -691,7 +691,7 @@ define @test_vlsseg7_nxv1i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -704,7 +704,7 @@ define @test_vlsseg7_mask_nxv1i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -712,7 +712,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -730,7 +730,7 @@ define @test_vlsseg8_nxv1i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -743,7 +743,7 @@ define @test_vlsseg8_mask_nxv1i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -752,7 +752,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -770,7 +770,7 @@ define @test_vlsseg2_nxv8i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -783,10 +783,10 @@ define @test_vlsseg2_mask_nxv8i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -804,7 +804,7 @@ define @test_vlsseg3_nxv8i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -817,11 +817,11 @@ define @test_vlsseg3_mask_nxv8i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -839,7 +839,7 @@ define @test_vlsseg4_nxv8i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -852,12 +852,12 @@ define @test_vlsseg4_mask_nxv8i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -875,7 +875,7 @@ define @test_vlsseg2_nxv4i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -888,10 +888,10 @@ define @test_vlsseg2_mask_nxv4i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -909,7 +909,7 @@ define @test_vlsseg3_nxv4i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -922,11 +922,11 @@ define @test_vlsseg3_mask_nxv4i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -944,7 +944,7 @@ define @test_vlsseg4_nxv4i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -957,12 +957,12 @@ define @test_vlsseg4_mask_nxv4i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -980,7 +980,7 @@ define @test_vlsseg5_nxv4i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -993,13 +993,13 @@ define @test_vlsseg5_mask_nxv4i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1017,7 +1017,7 @@ define @test_vlsseg6_nxv4i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1030,14 +1030,14 @@ define @test_vlsseg6_mask_nxv4i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1055,7 +1055,7 @@ define @test_vlsseg7_nxv4i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1068,7 +1068,7 @@ define @test_vlsseg7_mask_nxv4i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1076,7 +1076,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1094,7 +1094,7 @@ define @test_vlsseg8_nxv4i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1107,7 +1107,7 @@ define @test_vlsseg8_mask_nxv4i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1116,7 +1116,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,tu,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1134,7 +1134,7 @@ define @test_vlsseg2_nxv1i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1147,10 +1147,10 @@ define @test_vlsseg2_mask_nxv1i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1168,7 +1168,7 @@ define @test_vlsseg3_nxv1i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1181,11 +1181,11 @@ define @test_vlsseg3_mask_nxv1i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1203,7 +1203,7 @@ define @test_vlsseg4_nxv1i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1216,12 +1216,12 @@ define @test_vlsseg4_mask_nxv1i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1239,7 +1239,7 @@ define @test_vlsseg5_nxv1i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1252,13 +1252,13 @@ define @test_vlsseg5_mask_nxv1i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1276,7 +1276,7 @@ define @test_vlsseg6_nxv1i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1289,14 +1289,14 @@ define @test_vlsseg6_mask_nxv1i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1314,7 +1314,7 @@ define @test_vlsseg7_nxv1i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1327,7 +1327,7 @@ define @test_vlsseg7_mask_nxv1i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1335,7 +1335,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1353,7 +1353,7 @@ define @test_vlsseg8_nxv1i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1366,7 +1366,7 @@ define @test_vlsseg8_mask_nxv1i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1375,7 +1375,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1393,7 +1393,7 @@ define @test_vlsseg2_nxv2i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1406,10 +1406,10 @@ define @test_vlsseg2_mask_nxv2i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1427,7 +1427,7 @@ define @test_vlsseg3_nxv2i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1440,11 +1440,11 @@ define @test_vlsseg3_mask_nxv2i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1462,7 +1462,7 @@ define @test_vlsseg4_nxv2i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1475,12 +1475,12 @@ define @test_vlsseg4_mask_nxv2i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1498,7 +1498,7 @@ define @test_vlsseg5_nxv2i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1511,13 +1511,13 @@ define @test_vlsseg5_mask_nxv2i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1535,7 +1535,7 @@ define @test_vlsseg6_nxv2i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1548,14 +1548,14 @@ define @test_vlsseg6_mask_nxv2i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1573,7 +1573,7 @@ define @test_vlsseg7_nxv2i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1586,7 +1586,7 @@ define @test_vlsseg7_mask_nxv2i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1594,7 +1594,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1612,7 +1612,7 @@ define @test_vlsseg8_nxv2i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1625,7 +1625,7 @@ define @test_vlsseg8_mask_nxv2i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1634,7 +1634,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1652,7 +1652,7 @@ define @test_vlsseg2_nxv8i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1665,10 +1665,10 @@ define @test_vlsseg2_mask_nxv8i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1686,7 +1686,7 @@ define @test_vlsseg3_nxv8i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1699,11 +1699,11 @@ define @test_vlsseg3_mask_nxv8i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1721,7 +1721,7 @@ define @test_vlsseg4_nxv8i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1734,12 +1734,12 @@ define @test_vlsseg4_mask_nxv8i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -1757,7 +1757,7 @@ define @test_vlsseg5_nxv8i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1770,13 +1770,13 @@ define @test_vlsseg5_mask_nxv8i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -1794,7 +1794,7 @@ define @test_vlsseg6_nxv8i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1807,14 +1807,14 @@ define @test_vlsseg6_mask_nxv8i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -1832,7 +1832,7 @@ define @test_vlsseg7_nxv8i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1845,7 +1845,7 @@ define @test_vlsseg7_mask_nxv8i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1853,7 +1853,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -1871,7 +1871,7 @@ define @test_vlsseg8_nxv8i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1884,7 +1884,7 @@ define @test_vlsseg8_mask_nxv8i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -1893,7 +1893,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,tu,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -1911,7 +1911,7 @@ define @test_vlsseg2_nxv4i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -1924,10 +1924,10 @@ define @test_vlsseg2_mask_nxv4i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -1945,7 +1945,7 @@ define @test_vlsseg2_nxv4i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1958,10 +1958,10 @@ define @test_vlsseg2_mask_nxv4i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1979,7 +1979,7 @@ define @test_vlsseg3_nxv4i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1992,11 +1992,11 @@ define @test_vlsseg3_mask_nxv4i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2014,7 +2014,7 @@ define @test_vlsseg4_nxv4i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2027,12 +2027,12 @@ define @test_vlsseg4_mask_nxv4i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2050,7 +2050,7 @@ define @test_vlsseg5_nxv4i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2063,13 +2063,13 @@ define @test_vlsseg5_mask_nxv4i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2087,7 +2087,7 @@ define @test_vlsseg6_nxv4i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2100,14 +2100,14 @@ define @test_vlsseg6_mask_nxv4i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2125,7 +2125,7 @@ define @test_vlsseg7_nxv4i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2138,7 +2138,7 @@ define @test_vlsseg7_mask_nxv4i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2146,7 +2146,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2164,7 +2164,7 @@ define @test_vlsseg8_nxv4i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2177,7 +2177,7 @@ define @test_vlsseg8_mask_nxv4i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2186,7 +2186,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2204,7 +2204,7 @@ define @test_vlsseg2_nxv1i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2217,10 +2217,10 @@ define @test_vlsseg2_mask_nxv1i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2238,7 +2238,7 @@ define @test_vlsseg3_nxv1i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2251,11 +2251,11 @@ define @test_vlsseg3_mask_nxv1i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2273,7 +2273,7 @@ define @test_vlsseg4_nxv1i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2286,12 +2286,12 @@ define @test_vlsseg4_mask_nxv1i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2309,7 +2309,7 @@ define @test_vlsseg5_nxv1i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2322,13 +2322,13 @@ define @test_vlsseg5_mask_nxv1i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2346,7 +2346,7 @@ define @test_vlsseg6_nxv1i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2359,14 +2359,14 @@ define @test_vlsseg6_mask_nxv1i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2384,7 +2384,7 @@ define @test_vlsseg7_nxv1i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2397,7 +2397,7 @@ define @test_vlsseg7_mask_nxv1i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2405,7 +2405,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2423,7 +2423,7 @@ define @test_vlsseg8_nxv1i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2436,7 +2436,7 @@ define @test_vlsseg8_mask_nxv1i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2445,7 +2445,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,tu,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2463,7 +2463,7 @@ define @test_vlsseg2_nxv2i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2476,10 +2476,10 @@ define @test_vlsseg2_mask_nxv2i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg2e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2497,7 +2497,7 @@ define @test_vlsseg3_nxv2i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2510,11 +2510,11 @@ define @test_vlsseg3_mask_nxv2i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg3e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2532,7 +2532,7 @@ define @test_vlsseg4_nxv2i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2545,12 +2545,12 @@ define @test_vlsseg4_mask_nxv2i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg4e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2568,7 +2568,7 @@ define @test_vlsseg5_nxv2i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2581,13 +2581,13 @@ define @test_vlsseg5_mask_nxv2i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg5e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2605,7 +2605,7 @@ define @test_vlsseg6_nxv2i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2618,14 +2618,14 @@ define @test_vlsseg6_mask_nxv2i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg6e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2643,7 +2643,7 @@ define @test_vlsseg7_nxv2i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2656,7 +2656,7 @@ define @test_vlsseg7_mask_nxv2i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2664,7 +2664,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg7e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2682,7 +2682,7 @@ define @test_vlsseg8_nxv2i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2695,7 +2695,7 @@ define @test_vlsseg8_mask_nxv2i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2704,7 +2704,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,tu,mu ; CHECK-NEXT: vlsseg8e8.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -2722,7 +2722,7 @@ define @test_vlsseg2_nxv8i32(i32* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2735,10 +2735,10 @@ define @test_vlsseg2_mask_nxv8i32(i32* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,tu,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2756,7 +2756,7 @@ define @test_vlsseg2_nxv32i8(i8* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vlsseg2e8.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2769,10 +2769,10 @@ define @test_vlsseg2_mask_nxv32i8(i8* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vlsseg2e8.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,tu,mu ; CHECK-NEXT: vlsseg2e8.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -2790,7 +2790,7 @@ define @test_vlsseg2_nxv2i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2803,10 +2803,10 @@ define @test_vlsseg2_mask_nxv2i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2824,7 +2824,7 @@ define @test_vlsseg3_nxv2i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2837,11 +2837,11 @@ define @test_vlsseg3_mask_nxv2i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -2859,7 +2859,7 @@ define @test_vlsseg4_nxv2i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2872,12 +2872,12 @@ define @test_vlsseg4_mask_nxv2i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -2895,7 +2895,7 @@ define @test_vlsseg5_nxv2i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2908,13 +2908,13 @@ define @test_vlsseg5_mask_nxv2i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -2932,7 +2932,7 @@ define @test_vlsseg6_nxv2i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2945,14 +2945,14 @@ define @test_vlsseg6_mask_nxv2i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -2970,7 +2970,7 @@ define @test_vlsseg7_nxv2i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -2983,7 +2983,7 @@ define @test_vlsseg7_mask_nxv2i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -2991,7 +2991,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3009,7 +3009,7 @@ define @test_vlsseg8_nxv2i16(i16* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3022,7 +3022,7 @@ define @test_vlsseg8_mask_nxv2i16(i16* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3031,7 +3031,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3049,7 +3049,7 @@ define @test_vlsseg2_nxv2i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3062,10 +3062,10 @@ define @test_vlsseg2_mask_nxv2i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3083,7 +3083,7 @@ define @test_vlsseg3_nxv2i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3096,11 +3096,11 @@ define @test_vlsseg3_mask_nxv2i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3118,7 +3118,7 @@ define @test_vlsseg4_nxv2i64(i64* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -3131,12 +3131,12 @@ define @test_vlsseg4_mask_nxv2i64(i64* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -3154,7 +3154,7 @@ define @test_vlsseg2_nxv16f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3167,10 +3167,10 @@ define @test_vlsseg2_mask_nxv16f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3188,7 +3188,7 @@ define @test_vlsseg2_nxv4f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3201,10 +3201,10 @@ define @test_vlsseg2_mask_nxv4f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vlsseg2e64.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -3222,7 +3222,7 @@ define @test_vlsseg2_nxv1f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3235,10 +3235,10 @@ define @test_vlsseg2_mask_nxv1f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg2e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3256,7 +3256,7 @@ define @test_vlsseg3_nxv1f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3269,11 +3269,11 @@ define @test_vlsseg3_mask_nxv1f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg3e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3291,7 +3291,7 @@ define @test_vlsseg4_nxv1f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3304,12 +3304,12 @@ define @test_vlsseg4_mask_nxv1f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg4e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3327,7 +3327,7 @@ define @test_vlsseg5_nxv1f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3340,13 +3340,13 @@ define @test_vlsseg5_mask_nxv1f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg5e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3364,7 +3364,7 @@ define @test_vlsseg6_nxv1f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3377,14 +3377,14 @@ define @test_vlsseg6_mask_nxv1f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg6e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3402,7 +3402,7 @@ define @test_vlsseg7_nxv1f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3415,7 +3415,7 @@ define @test_vlsseg7_mask_nxv1f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3423,7 +3423,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg7e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3441,7 +3441,7 @@ define @test_vlsseg8_nxv1f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3454,7 +3454,7 @@ define @test_vlsseg8_mask_nxv1f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3463,7 +3463,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vlsseg8e64.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3481,7 +3481,7 @@ define @test_vlsseg2_nxv2f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3494,10 +3494,10 @@ define @test_vlsseg2_mask_nxv2f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3515,7 +3515,7 @@ define @test_vlsseg3_nxv2f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3528,11 +3528,11 @@ define @test_vlsseg3_mask_nxv2f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3550,7 +3550,7 @@ define @test_vlsseg4_nxv2f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3563,12 +3563,12 @@ define @test_vlsseg4_mask_nxv2f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3586,7 +3586,7 @@ define @test_vlsseg5_nxv2f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3599,13 +3599,13 @@ define @test_vlsseg5_mask_nxv2f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3623,7 +3623,7 @@ define @test_vlsseg6_nxv2f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3636,14 +3636,14 @@ define @test_vlsseg6_mask_nxv2f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3661,7 +3661,7 @@ define @test_vlsseg7_nxv2f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3674,7 +3674,7 @@ define @test_vlsseg7_mask_nxv2f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3682,7 +3682,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3700,7 +3700,7 @@ define @test_vlsseg8_nxv2f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3713,7 +3713,7 @@ define @test_vlsseg8_mask_nxv2f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3722,7 +3722,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,tu,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3740,7 +3740,7 @@ define @test_vlsseg2_nxv1f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3753,10 +3753,10 @@ define @test_vlsseg2_mask_nxv1f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3774,7 +3774,7 @@ define @test_vlsseg3_nxv1f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3787,11 +3787,11 @@ define @test_vlsseg3_mask_nxv1f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3809,7 +3809,7 @@ define @test_vlsseg4_nxv1f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3822,12 +3822,12 @@ define @test_vlsseg4_mask_nxv1f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3845,7 +3845,7 @@ define @test_vlsseg5_nxv1f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3858,13 +3858,13 @@ define @test_vlsseg5_mask_nxv1f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3882,7 +3882,7 @@ define @test_vlsseg6_nxv1f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3895,14 +3895,14 @@ define @test_vlsseg6_mask_nxv1f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -3920,7 +3920,7 @@ define @test_vlsseg7_nxv1f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3933,7 +3933,7 @@ define @test_vlsseg7_mask_nxv1f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3941,7 +3941,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -3959,7 +3959,7 @@ define @test_vlsseg8_nxv1f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3972,7 +3972,7 @@ define @test_vlsseg8_mask_nxv1f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -3981,7 +3981,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -3999,7 +3999,7 @@ define @test_vlsseg2_nxv1f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4012,10 +4012,10 @@ define @test_vlsseg2_mask_nxv1f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg2e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4033,7 +4033,7 @@ define @test_vlsseg3_nxv1f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4046,11 +4046,11 @@ define @test_vlsseg3_mask_nxv1f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg3e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4068,7 +4068,7 @@ define @test_vlsseg4_nxv1f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4081,12 +4081,12 @@ define @test_vlsseg4_mask_nxv1f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg4e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4104,7 +4104,7 @@ define @test_vlsseg5_nxv1f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4117,13 +4117,13 @@ define @test_vlsseg5_mask_nxv1f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg5e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4141,7 +4141,7 @@ define @test_vlsseg6_nxv1f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4154,14 +4154,14 @@ define @test_vlsseg6_mask_nxv1f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg6e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4179,7 +4179,7 @@ define @test_vlsseg7_nxv1f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4192,7 +4192,7 @@ define @test_vlsseg7_mask_nxv1f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4200,7 +4200,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg7e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4218,7 +4218,7 @@ define @test_vlsseg8_nxv1f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4231,7 +4231,7 @@ define @test_vlsseg8_mask_nxv1f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4240,7 +4240,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,tu,mu ; CHECK-NEXT: vlsseg8e32.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4258,7 +4258,7 @@ define @test_vlsseg2_nxv8f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4271,10 +4271,10 @@ define @test_vlsseg2_mask_nxv8f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg2e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4292,7 +4292,7 @@ define @test_vlsseg3_nxv8f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4305,11 +4305,11 @@ define @test_vlsseg3_mask_nxv8f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg3e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4327,7 +4327,7 @@ define @test_vlsseg4_nxv8f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4340,12 +4340,12 @@ define @test_vlsseg4_mask_nxv8f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,tu,mu ; CHECK-NEXT: vlsseg4e16.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4363,7 +4363,7 @@ define @test_vlsseg2_nxv8f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1 ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4376,10 +4376,10 @@ define @test_vlsseg2_mask_nxv8f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,tu,mu ; CHECK-NEXT: vlsseg2e32.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4397,7 +4397,7 @@ define @test_vlsseg2_nxv2f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4410,10 +4410,10 @@ define @test_vlsseg2_mask_nxv2f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg2e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -4431,7 +4431,7 @@ define @test_vlsseg3_nxv2f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4444,11 +4444,11 @@ define @test_vlsseg3_mask_nxv2f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg3e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -4466,7 +4466,7 @@ define @test_vlsseg4_nxv2f64(double* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4479,12 +4479,12 @@ define @test_vlsseg4_mask_nxv2f64(double* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vlsseg4e64.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -4502,7 +4502,7 @@ define @test_vlsseg2_nxv4f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4515,10 +4515,10 @@ define @test_vlsseg2_mask_nxv4f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4536,7 +4536,7 @@ define @test_vlsseg3_nxv4f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4549,11 +4549,11 @@ define @test_vlsseg3_mask_nxv4f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4571,7 +4571,7 @@ define @test_vlsseg4_nxv4f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4584,12 +4584,12 @@ define @test_vlsseg4_mask_nxv4f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4607,7 +4607,7 @@ define @test_vlsseg5_nxv4f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4620,13 +4620,13 @@ define @test_vlsseg5_mask_nxv4f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4644,7 +4644,7 @@ define @test_vlsseg6_nxv4f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4657,14 +4657,14 @@ define @test_vlsseg6_mask_nxv4f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4682,7 +4682,7 @@ define @test_vlsseg7_nxv4f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4695,7 +4695,7 @@ define @test_vlsseg7_mask_nxv4f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4703,7 +4703,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4721,7 +4721,7 @@ define @test_vlsseg8_nxv4f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4734,7 +4734,7 @@ define @test_vlsseg8_mask_nxv4f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4743,7 +4743,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4761,7 +4761,7 @@ define @test_vlsseg2_nxv2f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4774,10 +4774,10 @@ define @test_vlsseg2_mask_nxv2f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg2e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4795,7 +4795,7 @@ define @test_vlsseg3_nxv2f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4808,11 +4808,11 @@ define @test_vlsseg3_mask_nxv2f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg3e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4830,7 +4830,7 @@ define @test_vlsseg4_nxv2f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4843,12 +4843,12 @@ define @test_vlsseg4_mask_nxv2f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg4e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -4866,7 +4866,7 @@ define @test_vlsseg5_nxv2f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg5_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4879,13 +4879,13 @@ define @test_vlsseg5_mask_nxv2f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg5_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg5e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -4903,7 +4903,7 @@ define @test_vlsseg6_nxv2f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg6_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4916,14 +4916,14 @@ define @test_vlsseg6_mask_nxv2f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg6_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg6e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -4941,7 +4941,7 @@ define @test_vlsseg7_nxv2f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg7_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4954,7 +4954,7 @@ define @test_vlsseg7_mask_nxv2f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg7_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -4962,7 +4962,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg7e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -4980,7 +4980,7 @@ define @test_vlsseg8_nxv2f16(half* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg8_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -4993,7 +4993,7 @@ define @test_vlsseg8_mask_nxv2f16(half* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg8_mask_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1 ; CHECK-NEXT: vmv1r.v v8, v7 ; CHECK-NEXT: vmv1r.v v9, v7 @@ -5002,7 +5002,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,tu,mu ; CHECK-NEXT: vlsseg8e16.v v7, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -5020,7 +5020,7 @@ define @test_vlsseg2_nxv4f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg2_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -5033,10 +5033,10 @@ define @test_vlsseg2_mask_nxv4f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg2e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -5054,7 +5054,7 @@ define @test_vlsseg3_nxv4f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg3_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -5067,11 +5067,11 @@ define @test_vlsseg3_mask_nxv4f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg3_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg3e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -5089,7 +5089,7 @@ define @test_vlsseg4_nxv4f32(float* %base, i64 %offset, i64 %vl) { ; CHECK-LABEL: test_vlsseg4_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1 ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -5102,12 +5102,12 @@ define @test_vlsseg4_mask_nxv4f32(float* %base, i64 %offset, i64 %vl, %mask) { ; CHECK-LABEL: test_vlsseg4_mask_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a3, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1 ; CHECK-NEXT: vmv2r.v v8, v6 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,tu,mu ; CHECK-NEXT: vlsseg4e32.v v6, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vluxei-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vluxei-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vluxei-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vluxei-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei64.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -571,7 +571,7 @@ define @intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ define @intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -615,7 +615,7 @@ define @intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -637,7 +637,7 @@ define @intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ define @intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -681,7 +681,7 @@ define @intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -703,7 +703,7 @@ define @intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -725,7 +725,7 @@ define @intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -748,7 +748,7 @@ define @intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -770,7 +770,7 @@ define @intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -793,7 +793,7 @@ define @intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -838,7 +838,7 @@ define @intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -860,7 +860,7 @@ define @intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -883,7 +883,7 @@ define @intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -905,7 +905,7 @@ define @intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -928,7 +928,7 @@ define @intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -950,7 +950,7 @@ define @intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -973,7 +973,7 @@ define @intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1040,7 +1040,7 @@ define @intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei64.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1063,7 +1063,7 @@ define @intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1085,7 +1085,7 @@ define @intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1107,7 +1107,7 @@ define @intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1129,7 +1129,7 @@ define @intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1151,7 +1151,7 @@ define @intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1173,7 +1173,7 @@ define @intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1195,7 +1195,7 @@ define @intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1217,7 +1217,7 @@ define @intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i64(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1239,7 +1239,7 @@ define @intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1261,7 +1261,7 @@ define @intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1284,7 +1284,7 @@ define @intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1306,7 +1306,7 @@ define @intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1329,7 +1329,7 @@ define @intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1351,7 +1351,7 @@ define @intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1374,7 +1374,7 @@ define @intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1396,7 +1396,7 @@ define @intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1419,7 +1419,7 @@ define @intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1441,7 +1441,7 @@ define @intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1464,7 +1464,7 @@ define @intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1509,7 +1509,7 @@ define @intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1554,7 +1554,7 @@ define @intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1576,7 +1576,7 @@ define @intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1599,7 +1599,7 @@ define @intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1621,7 +1621,7 @@ define @intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1644,7 +1644,7 @@ define @intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define @intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1689,7 +1689,7 @@ define @intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1711,7 +1711,7 @@ define @intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1733,7 +1733,7 @@ define @intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1755,7 +1755,7 @@ define @intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1777,7 +1777,7 @@ define @intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1799,7 +1799,7 @@ define @intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1821,7 +1821,7 @@ define @intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1843,7 +1843,7 @@ define @intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1865,7 +1865,7 @@ define @intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1887,7 +1887,7 @@ define @intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1909,7 +1909,7 @@ define @intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1931,7 +1931,7 @@ define @intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1954,7 +1954,7 @@ define @intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1999,7 +1999,7 @@ define @intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2021,7 +2021,7 @@ define @intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2044,7 +2044,7 @@ define @intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2066,7 +2066,7 @@ define @intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei32.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2089,7 +2089,7 @@ define @intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2111,7 +2111,7 @@ define @intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2134,7 +2134,7 @@ define @intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2179,7 +2179,7 @@ define @intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2201,7 +2201,7 @@ define @intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2224,7 +2224,7 @@ define @intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2246,7 +2246,7 @@ define @intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2269,7 +2269,7 @@ define @intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2291,7 +2291,7 @@ define @intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2314,7 +2314,7 @@ define @intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2336,7 +2336,7 @@ define @intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2358,7 +2358,7 @@ define @intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2402,7 +2402,7 @@ define @intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2446,7 +2446,7 @@ define @intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2468,7 +2468,7 @@ define @intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2490,7 +2490,7 @@ define @intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2512,7 +2512,7 @@ define @intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2534,7 +2534,7 @@ define @intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2556,7 +2556,7 @@ define @intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2579,7 +2579,7 @@ define @intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2601,7 +2601,7 @@ define @intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2624,7 +2624,7 @@ define @intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2646,7 +2646,7 @@ define @intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2669,7 +2669,7 @@ define @intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2691,7 +2691,7 @@ define @intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i32(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei32.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2714,7 +2714,7 @@ define @intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2736,7 +2736,7 @@ define @intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2759,7 +2759,7 @@ define @intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2781,7 +2781,7 @@ define @intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2804,7 +2804,7 @@ define @intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2826,7 +2826,7 @@ define @intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2849,7 +2849,7 @@ define @intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2871,7 +2871,7 @@ define @intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2894,7 +2894,7 @@ define @intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2916,7 +2916,7 @@ define @intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2939,7 +2939,7 @@ define @intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2961,7 +2961,7 @@ define @intrinsic_vluxei_v_nxv32i8_nxv32i8_nxv32i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2984,7 +2984,7 @@ define @intrinsic_vluxei_mask_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3006,7 +3006,7 @@ define @intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3028,7 +3028,7 @@ define @intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3050,7 +3050,7 @@ define @intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3072,7 +3072,7 @@ define @intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3094,7 +3094,7 @@ define @intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3116,7 +3116,7 @@ define @intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3138,7 +3138,7 @@ define @intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3160,7 +3160,7 @@ define @intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3182,7 +3182,7 @@ define @intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3204,7 +3204,7 @@ define @intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3226,7 +3226,7 @@ define @intrinsic_vluxei_v_nxv32i16_nxv32i16_nxv32i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3248,7 +3248,7 @@ define @intrinsic_vluxei_mask_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3270,7 +3270,7 @@ define @intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3293,7 +3293,7 @@ define @intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3315,7 +3315,7 @@ define @intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3338,7 +3338,7 @@ define @intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3360,7 +3360,7 @@ define @intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3383,7 +3383,7 @@ define @intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3405,7 +3405,7 @@ define @intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3428,7 +3428,7 @@ define @intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3450,7 +3450,7 @@ define @intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3473,7 +3473,7 @@ define @intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3495,7 +3495,7 @@ define @intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3518,7 +3518,7 @@ define @intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3540,7 +3540,7 @@ define @intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3563,7 +3563,7 @@ define @intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3585,7 +3585,7 @@ define @intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3608,7 +3608,7 @@ define @intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3630,7 +3630,7 @@ define @intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3653,7 +3653,7 @@ define @intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3675,7 +3675,7 @@ define @intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3697,7 +3697,7 @@ define @intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3719,7 +3719,7 @@ define @intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3741,7 +3741,7 @@ define @intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3763,7 +3763,7 @@ define @intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3785,7 +3785,7 @@ define @intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3807,7 +3807,7 @@ define @intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3829,7 +3829,7 @@ define @intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3851,7 +3851,7 @@ define @intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3873,7 +3873,7 @@ define @intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3895,7 +3895,7 @@ define @intrinsic_vluxei_v_nxv32f16_nxv32f16_nxv32i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3917,7 +3917,7 @@ define @intrinsic_vluxei_mask_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3939,7 +3939,7 @@ define @intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3962,7 +3962,7 @@ define @intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3984,7 +3984,7 @@ define @intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4007,7 +4007,7 @@ define @intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4029,7 +4029,7 @@ define @intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4052,7 +4052,7 @@ define @intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4074,7 +4074,7 @@ define @intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4097,7 +4097,7 @@ define @intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4119,7 +4119,7 @@ define @intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4142,7 +4142,7 @@ define @intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4164,7 +4164,7 @@ define @intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4187,7 +4187,7 @@ define @intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4209,7 +4209,7 @@ define @intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4232,7 +4232,7 @@ define @intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4254,7 +4254,7 @@ define @intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4277,7 +4277,7 @@ define @intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4299,7 +4299,7 @@ define @intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i16(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4322,7 +4322,7 @@ define @intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4344,7 +4344,7 @@ define @intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4366,7 +4366,7 @@ define @intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4388,7 +4388,7 @@ define @intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4410,7 +4410,7 @@ define @intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4432,7 +4432,7 @@ define @intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4454,7 +4454,7 @@ define @intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4476,7 +4476,7 @@ define @intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4498,7 +4498,7 @@ define @intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4520,7 +4520,7 @@ define @intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4542,7 +4542,7 @@ define @intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4564,7 +4564,7 @@ define @intrinsic_vluxei_v_nxv32i8_nxv32i8_nxv32i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4586,7 +4586,7 @@ define @intrinsic_vluxei_mask_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4608,7 +4608,7 @@ define @intrinsic_vluxei_v_nxv64i8_nxv64i8_nxv64i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4630,7 +4630,7 @@ define @intrinsic_vluxei_mask_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4652,7 +4652,7 @@ define @intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4675,7 +4675,7 @@ define @intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4697,7 +4697,7 @@ define @intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4720,7 +4720,7 @@ define @intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4742,7 +4742,7 @@ define @intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4765,7 +4765,7 @@ define @intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4787,7 +4787,7 @@ define @intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4810,7 +4810,7 @@ define @intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4832,7 +4832,7 @@ define @intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4855,7 +4855,7 @@ define @intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4877,7 +4877,7 @@ define @intrinsic_vluxei_v_nxv32i16_nxv32i16_nxv32i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4900,7 +4900,7 @@ define @intrinsic_vluxei_mask_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4922,7 +4922,7 @@ define @intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4945,7 +4945,7 @@ define @intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4967,7 +4967,7 @@ define @intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4990,7 +4990,7 @@ define @intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5012,7 +5012,7 @@ define @intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5035,7 +5035,7 @@ define @intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5057,7 +5057,7 @@ define @intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5080,7 +5080,7 @@ define @intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5102,7 +5102,7 @@ define @intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5125,7 +5125,7 @@ define @intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5147,7 +5147,7 @@ define @intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5170,7 +5170,7 @@ define @intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5192,7 +5192,7 @@ define @intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5215,7 +5215,7 @@ define @intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5237,7 +5237,7 @@ define @intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5260,7 +5260,7 @@ define @intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5282,7 +5282,7 @@ define @intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5305,7 +5305,7 @@ define @intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5327,7 +5327,7 @@ define @intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5350,7 +5350,7 @@ define @intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5372,7 +5372,7 @@ define @intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5395,7 +5395,7 @@ define @intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5417,7 +5417,7 @@ define @intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5440,7 +5440,7 @@ define @intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5462,7 +5462,7 @@ define @intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5485,7 +5485,7 @@ define @intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5507,7 +5507,7 @@ define @intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5530,7 +5530,7 @@ define @intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5552,7 +5552,7 @@ define @intrinsic_vluxei_v_nxv32f16_nxv32f16_nxv32i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5575,7 +5575,7 @@ define @intrinsic_vluxei_mask_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5597,7 +5597,7 @@ define @intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5620,7 +5620,7 @@ define @intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5642,7 +5642,7 @@ define @intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5665,7 +5665,7 @@ define @intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5687,7 +5687,7 @@ define @intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5710,7 +5710,7 @@ define @intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5732,7 +5732,7 @@ define @intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5755,7 +5755,7 @@ define @intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5777,7 +5777,7 @@ define @intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5800,7 +5800,7 @@ define @intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5822,7 +5822,7 @@ define @intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5845,7 +5845,7 @@ define @intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5867,7 +5867,7 @@ define @intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5890,7 +5890,7 @@ define @intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5912,7 +5912,7 @@ define @intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5935,7 +5935,7 @@ define @intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5957,7 +5957,7 @@ define @intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i8(* %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5980,7 +5980,7 @@ define @intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vluxei-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vluxei-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vluxei-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vluxei-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei64.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -571,7 +571,7 @@ define @intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -593,7 +593,7 @@ define @intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -615,7 +615,7 @@ define @intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -637,7 +637,7 @@ define @intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -659,7 +659,7 @@ define @intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -681,7 +681,7 @@ define @intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -703,7 +703,7 @@ define @intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -725,7 +725,7 @@ define @intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -748,7 +748,7 @@ define @intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -770,7 +770,7 @@ define @intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -793,7 +793,7 @@ define @intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -838,7 +838,7 @@ define @intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -860,7 +860,7 @@ define @intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -883,7 +883,7 @@ define @intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -905,7 +905,7 @@ define @intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -928,7 +928,7 @@ define @intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -950,7 +950,7 @@ define @intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei64.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -973,7 +973,7 @@ define @intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei64.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,7 +1018,7 @@ define @intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1040,7 +1040,7 @@ define @intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei64.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1063,7 +1063,7 @@ define @intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1085,7 +1085,7 @@ define @intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1107,7 +1107,7 @@ define @intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1129,7 +1129,7 @@ define @intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1151,7 +1151,7 @@ define @intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1173,7 +1173,7 @@ define @intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1195,7 +1195,7 @@ define @intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1217,7 +1217,7 @@ define @intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i64(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1239,7 +1239,7 @@ define @intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1261,7 +1261,7 @@ define @intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1284,7 +1284,7 @@ define @intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1306,7 +1306,7 @@ define @intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1329,7 +1329,7 @@ define @intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1351,7 +1351,7 @@ define @intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1374,7 +1374,7 @@ define @intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1396,7 +1396,7 @@ define @intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1419,7 +1419,7 @@ define @intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1441,7 +1441,7 @@ define @intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1464,7 +1464,7 @@ define @intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1509,7 +1509,7 @@ define @intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1554,7 +1554,7 @@ define @intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1576,7 +1576,7 @@ define @intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1599,7 +1599,7 @@ define @intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1621,7 +1621,7 @@ define @intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1644,7 +1644,7 @@ define @intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define @intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1689,7 +1689,7 @@ define @intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1711,7 +1711,7 @@ define @intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1733,7 +1733,7 @@ define @intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1755,7 +1755,7 @@ define @intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1777,7 +1777,7 @@ define @intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1799,7 +1799,7 @@ define @intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1821,7 +1821,7 @@ define @intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1843,7 +1843,7 @@ define @intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1865,7 +1865,7 @@ define @intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1887,7 +1887,7 @@ define @intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1909,7 +1909,7 @@ define @intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1931,7 +1931,7 @@ define @intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1954,7 +1954,7 @@ define @intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1999,7 +1999,7 @@ define @intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2021,7 +2021,7 @@ define @intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2044,7 +2044,7 @@ define @intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2066,7 +2066,7 @@ define @intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei32.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2089,7 +2089,7 @@ define @intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2111,7 +2111,7 @@ define @intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2134,7 +2134,7 @@ define @intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2179,7 +2179,7 @@ define @intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2201,7 +2201,7 @@ define @intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2224,7 +2224,7 @@ define @intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2246,7 +2246,7 @@ define @intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2269,7 +2269,7 @@ define @intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2291,7 +2291,7 @@ define @intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2314,7 +2314,7 @@ define @intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2336,7 +2336,7 @@ define @intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2358,7 +2358,7 @@ define @intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2402,7 +2402,7 @@ define @intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2446,7 +2446,7 @@ define @intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2468,7 +2468,7 @@ define @intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2490,7 +2490,7 @@ define @intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2512,7 +2512,7 @@ define @intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2534,7 +2534,7 @@ define @intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2556,7 +2556,7 @@ define @intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei32.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2579,7 +2579,7 @@ define @intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2601,7 +2601,7 @@ define @intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei32.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2624,7 +2624,7 @@ define @intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2646,7 +2646,7 @@ define @intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei32.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2669,7 +2669,7 @@ define @intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2691,7 +2691,7 @@ define @intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i32(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei32.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2714,7 +2714,7 @@ define @intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2736,7 +2736,7 @@ define @intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2759,7 +2759,7 @@ define @intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2781,7 +2781,7 @@ define @intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2804,7 +2804,7 @@ define @intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2826,7 +2826,7 @@ define @intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2849,7 +2849,7 @@ define @intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2871,7 +2871,7 @@ define @intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2894,7 +2894,7 @@ define @intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2916,7 +2916,7 @@ define @intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2939,7 +2939,7 @@ define @intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2961,7 +2961,7 @@ define @intrinsic_vluxei_v_nxv32i8_nxv32i8_nxv32i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2984,7 +2984,7 @@ define @intrinsic_vluxei_mask_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3006,7 +3006,7 @@ define @intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3028,7 +3028,7 @@ define @intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3050,7 +3050,7 @@ define @intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3072,7 +3072,7 @@ define @intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3094,7 +3094,7 @@ define @intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3116,7 +3116,7 @@ define @intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3138,7 +3138,7 @@ define @intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3160,7 +3160,7 @@ define @intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3182,7 +3182,7 @@ define @intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3204,7 +3204,7 @@ define @intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3226,7 +3226,7 @@ define @intrinsic_vluxei_v_nxv32i16_nxv32i16_nxv32i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3248,7 +3248,7 @@ define @intrinsic_vluxei_mask_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3270,7 +3270,7 @@ define @intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3293,7 +3293,7 @@ define @intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3315,7 +3315,7 @@ define @intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3338,7 +3338,7 @@ define @intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3360,7 +3360,7 @@ define @intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3383,7 +3383,7 @@ define @intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3405,7 +3405,7 @@ define @intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3428,7 +3428,7 @@ define @intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3450,7 +3450,7 @@ define @intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3473,7 +3473,7 @@ define @intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3495,7 +3495,7 @@ define @intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3518,7 +3518,7 @@ define @intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3540,7 +3540,7 @@ define @intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3563,7 +3563,7 @@ define @intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3585,7 +3585,7 @@ define @intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3608,7 +3608,7 @@ define @intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3630,7 +3630,7 @@ define @intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3653,7 +3653,7 @@ define @intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3675,7 +3675,7 @@ define @intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3697,7 +3697,7 @@ define @intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3719,7 +3719,7 @@ define @intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3741,7 +3741,7 @@ define @intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3763,7 +3763,7 @@ define @intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3785,7 +3785,7 @@ define @intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3807,7 +3807,7 @@ define @intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3829,7 +3829,7 @@ define @intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3851,7 +3851,7 @@ define @intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3873,7 +3873,7 @@ define @intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3895,7 +3895,7 @@ define @intrinsic_vluxei_v_nxv32f16_nxv32f16_nxv32i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3917,7 +3917,7 @@ define @intrinsic_vluxei_mask_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3939,7 +3939,7 @@ define @intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3962,7 +3962,7 @@ define @intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3984,7 +3984,7 @@ define @intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4007,7 +4007,7 @@ define @intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4029,7 +4029,7 @@ define @intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4052,7 +4052,7 @@ define @intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4074,7 +4074,7 @@ define @intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4097,7 +4097,7 @@ define @intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4119,7 +4119,7 @@ define @intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4142,7 +4142,7 @@ define @intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4164,7 +4164,7 @@ define @intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei16.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4187,7 +4187,7 @@ define @intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4209,7 +4209,7 @@ define @intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei16.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4232,7 +4232,7 @@ define @intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4254,7 +4254,7 @@ define @intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei16.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4277,7 +4277,7 @@ define @intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4299,7 +4299,7 @@ define @intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i16(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei16.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4322,7 +4322,7 @@ define @intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4344,7 +4344,7 @@ define @intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4366,7 +4366,7 @@ define @intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4388,7 +4388,7 @@ define @intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4410,7 +4410,7 @@ define @intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4432,7 +4432,7 @@ define @intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4454,7 +4454,7 @@ define @intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4476,7 +4476,7 @@ define @intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4498,7 +4498,7 @@ define @intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4520,7 +4520,7 @@ define @intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4542,7 +4542,7 @@ define @intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4564,7 +4564,7 @@ define @intrinsic_vluxei_v_nxv32i8_nxv32i8_nxv32i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4586,7 +4586,7 @@ define @intrinsic_vluxei_mask_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4608,7 +4608,7 @@ define @intrinsic_vluxei_v_nxv64i8_nxv64i8_nxv64i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4630,7 +4630,7 @@ define @intrinsic_vluxei_mask_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4652,7 +4652,7 @@ define @intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4675,7 +4675,7 @@ define @intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4697,7 +4697,7 @@ define @intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4720,7 +4720,7 @@ define @intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4742,7 +4742,7 @@ define @intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4765,7 +4765,7 @@ define @intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4787,7 +4787,7 @@ define @intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4810,7 +4810,7 @@ define @intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4832,7 +4832,7 @@ define @intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4855,7 +4855,7 @@ define @intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4877,7 +4877,7 @@ define @intrinsic_vluxei_v_nxv32i16_nxv32i16_nxv32i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4900,7 +4900,7 @@ define @intrinsic_vluxei_mask_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4922,7 +4922,7 @@ define @intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4945,7 +4945,7 @@ define @intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4967,7 +4967,7 @@ define @intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4990,7 +4990,7 @@ define @intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5012,7 +5012,7 @@ define @intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5035,7 +5035,7 @@ define @intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5057,7 +5057,7 @@ define @intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5080,7 +5080,7 @@ define @intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5102,7 +5102,7 @@ define @intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5125,7 +5125,7 @@ define @intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5147,7 +5147,7 @@ define @intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5170,7 +5170,7 @@ define @intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5192,7 +5192,7 @@ define @intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5215,7 +5215,7 @@ define @intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5237,7 +5237,7 @@ define @intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5260,7 +5260,7 @@ define @intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5282,7 +5282,7 @@ define @intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5305,7 +5305,7 @@ define @intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5327,7 +5327,7 @@ define @intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5350,7 +5350,7 @@ define @intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5372,7 +5372,7 @@ define @intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5395,7 +5395,7 @@ define @intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5417,7 +5417,7 @@ define @intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5440,7 +5440,7 @@ define @intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5462,7 +5462,7 @@ define @intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5485,7 +5485,7 @@ define @intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5507,7 +5507,7 @@ define @intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5530,7 +5530,7 @@ define @intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5552,7 +5552,7 @@ define @intrinsic_vluxei_v_nxv32f16_nxv32f16_nxv32i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5575,7 +5575,7 @@ define @intrinsic_vluxei_mask_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5597,7 +5597,7 @@ define @intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5620,7 +5620,7 @@ define @intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5642,7 +5642,7 @@ define @intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5665,7 +5665,7 @@ define @intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5687,7 +5687,7 @@ define @intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5710,7 +5710,7 @@ define @intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5732,7 +5732,7 @@ define @intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5755,7 +5755,7 @@ define @intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5777,7 +5777,7 @@ define @intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5800,7 +5800,7 @@ define @intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5822,7 +5822,7 @@ define @intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxei8.v v25, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5845,7 +5845,7 @@ define @intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5867,7 +5867,7 @@ define @intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxei8.v v26, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5890,7 +5890,7 @@ define @intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5912,7 +5912,7 @@ define @intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxei8.v v28, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5935,7 +5935,7 @@ define @intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5957,7 +5957,7 @@ define @intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i8(* %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vluxei_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vluxei8.v v16, (a0), v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -5980,7 +5980,7 @@ define @intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vluxei_mask_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vluxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vluxseg-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vluxseg-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vluxseg-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vluxseg-rv32.ll @@ -8,7 +8,7 @@ define @test_vluxseg2_nxv16i16_nxv16i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -22,7 +22,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -38,7 +38,7 @@ define @test_vluxseg2_nxv16i16_nxv16i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -52,7 +52,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -68,7 +68,7 @@ define @test_vluxseg2_nxv16i16_nxv16i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -82,7 +82,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -98,7 +98,7 @@ define @test_vluxseg2_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -112,7 +112,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -128,7 +128,7 @@ define @test_vluxseg2_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -142,7 +142,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -158,7 +158,7 @@ define @test_vluxseg2_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -172,7 +172,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -188,7 +188,7 @@ define @test_vluxseg3_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -204,7 +204,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -220,7 +220,7 @@ define @test_vluxseg3_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -236,7 +236,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -252,7 +252,7 @@ define @test_vluxseg3_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -268,7 +268,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -284,7 +284,7 @@ define @test_vluxseg4_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -301,7 +301,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -317,7 +317,7 @@ define @test_vluxseg4_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -334,7 +334,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -350,7 +350,7 @@ define @test_vluxseg4_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -367,7 +367,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -383,7 +383,7 @@ define @test_vluxseg5_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -401,7 +401,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -417,7 +417,7 @@ define @test_vluxseg5_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -435,7 +435,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -451,7 +451,7 @@ define @test_vluxseg5_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -469,7 +469,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -485,7 +485,7 @@ define @test_vluxseg6_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -504,7 +504,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -520,7 +520,7 @@ define @test_vluxseg6_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -539,7 +539,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -555,7 +555,7 @@ define @test_vluxseg6_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -574,7 +574,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -590,7 +590,7 @@ define @test_vluxseg7_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -610,7 +610,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -626,7 +626,7 @@ define @test_vluxseg7_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -646,7 +646,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -662,7 +662,7 @@ define @test_vluxseg7_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -682,7 +682,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -698,7 +698,7 @@ define @test_vluxseg8_nxv1i8_nxv1i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -719,7 +719,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -735,7 +735,7 @@ define @test_vluxseg8_nxv1i8_nxv1i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -756,7 +756,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -772,7 +772,7 @@ define @test_vluxseg8_nxv1i8_nxv1i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -793,7 +793,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -809,7 +809,7 @@ define @test_vluxseg2_nxv16i8_nxv16i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -823,7 +823,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -839,7 +839,7 @@ define @test_vluxseg2_nxv16i8_nxv16i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -853,7 +853,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -869,7 +869,7 @@ define @test_vluxseg2_nxv16i8_nxv16i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -883,7 +883,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -899,7 +899,7 @@ define @test_vluxseg3_nxv16i8_nxv16i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -914,7 +914,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -930,7 +930,7 @@ define @test_vluxseg3_nxv16i8_nxv16i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -946,7 +946,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -962,7 +962,7 @@ define @test_vluxseg3_nxv16i8_nxv16i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -977,7 +977,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -993,7 +993,7 @@ define @test_vluxseg4_nxv16i8_nxv16i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -1010,7 +1010,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -1026,7 +1026,7 @@ define @test_vluxseg4_nxv16i8_nxv16i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -1043,7 +1043,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -1059,7 +1059,7 @@ define @test_vluxseg4_nxv16i8_nxv16i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -1075,7 +1075,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -1091,7 +1091,7 @@ define @test_vluxseg2_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1105,7 +1105,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1121,7 +1121,7 @@ define @test_vluxseg2_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1135,7 +1135,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1151,7 +1151,7 @@ define @test_vluxseg2_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1165,7 +1165,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1181,7 +1181,7 @@ define @test_vluxseg3_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1197,7 +1197,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1213,7 +1213,7 @@ define @test_vluxseg3_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1229,7 +1229,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1245,7 +1245,7 @@ define @test_vluxseg3_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1261,7 +1261,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1277,7 +1277,7 @@ define @test_vluxseg4_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1294,7 +1294,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1310,7 +1310,7 @@ define @test_vluxseg4_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1327,7 +1327,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1343,7 +1343,7 @@ define @test_vluxseg4_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1360,7 +1360,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1376,7 +1376,7 @@ define @test_vluxseg5_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1394,7 +1394,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1410,7 +1410,7 @@ define @test_vluxseg5_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1428,7 +1428,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1444,7 +1444,7 @@ define @test_vluxseg5_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1462,7 +1462,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1478,7 +1478,7 @@ define @test_vluxseg6_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1497,7 +1497,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1513,7 +1513,7 @@ define @test_vluxseg6_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1532,7 +1532,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1548,7 +1548,7 @@ define @test_vluxseg6_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1567,7 +1567,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1583,7 +1583,7 @@ define @test_vluxseg7_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1603,7 +1603,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1619,7 +1619,7 @@ define @test_vluxseg7_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1639,7 +1639,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1655,7 +1655,7 @@ define @test_vluxseg7_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1675,7 +1675,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1691,7 +1691,7 @@ define @test_vluxseg8_nxv2i32_nxv2i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1712,7 +1712,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1728,7 +1728,7 @@ define @test_vluxseg8_nxv2i32_nxv2i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1749,7 +1749,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1765,7 +1765,7 @@ define @test_vluxseg8_nxv2i32_nxv2i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1786,7 +1786,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1802,7 +1802,7 @@ define @test_vluxseg2_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1816,7 +1816,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1832,7 +1832,7 @@ define @test_vluxseg2_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1846,7 +1846,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1862,7 +1862,7 @@ define @test_vluxseg2_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1892,7 +1892,7 @@ define @test_vluxseg3_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1908,7 +1908,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1924,7 +1924,7 @@ define @test_vluxseg3_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1940,7 +1940,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1956,7 +1956,7 @@ define @test_vluxseg3_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1971,7 +1971,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -1987,7 +1987,7 @@ define @test_vluxseg4_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2004,7 +2004,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2020,7 +2020,7 @@ define @test_vluxseg4_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2037,7 +2037,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2053,7 +2053,7 @@ define @test_vluxseg4_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2070,7 +2070,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2086,7 +2086,7 @@ define @test_vluxseg5_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2104,7 +2104,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2120,7 +2120,7 @@ define @test_vluxseg5_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2138,7 +2138,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2154,7 +2154,7 @@ define @test_vluxseg5_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2172,7 +2172,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2188,7 +2188,7 @@ define @test_vluxseg6_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2207,7 +2207,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2223,7 +2223,7 @@ define @test_vluxseg6_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2242,7 +2242,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2258,7 +2258,7 @@ define @test_vluxseg6_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2277,7 +2277,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2293,7 +2293,7 @@ define @test_vluxseg7_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2313,7 +2313,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2329,7 +2329,7 @@ define @test_vluxseg7_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2349,7 +2349,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2365,7 +2365,7 @@ define @test_vluxseg7_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2385,7 +2385,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2401,7 +2401,7 @@ define @test_vluxseg8_nxv4i16_nxv4i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2422,7 +2422,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2438,7 +2438,7 @@ define @test_vluxseg8_nxv4i16_nxv4i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2459,7 +2459,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2475,7 +2475,7 @@ define @test_vluxseg8_nxv4i16_nxv4i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2496,7 +2496,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -2512,7 +2512,7 @@ define @test_vluxseg2_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2526,7 +2526,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2542,7 +2542,7 @@ define @test_vluxseg2_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2556,7 +2556,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2572,7 +2572,7 @@ define @test_vluxseg2_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2586,7 +2586,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -2602,7 +2602,7 @@ define @test_vluxseg3_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2618,7 +2618,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2634,7 +2634,7 @@ define @test_vluxseg3_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2650,7 +2650,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2666,7 +2666,7 @@ define @test_vluxseg3_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2682,7 +2682,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2698,7 +2698,7 @@ define @test_vluxseg4_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2715,7 +2715,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2731,7 +2731,7 @@ define @test_vluxseg4_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2748,7 +2748,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2764,7 +2764,7 @@ define @test_vluxseg4_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2781,7 +2781,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2797,7 +2797,7 @@ define @test_vluxseg5_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2815,7 +2815,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2831,7 +2831,7 @@ define @test_vluxseg5_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2849,7 +2849,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2865,7 +2865,7 @@ define @test_vluxseg5_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2883,7 +2883,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2899,7 +2899,7 @@ define @test_vluxseg6_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2918,7 +2918,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2934,7 +2934,7 @@ define @test_vluxseg6_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2953,7 +2953,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2969,7 +2969,7 @@ define @test_vluxseg6_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2988,7 +2988,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3004,7 +3004,7 @@ define @test_vluxseg7_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3024,7 +3024,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3040,7 +3040,7 @@ define @test_vluxseg7_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3060,7 +3060,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3076,7 +3076,7 @@ define @test_vluxseg7_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3096,7 +3096,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3112,7 +3112,7 @@ define @test_vluxseg8_nxv1i32_nxv1i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3133,7 +3133,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3149,7 +3149,7 @@ define @test_vluxseg8_nxv1i32_nxv1i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3170,7 +3170,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3186,7 +3186,7 @@ define @test_vluxseg8_nxv1i32_nxv1i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3207,7 +3207,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3223,7 +3223,7 @@ define @test_vluxseg2_nxv8i16_nxv8i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3237,7 +3237,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3253,7 +3253,7 @@ define @test_vluxseg2_nxv8i16_nxv8i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3267,7 +3267,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3283,7 +3283,7 @@ define @test_vluxseg2_nxv8i16_nxv8i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3297,7 +3297,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -3313,7 +3313,7 @@ define @test_vluxseg3_nxv8i16_nxv8i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3329,7 +3329,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -3345,7 +3345,7 @@ define @test_vluxseg3_nxv8i16_nxv8i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3361,7 +3361,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -3377,7 +3377,7 @@ define @test_vluxseg3_nxv8i16_nxv8i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3392,7 +3392,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -3408,7 +3408,7 @@ define @test_vluxseg4_nxv8i16_nxv8i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3425,7 +3425,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -3441,7 +3441,7 @@ define @test_vluxseg4_nxv8i16_nxv8i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3458,7 +3458,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -3474,7 +3474,7 @@ define @test_vluxseg4_nxv8i16_nxv8i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3491,7 +3491,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -3507,7 +3507,7 @@ define @test_vluxseg2_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3521,7 +3521,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3537,7 +3537,7 @@ define @test_vluxseg2_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3551,7 +3551,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3567,7 +3567,7 @@ define @test_vluxseg2_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3581,7 +3581,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3597,7 +3597,7 @@ define @test_vluxseg3_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3612,7 +3612,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3628,7 +3628,7 @@ define @test_vluxseg3_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3644,7 +3644,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3660,7 +3660,7 @@ define @test_vluxseg3_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3675,7 +3675,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3691,7 +3691,7 @@ define @test_vluxseg4_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3708,7 +3708,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3724,7 +3724,7 @@ define @test_vluxseg4_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3741,7 +3741,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3757,7 +3757,7 @@ define @test_vluxseg4_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3773,7 +3773,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3789,7 +3789,7 @@ define @test_vluxseg5_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3807,7 +3807,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3823,7 +3823,7 @@ define @test_vluxseg5_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3841,7 +3841,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3857,7 +3857,7 @@ define @test_vluxseg5_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3874,7 +3874,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3890,7 +3890,7 @@ define @test_vluxseg6_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3909,7 +3909,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3925,7 +3925,7 @@ define @test_vluxseg6_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3944,7 +3944,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3960,7 +3960,7 @@ define @test_vluxseg6_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3979,7 +3979,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3995,7 +3995,7 @@ define @test_vluxseg7_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4015,7 +4015,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4031,7 +4031,7 @@ define @test_vluxseg7_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4051,7 +4051,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4067,7 +4067,7 @@ define @test_vluxseg7_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4087,7 +4087,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4103,7 +4103,7 @@ define @test_vluxseg8_nxv8i8_nxv8i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4124,7 +4124,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -4140,7 +4140,7 @@ define @test_vluxseg8_nxv8i8_nxv8i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4161,7 +4161,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4177,7 +4177,7 @@ define @test_vluxseg8_nxv8i8_nxv8i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4198,7 +4198,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -4214,7 +4214,7 @@ define @test_vluxseg2_nxv8i32_nxv8i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -4228,7 +4228,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4244,7 +4244,7 @@ define @test_vluxseg2_nxv8i32_nxv8i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -4258,7 +4258,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4274,7 +4274,7 @@ define @test_vluxseg2_nxv8i32_nxv8i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -4288,7 +4288,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -4304,7 +4304,7 @@ define @test_vluxseg2_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4318,7 +4318,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4334,7 +4334,7 @@ define @test_vluxseg2_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4348,7 +4348,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4364,7 +4364,7 @@ define @test_vluxseg2_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4378,7 +4378,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4394,7 +4394,7 @@ define @test_vluxseg3_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4410,7 +4410,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4426,7 +4426,7 @@ define @test_vluxseg3_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4442,7 +4442,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4458,7 +4458,7 @@ define @test_vluxseg3_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4473,7 +4473,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -4489,7 +4489,7 @@ define @test_vluxseg4_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4506,7 +4506,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4522,7 +4522,7 @@ define @test_vluxseg4_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4539,7 +4539,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4555,7 +4555,7 @@ define @test_vluxseg4_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4572,7 +4572,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4588,7 +4588,7 @@ define @test_vluxseg5_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4606,7 +4606,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4622,7 +4622,7 @@ define @test_vluxseg5_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4640,7 +4640,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4656,7 +4656,7 @@ define @test_vluxseg5_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4674,7 +4674,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4690,7 +4690,7 @@ define @test_vluxseg6_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4709,7 +4709,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4725,7 +4725,7 @@ define @test_vluxseg6_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4744,7 +4744,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4760,7 +4760,7 @@ define @test_vluxseg6_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4779,7 +4779,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4795,7 +4795,7 @@ define @test_vluxseg7_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4815,7 +4815,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4831,7 +4831,7 @@ define @test_vluxseg7_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4851,7 +4851,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4867,7 +4867,7 @@ define @test_vluxseg7_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4887,7 +4887,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4903,7 +4903,7 @@ define @test_vluxseg8_nxv4i8_nxv4i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4924,7 +4924,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4940,7 +4940,7 @@ define @test_vluxseg8_nxv4i8_nxv4i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4961,7 +4961,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4977,7 +4977,7 @@ define @test_vluxseg8_nxv4i8_nxv4i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4998,7 +4998,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -5014,7 +5014,7 @@ define @test_vluxseg2_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5028,7 +5028,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5044,7 +5044,7 @@ define @test_vluxseg2_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5058,7 +5058,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5074,7 +5074,7 @@ define @test_vluxseg2_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5088,7 +5088,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5104,7 +5104,7 @@ define @test_vluxseg3_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5120,7 +5120,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5136,7 +5136,7 @@ define @test_vluxseg3_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5152,7 +5152,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5168,7 +5168,7 @@ define @test_vluxseg3_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5184,7 +5184,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5200,7 +5200,7 @@ define @test_vluxseg4_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5217,7 +5217,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5233,7 +5233,7 @@ define @test_vluxseg4_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5250,7 +5250,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5266,7 +5266,7 @@ define @test_vluxseg4_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5283,7 +5283,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5299,7 +5299,7 @@ define @test_vluxseg5_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5317,7 +5317,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5333,7 +5333,7 @@ define @test_vluxseg5_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5351,7 +5351,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5367,7 +5367,7 @@ define @test_vluxseg5_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5385,7 +5385,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5401,7 +5401,7 @@ define @test_vluxseg6_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5420,7 +5420,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5436,7 +5436,7 @@ define @test_vluxseg6_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5455,7 +5455,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5471,7 +5471,7 @@ define @test_vluxseg6_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5490,7 +5490,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5506,7 +5506,7 @@ define @test_vluxseg7_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5526,7 +5526,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5542,7 +5542,7 @@ define @test_vluxseg7_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5562,7 +5562,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5578,7 +5578,7 @@ define @test_vluxseg7_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5598,7 +5598,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5614,7 +5614,7 @@ define @test_vluxseg8_nxv1i16_nxv1i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5635,7 +5635,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5651,7 +5651,7 @@ define @test_vluxseg8_nxv1i16_nxv1i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5672,7 +5672,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5688,7 +5688,7 @@ define @test_vluxseg8_nxv1i16_nxv1i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5709,7 +5709,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5725,7 +5725,7 @@ define @test_vluxseg2_nxv32i8_nxv32i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -5739,7 +5739,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -5755,7 +5755,7 @@ define @test_vluxseg2_nxv32i8_nxv32i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -5769,7 +5769,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -5785,7 +5785,7 @@ define @test_vluxseg2_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5799,7 +5799,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5815,7 +5815,7 @@ define @test_vluxseg2_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5829,7 +5829,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5845,7 +5845,7 @@ define @test_vluxseg2_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5859,7 +5859,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5875,7 +5875,7 @@ define @test_vluxseg3_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5891,7 +5891,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5907,7 +5907,7 @@ define @test_vluxseg3_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5923,7 +5923,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5939,7 +5939,7 @@ define @test_vluxseg3_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5955,7 +5955,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5971,7 +5971,7 @@ define @test_vluxseg4_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5988,7 +5988,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6004,7 +6004,7 @@ define @test_vluxseg4_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6021,7 +6021,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6037,7 +6037,7 @@ define @test_vluxseg4_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6054,7 +6054,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6070,7 +6070,7 @@ define @test_vluxseg5_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6088,7 +6088,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6104,7 +6104,7 @@ define @test_vluxseg5_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6122,7 +6122,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6138,7 +6138,7 @@ define @test_vluxseg5_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6156,7 +6156,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6172,7 +6172,7 @@ define @test_vluxseg6_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6191,7 +6191,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6207,7 +6207,7 @@ define @test_vluxseg6_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6226,7 +6226,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6242,7 +6242,7 @@ define @test_vluxseg6_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6261,7 +6261,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6277,7 +6277,7 @@ define @test_vluxseg7_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6297,7 +6297,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6313,7 +6313,7 @@ define @test_vluxseg7_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6333,7 +6333,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6349,7 +6349,7 @@ define @test_vluxseg7_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6369,7 +6369,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6385,7 +6385,7 @@ define @test_vluxseg8_nxv2i8_nxv2i32(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6406,7 +6406,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -6422,7 +6422,7 @@ define @test_vluxseg8_nxv2i8_nxv2i8(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6443,7 +6443,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -6459,7 +6459,7 @@ define @test_vluxseg8_nxv2i8_nxv2i16(i8* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6480,7 +6480,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -6496,7 +6496,7 @@ define @test_vluxseg2_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6510,7 +6510,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6526,7 +6526,7 @@ define @test_vluxseg2_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6540,7 +6540,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6556,7 +6556,7 @@ define @test_vluxseg2_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6570,7 +6570,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6586,7 +6586,7 @@ define @test_vluxseg3_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6602,7 +6602,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6618,7 +6618,7 @@ define @test_vluxseg3_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6634,7 +6634,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6650,7 +6650,7 @@ define @test_vluxseg3_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6666,7 +6666,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6682,7 +6682,7 @@ define @test_vluxseg4_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6699,7 +6699,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6715,7 +6715,7 @@ define @test_vluxseg4_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6732,7 +6732,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6748,7 +6748,7 @@ define @test_vluxseg4_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6765,7 +6765,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6781,7 +6781,7 @@ define @test_vluxseg5_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6799,7 +6799,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6815,7 +6815,7 @@ define @test_vluxseg5_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6833,7 +6833,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6849,7 +6849,7 @@ define @test_vluxseg5_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6867,7 +6867,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6883,7 +6883,7 @@ define @test_vluxseg6_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6902,7 +6902,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6918,7 +6918,7 @@ define @test_vluxseg6_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6937,7 +6937,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6953,7 +6953,7 @@ define @test_vluxseg6_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6972,7 +6972,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6988,7 +6988,7 @@ define @test_vluxseg7_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7008,7 +7008,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7024,7 +7024,7 @@ define @test_vluxseg7_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7044,7 +7044,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7060,7 +7060,7 @@ define @test_vluxseg7_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7080,7 +7080,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7096,7 +7096,7 @@ define @test_vluxseg8_nxv2i16_nxv2i32(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7117,7 +7117,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7133,7 +7133,7 @@ define @test_vluxseg8_nxv2i16_nxv2i8(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7154,7 +7154,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7170,7 +7170,7 @@ define @test_vluxseg8_nxv2i16_nxv2i16(i16* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7191,7 +7191,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7207,7 +7207,7 @@ define @test_vluxseg2_nxv4i32_nxv4i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7221,7 +7221,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -7237,7 +7237,7 @@ define @test_vluxseg2_nxv4i32_nxv4i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7251,7 +7251,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -7267,7 +7267,7 @@ define @test_vluxseg2_nxv4i32_nxv4i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7281,7 +7281,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -7297,7 +7297,7 @@ define @test_vluxseg3_nxv4i32_nxv4i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7313,7 +7313,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -7329,7 +7329,7 @@ define @test_vluxseg3_nxv4i32_nxv4i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7345,7 +7345,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -7361,7 +7361,7 @@ define @test_vluxseg3_nxv4i32_nxv4i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7377,7 +7377,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -7393,7 +7393,7 @@ define @test_vluxseg4_nxv4i32_nxv4i16(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7410,7 +7410,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -7426,7 +7426,7 @@ define @test_vluxseg4_nxv4i32_nxv4i8(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7443,7 +7443,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -7459,7 +7459,7 @@ define @test_vluxseg4_nxv4i32_nxv4i32(i32* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -7476,7 +7476,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -7492,7 +7492,7 @@ define @test_vluxseg2_nxv16f16_nxv16i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7506,7 +7506,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7522,7 +7522,7 @@ define @test_vluxseg2_nxv16f16_nxv16i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7536,7 +7536,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7552,7 +7552,7 @@ define @test_vluxseg2_nxv16f16_nxv16i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7566,7 +7566,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7582,7 +7582,7 @@ define @test_vluxseg2_nxv4f64_nxv4i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7596,7 +7596,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7612,7 +7612,7 @@ define @test_vluxseg2_nxv4f64_nxv4i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7626,7 +7626,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7642,7 +7642,7 @@ define @test_vluxseg2_nxv4f64_nxv4i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -7656,7 +7656,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -7672,7 +7672,7 @@ define @test_vluxseg2_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7686,7 +7686,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7702,7 +7702,7 @@ define @test_vluxseg2_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7716,7 +7716,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7732,7 +7732,7 @@ define @test_vluxseg2_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7746,7 +7746,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7762,7 +7762,7 @@ define @test_vluxseg3_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7778,7 +7778,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7794,7 +7794,7 @@ define @test_vluxseg3_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7810,7 +7810,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7826,7 +7826,7 @@ define @test_vluxseg3_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7842,7 +7842,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7858,7 +7858,7 @@ define @test_vluxseg4_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7875,7 +7875,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7891,7 +7891,7 @@ define @test_vluxseg4_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7908,7 +7908,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7924,7 +7924,7 @@ define @test_vluxseg4_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7941,7 +7941,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7957,7 +7957,7 @@ define @test_vluxseg5_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7975,7 +7975,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7991,7 +7991,7 @@ define @test_vluxseg5_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8009,7 +8009,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8025,7 +8025,7 @@ define @test_vluxseg5_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8043,7 +8043,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8059,7 +8059,7 @@ define @test_vluxseg6_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8078,7 +8078,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8094,7 +8094,7 @@ define @test_vluxseg6_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8113,7 +8113,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8129,7 +8129,7 @@ define @test_vluxseg6_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8148,7 +8148,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8164,7 +8164,7 @@ define @test_vluxseg7_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8184,7 +8184,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8200,7 +8200,7 @@ define @test_vluxseg7_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8220,7 +8220,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8236,7 +8236,7 @@ define @test_vluxseg7_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8256,7 +8256,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8272,7 +8272,7 @@ define @test_vluxseg8_nxv1f64_nxv1i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8293,7 +8293,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8309,7 +8309,7 @@ define @test_vluxseg8_nxv1f64_nxv1i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8330,7 +8330,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8346,7 +8346,7 @@ define @test_vluxseg8_nxv1f64_nxv1i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8367,7 +8367,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8383,7 +8383,7 @@ define @test_vluxseg2_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8397,7 +8397,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8413,7 +8413,7 @@ define @test_vluxseg2_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8427,7 +8427,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8443,7 +8443,7 @@ define @test_vluxseg2_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8457,7 +8457,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8473,7 +8473,7 @@ define @test_vluxseg3_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8489,7 +8489,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8505,7 +8505,7 @@ define @test_vluxseg3_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8521,7 +8521,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8537,7 +8537,7 @@ define @test_vluxseg3_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8553,7 +8553,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8569,7 +8569,7 @@ define @test_vluxseg4_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8586,7 +8586,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8602,7 +8602,7 @@ define @test_vluxseg4_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8619,7 +8619,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8635,7 +8635,7 @@ define @test_vluxseg4_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8652,7 +8652,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8668,7 +8668,7 @@ define @test_vluxseg5_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8686,7 +8686,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8702,7 +8702,7 @@ define @test_vluxseg5_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8720,7 +8720,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8736,7 +8736,7 @@ define @test_vluxseg5_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8754,7 +8754,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8770,7 +8770,7 @@ define @test_vluxseg6_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8789,7 +8789,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8805,7 +8805,7 @@ define @test_vluxseg6_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8824,7 +8824,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8840,7 +8840,7 @@ define @test_vluxseg6_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8859,7 +8859,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8875,7 +8875,7 @@ define @test_vluxseg7_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8895,7 +8895,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8911,7 +8911,7 @@ define @test_vluxseg7_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8931,7 +8931,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8947,7 +8947,7 @@ define @test_vluxseg7_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8967,7 +8967,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8983,7 +8983,7 @@ define @test_vluxseg8_nxv2f32_nxv2i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9004,7 +9004,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9020,7 +9020,7 @@ define @test_vluxseg8_nxv2f32_nxv2i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9041,7 +9041,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9057,7 +9057,7 @@ define @test_vluxseg8_nxv2f32_nxv2i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9078,7 +9078,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9094,7 +9094,7 @@ define @test_vluxseg2_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9108,7 +9108,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9124,7 +9124,7 @@ define @test_vluxseg2_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9138,7 +9138,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9154,7 +9154,7 @@ define @test_vluxseg2_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9168,7 +9168,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9184,7 +9184,7 @@ define @test_vluxseg3_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9200,7 +9200,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9216,7 +9216,7 @@ define @test_vluxseg3_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9232,7 +9232,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9248,7 +9248,7 @@ define @test_vluxseg3_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9264,7 +9264,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9280,7 +9280,7 @@ define @test_vluxseg4_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9297,7 +9297,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9313,7 +9313,7 @@ define @test_vluxseg4_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9330,7 +9330,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9346,7 +9346,7 @@ define @test_vluxseg4_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9363,7 +9363,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9379,7 +9379,7 @@ define @test_vluxseg5_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9397,7 +9397,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9413,7 +9413,7 @@ define @test_vluxseg5_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9431,7 +9431,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9447,7 +9447,7 @@ define @test_vluxseg5_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9465,7 +9465,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9481,7 +9481,7 @@ define @test_vluxseg6_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9500,7 +9500,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9516,7 +9516,7 @@ define @test_vluxseg6_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9535,7 +9535,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9551,7 +9551,7 @@ define @test_vluxseg6_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9570,7 +9570,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9586,7 +9586,7 @@ define @test_vluxseg7_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9606,7 +9606,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9622,7 +9622,7 @@ define @test_vluxseg7_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9642,7 +9642,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9658,7 +9658,7 @@ define @test_vluxseg7_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9678,7 +9678,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9694,7 +9694,7 @@ define @test_vluxseg8_nxv1f16_nxv1i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9715,7 +9715,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9731,7 +9731,7 @@ define @test_vluxseg8_nxv1f16_nxv1i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9752,7 +9752,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9768,7 +9768,7 @@ define @test_vluxseg8_nxv1f16_nxv1i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9789,7 +9789,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9805,7 +9805,7 @@ define @test_vluxseg2_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9819,7 +9819,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9835,7 +9835,7 @@ define @test_vluxseg2_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9849,7 +9849,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9865,7 +9865,7 @@ define @test_vluxseg2_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9879,7 +9879,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9895,7 +9895,7 @@ define @test_vluxseg3_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9911,7 +9911,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9927,7 +9927,7 @@ define @test_vluxseg3_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9943,7 +9943,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9959,7 +9959,7 @@ define @test_vluxseg3_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9975,7 +9975,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9991,7 +9991,7 @@ define @test_vluxseg4_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10008,7 +10008,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10024,7 +10024,7 @@ define @test_vluxseg4_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10041,7 +10041,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10057,7 +10057,7 @@ define @test_vluxseg4_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10074,7 +10074,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10090,7 +10090,7 @@ define @test_vluxseg5_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10108,7 +10108,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10124,7 +10124,7 @@ define @test_vluxseg5_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10142,7 +10142,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10158,7 +10158,7 @@ define @test_vluxseg5_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10176,7 +10176,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10192,7 +10192,7 @@ define @test_vluxseg6_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10211,7 +10211,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10227,7 +10227,7 @@ define @test_vluxseg6_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10246,7 +10246,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10262,7 +10262,7 @@ define @test_vluxseg6_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10281,7 +10281,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10297,7 +10297,7 @@ define @test_vluxseg7_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10317,7 +10317,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10333,7 +10333,7 @@ define @test_vluxseg7_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10353,7 +10353,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10369,7 +10369,7 @@ define @test_vluxseg7_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10389,7 +10389,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10405,7 +10405,7 @@ define @test_vluxseg8_nxv1f32_nxv1i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10426,7 +10426,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10442,7 +10442,7 @@ define @test_vluxseg8_nxv1f32_nxv1i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10463,7 +10463,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10479,7 +10479,7 @@ define @test_vluxseg8_nxv1f32_nxv1i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10500,7 +10500,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10516,7 +10516,7 @@ define @test_vluxseg2_nxv8f16_nxv8i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10530,7 +10530,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10546,7 +10546,7 @@ define @test_vluxseg2_nxv8f16_nxv8i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10560,7 +10560,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10576,7 +10576,7 @@ define @test_vluxseg2_nxv8f16_nxv8i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10590,7 +10590,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10606,7 +10606,7 @@ define @test_vluxseg3_nxv8f16_nxv8i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10622,7 +10622,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -10638,7 +10638,7 @@ define @test_vluxseg3_nxv8f16_nxv8i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10654,7 +10654,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -10670,7 +10670,7 @@ define @test_vluxseg3_nxv8f16_nxv8i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10685,7 +10685,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -10701,7 +10701,7 @@ define @test_vluxseg4_nxv8f16_nxv8i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10718,7 +10718,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -10734,7 +10734,7 @@ define @test_vluxseg4_nxv8f16_nxv8i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10751,7 +10751,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -10767,7 +10767,7 @@ define @test_vluxseg4_nxv8f16_nxv8i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10784,7 +10784,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -10800,7 +10800,7 @@ define @test_vluxseg2_nxv8f32_nxv8i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -10814,7 +10814,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -10830,7 +10830,7 @@ define @test_vluxseg2_nxv8f32_nxv8i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -10844,7 +10844,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -10860,7 +10860,7 @@ define @test_vluxseg2_nxv8f32_nxv8i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -10874,7 +10874,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -10890,7 +10890,7 @@ define @test_vluxseg2_nxv2f64_nxv2i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10904,7 +10904,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10920,7 +10920,7 @@ define @test_vluxseg2_nxv2f64_nxv2i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10934,7 +10934,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10950,7 +10950,7 @@ define @test_vluxseg2_nxv2f64_nxv2i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10964,7 +10964,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10980,7 +10980,7 @@ define @test_vluxseg3_nxv2f64_nxv2i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10996,7 +10996,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11012,7 +11012,7 @@ define @test_vluxseg3_nxv2f64_nxv2i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11028,7 +11028,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11044,7 +11044,7 @@ define @test_vluxseg3_nxv2f64_nxv2i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11060,7 +11060,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11076,7 +11076,7 @@ define @test_vluxseg4_nxv2f64_nxv2i32(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11093,7 +11093,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11109,7 +11109,7 @@ define @test_vluxseg4_nxv2f64_nxv2i8(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11126,7 +11126,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11142,7 +11142,7 @@ define @test_vluxseg4_nxv2f64_nxv2i16(double* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11159,7 +11159,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11175,7 +11175,7 @@ define @test_vluxseg2_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11189,7 +11189,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11205,7 +11205,7 @@ define @test_vluxseg2_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11219,7 +11219,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11235,7 +11235,7 @@ define @test_vluxseg2_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11249,7 +11249,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11265,7 +11265,7 @@ define @test_vluxseg3_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11281,7 +11281,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11297,7 +11297,7 @@ define @test_vluxseg3_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11313,7 +11313,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11329,7 +11329,7 @@ define @test_vluxseg3_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11344,7 +11344,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -11360,7 +11360,7 @@ define @test_vluxseg4_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11377,7 +11377,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11393,7 +11393,7 @@ define @test_vluxseg4_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11410,7 +11410,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11426,7 +11426,7 @@ define @test_vluxseg4_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11443,7 +11443,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11459,7 +11459,7 @@ define @test_vluxseg5_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11477,7 +11477,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11493,7 +11493,7 @@ define @test_vluxseg5_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11511,7 +11511,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11527,7 +11527,7 @@ define @test_vluxseg5_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11545,7 +11545,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11561,7 +11561,7 @@ define @test_vluxseg6_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11580,7 +11580,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11596,7 +11596,7 @@ define @test_vluxseg6_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11615,7 +11615,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11631,7 +11631,7 @@ define @test_vluxseg6_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11650,7 +11650,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11666,7 +11666,7 @@ define @test_vluxseg7_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11686,7 +11686,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11702,7 +11702,7 @@ define @test_vluxseg7_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11722,7 +11722,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11738,7 +11738,7 @@ define @test_vluxseg7_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11758,7 +11758,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11774,7 +11774,7 @@ define @test_vluxseg8_nxv4f16_nxv4i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11795,7 +11795,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -11811,7 +11811,7 @@ define @test_vluxseg8_nxv4f16_nxv4i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11832,7 +11832,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -11848,7 +11848,7 @@ define @test_vluxseg8_nxv4f16_nxv4i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11869,7 +11869,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -11885,7 +11885,7 @@ define @test_vluxseg2_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11899,7 +11899,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11915,7 +11915,7 @@ define @test_vluxseg2_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11929,7 +11929,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11945,7 +11945,7 @@ define @test_vluxseg2_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11959,7 +11959,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11975,7 +11975,7 @@ define @test_vluxseg3_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11991,7 +11991,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12007,7 +12007,7 @@ define @test_vluxseg3_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12023,7 +12023,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12039,7 +12039,7 @@ define @test_vluxseg3_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12055,7 +12055,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12071,7 +12071,7 @@ define @test_vluxseg4_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12088,7 +12088,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12104,7 +12104,7 @@ define @test_vluxseg4_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12121,7 +12121,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12137,7 +12137,7 @@ define @test_vluxseg4_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12154,7 +12154,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12170,7 +12170,7 @@ define @test_vluxseg5_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12188,7 +12188,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12204,7 +12204,7 @@ define @test_vluxseg5_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12222,7 +12222,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12238,7 +12238,7 @@ define @test_vluxseg5_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12256,7 +12256,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12272,7 +12272,7 @@ define @test_vluxseg6_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12291,7 +12291,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12307,7 +12307,7 @@ define @test_vluxseg6_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12326,7 +12326,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12342,7 +12342,7 @@ define @test_vluxseg6_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12361,7 +12361,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12377,7 +12377,7 @@ define @test_vluxseg7_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12397,7 +12397,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12413,7 +12413,7 @@ define @test_vluxseg7_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12433,7 +12433,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12449,7 +12449,7 @@ define @test_vluxseg7_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12469,7 +12469,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12485,7 +12485,7 @@ define @test_vluxseg8_nxv2f16_nxv2i32(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12506,7 +12506,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12522,7 +12522,7 @@ define @test_vluxseg8_nxv2f16_nxv2i8(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12543,7 +12543,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12559,7 +12559,7 @@ define @test_vluxseg8_nxv2f16_nxv2i16(half* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12580,7 +12580,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12596,7 +12596,7 @@ define @test_vluxseg2_nxv4f32_nxv4i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12610,7 +12610,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -12626,7 +12626,7 @@ define @test_vluxseg2_nxv4f32_nxv4i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12640,7 +12640,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -12656,7 +12656,7 @@ define @test_vluxseg2_nxv4f32_nxv4i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12670,7 +12670,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -12686,7 +12686,7 @@ define @test_vluxseg3_nxv4f32_nxv4i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12702,7 +12702,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -12718,7 +12718,7 @@ define @test_vluxseg3_nxv4f32_nxv4i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12734,7 +12734,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -12750,7 +12750,7 @@ define @test_vluxseg3_nxv4f32_nxv4i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12766,7 +12766,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -12782,7 +12782,7 @@ define @test_vluxseg4_nxv4f32_nxv4i16(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12799,7 +12799,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -12815,7 +12815,7 @@ define @test_vluxseg4_nxv4f32_nxv4i8(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12832,7 +12832,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -12848,7 +12848,7 @@ define @test_vluxseg4_nxv4f32_nxv4i32(float* %base, %index, i32 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -12865,7 +12865,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vluxseg-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vluxseg-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vluxseg-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vluxseg-rv64.ll @@ -8,7 +8,7 @@ define @test_vluxseg2_nxv16i16_nxv16i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -22,7 +22,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -38,7 +38,7 @@ define @test_vluxseg2_nxv16i16_nxv16i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -52,7 +52,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -68,7 +68,7 @@ define @test_vluxseg2_nxv16i16_nxv16i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -82,7 +82,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -98,7 +98,7 @@ define @test_vluxseg2_nxv4i32_nxv4i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -112,7 +112,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -128,7 +128,7 @@ define @test_vluxseg2_nxv4i32_nxv4i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -142,7 +142,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -158,7 +158,7 @@ define @test_vluxseg2_nxv4i32_nxv4i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -172,7 +172,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -188,7 +188,7 @@ define @test_vluxseg2_nxv4i32_nxv4i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -202,7 +202,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -218,7 +218,7 @@ define @test_vluxseg3_nxv4i32_nxv4i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -234,7 +234,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -250,7 +250,7 @@ define @test_vluxseg3_nxv4i32_nxv4i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -266,7 +266,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -282,7 +282,7 @@ define @test_vluxseg3_nxv4i32_nxv4i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -297,7 +297,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -313,7 +313,7 @@ define @test_vluxseg3_nxv4i32_nxv4i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -329,7 +329,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -345,7 +345,7 @@ define @test_vluxseg4_nxv4i32_nxv4i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -362,7 +362,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -378,7 +378,7 @@ define @test_vluxseg4_nxv4i32_nxv4i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -395,7 +395,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -411,7 +411,7 @@ define @test_vluxseg4_nxv4i32_nxv4i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -428,7 +428,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -444,7 +444,7 @@ define @test_vluxseg4_nxv4i32_nxv4i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -461,7 +461,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -477,7 +477,7 @@ define @test_vluxseg2_nxv16i8_nxv16i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -491,7 +491,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -507,7 +507,7 @@ define @test_vluxseg2_nxv16i8_nxv16i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -521,7 +521,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -537,7 +537,7 @@ define @test_vluxseg2_nxv16i8_nxv16i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -551,7 +551,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -567,7 +567,7 @@ define @test_vluxseg3_nxv16i8_nxv16i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -582,7 +582,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -598,7 +598,7 @@ define @test_vluxseg3_nxv16i8_nxv16i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -614,7 +614,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -630,7 +630,7 @@ define @test_vluxseg3_nxv16i8_nxv16i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -645,7 +645,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -661,7 +661,7 @@ define @test_vluxseg4_nxv16i8_nxv16i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -678,7 +678,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -694,7 +694,7 @@ define @test_vluxseg4_nxv16i8_nxv16i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -711,7 +711,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -727,7 +727,7 @@ define @test_vluxseg4_nxv16i8_nxv16i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -743,7 +743,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -759,7 +759,7 @@ define @test_vluxseg2_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -773,7 +773,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -789,7 +789,7 @@ define @test_vluxseg2_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -803,7 +803,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -819,7 +819,7 @@ define @test_vluxseg2_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -833,7 +833,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -849,7 +849,7 @@ define @test_vluxseg2_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -863,7 +863,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -879,7 +879,7 @@ define @test_vluxseg3_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -895,7 +895,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -911,7 +911,7 @@ define @test_vluxseg3_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -927,7 +927,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -943,7 +943,7 @@ define @test_vluxseg3_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -959,7 +959,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -975,7 +975,7 @@ define @test_vluxseg3_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -991,7 +991,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1007,7 +1007,7 @@ define @test_vluxseg4_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1024,7 +1024,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1040,7 +1040,7 @@ define @test_vluxseg4_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1057,7 +1057,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1073,7 +1073,7 @@ define @test_vluxseg4_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1090,7 +1090,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1106,7 +1106,7 @@ define @test_vluxseg4_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1123,7 +1123,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1139,7 +1139,7 @@ define @test_vluxseg5_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1157,7 +1157,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1173,7 +1173,7 @@ define @test_vluxseg5_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1191,7 +1191,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1207,7 +1207,7 @@ define @test_vluxseg5_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1225,7 +1225,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1241,7 +1241,7 @@ define @test_vluxseg5_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1259,7 +1259,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1275,7 +1275,7 @@ define @test_vluxseg6_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1294,7 +1294,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1310,7 +1310,7 @@ define @test_vluxseg6_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1329,7 +1329,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1345,7 +1345,7 @@ define @test_vluxseg6_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1364,7 +1364,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1380,7 +1380,7 @@ define @test_vluxseg6_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1399,7 +1399,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1415,7 +1415,7 @@ define @test_vluxseg7_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1435,7 +1435,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1451,7 +1451,7 @@ define @test_vluxseg7_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1471,7 +1471,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1487,7 +1487,7 @@ define @test_vluxseg7_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1507,7 +1507,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1523,7 +1523,7 @@ define @test_vluxseg7_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1543,7 +1543,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1559,7 +1559,7 @@ define @test_vluxseg8_nxv1i64_nxv1i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1580,7 +1580,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1596,7 +1596,7 @@ define @test_vluxseg8_nxv1i64_nxv1i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1617,7 +1617,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1633,7 +1633,7 @@ define @test_vluxseg8_nxv1i64_nxv1i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1654,7 +1654,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1670,7 +1670,7 @@ define @test_vluxseg8_nxv1i64_nxv1i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1691,7 +1691,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -1707,7 +1707,7 @@ define @test_vluxseg2_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1721,7 +1721,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1737,7 +1737,7 @@ define @test_vluxseg2_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1751,7 +1751,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1767,7 +1767,7 @@ define @test_vluxseg2_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1781,7 +1781,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1797,7 +1797,7 @@ define @test_vluxseg2_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1811,7 +1811,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -1827,7 +1827,7 @@ define @test_vluxseg3_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1843,7 +1843,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1859,7 +1859,7 @@ define @test_vluxseg3_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1875,7 +1875,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1891,7 +1891,7 @@ define @test_vluxseg3_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1907,7 +1907,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1923,7 +1923,7 @@ define @test_vluxseg3_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1939,7 +1939,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1955,7 +1955,7 @@ define @test_vluxseg4_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -1972,7 +1972,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -1988,7 +1988,7 @@ define @test_vluxseg4_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2005,7 +2005,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2021,7 +2021,7 @@ define @test_vluxseg4_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2038,7 +2038,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2054,7 +2054,7 @@ define @test_vluxseg4_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2071,7 +2071,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2087,7 +2087,7 @@ define @test_vluxseg5_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2105,7 +2105,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2121,7 +2121,7 @@ define @test_vluxseg5_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2139,7 +2139,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2155,7 +2155,7 @@ define @test_vluxseg5_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2173,7 +2173,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2189,7 +2189,7 @@ define @test_vluxseg5_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2207,7 +2207,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2223,7 +2223,7 @@ define @test_vluxseg6_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2242,7 +2242,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2258,7 +2258,7 @@ define @test_vluxseg6_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2277,7 +2277,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2293,7 +2293,7 @@ define @test_vluxseg6_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2312,7 +2312,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2328,7 +2328,7 @@ define @test_vluxseg6_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2347,7 +2347,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2363,7 +2363,7 @@ define @test_vluxseg7_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2383,7 +2383,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2399,7 +2399,7 @@ define @test_vluxseg7_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2419,7 +2419,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2435,7 +2435,7 @@ define @test_vluxseg7_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2455,7 +2455,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2471,7 +2471,7 @@ define @test_vluxseg7_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2491,7 +2491,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -2507,7 +2507,7 @@ define @test_vluxseg8_nxv1i32_nxv1i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2528,7 +2528,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2544,7 +2544,7 @@ define @test_vluxseg8_nxv1i32_nxv1i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2565,7 +2565,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2581,7 +2581,7 @@ define @test_vluxseg8_nxv1i32_nxv1i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2602,7 +2602,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2618,7 +2618,7 @@ define @test_vluxseg8_nxv1i32_nxv1i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -2639,7 +2639,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -2655,7 +2655,7 @@ define @test_vluxseg2_nxv8i16_nxv8i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2669,7 +2669,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2685,7 +2685,7 @@ define @test_vluxseg2_nxv8i16_nxv8i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2699,7 +2699,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2715,7 +2715,7 @@ define @test_vluxseg2_nxv8i16_nxv8i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2729,7 +2729,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2745,7 +2745,7 @@ define @test_vluxseg2_nxv8i16_nxv8i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2759,7 +2759,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -2775,7 +2775,7 @@ define @test_vluxseg3_nxv8i16_nxv8i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2791,7 +2791,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -2807,7 +2807,7 @@ define @test_vluxseg3_nxv8i16_nxv8i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2823,7 +2823,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -2839,7 +2839,7 @@ define @test_vluxseg3_nxv8i16_nxv8i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2854,7 +2854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -2870,7 +2870,7 @@ define @test_vluxseg3_nxv8i16_nxv8i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2885,7 +2885,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -2901,7 +2901,7 @@ define @test_vluxseg4_nxv8i16_nxv8i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2918,7 +2918,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -2934,7 +2934,7 @@ define @test_vluxseg4_nxv8i16_nxv8i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2951,7 +2951,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -2967,7 +2967,7 @@ define @test_vluxseg4_nxv8i16_nxv8i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -2983,7 +2983,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -2999,7 +2999,7 @@ define @test_vluxseg4_nxv8i16_nxv8i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -3016,7 +3016,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -3032,7 +3032,7 @@ define @test_vluxseg2_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3046,7 +3046,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3062,7 +3062,7 @@ define @test_vluxseg2_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3076,7 +3076,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3092,7 +3092,7 @@ define @test_vluxseg2_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3106,7 +3106,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3122,7 +3122,7 @@ define @test_vluxseg2_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3136,7 +3136,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -3152,7 +3152,7 @@ define @test_vluxseg3_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3167,7 +3167,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3183,7 +3183,7 @@ define @test_vluxseg3_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3199,7 +3199,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3215,7 +3215,7 @@ define @test_vluxseg3_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3230,7 +3230,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -3246,7 +3246,7 @@ define @test_vluxseg3_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3262,7 +3262,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3278,7 +3278,7 @@ define @test_vluxseg4_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3295,7 +3295,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3311,7 +3311,7 @@ define @test_vluxseg4_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3328,7 +3328,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3344,7 +3344,7 @@ define @test_vluxseg4_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3360,7 +3360,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -3376,7 +3376,7 @@ define @test_vluxseg4_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3393,7 +3393,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3409,7 +3409,7 @@ define @test_vluxseg5_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3427,7 +3427,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3443,7 +3443,7 @@ define @test_vluxseg5_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3461,7 +3461,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3477,7 +3477,7 @@ define @test_vluxseg5_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3494,7 +3494,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -3510,7 +3510,7 @@ define @test_vluxseg5_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3528,7 +3528,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3544,7 +3544,7 @@ define @test_vluxseg6_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3563,7 +3563,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3579,7 +3579,7 @@ define @test_vluxseg6_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3598,7 +3598,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3614,7 +3614,7 @@ define @test_vluxseg6_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3633,7 +3633,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3649,7 +3649,7 @@ define @test_vluxseg6_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3668,7 +3668,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3684,7 +3684,7 @@ define @test_vluxseg7_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3704,7 +3704,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3720,7 +3720,7 @@ define @test_vluxseg7_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3740,7 +3740,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3756,7 +3756,7 @@ define @test_vluxseg7_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3776,7 +3776,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3792,7 +3792,7 @@ define @test_vluxseg7_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3812,7 +3812,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -3828,7 +3828,7 @@ define @test_vluxseg8_nxv4i8_nxv4i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3849,7 +3849,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -3865,7 +3865,7 @@ define @test_vluxseg8_nxv4i8_nxv4i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3886,7 +3886,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3902,7 +3902,7 @@ define @test_vluxseg8_nxv4i8_nxv4i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3923,7 +3923,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -3939,7 +3939,7 @@ define @test_vluxseg8_nxv4i8_nxv4i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3960,7 +3960,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -3976,7 +3976,7 @@ define @test_vluxseg2_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -3990,7 +3990,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4006,7 +4006,7 @@ define @test_vluxseg2_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4020,7 +4020,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4036,7 +4036,7 @@ define @test_vluxseg2_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4050,7 +4050,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4066,7 +4066,7 @@ define @test_vluxseg2_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4080,7 +4080,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4096,7 +4096,7 @@ define @test_vluxseg3_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4112,7 +4112,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4128,7 +4128,7 @@ define @test_vluxseg3_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4144,7 +4144,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4160,7 +4160,7 @@ define @test_vluxseg3_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4176,7 +4176,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4192,7 +4192,7 @@ define @test_vluxseg3_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4208,7 +4208,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4224,7 +4224,7 @@ define @test_vluxseg4_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4241,7 +4241,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4257,7 +4257,7 @@ define @test_vluxseg4_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4274,7 +4274,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4290,7 +4290,7 @@ define @test_vluxseg4_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4307,7 +4307,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4323,7 +4323,7 @@ define @test_vluxseg4_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4340,7 +4340,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4356,7 +4356,7 @@ define @test_vluxseg5_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4374,7 +4374,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4390,7 +4390,7 @@ define @test_vluxseg5_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4408,7 +4408,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4424,7 +4424,7 @@ define @test_vluxseg5_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4442,7 +4442,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4458,7 +4458,7 @@ define @test_vluxseg5_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4476,7 +4476,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4492,7 +4492,7 @@ define @test_vluxseg6_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4511,7 +4511,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4527,7 +4527,7 @@ define @test_vluxseg6_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4546,7 +4546,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4562,7 +4562,7 @@ define @test_vluxseg6_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4581,7 +4581,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4597,7 +4597,7 @@ define @test_vluxseg6_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4616,7 +4616,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4632,7 +4632,7 @@ define @test_vluxseg7_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4652,7 +4652,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4668,7 +4668,7 @@ define @test_vluxseg7_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4688,7 +4688,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4704,7 +4704,7 @@ define @test_vluxseg7_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4724,7 +4724,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4740,7 +4740,7 @@ define @test_vluxseg7_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4760,7 +4760,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -4776,7 +4776,7 @@ define @test_vluxseg8_nxv1i16_nxv1i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4797,7 +4797,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4813,7 +4813,7 @@ define @test_vluxseg8_nxv1i16_nxv1i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4834,7 +4834,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4850,7 +4850,7 @@ define @test_vluxseg8_nxv1i16_nxv1i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4871,7 +4871,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4887,7 +4887,7 @@ define @test_vluxseg8_nxv1i16_nxv1i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4908,7 +4908,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -4924,7 +4924,7 @@ define @test_vluxseg2_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4938,7 +4938,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4954,7 +4954,7 @@ define @test_vluxseg2_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4968,7 +4968,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -4984,7 +4984,7 @@ define @test_vluxseg2_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -4998,7 +4998,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5014,7 +5014,7 @@ define @test_vluxseg2_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5028,7 +5028,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5044,7 +5044,7 @@ define @test_vluxseg3_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5060,7 +5060,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5076,7 +5076,7 @@ define @test_vluxseg3_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5092,7 +5092,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5108,7 +5108,7 @@ define @test_vluxseg3_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5124,7 +5124,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5140,7 +5140,7 @@ define @test_vluxseg3_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5155,7 +5155,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -5171,7 +5171,7 @@ define @test_vluxseg4_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5188,7 +5188,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5204,7 +5204,7 @@ define @test_vluxseg4_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5221,7 +5221,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5237,7 +5237,7 @@ define @test_vluxseg4_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5254,7 +5254,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5270,7 +5270,7 @@ define @test_vluxseg4_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5287,7 +5287,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5303,7 +5303,7 @@ define @test_vluxseg5_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5321,7 +5321,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5337,7 +5337,7 @@ define @test_vluxseg5_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5355,7 +5355,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5371,7 +5371,7 @@ define @test_vluxseg5_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5389,7 +5389,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5405,7 +5405,7 @@ define @test_vluxseg5_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5423,7 +5423,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5439,7 +5439,7 @@ define @test_vluxseg6_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5458,7 +5458,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5474,7 +5474,7 @@ define @test_vluxseg6_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5493,7 +5493,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5509,7 +5509,7 @@ define @test_vluxseg6_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5528,7 +5528,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5544,7 +5544,7 @@ define @test_vluxseg6_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5563,7 +5563,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5579,7 +5579,7 @@ define @test_vluxseg7_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5599,7 +5599,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5615,7 +5615,7 @@ define @test_vluxseg7_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5635,7 +5635,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5651,7 +5651,7 @@ define @test_vluxseg7_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5671,7 +5671,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5687,7 +5687,7 @@ define @test_vluxseg7_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5707,7 +5707,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -5723,7 +5723,7 @@ define @test_vluxseg8_nxv2i32_nxv2i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5744,7 +5744,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5760,7 +5760,7 @@ define @test_vluxseg8_nxv2i32_nxv2i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5781,7 +5781,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5797,7 +5797,7 @@ define @test_vluxseg8_nxv2i32_nxv2i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5818,7 +5818,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -5834,7 +5834,7 @@ define @test_vluxseg8_nxv2i32_nxv2i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5855,7 +5855,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -5871,7 +5871,7 @@ define @test_vluxseg2_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5885,7 +5885,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5901,7 +5901,7 @@ define @test_vluxseg2_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5915,7 +5915,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5931,7 +5931,7 @@ define @test_vluxseg2_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5945,7 +5945,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5961,7 +5961,7 @@ define @test_vluxseg2_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -5975,7 +5975,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -5991,7 +5991,7 @@ define @test_vluxseg3_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6006,7 +6006,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -6022,7 +6022,7 @@ define @test_vluxseg3_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6038,7 +6038,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6054,7 +6054,7 @@ define @test_vluxseg3_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6069,7 +6069,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -6085,7 +6085,7 @@ define @test_vluxseg3_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6100,7 +6100,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -6116,7 +6116,7 @@ define @test_vluxseg4_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6133,7 +6133,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6149,7 +6149,7 @@ define @test_vluxseg4_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6166,7 +6166,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6182,7 +6182,7 @@ define @test_vluxseg4_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6198,7 +6198,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -6214,7 +6214,7 @@ define @test_vluxseg4_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6230,7 +6230,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -6246,7 +6246,7 @@ define @test_vluxseg5_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6264,7 +6264,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6280,7 +6280,7 @@ define @test_vluxseg5_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6298,7 +6298,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6314,7 +6314,7 @@ define @test_vluxseg5_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6331,7 +6331,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -6347,7 +6347,7 @@ define @test_vluxseg5_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6364,7 +6364,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -6380,7 +6380,7 @@ define @test_vluxseg6_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6399,7 +6399,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6415,7 +6415,7 @@ define @test_vluxseg6_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6434,7 +6434,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6450,7 +6450,7 @@ define @test_vluxseg6_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6468,7 +6468,7 @@ ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12 ; CHECK-NEXT: ret @@ -6484,7 +6484,7 @@ define @test_vluxseg6_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6503,7 +6503,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6519,7 +6519,7 @@ define @test_vluxseg7_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6539,7 +6539,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6555,7 +6555,7 @@ define @test_vluxseg7_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6575,7 +6575,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6591,7 +6591,7 @@ define @test_vluxseg7_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6610,7 +6610,7 @@ ; CHECK-NEXT: vmv1r.v v11, v7 ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13 ; CHECK-NEXT: ret @@ -6626,7 +6626,7 @@ define @test_vluxseg7_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6646,7 +6646,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -6662,7 +6662,7 @@ define @test_vluxseg8_nxv8i8_nxv8i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6683,7 +6683,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -6699,7 +6699,7 @@ define @test_vluxseg8_nxv8i8_nxv8i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6720,7 +6720,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -6736,7 +6736,7 @@ define @test_vluxseg8_nxv8i8_nxv8i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6756,7 +6756,7 @@ ; CHECK-NEXT: vmv1r.v v12, v7 ; CHECK-NEXT: vmv1r.v v13, v7 ; CHECK-NEXT: vmv1r.v v14, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v7, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11_v12_v13_v14 ; CHECK-NEXT: ret @@ -6772,7 +6772,7 @@ define @test_vluxseg8_nxv8i8_nxv8i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6793,7 +6793,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -6809,7 +6809,7 @@ define @test_vluxseg2_nxv4i64_nxv4i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -6823,7 +6823,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -6839,7 +6839,7 @@ define @test_vluxseg2_nxv4i64_nxv4i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -6853,7 +6853,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -6869,7 +6869,7 @@ define @test_vluxseg2_nxv4i64_nxv4i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -6883,7 +6883,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -6899,7 +6899,7 @@ define @test_vluxseg2_nxv4i64_nxv4i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -6913,7 +6913,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -6929,7 +6929,7 @@ define @test_vluxseg2_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6943,7 +6943,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6959,7 +6959,7 @@ define @test_vluxseg2_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -6973,7 +6973,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -6989,7 +6989,7 @@ define @test_vluxseg2_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7003,7 +7003,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7019,7 +7019,7 @@ define @test_vluxseg2_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7033,7 +7033,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7049,7 +7049,7 @@ define @test_vluxseg3_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7064,7 +7064,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -7080,7 +7080,7 @@ define @test_vluxseg3_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7096,7 +7096,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7112,7 +7112,7 @@ define @test_vluxseg3_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7127,7 +7127,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -7143,7 +7143,7 @@ define @test_vluxseg3_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7159,7 +7159,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7175,7 +7175,7 @@ define @test_vluxseg4_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7192,7 +7192,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7208,7 +7208,7 @@ define @test_vluxseg4_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7225,7 +7225,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7241,7 +7241,7 @@ define @test_vluxseg4_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7257,7 +7257,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -7273,7 +7273,7 @@ define @test_vluxseg4_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7290,7 +7290,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7306,7 +7306,7 @@ define @test_vluxseg5_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7324,7 +7324,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7340,7 +7340,7 @@ define @test_vluxseg5_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7358,7 +7358,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7374,7 +7374,7 @@ define @test_vluxseg5_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7391,7 +7391,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -7407,7 +7407,7 @@ define @test_vluxseg5_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7425,7 +7425,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7441,7 +7441,7 @@ define @test_vluxseg6_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7460,7 +7460,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7476,7 +7476,7 @@ define @test_vluxseg6_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7495,7 +7495,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7511,7 +7511,7 @@ define @test_vluxseg6_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7530,7 +7530,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7546,7 +7546,7 @@ define @test_vluxseg6_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7565,7 +7565,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7581,7 +7581,7 @@ define @test_vluxseg7_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7601,7 +7601,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7617,7 +7617,7 @@ define @test_vluxseg7_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7637,7 +7637,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7653,7 +7653,7 @@ define @test_vluxseg7_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7673,7 +7673,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7689,7 +7689,7 @@ define @test_vluxseg7_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7709,7 +7709,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -7725,7 +7725,7 @@ define @test_vluxseg8_nxv4i16_nxv4i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7746,7 +7746,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -7762,7 +7762,7 @@ define @test_vluxseg8_nxv4i16_nxv4i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7783,7 +7783,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7799,7 +7799,7 @@ define @test_vluxseg8_nxv4i16_nxv4i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7820,7 +7820,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -7836,7 +7836,7 @@ define @test_vluxseg8_nxv4i16_nxv4i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7857,7 +7857,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -7873,7 +7873,7 @@ define @test_vluxseg2_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7887,7 +7887,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7903,7 +7903,7 @@ define @test_vluxseg2_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7917,7 +7917,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7933,7 +7933,7 @@ define @test_vluxseg2_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7947,7 +7947,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7963,7 +7963,7 @@ define @test_vluxseg2_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -7977,7 +7977,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -7993,7 +7993,7 @@ define @test_vluxseg3_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8009,7 +8009,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8025,7 +8025,7 @@ define @test_vluxseg3_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8041,7 +8041,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8057,7 +8057,7 @@ define @test_vluxseg3_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8073,7 +8073,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8089,7 +8089,7 @@ define @test_vluxseg3_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8105,7 +8105,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8121,7 +8121,7 @@ define @test_vluxseg4_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8138,7 +8138,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8154,7 +8154,7 @@ define @test_vluxseg4_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8171,7 +8171,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8187,7 +8187,7 @@ define @test_vluxseg4_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8204,7 +8204,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8220,7 +8220,7 @@ define @test_vluxseg4_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8237,7 +8237,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8253,7 +8253,7 @@ define @test_vluxseg5_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8271,7 +8271,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8287,7 +8287,7 @@ define @test_vluxseg5_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8305,7 +8305,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8321,7 +8321,7 @@ define @test_vluxseg5_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8339,7 +8339,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8355,7 +8355,7 @@ define @test_vluxseg5_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8373,7 +8373,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8389,7 +8389,7 @@ define @test_vluxseg6_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8408,7 +8408,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8424,7 +8424,7 @@ define @test_vluxseg6_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8443,7 +8443,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8459,7 +8459,7 @@ define @test_vluxseg6_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8478,7 +8478,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8494,7 +8494,7 @@ define @test_vluxseg6_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8513,7 +8513,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8529,7 +8529,7 @@ define @test_vluxseg7_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8549,7 +8549,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8565,7 +8565,7 @@ define @test_vluxseg7_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8585,7 +8585,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8601,7 +8601,7 @@ define @test_vluxseg7_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8621,7 +8621,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8637,7 +8637,7 @@ define @test_vluxseg7_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8657,7 +8657,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8673,7 +8673,7 @@ define @test_vluxseg8_nxv1i8_nxv1i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8694,7 +8694,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8710,7 +8710,7 @@ define @test_vluxseg8_nxv1i8_nxv1i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8731,7 +8731,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8747,7 +8747,7 @@ define @test_vluxseg8_nxv1i8_nxv1i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8768,7 +8768,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8784,7 +8784,7 @@ define @test_vluxseg8_nxv1i8_nxv1i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8805,7 +8805,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -8821,7 +8821,7 @@ define @test_vluxseg2_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8835,7 +8835,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8851,7 +8851,7 @@ define @test_vluxseg2_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8865,7 +8865,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8881,7 +8881,7 @@ define @test_vluxseg2_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8895,7 +8895,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8911,7 +8911,7 @@ define @test_vluxseg2_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8925,7 +8925,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -8941,7 +8941,7 @@ define @test_vluxseg3_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8957,7 +8957,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -8973,7 +8973,7 @@ define @test_vluxseg3_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -8989,7 +8989,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9005,7 +9005,7 @@ define @test_vluxseg3_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9021,7 +9021,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9037,7 +9037,7 @@ define @test_vluxseg3_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9052,7 +9052,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -9068,7 +9068,7 @@ define @test_vluxseg4_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9085,7 +9085,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9101,7 +9101,7 @@ define @test_vluxseg4_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9118,7 +9118,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9134,7 +9134,7 @@ define @test_vluxseg4_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9151,7 +9151,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9167,7 +9167,7 @@ define @test_vluxseg4_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9184,7 +9184,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9200,7 +9200,7 @@ define @test_vluxseg5_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9218,7 +9218,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9234,7 +9234,7 @@ define @test_vluxseg5_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9252,7 +9252,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9268,7 +9268,7 @@ define @test_vluxseg5_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9286,7 +9286,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9302,7 +9302,7 @@ define @test_vluxseg5_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9320,7 +9320,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9336,7 +9336,7 @@ define @test_vluxseg6_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9355,7 +9355,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9371,7 +9371,7 @@ define @test_vluxseg6_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9390,7 +9390,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9406,7 +9406,7 @@ define @test_vluxseg6_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9425,7 +9425,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9441,7 +9441,7 @@ define @test_vluxseg6_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9460,7 +9460,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9476,7 +9476,7 @@ define @test_vluxseg7_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9496,7 +9496,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9512,7 +9512,7 @@ define @test_vluxseg7_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9532,7 +9532,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9548,7 +9548,7 @@ define @test_vluxseg7_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9568,7 +9568,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9584,7 +9584,7 @@ define @test_vluxseg7_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9604,7 +9604,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -9620,7 +9620,7 @@ define @test_vluxseg8_nxv2i8_nxv2i32(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9641,7 +9641,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9657,7 +9657,7 @@ define @test_vluxseg8_nxv2i8_nxv2i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9678,7 +9678,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9694,7 +9694,7 @@ define @test_vluxseg8_nxv2i8_nxv2i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9715,7 +9715,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -9731,7 +9731,7 @@ define @test_vluxseg8_nxv2i8_nxv2i64(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9752,7 +9752,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -9768,7 +9768,7 @@ define @test_vluxseg2_nxv8i32_nxv8i16(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9782,7 +9782,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9798,7 +9798,7 @@ define @test_vluxseg2_nxv8i32_nxv8i8(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9812,7 +9812,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9828,7 +9828,7 @@ define @test_vluxseg2_nxv8i32_nxv8i64(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9842,7 +9842,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9858,7 +9858,7 @@ define @test_vluxseg2_nxv8i32_nxv8i32(i32* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9872,7 +9872,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9888,7 +9888,7 @@ define @test_vluxseg2_nxv32i8_nxv32i16(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9902,7 +9902,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9918,7 +9918,7 @@ define @test_vluxseg2_nxv32i8_nxv32i8(i8* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -9932,7 +9932,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -9948,7 +9948,7 @@ define @test_vluxseg2_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9962,7 +9962,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -9978,7 +9978,7 @@ define @test_vluxseg2_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -9992,7 +9992,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -10008,7 +10008,7 @@ define @test_vluxseg2_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10022,7 +10022,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -10038,7 +10038,7 @@ define @test_vluxseg2_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10052,7 +10052,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -10068,7 +10068,7 @@ define @test_vluxseg3_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10084,7 +10084,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10100,7 +10100,7 @@ define @test_vluxseg3_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10116,7 +10116,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10132,7 +10132,7 @@ define @test_vluxseg3_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10148,7 +10148,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10164,7 +10164,7 @@ define @test_vluxseg3_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10179,7 +10179,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -10195,7 +10195,7 @@ define @test_vluxseg4_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10212,7 +10212,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10228,7 +10228,7 @@ define @test_vluxseg4_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10245,7 +10245,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10261,7 +10261,7 @@ define @test_vluxseg4_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10278,7 +10278,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10294,7 +10294,7 @@ define @test_vluxseg4_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10311,7 +10311,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10327,7 +10327,7 @@ define @test_vluxseg5_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10345,7 +10345,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10361,7 +10361,7 @@ define @test_vluxseg5_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10379,7 +10379,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10395,7 +10395,7 @@ define @test_vluxseg5_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10413,7 +10413,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10429,7 +10429,7 @@ define @test_vluxseg5_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10447,7 +10447,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10463,7 +10463,7 @@ define @test_vluxseg6_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10482,7 +10482,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10498,7 +10498,7 @@ define @test_vluxseg6_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10517,7 +10517,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10533,7 +10533,7 @@ define @test_vluxseg6_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10552,7 +10552,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10568,7 +10568,7 @@ define @test_vluxseg6_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10587,7 +10587,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10603,7 +10603,7 @@ define @test_vluxseg7_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10623,7 +10623,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10639,7 +10639,7 @@ define @test_vluxseg7_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10659,7 +10659,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10675,7 +10675,7 @@ define @test_vluxseg7_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10695,7 +10695,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10711,7 +10711,7 @@ define @test_vluxseg7_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10731,7 +10731,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -10747,7 +10747,7 @@ define @test_vluxseg8_nxv2i16_nxv2i32(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10768,7 +10768,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10784,7 +10784,7 @@ define @test_vluxseg8_nxv2i16_nxv2i8(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10805,7 +10805,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10821,7 +10821,7 @@ define @test_vluxseg8_nxv2i16_nxv2i16(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10842,7 +10842,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -10858,7 +10858,7 @@ define @test_vluxseg8_nxv2i16_nxv2i64(i16* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -10879,7 +10879,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -10895,7 +10895,7 @@ define @test_vluxseg2_nxv2i64_nxv2i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10909,7 +10909,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10925,7 +10925,7 @@ define @test_vluxseg2_nxv2i64_nxv2i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10939,7 +10939,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10955,7 +10955,7 @@ define @test_vluxseg2_nxv2i64_nxv2i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10969,7 +10969,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -10985,7 +10985,7 @@ define @test_vluxseg2_nxv2i64_nxv2i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -10999,7 +10999,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -11015,7 +11015,7 @@ define @test_vluxseg3_nxv2i64_nxv2i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11031,7 +11031,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11047,7 +11047,7 @@ define @test_vluxseg3_nxv2i64_nxv2i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11063,7 +11063,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11079,7 +11079,7 @@ define @test_vluxseg3_nxv2i64_nxv2i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11095,7 +11095,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11111,7 +11111,7 @@ define @test_vluxseg3_nxv2i64_nxv2i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11127,7 +11127,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -11143,7 +11143,7 @@ define @test_vluxseg4_nxv2i64_nxv2i32(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11160,7 +11160,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11176,7 +11176,7 @@ define @test_vluxseg4_nxv2i64_nxv2i8(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11193,7 +11193,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11209,7 +11209,7 @@ define @test_vluxseg4_nxv2i64_nxv2i16(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11226,7 +11226,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11242,7 +11242,7 @@ define @test_vluxseg4_nxv2i64_nxv2i64(i64* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -11259,7 +11259,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -11275,7 +11275,7 @@ define @test_vluxseg2_nxv16f16_nxv16i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11289,7 +11289,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11305,7 +11305,7 @@ define @test_vluxseg2_nxv16f16_nxv16i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11319,7 +11319,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11335,7 +11335,7 @@ define @test_vluxseg2_nxv16f16_nxv16i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11349,7 +11349,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11365,7 +11365,7 @@ define @test_vluxseg2_nxv4f64_nxv4i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11379,7 +11379,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11395,7 +11395,7 @@ define @test_vluxseg2_nxv4f64_nxv4i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11409,7 +11409,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11425,7 +11425,7 @@ define @test_vluxseg2_nxv4f64_nxv4i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11439,7 +11439,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11455,7 +11455,7 @@ define @test_vluxseg2_nxv4f64_nxv4i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -11469,7 +11469,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -11485,7 +11485,7 @@ define @test_vluxseg2_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11499,7 +11499,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11515,7 +11515,7 @@ define @test_vluxseg2_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11529,7 +11529,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11545,7 +11545,7 @@ define @test_vluxseg2_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11559,7 +11559,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11575,7 +11575,7 @@ define @test_vluxseg2_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11589,7 +11589,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -11605,7 +11605,7 @@ define @test_vluxseg3_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11621,7 +11621,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11637,7 +11637,7 @@ define @test_vluxseg3_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11653,7 +11653,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11669,7 +11669,7 @@ define @test_vluxseg3_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11685,7 +11685,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11701,7 +11701,7 @@ define @test_vluxseg3_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11717,7 +11717,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11733,7 +11733,7 @@ define @test_vluxseg4_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11750,7 +11750,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11766,7 +11766,7 @@ define @test_vluxseg4_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11783,7 +11783,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11799,7 +11799,7 @@ define @test_vluxseg4_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11816,7 +11816,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11832,7 +11832,7 @@ define @test_vluxseg4_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11849,7 +11849,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11865,7 +11865,7 @@ define @test_vluxseg5_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11883,7 +11883,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11899,7 +11899,7 @@ define @test_vluxseg5_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11917,7 +11917,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11933,7 +11933,7 @@ define @test_vluxseg5_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11951,7 +11951,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -11967,7 +11967,7 @@ define @test_vluxseg5_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -11985,7 +11985,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12001,7 +12001,7 @@ define @test_vluxseg6_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12020,7 +12020,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12036,7 +12036,7 @@ define @test_vluxseg6_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12055,7 +12055,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12071,7 +12071,7 @@ define @test_vluxseg6_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12090,7 +12090,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12106,7 +12106,7 @@ define @test_vluxseg6_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12125,7 +12125,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12141,7 +12141,7 @@ define @test_vluxseg7_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12161,7 +12161,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12177,7 +12177,7 @@ define @test_vluxseg7_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12197,7 +12197,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12213,7 +12213,7 @@ define @test_vluxseg7_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12233,7 +12233,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12249,7 +12249,7 @@ define @test_vluxseg7_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12269,7 +12269,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12285,7 +12285,7 @@ define @test_vluxseg8_nxv1f64_nxv1i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12306,7 +12306,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12322,7 +12322,7 @@ define @test_vluxseg8_nxv1f64_nxv1i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12343,7 +12343,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12359,7 +12359,7 @@ define @test_vluxseg8_nxv1f64_nxv1i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12380,7 +12380,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12396,7 +12396,7 @@ define @test_vluxseg8_nxv1f64_nxv1i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12417,7 +12417,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -12433,7 +12433,7 @@ define @test_vluxseg2_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12447,7 +12447,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -12463,7 +12463,7 @@ define @test_vluxseg2_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12477,7 +12477,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -12493,7 +12493,7 @@ define @test_vluxseg2_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12507,7 +12507,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -12523,7 +12523,7 @@ define @test_vluxseg2_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12537,7 +12537,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -12553,7 +12553,7 @@ define @test_vluxseg3_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12569,7 +12569,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12585,7 +12585,7 @@ define @test_vluxseg3_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12601,7 +12601,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12617,7 +12617,7 @@ define @test_vluxseg3_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12633,7 +12633,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12649,7 +12649,7 @@ define @test_vluxseg3_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12664,7 +12664,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -12680,7 +12680,7 @@ define @test_vluxseg4_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12697,7 +12697,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12713,7 +12713,7 @@ define @test_vluxseg4_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12730,7 +12730,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12746,7 +12746,7 @@ define @test_vluxseg4_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12763,7 +12763,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12779,7 +12779,7 @@ define @test_vluxseg4_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12796,7 +12796,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12812,7 +12812,7 @@ define @test_vluxseg5_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12830,7 +12830,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12846,7 +12846,7 @@ define @test_vluxseg5_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12864,7 +12864,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12880,7 +12880,7 @@ define @test_vluxseg5_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12898,7 +12898,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12914,7 +12914,7 @@ define @test_vluxseg5_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12932,7 +12932,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12948,7 +12948,7 @@ define @test_vluxseg6_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -12967,7 +12967,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -12983,7 +12983,7 @@ define @test_vluxseg6_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13002,7 +13002,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13018,7 +13018,7 @@ define @test_vluxseg6_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13037,7 +13037,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13053,7 +13053,7 @@ define @test_vluxseg6_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13072,7 +13072,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13088,7 +13088,7 @@ define @test_vluxseg7_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13108,7 +13108,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13124,7 +13124,7 @@ define @test_vluxseg7_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13144,7 +13144,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13160,7 +13160,7 @@ define @test_vluxseg7_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13180,7 +13180,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13196,7 +13196,7 @@ define @test_vluxseg7_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13216,7 +13216,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13232,7 +13232,7 @@ define @test_vluxseg8_nxv2f32_nxv2i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13253,7 +13253,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -13269,7 +13269,7 @@ define @test_vluxseg8_nxv2f32_nxv2i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13290,7 +13290,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -13306,7 +13306,7 @@ define @test_vluxseg8_nxv2f32_nxv2i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13327,7 +13327,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -13343,7 +13343,7 @@ define @test_vluxseg8_nxv2f32_nxv2i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13364,7 +13364,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -13380,7 +13380,7 @@ define @test_vluxseg2_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13394,7 +13394,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -13410,7 +13410,7 @@ define @test_vluxseg2_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13424,7 +13424,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -13440,7 +13440,7 @@ define @test_vluxseg2_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13454,7 +13454,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -13470,7 +13470,7 @@ define @test_vluxseg2_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13484,7 +13484,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -13500,7 +13500,7 @@ define @test_vluxseg3_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13516,7 +13516,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13532,7 +13532,7 @@ define @test_vluxseg3_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13548,7 +13548,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13564,7 +13564,7 @@ define @test_vluxseg3_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13580,7 +13580,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13596,7 +13596,7 @@ define @test_vluxseg3_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13612,7 +13612,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13628,7 +13628,7 @@ define @test_vluxseg4_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13645,7 +13645,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13661,7 +13661,7 @@ define @test_vluxseg4_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13678,7 +13678,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13694,7 +13694,7 @@ define @test_vluxseg4_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13711,7 +13711,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13727,7 +13727,7 @@ define @test_vluxseg4_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13744,7 +13744,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13760,7 +13760,7 @@ define @test_vluxseg5_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13778,7 +13778,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13794,7 +13794,7 @@ define @test_vluxseg5_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13812,7 +13812,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13828,7 +13828,7 @@ define @test_vluxseg5_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13846,7 +13846,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13862,7 +13862,7 @@ define @test_vluxseg5_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13880,7 +13880,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13896,7 +13896,7 @@ define @test_vluxseg6_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13915,7 +13915,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13931,7 +13931,7 @@ define @test_vluxseg6_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13950,7 +13950,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -13966,7 +13966,7 @@ define @test_vluxseg6_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -13985,7 +13985,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14001,7 +14001,7 @@ define @test_vluxseg6_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14020,7 +14020,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14036,7 +14036,7 @@ define @test_vluxseg7_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14056,7 +14056,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14072,7 +14072,7 @@ define @test_vluxseg7_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14092,7 +14092,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14108,7 +14108,7 @@ define @test_vluxseg7_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14128,7 +14128,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14144,7 +14144,7 @@ define @test_vluxseg7_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14164,7 +14164,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14180,7 +14180,7 @@ define @test_vluxseg8_nxv1f16_nxv1i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14201,7 +14201,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -14217,7 +14217,7 @@ define @test_vluxseg8_nxv1f16_nxv1i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14238,7 +14238,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -14254,7 +14254,7 @@ define @test_vluxseg8_nxv1f16_nxv1i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14275,7 +14275,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -14291,7 +14291,7 @@ define @test_vluxseg8_nxv1f16_nxv1i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14312,7 +14312,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -14328,7 +14328,7 @@ define @test_vluxseg2_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14342,7 +14342,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -14358,7 +14358,7 @@ define @test_vluxseg2_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14372,7 +14372,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -14388,7 +14388,7 @@ define @test_vluxseg2_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14402,7 +14402,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -14418,7 +14418,7 @@ define @test_vluxseg2_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14432,7 +14432,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -14448,7 +14448,7 @@ define @test_vluxseg3_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14464,7 +14464,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14480,7 +14480,7 @@ define @test_vluxseg3_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14496,7 +14496,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14512,7 +14512,7 @@ define @test_vluxseg3_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14528,7 +14528,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14544,7 +14544,7 @@ define @test_vluxseg3_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14560,7 +14560,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14576,7 +14576,7 @@ define @test_vluxseg4_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14593,7 +14593,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14609,7 +14609,7 @@ define @test_vluxseg4_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14626,7 +14626,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14642,7 +14642,7 @@ define @test_vluxseg4_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14659,7 +14659,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14675,7 +14675,7 @@ define @test_vluxseg4_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14692,7 +14692,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14708,7 +14708,7 @@ define @test_vluxseg5_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14726,7 +14726,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14742,7 +14742,7 @@ define @test_vluxseg5_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14760,7 +14760,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14776,7 +14776,7 @@ define @test_vluxseg5_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14794,7 +14794,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14810,7 +14810,7 @@ define @test_vluxseg5_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14828,7 +14828,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14844,7 +14844,7 @@ define @test_vluxseg6_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14863,7 +14863,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14879,7 +14879,7 @@ define @test_vluxseg6_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14898,7 +14898,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14914,7 +14914,7 @@ define @test_vluxseg6_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14933,7 +14933,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14949,7 +14949,7 @@ define @test_vluxseg6_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -14968,7 +14968,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -14984,7 +14984,7 @@ define @test_vluxseg7_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15004,7 +15004,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -15020,7 +15020,7 @@ define @test_vluxseg7_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15040,7 +15040,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -15056,7 +15056,7 @@ define @test_vluxseg7_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15076,7 +15076,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -15092,7 +15092,7 @@ define @test_vluxseg7_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15112,7 +15112,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -15128,7 +15128,7 @@ define @test_vluxseg8_nxv1f32_nxv1i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15149,7 +15149,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -15165,7 +15165,7 @@ define @test_vluxseg8_nxv1f32_nxv1i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15186,7 +15186,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -15202,7 +15202,7 @@ define @test_vluxseg8_nxv1f32_nxv1i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15223,7 +15223,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -15239,7 +15239,7 @@ define @test_vluxseg8_nxv1f32_nxv1i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -15260,7 +15260,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -15276,7 +15276,7 @@ define @test_vluxseg2_nxv8f16_nxv8i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15290,7 +15290,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15306,7 +15306,7 @@ define @test_vluxseg2_nxv8f16_nxv8i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15320,7 +15320,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15336,7 +15336,7 @@ define @test_vluxseg2_nxv8f16_nxv8i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15350,7 +15350,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15366,7 +15366,7 @@ define @test_vluxseg2_nxv8f16_nxv8i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15380,7 +15380,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15396,7 +15396,7 @@ define @test_vluxseg3_nxv8f16_nxv8i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15412,7 +15412,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15428,7 +15428,7 @@ define @test_vluxseg3_nxv8f16_nxv8i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15444,7 +15444,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15460,7 +15460,7 @@ define @test_vluxseg3_nxv8f16_nxv8i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15475,7 +15475,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -15491,7 +15491,7 @@ define @test_vluxseg3_nxv8f16_nxv8i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15506,7 +15506,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -15522,7 +15522,7 @@ define @test_vluxseg4_nxv8f16_nxv8i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15539,7 +15539,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -15555,7 +15555,7 @@ define @test_vluxseg4_nxv8f16_nxv8i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15572,7 +15572,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -15588,7 +15588,7 @@ define @test_vluxseg4_nxv8f16_nxv8i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15604,7 +15604,7 @@ ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 ; CHECK-NEXT: vmv2r.v v12, v6 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v6, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2_v12m2 ; CHECK-NEXT: ret @@ -15620,7 +15620,7 @@ define @test_vluxseg4_nxv8f16_nxv8i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15637,7 +15637,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -15653,7 +15653,7 @@ define @test_vluxseg2_nxv8f32_nxv8i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -15667,7 +15667,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -15683,7 +15683,7 @@ define @test_vluxseg2_nxv8f32_nxv8i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -15697,7 +15697,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -15713,7 +15713,7 @@ define @test_vluxseg2_nxv8f32_nxv8i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -15727,7 +15727,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v4, (a0), v16, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -15743,7 +15743,7 @@ define @test_vluxseg2_nxv8f32_nxv8i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv4r.v v8, v4 ; CHECK-NEXT: ret @@ -15757,7 +15757,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v4, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -15773,7 +15773,7 @@ define @test_vluxseg2_nxv2f64_nxv2i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15787,7 +15787,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15803,7 +15803,7 @@ define @test_vluxseg2_nxv2f64_nxv2i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15817,7 +15817,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15833,7 +15833,7 @@ define @test_vluxseg2_nxv2f64_nxv2i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15847,7 +15847,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15863,7 +15863,7 @@ define @test_vluxseg2_nxv2f64_nxv2i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15877,7 +15877,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -15893,7 +15893,7 @@ define @test_vluxseg3_nxv2f64_nxv2i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15909,7 +15909,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15925,7 +15925,7 @@ define @test_vluxseg3_nxv2f64_nxv2i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15941,7 +15941,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15957,7 +15957,7 @@ define @test_vluxseg3_nxv2f64_nxv2i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -15973,7 +15973,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -15989,7 +15989,7 @@ define @test_vluxseg3_nxv2f64_nxv2i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16005,7 +16005,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -16021,7 +16021,7 @@ define @test_vluxseg4_nxv2f64_nxv2i32(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16038,7 +16038,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -16054,7 +16054,7 @@ define @test_vluxseg4_nxv2f64_nxv2i8(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16071,7 +16071,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -16087,7 +16087,7 @@ define @test_vluxseg4_nxv2f64_nxv2i16(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16104,7 +16104,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -16120,7 +16120,7 @@ define @test_vluxseg4_nxv2f64_nxv2i64(double* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -16137,7 +16137,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -16153,7 +16153,7 @@ define @test_vluxseg2_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16167,7 +16167,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -16183,7 +16183,7 @@ define @test_vluxseg2_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16197,7 +16197,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -16213,7 +16213,7 @@ define @test_vluxseg2_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16227,7 +16227,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -16243,7 +16243,7 @@ define @test_vluxseg2_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16257,7 +16257,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -16273,7 +16273,7 @@ define @test_vluxseg3_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16288,7 +16288,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -16304,7 +16304,7 @@ define @test_vluxseg3_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16320,7 +16320,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16336,7 +16336,7 @@ define @test_vluxseg3_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16351,7 +16351,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -16367,7 +16367,7 @@ define @test_vluxseg3_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16383,7 +16383,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16399,7 +16399,7 @@ define @test_vluxseg4_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16416,7 +16416,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16432,7 +16432,7 @@ define @test_vluxseg4_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16449,7 +16449,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16465,7 +16465,7 @@ define @test_vluxseg4_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16481,7 +16481,7 @@ ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10 ; CHECK-NEXT: ret @@ -16497,7 +16497,7 @@ define @test_vluxseg4_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16514,7 +16514,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16530,7 +16530,7 @@ define @test_vluxseg5_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16548,7 +16548,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16564,7 +16564,7 @@ define @test_vluxseg5_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16582,7 +16582,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16598,7 +16598,7 @@ define @test_vluxseg5_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16615,7 +16615,7 @@ ; CHECK-NEXT: vmv1r.v v9, v7 ; CHECK-NEXT: vmv1r.v v10, v7 ; CHECK-NEXT: vmv1r.v v11, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v7, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9_v10_v11 ; CHECK-NEXT: ret @@ -16631,7 +16631,7 @@ define @test_vluxseg5_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16649,7 +16649,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16665,7 +16665,7 @@ define @test_vluxseg6_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16684,7 +16684,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16700,7 +16700,7 @@ define @test_vluxseg6_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16719,7 +16719,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16735,7 +16735,7 @@ define @test_vluxseg6_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16754,7 +16754,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16770,7 +16770,7 @@ define @test_vluxseg6_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16789,7 +16789,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16805,7 +16805,7 @@ define @test_vluxseg7_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16825,7 +16825,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16841,7 +16841,7 @@ define @test_vluxseg7_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16861,7 +16861,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16877,7 +16877,7 @@ define @test_vluxseg7_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16897,7 +16897,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16913,7 +16913,7 @@ define @test_vluxseg7_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16933,7 +16933,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -16949,7 +16949,7 @@ define @test_vluxseg8_nxv4f16_nxv4i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -16970,7 +16970,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -16986,7 +16986,7 @@ define @test_vluxseg8_nxv4f16_nxv4i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17007,7 +17007,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -17023,7 +17023,7 @@ define @test_vluxseg8_nxv4f16_nxv4i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17044,7 +17044,7 @@ ; CHECK-NEXT: vmv1r.v v21, v16 ; CHECK-NEXT: vmv1r.v v22, v16 ; CHECK-NEXT: vmv1r.v v23, v16 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv1r.v v8, v17 ; CHECK-NEXT: ret @@ -17060,7 +17060,7 @@ define @test_vluxseg8_nxv4f16_nxv4i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17081,7 +17081,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -17097,7 +17097,7 @@ define @test_vluxseg2_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17111,7 +17111,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -17127,7 +17127,7 @@ define @test_vluxseg2_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17141,7 +17141,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -17157,7 +17157,7 @@ define @test_vluxseg2_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17171,7 +17171,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v7, (a0), v9, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -17187,7 +17187,7 @@ define @test_vluxseg2_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17201,7 +17201,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8 ; CHECK-NEXT: ret @@ -17217,7 +17217,7 @@ define @test_vluxseg3_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17233,7 +17233,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17249,7 +17249,7 @@ define @test_vluxseg3_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17265,7 +17265,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17281,7 +17281,7 @@ define @test_vluxseg3_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17297,7 +17297,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17313,7 +17313,7 @@ define @test_vluxseg3_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17328,7 +17328,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v7, v8 ; CHECK-NEXT: vmv1r.v v9, v7 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v7, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v7_v8_v9 ; CHECK-NEXT: ret @@ -17344,7 +17344,7 @@ define @test_vluxseg4_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17361,7 +17361,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17377,7 +17377,7 @@ define @test_vluxseg4_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17394,7 +17394,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17410,7 +17410,7 @@ define @test_vluxseg4_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17427,7 +17427,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17443,7 +17443,7 @@ define @test_vluxseg4_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17460,7 +17460,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17476,7 +17476,7 @@ define @test_vluxseg5_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17494,7 +17494,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17510,7 +17510,7 @@ define @test_vluxseg5_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17528,7 +17528,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17544,7 +17544,7 @@ define @test_vluxseg5_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17562,7 +17562,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17578,7 +17578,7 @@ define @test_vluxseg5_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg5_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg5ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17596,7 +17596,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17612,7 +17612,7 @@ define @test_vluxseg6_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17631,7 +17631,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17647,7 +17647,7 @@ define @test_vluxseg6_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17666,7 +17666,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17682,7 +17682,7 @@ define @test_vluxseg6_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17701,7 +17701,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17717,7 +17717,7 @@ define @test_vluxseg6_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg6_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg6ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17736,7 +17736,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17752,7 +17752,7 @@ define @test_vluxseg7_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17772,7 +17772,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17788,7 +17788,7 @@ define @test_vluxseg7_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17808,7 +17808,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17824,7 +17824,7 @@ define @test_vluxseg7_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17844,7 +17844,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17860,7 +17860,7 @@ define @test_vluxseg7_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg7_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg7ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17880,7 +17880,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v2 ; CHECK-NEXT: ret @@ -17896,7 +17896,7 @@ define @test_vluxseg8_nxv2f16_nxv2i32(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17917,7 +17917,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei32.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -17933,7 +17933,7 @@ define @test_vluxseg8_nxv2f16_nxv2i8(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17954,7 +17954,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei8.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -17970,7 +17970,7 @@ define @test_vluxseg8_nxv2f16_nxv2i16(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -17991,7 +17991,7 @@ ; CHECK-NEXT: vmv1r.v v15, v10 ; CHECK-NEXT: vmv1r.v v16, v10 ; CHECK-NEXT: vmv1r.v v17, v10 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei16.v v10, (a0), v9, v0.t ; CHECK-NEXT: vmv1r.v v8, v11 ; CHECK-NEXT: ret @@ -18007,7 +18007,7 @@ define @test_vluxseg8_nxv2f16_nxv2i64(half* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg8_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vluxseg8ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv1r.v v8, v1 ; CHECK-NEXT: ret @@ -18028,7 +18028,7 @@ ; CHECK-NEXT: vmv1r.v v17, v12 ; CHECK-NEXT: vmv1r.v v18, v12 ; CHECK-NEXT: vmv1r.v v19, v12 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vluxseg8ei64.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv1r.v v8, v13 ; CHECK-NEXT: ret @@ -18044,7 +18044,7 @@ define @test_vluxseg2_nxv4f32_nxv4i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18058,7 +18058,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei32.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -18074,7 +18074,7 @@ define @test_vluxseg2_nxv4f32_nxv4i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18088,7 +18088,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei8.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -18104,7 +18104,7 @@ define @test_vluxseg2_nxv4f32_nxv4i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18118,7 +18118,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei64.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -18134,7 +18134,7 @@ define @test_vluxseg2_nxv4f32_nxv4i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg2_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18148,7 +18148,7 @@ ; CHECK-LABEL: test_vluxseg2_mask_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v6, (a0), v10, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2 ; CHECK-NEXT: ret @@ -18164,7 +18164,7 @@ define @test_vluxseg3_nxv4f32_nxv4i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18180,7 +18180,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -18196,7 +18196,7 @@ define @test_vluxseg3_nxv4f32_nxv4i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18212,7 +18212,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -18228,7 +18228,7 @@ define @test_vluxseg3_nxv4f32_nxv4i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18243,7 +18243,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv2r.v v6, v8 ; CHECK-NEXT: vmv2r.v v10, v6 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei64.v v6, (a0), v12, v0.t ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v6m2_v8m2_v10m2 ; CHECK-NEXT: ret @@ -18259,7 +18259,7 @@ define @test_vluxseg3_nxv4f32_nxv4i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg3_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg3ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18275,7 +18275,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v4 ; CHECK-NEXT: ret @@ -18291,7 +18291,7 @@ define @test_vluxseg4_nxv4f32_nxv4i32(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei32.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18308,7 +18308,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei32.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -18324,7 +18324,7 @@ define @test_vluxseg4_nxv4f32_nxv4i8(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei8.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18341,7 +18341,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei8.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret @@ -18357,7 +18357,7 @@ define @test_vluxseg4_nxv4f32_nxv4i64(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei64.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18374,7 +18374,7 @@ ; CHECK-NEXT: vmv2r.v v18, v16 ; CHECK-NEXT: vmv2r.v v20, v16 ; CHECK-NEXT: vmv2r.v v22, v16 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei64.v v16, (a0), v12, v0.t ; CHECK-NEXT: vmv2r.v v8, v18 ; CHECK-NEXT: ret @@ -18390,7 +18390,7 @@ define @test_vluxseg4_nxv4f32_nxv4i16(float* %base, %index, i64 %vl) { ; CHECK-LABEL: test_vluxseg4_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vluxseg4ei16.v v0, (a0), v8 ; CHECK-NEXT: vmv2r.v v8, v2 ; CHECK-NEXT: ret @@ -18407,7 +18407,7 @@ ; CHECK-NEXT: vmv2r.v v14, v12 ; CHECK-NEXT: vmv2r.v v16, v12 ; CHECK-NEXT: vmv2r.v v18, v12 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vluxseg4ei16.v v12, (a0), v10, v0.t ; CHECK-NEXT: vmv2r.v v8, v14 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vmacc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmacc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmacc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmacc-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vmacc_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vmacc_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vmacc_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vmacc_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vmacc_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vmacc_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vmacc_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vmacc_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vmacc_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vmacc_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vmacc_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vmacc_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vmacc_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vmacc_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vmacc_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vmacc_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vmacc_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vmacc_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vmacc_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vmacc_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vmacc_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vmacc_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmacc_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vmacc_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vmacc_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vmacc_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vmacc_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vmacc_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vmacc_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vmacc_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vmacc_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vmacc_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vmacc_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vmacc_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vmacc_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vmacc_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vmacc_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vmacc_mask_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vmacc_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vmacc_mask_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vmacc_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vmacc_mask_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vmacc_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vmacc_mask_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vmacc_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vmacc_mask_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vmacc_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmacc_mask_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vmacc_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vmacc_mask_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vmacc_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vmacc_mask_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vmacc_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vmacc_mask_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vmacc_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vmacc_mask_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vmacc_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vmacc_mask_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vmacc_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vmacc_mask_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define @intrinsic_vmacc_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define @intrinsic_vmacc_mask_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define @intrinsic_vmacc_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define @intrinsic_vmacc_mask_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define @intrinsic_vmacc_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vmacc_mask_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,10 +1531,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v25, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1561,10 +1561,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v25, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1591,10 +1591,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v26, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1621,10 +1621,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v26, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1651,10 +1651,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v28, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1681,10 +1681,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v28, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmacc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmacc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmacc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmacc-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vmacc_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vmacc_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vmacc_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vmacc_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vmacc_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vmacc_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vmacc_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vmacc_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vmacc_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vmacc_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vmacc_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vmacc_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vmacc_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vmacc_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vmacc_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vmacc_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vmacc_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vmacc_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vmacc_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vmacc_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vmacc_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vmacc_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmacc_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vmacc_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vmacc_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vmacc_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vmacc_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vmacc_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vmacc_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vmacc_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vmacc_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vmacc_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vmacc_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vmacc_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmacc.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vmacc_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vmacc_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmacc.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vmacc_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vmacc_mask_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vmacc_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vmacc_mask_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vmacc_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vmacc_mask_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vmacc_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vmacc_mask_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vmacc_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vmacc_mask_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vmacc_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmacc_mask_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vmacc_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vmacc_mask_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vmacc_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vmacc_mask_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vmacc_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vmacc_mask_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vmacc_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vmacc_mask_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vmacc_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vmacc_mask_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vmacc_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vmacc_mask_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define @intrinsic_vmacc_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define @intrinsic_vmacc_mask_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define @intrinsic_vmacc_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define @intrinsic_vmacc_mask_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define @intrinsic_vmacc_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vmacc_mask_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define @intrinsic_vmacc_vx_nxv1i64_i64_nxv1i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv1i64_i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vmacc_mask_vx_nxv1i64_i64_nxv1i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv1i64_i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define @intrinsic_vmacc_vx_nxv2i64_i64_nxv2i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv2i64_i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmacc_mask_vx_nxv2i64_i64_nxv2i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv2i64_i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define @intrinsic_vmacc_vx_nxv4i64_i64_nxv4i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmacc_vx_nxv4i64_i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define @intrinsic_vmacc_mask_vx_nxv4i64_i64_nxv4i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmacc_mask_vx_nxv4i64_i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmadc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmadc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmadc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmadc-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmadc_vv_nxv1i1_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv1i1_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmadc_vv_nxv2i1_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv2i1_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmadc_vv_nxv4i1_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv4i1_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmadc_vv_nxv8i1_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv8i1_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmadc_vv_nxv16i1_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv16i1_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmadc_vv_nxv32i1_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv32i1_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmadc_vv_nxv64i1_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv64i1_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -149,7 +149,7 @@ define @intrinsic_vmadc_vv_nxv1i1_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv1i1_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -169,7 +169,7 @@ define @intrinsic_vmadc_vv_nxv2i1_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv2i1_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vmadc_vv_nxv4i1_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv4i1_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -209,7 +209,7 @@ define @intrinsic_vmadc_vv_nxv8i1_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv8i1_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmadc_vv_nxv16i1_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv16i1_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -249,7 +249,7 @@ define @intrinsic_vmadc_vv_nxv32i1_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv32i1_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -269,7 +269,7 @@ define @intrinsic_vmadc_vv_nxv1i1_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv1i1_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -289,7 +289,7 @@ define @intrinsic_vmadc_vv_nxv2i1_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv2i1_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vmadc_vv_nxv4i1_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv4i1_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -329,7 +329,7 @@ define @intrinsic_vmadc_vv_nxv8i1_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv8i1_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vmadc_vv_nxv16i1_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv16i1_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vmadc_vv_nxv1i1_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv1i1_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -389,7 +389,7 @@ define @intrinsic_vmadc_vv_nxv2i1_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv2i1_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -409,7 +409,7 @@ define @intrinsic_vmadc_vv_nxv4i1_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv4i1_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -429,7 +429,7 @@ define @intrinsic_vmadc_vv_nxv8i1_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv8i1_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vmadc_vx_nxv1i1_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -469,7 +469,7 @@ define @intrinsic_vmadc_vx_nxv2i1_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -489,7 +489,7 @@ define @intrinsic_vmadc_vx_nxv4i1_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ define @intrinsic_vmadc_vx_nxv8i1_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -529,7 +529,7 @@ define @intrinsic_vmadc_vx_nxv16i1_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vmadc_vx_nxv32i1_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ define @intrinsic_vmadc_vx_nxv64i1_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -589,7 +589,7 @@ define @intrinsic_vmadc_vx_nxv1i1_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -609,7 +609,7 @@ define @intrinsic_vmadc_vx_nxv2i1_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -629,7 +629,7 @@ define @intrinsic_vmadc_vx_nxv4i1_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmadc_vx_nxv8i1_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vmadc_vx_nxv16i1_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ define @intrinsic_vmadc_vx_nxv32i1_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vmadc_vx_nxv1i1_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vmadc_vx_nxv2i1_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -749,7 +749,7 @@ define @intrinsic_vmadc_vx_nxv4i1_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vmadc_vx_nxv8i1_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -789,7 +789,7 @@ define @intrinsic_vmadc_vx_nxv16i1_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,7 +812,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmadc.vv v0, v8, v25 @@ -838,7 +838,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmadc.vv v0, v8, v26 @@ -864,7 +864,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmadc.vv v0, v8, v28 @@ -890,7 +890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmadc.vv v0, v8, v16 @@ -908,7 +908,7 @@ define @intrinsic_vmadc_vi_nxv1i1_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -923,7 +923,7 @@ define @intrinsic_vmadc_vi_nxv2i1_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -938,7 +938,7 @@ define @intrinsic_vmadc_vi_nxv4i1_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vmadc_vi_nxv8i1_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ define @intrinsic_vmadc_vi_nxv16i1_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -983,7 +983,7 @@ define @intrinsic_vmadc_vi_nxv32i1_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ define @intrinsic_vmadc_vi_nxv64i1_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1013,7 +1013,7 @@ define @intrinsic_vmadc_vi_nxv1i1_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1028,7 +1028,7 @@ define @intrinsic_vmadc_vi_nxv2i1_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ define @intrinsic_vmadc_vi_nxv4i1_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1058,7 +1058,7 @@ define @intrinsic_vmadc_vi_nxv8i1_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1073,7 +1073,7 @@ define @intrinsic_vmadc_vi_nxv16i1_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1088,7 +1088,7 @@ define @intrinsic_vmadc_vi_nxv32i1_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1103,7 +1103,7 @@ define @intrinsic_vmadc_vi_nxv1i1_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1118,7 +1118,7 @@ define @intrinsic_vmadc_vi_nxv2i1_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1133,7 +1133,7 @@ define @intrinsic_vmadc_vi_nxv4i1_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ define @intrinsic_vmadc_vi_nxv8i1_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1163,7 +1163,7 @@ define @intrinsic_vmadc_vi_nxv16i1_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1178,7 +1178,7 @@ define @intrinsic_vmadc_vi_nxv1i1_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv1i1_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vmadc_vi_nxv2i1_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv2i1_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1208,7 +1208,7 @@ define @intrinsic_vmadc_vi_nxv4i1_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv4i1_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmadc_vi_nxv8i1_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv8i1_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmadc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmadc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmadc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmadc-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmadc_vv_nxv1i1_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv1i1_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmadc_vv_nxv2i1_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv2i1_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmadc_vv_nxv4i1_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv4i1_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmadc_vv_nxv8i1_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv8i1_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmadc_vv_nxv16i1_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv16i1_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmadc_vv_nxv32i1_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv32i1_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmadc_vv_nxv64i1_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv64i1_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -149,7 +149,7 @@ define @intrinsic_vmadc_vv_nxv1i1_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv1i1_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -169,7 +169,7 @@ define @intrinsic_vmadc_vv_nxv2i1_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv2i1_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vmadc_vv_nxv4i1_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv4i1_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -209,7 +209,7 @@ define @intrinsic_vmadc_vv_nxv8i1_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv8i1_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmadc_vv_nxv16i1_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv16i1_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -249,7 +249,7 @@ define @intrinsic_vmadc_vv_nxv32i1_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv32i1_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -269,7 +269,7 @@ define @intrinsic_vmadc_vv_nxv1i1_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv1i1_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -289,7 +289,7 @@ define @intrinsic_vmadc_vv_nxv2i1_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv2i1_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vmadc_vv_nxv4i1_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv4i1_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -329,7 +329,7 @@ define @intrinsic_vmadc_vv_nxv8i1_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv8i1_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vmadc_vv_nxv16i1_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv16i1_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vmadc_vv_nxv1i1_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv1i1_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -389,7 +389,7 @@ define @intrinsic_vmadc_vv_nxv2i1_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv2i1_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -409,7 +409,7 @@ define @intrinsic_vmadc_vv_nxv4i1_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv4i1_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -429,7 +429,7 @@ define @intrinsic_vmadc_vv_nxv8i1_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vv_nxv8i1_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vmadc_vx_nxv1i1_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -469,7 +469,7 @@ define @intrinsic_vmadc_vx_nxv2i1_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -489,7 +489,7 @@ define @intrinsic_vmadc_vx_nxv4i1_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ define @intrinsic_vmadc_vx_nxv8i1_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -529,7 +529,7 @@ define @intrinsic_vmadc_vx_nxv16i1_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vmadc_vx_nxv32i1_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ define @intrinsic_vmadc_vx_nxv64i1_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -589,7 +589,7 @@ define @intrinsic_vmadc_vx_nxv1i1_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -609,7 +609,7 @@ define @intrinsic_vmadc_vx_nxv2i1_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -629,7 +629,7 @@ define @intrinsic_vmadc_vx_nxv4i1_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmadc_vx_nxv8i1_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vmadc_vx_nxv16i1_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ define @intrinsic_vmadc_vx_nxv32i1_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vmadc_vx_nxv1i1_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vmadc_vx_nxv2i1_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -749,7 +749,7 @@ define @intrinsic_vmadc_vx_nxv4i1_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vmadc_vx_nxv8i1_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -789,7 +789,7 @@ define @intrinsic_vmadc_vx_nxv16i1_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ define @intrinsic_vmadc_vx_nxv1i1_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv1i1_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -829,7 +829,7 @@ define @intrinsic_vmadc_vx_nxv2i1_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv2i1_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -849,7 +849,7 @@ define @intrinsic_vmadc_vx_nxv4i1_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv4i1_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -869,7 +869,7 @@ define @intrinsic_vmadc_vx_nxv8i1_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vx_nxv8i1_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vmadc_vi_nxv1i1_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -899,7 +899,7 @@ define @intrinsic_vmadc_vi_nxv2i1_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmadc_vi_nxv4i1_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vmadc_vi_nxv8i1_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -944,7 +944,7 @@ define @intrinsic_vmadc_vi_nxv16i1_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ define @intrinsic_vmadc_vi_nxv32i1_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -974,7 +974,7 @@ define @intrinsic_vmadc_vi_nxv64i1_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -989,7 +989,7 @@ define @intrinsic_vmadc_vi_nxv1i1_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1004,7 +1004,7 @@ define @intrinsic_vmadc_vi_nxv2i1_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ define @intrinsic_vmadc_vi_nxv4i1_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1034,7 +1034,7 @@ define @intrinsic_vmadc_vi_nxv8i1_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1049,7 +1049,7 @@ define @intrinsic_vmadc_vi_nxv16i1_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1064,7 +1064,7 @@ define @intrinsic_vmadc_vi_nxv32i1_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1079,7 +1079,7 @@ define @intrinsic_vmadc_vi_nxv1i1_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1094,7 +1094,7 @@ define @intrinsic_vmadc_vi_nxv2i1_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ define @intrinsic_vmadc_vi_nxv4i1_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1124,7 +1124,7 @@ define @intrinsic_vmadc_vi_nxv8i1_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1139,7 +1139,7 @@ define @intrinsic_vmadc_vi_nxv16i1_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1154,7 +1154,7 @@ define @intrinsic_vmadc_vi_nxv1i1_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv1i1_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1169,7 +1169,7 @@ define @intrinsic_vmadc_vi_nxv2i1_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv2i1_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1184,7 +1184,7 @@ define @intrinsic_vmadc_vi_nxv4i1_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv4i1_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1199,7 +1199,7 @@ define @intrinsic_vmadc_vi_nxv8i1_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmadc_vi_nxv8i1_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vi v0, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmadc.carry.in-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmadc.carry.in-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmadc.carry.in-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmadc.carry.in-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -33,7 +33,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -56,7 +56,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -79,7 +79,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -102,7 +102,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -125,7 +125,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv32i1_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv32i1_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -148,7 +148,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv64i1_nxv64i8_nxv64i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv64i1_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -171,7 +171,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -194,7 +194,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -240,7 +240,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -263,7 +263,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -286,7 +286,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv32i1_nxv32i16_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv32i1_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -309,7 +309,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -332,7 +332,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -355,7 +355,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -378,7 +378,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -401,7 +401,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i32_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -424,7 +424,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -447,7 +447,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -470,7 +470,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -493,7 +493,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i64_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -516,7 +516,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -539,7 +539,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -585,7 +585,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -608,7 +608,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -631,7 +631,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv32i1_nxv32i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -654,7 +654,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv64i1_nxv64i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -677,7 +677,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -700,7 +700,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -723,7 +723,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -746,7 +746,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -769,7 +769,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -792,7 +792,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv32i1_nxv32i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -838,7 +838,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -861,7 +861,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -884,7 +884,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -907,7 +907,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -933,7 +933,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmadc.vvm v25, v8, v26, v0 @@ -962,7 +962,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmadc.vvm v25, v8, v26, v0 @@ -991,7 +991,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmadc.vvm v25, v8, v28, v0 @@ -1020,7 +1020,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 @@ -1040,7 +1040,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1057,7 +1057,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1074,7 +1074,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1091,7 +1091,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1108,7 +1108,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1125,7 +1125,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv32i1_nxv32i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1142,7 +1142,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv64i1_nxv64i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1159,7 +1159,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1176,7 +1176,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1193,7 +1193,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1210,7 +1210,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1227,7 +1227,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1244,7 +1244,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv32i1_nxv32i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1261,7 +1261,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1278,7 +1278,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1295,7 +1295,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1312,7 +1312,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1329,7 +1329,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1346,7 +1346,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1363,7 +1363,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1380,7 +1380,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1397,7 +1397,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmadc.carry.in-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmadc.carry.in-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmadc.carry.in-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmadc.carry.in-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -33,7 +33,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -56,7 +56,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -79,7 +79,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -102,7 +102,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -125,7 +125,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv32i1_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv32i1_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -148,7 +148,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv64i1_nxv64i8_nxv64i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv64i1_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -171,7 +171,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -194,7 +194,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -240,7 +240,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -263,7 +263,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -286,7 +286,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv32i1_nxv32i16_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv32i1_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -309,7 +309,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -332,7 +332,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -355,7 +355,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -378,7 +378,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -401,7 +401,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i32_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv16i1_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -424,7 +424,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv1i1_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -447,7 +447,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv2i1_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -470,7 +470,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv4i1_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -493,7 +493,7 @@ define @intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i64_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vvm_nxv8i1_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -516,7 +516,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -539,7 +539,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -585,7 +585,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -608,7 +608,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -631,7 +631,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv32i1_nxv32i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -654,7 +654,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv64i1_nxv64i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -677,7 +677,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -700,7 +700,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -723,7 +723,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -746,7 +746,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -769,7 +769,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -792,7 +792,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv32i1_nxv32i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -838,7 +838,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -861,7 +861,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -884,7 +884,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -907,7 +907,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -930,7 +930,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv1i1_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -953,7 +953,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv2i1_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -976,7 +976,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv4i1_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -999,7 +999,7 @@ define @intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vxm_nxv8i1_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1016,7 +1016,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1033,7 +1033,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1050,7 +1050,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1084,7 +1084,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1101,7 +1101,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv32i1_nxv32i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1118,7 +1118,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv64i1_nxv64i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1135,7 +1135,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1152,7 +1152,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1169,7 +1169,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1186,7 +1186,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1203,7 +1203,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1220,7 +1220,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv32i1_nxv32i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1237,7 +1237,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1254,7 +1254,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1271,7 +1271,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1288,7 +1288,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1305,7 +1305,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1322,7 +1322,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv1i1_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1339,7 +1339,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv2i1_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1356,7 +1356,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv4i1_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1373,7 +1373,7 @@ define @intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmadc.carry.in_vim_nxv8i1_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmadc.vim v25, v8, 9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmadd-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vmadd_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vmadd_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vmadd_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vmadd_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vmadd_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vmadd_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vmadd_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vmadd_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vmadd_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vmadd_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vmadd_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vmadd_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vmadd_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vmadd_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vmadd_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vmadd_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vmadd_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vmadd_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vmadd_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vmadd_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vmadd_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vmadd_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmadd_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vmadd_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vmadd_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vmadd_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vmadd_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vmadd_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vmadd_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vmadd_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vmadd_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vmadd_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vmadd_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vmadd_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vmadd_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vmadd_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vmadd_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vmadd_mask_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vmadd_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vmadd_mask_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vmadd_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vmadd_mask_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vmadd_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vmadd_mask_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vmadd_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vmadd_mask_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vmadd_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmadd_mask_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vmadd_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vmadd_mask_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vmadd_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vmadd_mask_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vmadd_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vmadd_mask_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vmadd_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vmadd_mask_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vmadd_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vmadd_mask_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vmadd_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vmadd_mask_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define @intrinsic_vmadd_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define @intrinsic_vmadd_mask_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define @intrinsic_vmadd_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define @intrinsic_vmadd_mask_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define @intrinsic_vmadd_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vmadd_mask_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,10 +1531,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v25, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1561,10 +1561,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v25, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1591,10 +1591,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v26, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1621,10 +1621,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v26, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1651,10 +1651,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v28, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1681,10 +1681,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v28, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmadd-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vmadd_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vmadd_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vmadd_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vmadd_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vmadd_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vmadd_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vmadd_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vmadd_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vmadd_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vmadd_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vmadd_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vmadd_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vmadd_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vmadd_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vmadd_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vmadd_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vmadd_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vmadd_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vmadd_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vmadd_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vmadd_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vmadd_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmadd_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vmadd_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vmadd_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vmadd_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vmadd_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vmadd_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vmadd_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vmadd_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vmadd_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vmadd_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vmadd_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vmadd_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vmadd_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vmadd_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vmadd_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vmadd_mask_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vmadd_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vmadd_mask_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vmadd_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vmadd_mask_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vmadd_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vmadd_mask_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vmadd_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vmadd_mask_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vmadd_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmadd_mask_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vmadd_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vmadd_mask_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vmadd_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vmadd_mask_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vmadd_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vmadd_mask_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vmadd_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vmadd_mask_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vmadd_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vmadd_mask_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vmadd_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vmadd_mask_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define @intrinsic_vmadd_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define @intrinsic_vmadd_mask_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define @intrinsic_vmadd_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define @intrinsic_vmadd_mask_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define @intrinsic_vmadd_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vmadd_mask_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define @intrinsic_vmadd_vx_nxv1i64_i64_nxv1i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv1i64_i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vmadd_mask_vx_nxv1i64_i64_nxv1i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv1i64_i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define @intrinsic_vmadd_vx_nxv2i64_i64_nxv2i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv2i64_i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmadd_mask_vx_nxv2i64_i64_nxv2i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv2i64_i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define @intrinsic_vmadd_vx_nxv4i64_i64_nxv4i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmadd_vx_nxv4i64_i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define @intrinsic_vmadd_mask_vx_nxv4i64_i64_nxv4i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmadd_mask_vx_nxv4i64_i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmadd.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmand-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmand-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmand-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmand-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmand_mm_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmand_mm_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmand_mm_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmand_mm_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmand_mm_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmand_mm_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmand_mm_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmand-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmand-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmand-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmand-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmand_mm_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmand_mm_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmand_mm_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmand_mm_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmand_mm_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmand_mm_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmand_mm_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmand_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmandnot-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmandnot-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmandnot-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmandnot-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmandnot_mm_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmandnot_mm_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmandnot_mm_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmandnot_mm_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmandnot_mm_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmandnot_mm_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmandnot_mm_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmandnot-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmandnot-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmandnot-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmandnot-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmandnot_mm_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmandnot_mm_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmandnot_mm_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmandnot_mm_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmandnot_mm_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmandnot_mm_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmandnot_mm_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmandnot_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmandnot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmax-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmax-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmax-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmax-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmax_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmax_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmax_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmax_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmax_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmax_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmax_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmax_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmax_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmax_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmax_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmax_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmax_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmax_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmax_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmax_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmax_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmax_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmax_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmax_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmax_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmax_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmax_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmax_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmax_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmax_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmax_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmax_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmax_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmax_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmax_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmax_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmax_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmax_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmax_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmax_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmax_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmax_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmax_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmax_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmax_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmax_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmax_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmax_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmax_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmax_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmax_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmax_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmax_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmax_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmax.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmax_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmax_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmax.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmax_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmax_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmax.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmax_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmax_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmax_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmax_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmax_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmax_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmax_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmax_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmax.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmax_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmax_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmax.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmax_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmax_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmax.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmax_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmax_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmax_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmax_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmax_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmax_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmax.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmax_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmax_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmax.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmax_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmax_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmax.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmax.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmax.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmax.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmax.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmax-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmax-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmax-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmax-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmax_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmax_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmax_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmax_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmax_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmax_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmax_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmax_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmax_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmax_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmax_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmax_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmax_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmax_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmax_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmax_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmax_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmax_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmax_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmax_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmax_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmax_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmax_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmax_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmax_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmax_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmax_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmax_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmax_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmax_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmax_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmax_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmax_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmax_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmax_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmax.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmax_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmax_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmax.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmax_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmax_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmax.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmax_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmax.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmax_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmax.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmax_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmax_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmax_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmax_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmax_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmax_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmax_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmax_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmax_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmax_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmax.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmax_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmax_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmax.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmax_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmax_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmax.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmax_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmax_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmax_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmax_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmax_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmax_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmax_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmax_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmax.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmax_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmax_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmax.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmax_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmax_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmax.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmax_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmax_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmax_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmax_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmax_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmax_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmax.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmax_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmax_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmax.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmax_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmax_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmax.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vmax_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vmax_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmax.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vmax_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vmax_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmax.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vmax_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vmax_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmax.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vmax_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmax_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmax.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vmax_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmax_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmax.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmaxu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmaxu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmaxu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmaxu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmaxu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmaxu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmaxu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmaxu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmaxu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmaxu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmaxu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmaxu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmaxu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmaxu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmaxu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmaxu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmaxu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmaxu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmaxu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmaxu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmaxu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmaxu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmaxu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmaxu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmaxu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmaxu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmaxu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmaxu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmaxu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmaxu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmaxu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmaxu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmaxu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmaxu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmaxu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmaxu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmaxu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmaxu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmaxu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmaxu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmaxu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmaxu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmaxu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmaxu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmaxu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmaxu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmaxu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmaxu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmaxu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmaxu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmaxu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmaxu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmaxu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmaxu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmaxu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmaxu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmaxu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmaxu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmaxu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmaxu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmaxu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmaxu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmaxu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmaxu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmaxu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmaxu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmaxu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmaxu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmaxu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmaxu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmaxu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmaxu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmaxu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmaxu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmaxu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmaxu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmaxu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmaxu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmaxu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmaxu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmaxu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmaxu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmaxu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmaxu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmaxu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmaxu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmaxu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmaxu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmaxu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmaxu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmaxu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmaxu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmaxu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmaxu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmaxu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmaxu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmaxu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmaxu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmaxu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmaxu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmaxu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmaxu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmaxu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmaxu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmaxu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmaxu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmaxu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmaxu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmaxu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmaxu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmaxu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmaxu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmaxu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmaxu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmaxu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmaxu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmaxu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmaxu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmaxu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmaxu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmaxu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmaxu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmaxu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmaxu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmaxu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmaxu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmaxu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmaxu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmaxu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmaxu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmaxu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmaxu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmaxu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmaxu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmaxu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmaxu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmaxu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmaxu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmaxu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmaxu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmaxu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmaxu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmaxu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmaxu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmaxu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmaxu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmaxu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmaxu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmaxu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmaxu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmaxu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmaxu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmaxu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmaxu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmaxu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmaxu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmaxu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmaxu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmaxu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmaxu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmaxu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmaxu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmaxu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmaxu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmaxu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmaxu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmaxu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vmaxu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vmaxu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vmaxu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vmaxu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vmaxu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vmaxu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vmaxu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmaxu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vmaxu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmaxu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmaxu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmclr-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmclr-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmclr-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmclr-rv32.ll @@ -7,7 +7,7 @@ define @intrinsic_vmclr_m_pseudo_nxv1i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -23,7 +23,7 @@ define @intrinsic_vmclr_m_pseudo_nxv2i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -39,7 +39,7 @@ define @intrinsic_vmclr_m_pseudo_nxv4i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -55,7 +55,7 @@ define @intrinsic_vmclr_m_pseudo_nxv8i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -71,7 +71,7 @@ define @intrinsic_vmclr_m_pseudo_nxv16i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -87,7 +87,7 @@ define @intrinsic_vmclr_m_pseudo_nxv32i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -103,7 +103,7 @@ define @intrinsic_vmclr_m_pseudo_nxv64i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmclr-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmclr-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmclr-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmclr-rv64.ll @@ -7,7 +7,7 @@ define @intrinsic_vmclr_m_pseudo_nxv1i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -23,7 +23,7 @@ define @intrinsic_vmclr_m_pseudo_nxv2i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -39,7 +39,7 @@ define @intrinsic_vmclr_m_pseudo_nxv4i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -55,7 +55,7 @@ define @intrinsic_vmclr_m_pseudo_nxv8i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -71,7 +71,7 @@ define @intrinsic_vmclr_m_pseudo_nxv16i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -87,7 +87,7 @@ define @intrinsic_vmclr_m_pseudo_nxv32i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: @@ -103,7 +103,7 @@ define @intrinsic_vmclr_m_pseudo_nxv64i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmclr_m_pseudo_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmclr.m v0 ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmerge-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmerge-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmerge-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmerge-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vmerge_vvm_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vmerge_vvm_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vmerge_vvm_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vmerge_vvm_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vmerge_vvm_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vmerge_vvm_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vmerge_vvm_nxv64i8_nxv64i8_nxv64i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vmerge_vvm_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vmerge_vvm_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vmerge_vvm_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vmerge_vvm_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ define @intrinsic_vmerge_vvm_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vmerge_vvm_nxv32i16_nxv32i16_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vmerge_vvm_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmerge_vvm_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmerge_vvm_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmerge_vvm_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmerge_vvm_nxv16i32_nxv16i32_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmerge_vvm_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmerge_vvm_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmerge_vvm_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmerge_vvm_nxv8i64_nxv8i64_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmerge_vxm_nxv1i8_nxv1i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmerge_vxm_nxv2i8_nxv2i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmerge_vxm_nxv4i8_nxv4i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vmerge_vxm_nxv8i8_nxv8i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vmerge_vxm_nxv16i8_nxv16i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,7 +604,7 @@ define @intrinsic_vmerge_vxm_nxv32i8_nxv32i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -626,7 +626,7 @@ define @intrinsic_vmerge_vxm_nxv64i8_nxv64i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_vmerge_vxm_nxv1i16_nxv1i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ define @intrinsic_vmerge_vxm_nxv2i16_nxv2i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -692,7 +692,7 @@ define @intrinsic_vmerge_vxm_nxv4i16_nxv4i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vmerge_vxm_nxv8i16_nxv8i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -736,7 +736,7 @@ define @intrinsic_vmerge_vxm_nxv16i16_nxv16i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -758,7 +758,7 @@ define @intrinsic_vmerge_vxm_nxv32i16_nxv32i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -780,7 +780,7 @@ define @intrinsic_vmerge_vxm_nxv1i32_nxv1i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ define @intrinsic_vmerge_vxm_nxv2i32_nxv2i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -824,7 +824,7 @@ define @intrinsic_vmerge_vxm_nxv4i32_nxv4i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -846,7 +846,7 @@ define @intrinsic_vmerge_vxm_nxv8i32_nxv8i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -868,7 +868,7 @@ define @intrinsic_vmerge_vxm_nxv16i32_nxv16i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -893,7 +893,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmerge.vvm v8, v8, v25, v0 @@ -921,7 +921,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmerge.vvm v8, v8, v26, v0 @@ -949,7 +949,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmerge.vvm v8, v8, v28, v0 @@ -977,7 +977,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 @@ -996,7 +996,7 @@ define @intrinsic_vmerge_vim_nxv1i8_nxv1i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1012,7 +1012,7 @@ define @intrinsic_vmerge_vim_nxv2i8_nxv2i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1028,7 +1028,7 @@ define @intrinsic_vmerge_vim_nxv4i8_nxv4i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vmerge_vim_nxv8i8_nxv8i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1060,7 +1060,7 @@ define @intrinsic_vmerge_vim_nxv16i8_nxv16i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1076,7 +1076,7 @@ define @intrinsic_vmerge_vim_nxv32i8_nxv32i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1092,7 +1092,7 @@ define @intrinsic_vmerge_vim_nxv64i8_nxv64i8_i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1108,7 +1108,7 @@ define @intrinsic_vmerge_vim_nxv1i16_nxv1i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1124,7 +1124,7 @@ define @intrinsic_vmerge_vim_nxv2i16_nxv2i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1140,7 +1140,7 @@ define @intrinsic_vmerge_vim_nxv4i16_nxv4i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ define @intrinsic_vmerge_vim_nxv8i16_nxv8i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1172,7 +1172,7 @@ define @intrinsic_vmerge_vim_nxv16i16_nxv16i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1188,7 +1188,7 @@ define @intrinsic_vmerge_vim_nxv32i16_nxv32i16_i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1204,7 +1204,7 @@ define @intrinsic_vmerge_vim_nxv1i32_nxv1i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1220,7 +1220,7 @@ define @intrinsic_vmerge_vim_nxv2i32_nxv2i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1236,7 +1236,7 @@ define @intrinsic_vmerge_vim_nxv4i32_nxv4i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vmerge_vim_nxv8i32_nxv8i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1268,7 +1268,7 @@ define @intrinsic_vmerge_vim_nxv16i32_nxv16i32_i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1284,7 +1284,7 @@ define @intrinsic_vmerge_vim_nxv1i64_nxv1i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1300,7 +1300,7 @@ define @intrinsic_vmerge_vim_nxv2i64_nxv2i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1316,7 +1316,7 @@ define @intrinsic_vmerge_vim_nxv4i64_nxv4i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1332,7 +1332,7 @@ define @intrinsic_vmerge_vim_nxv8i64_nxv8i64_i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmerge-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmerge-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmerge-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmerge-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vmerge_vvm_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vmerge_vvm_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vmerge_vvm_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vmerge_vvm_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vmerge_vvm_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vmerge_vvm_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vmerge_vvm_nxv64i8_nxv64i8_nxv64i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vmerge_vvm_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vmerge_vvm_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vmerge_vvm_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vmerge_vvm_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ define @intrinsic_vmerge_vvm_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vmerge_vvm_nxv32i16_nxv32i16_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vmerge_vvm_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmerge_vvm_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmerge_vvm_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmerge_vvm_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmerge_vvm_nxv16i32_nxv16i32_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmerge_vvm_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmerge_vvm_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmerge_vvm_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmerge_vvm_nxv8i64_nxv8i64_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vvm_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmerge_vxm_nxv1i8_nxv1i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmerge_vxm_nxv2i8_nxv2i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmerge_vxm_nxv4i8_nxv4i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vmerge_vxm_nxv8i8_nxv8i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vmerge_vxm_nxv16i8_nxv16i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,7 +604,7 @@ define @intrinsic_vmerge_vxm_nxv32i8_nxv32i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -626,7 +626,7 @@ define @intrinsic_vmerge_vxm_nxv64i8_nxv64i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_vmerge_vxm_nxv1i16_nxv1i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ define @intrinsic_vmerge_vxm_nxv2i16_nxv2i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -692,7 +692,7 @@ define @intrinsic_vmerge_vxm_nxv4i16_nxv4i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vmerge_vxm_nxv8i16_nxv8i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -736,7 +736,7 @@ define @intrinsic_vmerge_vxm_nxv16i16_nxv16i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -758,7 +758,7 @@ define @intrinsic_vmerge_vxm_nxv32i16_nxv32i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -780,7 +780,7 @@ define @intrinsic_vmerge_vxm_nxv1i32_nxv1i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ define @intrinsic_vmerge_vxm_nxv2i32_nxv2i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -824,7 +824,7 @@ define @intrinsic_vmerge_vxm_nxv4i32_nxv4i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -846,7 +846,7 @@ define @intrinsic_vmerge_vxm_nxv8i32_nxv8i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -868,7 +868,7 @@ define @intrinsic_vmerge_vxm_nxv16i32_nxv16i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -890,7 +890,7 @@ define @intrinsic_vmerge_vxm_nxv1i64_nxv1i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -912,7 +912,7 @@ define @intrinsic_vmerge_vxm_nxv2i64_nxv2i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -934,7 +934,7 @@ define @intrinsic_vmerge_vxm_nxv4i64_nxv4i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -956,7 +956,7 @@ define @intrinsic_vmerge_vxm_nxv8i64_nxv8i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vxm_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ define @intrinsic_vmerge_vim_nxv1i8_nxv1i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -988,7 +988,7 @@ define @intrinsic_vmerge_vim_nxv2i8_nxv2i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1004,7 +1004,7 @@ define @intrinsic_vmerge_vim_nxv4i8_nxv4i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1020,7 +1020,7 @@ define @intrinsic_vmerge_vim_nxv8i8_nxv8i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1036,7 +1036,7 @@ define @intrinsic_vmerge_vim_nxv16i8_nxv16i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1052,7 +1052,7 @@ define @intrinsic_vmerge_vim_nxv32i8_nxv32i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vmerge_vim_nxv64i8_nxv64i8_i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1084,7 +1084,7 @@ define @intrinsic_vmerge_vim_nxv1i16_nxv1i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1100,7 +1100,7 @@ define @intrinsic_vmerge_vim_nxv2i16_nxv2i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1116,7 +1116,7 @@ define @intrinsic_vmerge_vim_nxv4i16_nxv4i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1132,7 +1132,7 @@ define @intrinsic_vmerge_vim_nxv8i16_nxv8i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ define @intrinsic_vmerge_vim_nxv16i16_nxv16i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1164,7 +1164,7 @@ define @intrinsic_vmerge_vim_nxv32i16_nxv32i16_i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1180,7 +1180,7 @@ define @intrinsic_vmerge_vim_nxv1i32_nxv1i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1196,7 +1196,7 @@ define @intrinsic_vmerge_vim_nxv2i32_nxv2i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1212,7 +1212,7 @@ define @intrinsic_vmerge_vim_nxv4i32_nxv4i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define @intrinsic_vmerge_vim_nxv8i32_nxv8i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1244,7 +1244,7 @@ define @intrinsic_vmerge_vim_nxv16i32_nxv16i32_i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1260,7 +1260,7 @@ define @intrinsic_vmerge_vim_nxv1i64_nxv1i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1276,7 +1276,7 @@ define @intrinsic_vmerge_vim_nxv2i64_nxv2i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1292,7 +1292,7 @@ define @intrinsic_vmerge_vim_nxv4i64_nxv4i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1308,7 +1308,7 @@ define @intrinsic_vmerge_vim_nxv8i64_nxv8i64_i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmerge_vim_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vim v8, v8, 9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfeq-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmfeq-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfeq-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfeq-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfeq_vv_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfeq_vv_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfeq_vv_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfeq_vv_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfeq_vv_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfeq_vv_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfeq_vv_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfeq_vv_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfeq_vv_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfeq_vv_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfeq_vv_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfeq_vv_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1078,7 +1078,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1106,7 +1106,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1135,7 +1135,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1163,7 +1163,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1192,7 +1192,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1220,7 +1220,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfeq-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmfeq-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfeq-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfeq-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfeq_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfeq_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfeq_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfeq_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfeq_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfeq_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfeq_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfeq_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfeq_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfeq_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfeq_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfeq_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfeq_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfeq_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfeq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmfeq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1075,7 +1075,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1099,7 +1099,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1124,7 +1124,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1173,7 +1173,7 @@ ; CHECK-LABEL: intrinsic_vmfeq_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmfeq.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1197,7 +1197,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfeq.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfge-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmfge-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfge-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfge-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfge_vv_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfge_vv_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfge_vv_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfge_vv_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfge_vv_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfge_vv_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfge_vv_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfge_vv_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfge_vv_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfge_vv_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfge_vv_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfge_vv_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1078,7 +1078,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1106,7 +1106,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1135,7 +1135,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1163,7 +1163,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1192,7 +1192,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1220,7 +1220,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfge-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmfge-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfge-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfge-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfge_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfge_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfge_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfge_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfge_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfge_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfge_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfge_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfge_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfge_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfge_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfge_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfge_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfge_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1075,7 +1075,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1099,7 +1099,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1124,7 +1124,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1173,7 +1173,7 @@ ; CHECK-LABEL: intrinsic_vmfge_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmfge.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1197,7 +1197,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfge.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfgt-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmfgt-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfgt-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfgt-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfgt_vv_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfgt_vv_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfgt_vv_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfgt_vv_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfgt_vv_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfgt_vv_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfgt_vv_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfgt_vv_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfgt_vv_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfgt_vv_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfgt_vv_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfgt_vv_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1078,7 +1078,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1106,7 +1106,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1135,7 +1135,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1163,7 +1163,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1192,7 +1192,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1220,7 +1220,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfgt-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmfgt-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfgt-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfgt-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfgt_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfgt_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfgt_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfgt_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfgt_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfgt_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfgt_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfgt_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfgt_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfgt_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfgt_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfgt_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfgt_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfgt_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1075,7 +1075,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1099,7 +1099,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1124,7 +1124,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1173,7 +1173,7 @@ ; CHECK-LABEL: intrinsic_vmfgt_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmfgt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1197,7 +1197,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfgt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfle-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmfle-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfle-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfle-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfle_vv_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfle_vv_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfle_vv_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfle_vv_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfle_vv_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfle_vv_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfle_vv_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfle_vv_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfle_vv_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfle_vv_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfle_vv_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfle_vv_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1078,7 +1078,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1106,7 +1106,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1135,7 +1135,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1163,7 +1163,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1192,7 +1192,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1220,7 +1220,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfle-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmfle-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfle-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfle-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfle_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfle_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfle_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfle_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfle_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfle_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfle_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfle_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfle_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfle_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmfle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfle_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmfle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfle_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfle_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfle_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmfle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1075,7 +1075,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1099,7 +1099,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1124,7 +1124,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1173,7 +1173,7 @@ ; CHECK-LABEL: intrinsic_vmfle_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmfle.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1197,7 +1197,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfle.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmflt-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmflt-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmflt-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmflt-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmflt_vv_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmflt_vv_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmflt_vv_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmflt_vv_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmflt_vv_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmflt_vv_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmflt_vv_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmflt_vv_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmflt_vv_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmflt_vv_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmflt_vv_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmflt_vv_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1078,7 +1078,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1106,7 +1106,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1135,7 +1135,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1163,7 +1163,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1192,7 +1192,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1220,7 +1220,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmflt-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmflt-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmflt-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmflt-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmflt_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmflt_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmflt_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmflt_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmflt_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmflt_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmflt_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmflt_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmflt_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmflt_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmflt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmflt_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmflt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmflt_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmflt_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmflt_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmflt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1075,7 +1075,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1099,7 +1099,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1124,7 +1124,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1173,7 +1173,7 @@ ; CHECK-LABEL: intrinsic_vmflt_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmflt.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1197,7 +1197,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmflt.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfne-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmfne-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfne-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfne-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfne_vv_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfne_vv_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfne_vv_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfne_vv_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfne_vv_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmfne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfne_vv_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfne_vv_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfne_vv_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfne_vv_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmfne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfne_vv_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfne_vv_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfne_vv_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmfne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1078,7 +1078,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1106,7 +1106,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1135,7 +1135,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1163,7 +1163,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1192,7 +1192,7 @@ ; CHECK-NEXT: sw a0, 8(sp) ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1220,7 +1220,7 @@ ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: fld ft0, 8(sp) ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmfne-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmfne-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmfne-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmfne-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmfne_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmfne_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmfne_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmfne_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmfne_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmfne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmfne_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmfne_vv_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmfne_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmfne_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmfne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmfne_vv_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmfne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmfne_vv_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmfne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmfne_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmfne_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmfne_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmfne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmfne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -634,7 +634,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv1f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -683,7 +683,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv2f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -707,7 +707,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -732,7 +732,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv4f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -756,7 +756,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -781,7 +781,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv8f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -805,7 +805,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -830,7 +830,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv16f16_f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -854,7 +854,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.h.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -879,7 +879,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv1f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -903,7 +903,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -928,7 +928,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv2f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -977,7 +977,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv4f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1001,7 +1001,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1026,7 +1026,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv8f32_f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1050,7 +1050,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.w.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1075,7 +1075,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv1f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1099,7 +1099,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1124,7 +1124,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv2f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1148,7 +1148,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1173,7 +1173,7 @@ ; CHECK-LABEL: intrinsic_vmfne_vf_nxv4f64_f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmfne.vf v0, v8, ft0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1197,7 +1197,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 ; CHECK-NEXT: fmv.d.x ft0, a0 -; CHECK-NEXT: vsetvli a0, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmfne.vf v25, v8, ft0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmin-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmin-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmin-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmin-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmin_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmin_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmin_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmin_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmin_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmin_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmin_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmin_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmin_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmin_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmin_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmin_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmin_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmin_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmin_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmin_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmin_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmin_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmin_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmin_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmin_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmin_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmin_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmin_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmin_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmin_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmin_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmin_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmin_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmin_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmin_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmin_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmin_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmin_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmin_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmin_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmin_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmin_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmin_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmin_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmin_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmin_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmin_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmin_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmin_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmin_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmin_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmin_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmin_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmin_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmin.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmin_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmin_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmin.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmin_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmin_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmin.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmin_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmin_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmin_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmin_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmin_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmin_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmin_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmin_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmin.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmin_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmin_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmin.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmin_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmin_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmin.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmin_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmin_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmin_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmin_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmin_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmin_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmin.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmin_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmin_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmin.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmin_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmin_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmin.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmin.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmin.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmin.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmin.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmin-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmin-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmin-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmin-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmin_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmin_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmin_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmin_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmin_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmin_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmin_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmin_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmin_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmin_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmin_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmin_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmin_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmin_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmin_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmin_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmin_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmin_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmin_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmin_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmin_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmin_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmin_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmin_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmin_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmin_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmin_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmin_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmin_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmin_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmin_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmin_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmin_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmin_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmin_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmin.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmin_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmin_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmin.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmin_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmin_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmin.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmin_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmin.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmin_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmin.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmin_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmin_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmin_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmin_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmin_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmin_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmin_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmin_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmin_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmin_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmin.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmin_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmin_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmin.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmin_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmin_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmin.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmin_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmin_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmin_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmin_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmin_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmin_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmin_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmin_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmin.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmin_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmin_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmin.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmin_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmin_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmin.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmin_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmin_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmin_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmin_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmin_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmin_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmin.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmin_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmin_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmin.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmin_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmin_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmin.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vmin_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vmin_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmin.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vmin_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vmin_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmin.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vmin_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vmin_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmin.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vmin_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmin_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmin.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vmin_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmin_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmin.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vminu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vminu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vminu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vminu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vminu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vminu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vminu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vminu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vminu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vminu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vminu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vminu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vminu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vminu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vminu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vminu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vminu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vminu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vminu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vminu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vminu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vminu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vminu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vminu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vminu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vminu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vminu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vminu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vminu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vminu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vminu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vminu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vminu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vminu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vminu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vminu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vminu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vminu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vminu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vminu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vminu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vminu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vminu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vminu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vminu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vminu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vminu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vminu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vminu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vminu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vminu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vminu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vminu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vminu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vminu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vminu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vminu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vminu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vminu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vminu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vminu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vminu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vminu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vminu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vminu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vminu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vminu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vminu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vminu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vminu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vminu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vminu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vminu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vminu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vminu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vminu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vminu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vminu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vminu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vminu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vminu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vminu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vminu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vminu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vminu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vminu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vminu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vminu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vminu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vminu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vminu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vminu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vminu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vminu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vminu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vminu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vminu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vminu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vminu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vminu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vminu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vminu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vminu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vminu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vminu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vminu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vminu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vminu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vminu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vminu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vminu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vminu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vminu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vminu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vminu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vminu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vminu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vminu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vminu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vminu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vminu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vminu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vminu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vminu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vminu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vminu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vminu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vminu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vminu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vminu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vminu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vminu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vminu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vminu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vminu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vminu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vminu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vminu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vminu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vminu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vminu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vminu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vminu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vminu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vminu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vminu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vminu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vminu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vminu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vminu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vminu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vminu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vminu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vminu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vminu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vminu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vminu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vminu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vminu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vminu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vminu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vminu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vminu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vminu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vminu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vminu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vminu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vminu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vminu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vminu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vminu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vminu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vminu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vminu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vminu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vminu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vminu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vminu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vminu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vminu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vminu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vminu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vminu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vminu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vminu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vminu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vminu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vminu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vminu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vminu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vminu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vminu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vminu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vminu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vminu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vminu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vminu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vminu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vminu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vminu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vminu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vminu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vminu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmnand-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmnand-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmnand-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmnand-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmnand_mm_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmnand_mm_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmnand_mm_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmnand_mm_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmnand_mm_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmnand_mm_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmnand_mm_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmnand-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmnand-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmnand-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmnand-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmnand_mm_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmnand_mm_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmnand_mm_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmnand_mm_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmnand_mm_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmnand_mm_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmnand_mm_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnand_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmnand.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmnor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmnor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmnor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmnor-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmnor_mm_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmnor_mm_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmnor_mm_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmnor_mm_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmnor_mm_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmnor_mm_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmnor_mm_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmnor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmnor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmnor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmnor-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmnor_mm_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmnor_mm_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmnor_mm_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmnor_mm_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmnor_mm_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmnor_mm_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmnor_mm_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmnor_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmor-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmor_mm_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmor_mm_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmor_mm_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmor_mm_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmor_mm_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmor_mm_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmor_mm_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmor-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmor_mm_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmor_mm_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmor_mm_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmor_mm_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmor_mm_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmor_mm_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmor_mm_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmor_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmornot-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmornot-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmornot-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmornot-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmornot_mm_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmornot_mm_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmornot_mm_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmornot_mm_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmornot_mm_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmornot_mm_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmornot_mm_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmornot-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmornot-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmornot-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmornot-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmornot_mm_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmornot_mm_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmornot_mm_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmornot_mm_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmornot_mm_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmornot_mm_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmornot_mm_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmornot_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmornot.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsbc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsbc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsbc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsbc-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsbc_vv_nxv1i1_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv1i1_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmsbc_vv_nxv2i1_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv2i1_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmsbc_vv_nxv4i1_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv4i1_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmsbc_vv_nxv8i1_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv8i1_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmsbc_vv_nxv16i1_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv16i1_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmsbc_vv_nxv32i1_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv32i1_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmsbc_vv_nxv64i1_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv64i1_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -149,7 +149,7 @@ define @intrinsic_vmsbc_vv_nxv1i1_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv1i1_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -169,7 +169,7 @@ define @intrinsic_vmsbc_vv_nxv2i1_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv2i1_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vmsbc_vv_nxv4i1_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv4i1_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -209,7 +209,7 @@ define @intrinsic_vmsbc_vv_nxv8i1_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv8i1_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmsbc_vv_nxv16i1_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv16i1_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -249,7 +249,7 @@ define @intrinsic_vmsbc_vv_nxv32i1_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv32i1_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -269,7 +269,7 @@ define @intrinsic_vmsbc_vv_nxv1i1_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv1i1_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -289,7 +289,7 @@ define @intrinsic_vmsbc_vv_nxv2i1_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv2i1_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vmsbc_vv_nxv4i1_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv4i1_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -329,7 +329,7 @@ define @intrinsic_vmsbc_vv_nxv8i1_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv8i1_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vmsbc_vv_nxv16i1_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv16i1_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vmsbc_vv_nxv1i1_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv1i1_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -389,7 +389,7 @@ define @intrinsic_vmsbc_vv_nxv2i1_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv2i1_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -409,7 +409,7 @@ define @intrinsic_vmsbc_vv_nxv4i1_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv4i1_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -429,7 +429,7 @@ define @intrinsic_vmsbc_vv_nxv8i1_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv8i1_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vmsbc_vx_nxv1i1_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -469,7 +469,7 @@ define @intrinsic_vmsbc_vx_nxv2i1_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -489,7 +489,7 @@ define @intrinsic_vmsbc_vx_nxv4i1_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ define @intrinsic_vmsbc_vx_nxv8i1_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -529,7 +529,7 @@ define @intrinsic_vmsbc_vx_nxv16i1_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vmsbc_vx_nxv32i1_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ define @intrinsic_vmsbc_vx_nxv64i1_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -589,7 +589,7 @@ define @intrinsic_vmsbc_vx_nxv1i1_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -609,7 +609,7 @@ define @intrinsic_vmsbc_vx_nxv2i1_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -629,7 +629,7 @@ define @intrinsic_vmsbc_vx_nxv4i1_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmsbc_vx_nxv8i1_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vmsbc_vx_nxv16i1_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ define @intrinsic_vmsbc_vx_nxv32i1_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vmsbc_vx_nxv1i1_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vmsbc_vx_nxv2i1_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -749,7 +749,7 @@ define @intrinsic_vmsbc_vx_nxv4i1_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vmsbc_vx_nxv8i1_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -789,7 +789,7 @@ define @intrinsic_vmsbc_vx_nxv16i1_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,7 +812,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmsbc.vv v0, v8, v25 @@ -838,7 +838,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsbc.vv v0, v8, v26 @@ -864,7 +864,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsbc.vv v0, v8, v28 @@ -890,7 +890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmsbc.vv v0, v8, v16 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsbc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsbc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsbc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsbc-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsbc_vv_nxv1i1_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv1i1_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmsbc_vv_nxv2i1_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv2i1_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmsbc_vv_nxv4i1_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv4i1_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmsbc_vv_nxv8i1_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv8i1_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmsbc_vv_nxv16i1_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv16i1_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmsbc_vv_nxv32i1_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv32i1_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmsbc_vv_nxv64i1_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv64i1_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -149,7 +149,7 @@ define @intrinsic_vmsbc_vv_nxv1i1_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv1i1_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -169,7 +169,7 @@ define @intrinsic_vmsbc_vv_nxv2i1_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv2i1_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vmsbc_vv_nxv4i1_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv4i1_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -209,7 +209,7 @@ define @intrinsic_vmsbc_vv_nxv8i1_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv8i1_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmsbc_vv_nxv16i1_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv16i1_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -249,7 +249,7 @@ define @intrinsic_vmsbc_vv_nxv32i1_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv32i1_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -269,7 +269,7 @@ define @intrinsic_vmsbc_vv_nxv1i1_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv1i1_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -289,7 +289,7 @@ define @intrinsic_vmsbc_vv_nxv2i1_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv2i1_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vmsbc_vv_nxv4i1_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv4i1_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -329,7 +329,7 @@ define @intrinsic_vmsbc_vv_nxv8i1_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv8i1_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vmsbc_vv_nxv16i1_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv16i1_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vmsbc_vv_nxv1i1_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv1i1_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -389,7 +389,7 @@ define @intrinsic_vmsbc_vv_nxv2i1_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv2i1_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -409,7 +409,7 @@ define @intrinsic_vmsbc_vv_nxv4i1_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv4i1_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -429,7 +429,7 @@ define @intrinsic_vmsbc_vv_nxv8i1_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vv_nxv8i1_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmsbc.vv v0, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vmsbc_vx_nxv1i1_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -469,7 +469,7 @@ define @intrinsic_vmsbc_vx_nxv2i1_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -489,7 +489,7 @@ define @intrinsic_vmsbc_vx_nxv4i1_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -509,7 +509,7 @@ define @intrinsic_vmsbc_vx_nxv8i1_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -529,7 +529,7 @@ define @intrinsic_vmsbc_vx_nxv16i1_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vmsbc_vx_nxv32i1_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -569,7 +569,7 @@ define @intrinsic_vmsbc_vx_nxv64i1_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -589,7 +589,7 @@ define @intrinsic_vmsbc_vx_nxv1i1_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -609,7 +609,7 @@ define @intrinsic_vmsbc_vx_nxv2i1_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -629,7 +629,7 @@ define @intrinsic_vmsbc_vx_nxv4i1_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmsbc_vx_nxv8i1_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vmsbc_vx_nxv16i1_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -689,7 +689,7 @@ define @intrinsic_vmsbc_vx_nxv32i1_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vmsbc_vx_nxv1i1_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vmsbc_vx_nxv2i1_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -749,7 +749,7 @@ define @intrinsic_vmsbc_vx_nxv4i1_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vmsbc_vx_nxv8i1_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -789,7 +789,7 @@ define @intrinsic_vmsbc_vx_nxv16i1_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -809,7 +809,7 @@ define @intrinsic_vmsbc_vx_nxv1i1_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv1i1_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -829,7 +829,7 @@ define @intrinsic_vmsbc_vx_nxv2i1_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv2i1_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -849,7 +849,7 @@ define @intrinsic_vmsbc_vx_nxv4i1_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv4i1_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -869,7 +869,7 @@ define @intrinsic_vmsbc_vx_nxv8i1_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsbc_vx_nxv8i1_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmsbc.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsbc.borrow.in-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsbc.borrow.in-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsbc.borrow.in-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsbc.borrow.in-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -33,7 +33,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -56,7 +56,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -79,7 +79,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -102,7 +102,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -125,7 +125,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv32i1_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv32i1_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -148,7 +148,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv64i1_nxv64i8_nxv64i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv64i1_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -171,7 +171,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -194,7 +194,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -240,7 +240,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -263,7 +263,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -286,7 +286,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv32i1_nxv32i16_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv32i1_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -309,7 +309,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -332,7 +332,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -355,7 +355,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -378,7 +378,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -401,7 +401,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i32_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -424,7 +424,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -447,7 +447,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -470,7 +470,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -493,7 +493,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i64_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -516,7 +516,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -539,7 +539,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -585,7 +585,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -608,7 +608,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -631,7 +631,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv32i1_nxv32i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -654,7 +654,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv64i1_nxv64i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -677,7 +677,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -700,7 +700,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -723,7 +723,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -746,7 +746,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -769,7 +769,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -792,7 +792,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv32i1_nxv32i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -838,7 +838,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -861,7 +861,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -884,7 +884,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -907,7 +907,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -933,7 +933,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsbc.vvm v25, v8, v26, v0 @@ -962,7 +962,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsbc.vvm v25, v8, v26, v0 @@ -991,7 +991,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsbc.vvm v25, v8, v28, v0 @@ -1020,7 +1020,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsbc.borrow.in-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsbc.borrow.in-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsbc.borrow.in-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsbc.borrow.in-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -33,7 +33,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -56,7 +56,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -79,7 +79,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -102,7 +102,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -125,7 +125,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv32i1_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv32i1_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -148,7 +148,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv64i1_nxv64i8_nxv64i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv64i1_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -171,7 +171,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -194,7 +194,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -240,7 +240,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -263,7 +263,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -286,7 +286,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv32i1_nxv32i16_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv32i1_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -309,7 +309,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -332,7 +332,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -355,7 +355,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -378,7 +378,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -401,7 +401,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i32_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv16i1_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -424,7 +424,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv1i1_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v9, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -447,7 +447,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv2i1_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v10, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -470,7 +470,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv4i1_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v12, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -493,7 +493,7 @@ define @intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i64_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vvm_nxv8i1_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmsbc.vvm v25, v8, v16, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -516,7 +516,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -539,7 +539,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -585,7 +585,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -608,7 +608,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -631,7 +631,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv32i1_nxv32i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv32i1_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -654,7 +654,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv64i1_nxv64i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv64i1_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -677,7 +677,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -700,7 +700,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -723,7 +723,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -746,7 +746,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -769,7 +769,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -792,7 +792,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv32i1_nxv32i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv32i1_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -815,7 +815,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -838,7 +838,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -861,7 +861,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -884,7 +884,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -907,7 +907,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv16i1_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -930,7 +930,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv1i1_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -953,7 +953,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv2i1_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -976,7 +976,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv4i1_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -999,7 +999,7 @@ define @intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsbc.borrow.in_vxm_nxv8i1_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmsbc.vxm v25, v8, a0, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsbf-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsbf-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsbf-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsbf-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vmsbf_m_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv1i1_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -50,7 +50,7 @@ define @intrinsic_vmsbf_m_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -71,7 +71,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv2i1_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -92,7 +92,7 @@ define @intrinsic_vmsbf_m_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv4i1_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -134,7 +134,7 @@ define @intrinsic_vmsbf_m_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -155,7 +155,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv8i1_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -176,7 +176,7 @@ define @intrinsic_vmsbf_m_nxv16i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -197,7 +197,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv16i1_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -218,7 +218,7 @@ define @intrinsic_vmsbf_m_nxv32i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -239,7 +239,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv32i1_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -260,7 +260,7 @@ define @intrinsic_vmsbf_m_nxv64i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -281,7 +281,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv64i1_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsbf-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsbf-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsbf-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsbf-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vmsbf_m_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv1i1_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -50,7 +50,7 @@ define @intrinsic_vmsbf_m_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -71,7 +71,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv2i1_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -92,7 +92,7 @@ define @intrinsic_vmsbf_m_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv4i1_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -134,7 +134,7 @@ define @intrinsic_vmsbf_m_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -155,7 +155,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv8i1_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -176,7 +176,7 @@ define @intrinsic_vmsbf_m_nxv16i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -197,7 +197,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv16i1_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -218,7 +218,7 @@ define @intrinsic_vmsbf_m_nxv32i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -239,7 +239,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv32i1_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -260,7 +260,7 @@ define @intrinsic_vmsbf_m_nxv64i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsbf_m_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsbf.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -281,7 +281,7 @@ ; CHECK-LABEL: intrinsic_vmsbf_mask_m_nxv64i1_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsbf.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmseq-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmseq-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmseq-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmseq-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmseq_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmseq_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmseq_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmseq_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmseq_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmseq_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmseq_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmseq_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmseq_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmseq_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmseq_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmseq_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmseq_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmseq_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmseq_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmseq_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmseq_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmseq_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmseq_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmseq_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmseq_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmseq_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmseq_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmseq_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmseq_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmseq_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmseq_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmseq_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmseq_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmseq_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmseq_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmseq_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmseq_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1653,7 +1653,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmseq.vv v0, v8, v25 @@ -1681,11 +1681,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmseq.vv v0, v8, v26 @@ -1741,11 +1741,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1773,7 +1773,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmseq.vv v0, v8, v28 @@ -1801,11 +1801,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vv v25, v8, v28, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1825,7 +1825,7 @@ define @intrinsic_vmseq_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1841,7 +1841,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1860,7 +1860,7 @@ define @intrinsic_vmseq_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1895,7 +1895,7 @@ define @intrinsic_vmseq_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1911,7 +1911,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1930,7 +1930,7 @@ define @intrinsic_vmseq_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1965,7 +1965,7 @@ define @intrinsic_vmseq_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1981,7 +1981,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2000,7 +2000,7 @@ define @intrinsic_vmseq_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2016,7 +2016,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2035,7 +2035,7 @@ define @intrinsic_vmseq_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2051,7 +2051,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2070,7 +2070,7 @@ define @intrinsic_vmseq_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2105,7 +2105,7 @@ define @intrinsic_vmseq_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2121,7 +2121,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2140,7 +2140,7 @@ define @intrinsic_vmseq_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2175,7 +2175,7 @@ define @intrinsic_vmseq_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2191,7 +2191,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2210,7 +2210,7 @@ define @intrinsic_vmseq_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2226,7 +2226,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2245,7 +2245,7 @@ define @intrinsic_vmseq_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2261,7 +2261,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2280,7 +2280,7 @@ define @intrinsic_vmseq_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2315,7 +2315,7 @@ define @intrinsic_vmseq_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2350,7 +2350,7 @@ define @intrinsic_vmseq_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2366,7 +2366,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2385,7 +2385,7 @@ define @intrinsic_vmseq_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2420,7 +2420,7 @@ define @intrinsic_vmseq_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2436,7 +2436,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmseq-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmseq-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmseq-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmseq-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmseq_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmseq_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmseq_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmseq_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmseq_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmseq_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmseq_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmseq_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmseq_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmseq_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmseq_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmseq_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmseq_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmseq_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmseq_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmseq_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmseq.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmseq_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmseq.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmseq_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmseq.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmseq_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmseq_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmseq_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmseq_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmseq_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmseq_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmseq_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmseq_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmseq_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmseq_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmseq_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmseq_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmseq_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmseq_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmseq_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1650,7 +1650,7 @@ define @intrinsic_vmseq_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1673,7 +1673,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1697,7 +1697,7 @@ define @intrinsic_vmseq_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1720,7 +1720,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1744,7 +1744,7 @@ define @intrinsic_vmseq_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmseq.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1786,7 +1786,7 @@ define @intrinsic_vmseq_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1802,7 +1802,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1821,7 +1821,7 @@ define @intrinsic_vmseq_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1837,7 +1837,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1856,7 +1856,7 @@ define @intrinsic_vmseq_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1872,7 +1872,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1891,7 +1891,7 @@ define @intrinsic_vmseq_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1907,7 +1907,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1926,7 +1926,7 @@ define @intrinsic_vmseq_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1961,7 +1961,7 @@ define @intrinsic_vmseq_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1977,7 +1977,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1996,7 +1996,7 @@ define @intrinsic_vmseq_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2012,7 +2012,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2031,7 +2031,7 @@ define @intrinsic_vmseq_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2047,7 +2047,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2066,7 +2066,7 @@ define @intrinsic_vmseq_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2082,7 +2082,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2101,7 +2101,7 @@ define @intrinsic_vmseq_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2117,7 +2117,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2136,7 +2136,7 @@ define @intrinsic_vmseq_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2152,7 +2152,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2171,7 +2171,7 @@ define @intrinsic_vmseq_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2187,7 +2187,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2206,7 +2206,7 @@ define @intrinsic_vmseq_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2241,7 +2241,7 @@ define @intrinsic_vmseq_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2257,7 +2257,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2276,7 +2276,7 @@ define @intrinsic_vmseq_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2292,7 +2292,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2311,7 +2311,7 @@ define @intrinsic_vmseq_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2327,7 +2327,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2346,7 +2346,7 @@ define @intrinsic_vmseq_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2362,7 +2362,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2381,7 +2381,7 @@ define @intrinsic_vmseq_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmseq_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmseq.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2397,7 +2397,7 @@ ; CHECK-LABEL: intrinsic_vmseq_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmseq.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmset-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmset-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmset-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmset-rv32.ll @@ -7,7 +7,7 @@ define @intrinsic_vmset_m_pseudo_nxv1i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -23,7 +23,7 @@ define @intrinsic_vmset_m_pseudo_nxv2i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -39,7 +39,7 @@ define @intrinsic_vmset_m_pseudo_nxv4i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -55,7 +55,7 @@ define @intrinsic_vmset_m_pseudo_nxv8i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -71,7 +71,7 @@ define @intrinsic_vmset_m_pseudo_nxv16i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -87,7 +87,7 @@ define @intrinsic_vmset_m_pseudo_nxv32i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -103,7 +103,7 @@ define @intrinsic_vmset_m_pseudo_nxv64i1(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmset-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmset-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmset-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmset-rv64.ll @@ -7,7 +7,7 @@ define @intrinsic_vmset_m_pseudo_nxv1i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -23,7 +23,7 @@ define @intrinsic_vmset_m_pseudo_nxv2i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -39,7 +39,7 @@ define @intrinsic_vmset_m_pseudo_nxv4i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -55,7 +55,7 @@ define @intrinsic_vmset_m_pseudo_nxv8i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -71,7 +71,7 @@ define @intrinsic_vmset_m_pseudo_nxv16i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -87,7 +87,7 @@ define @intrinsic_vmset_m_pseudo_nxv32i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: @@ -103,7 +103,7 @@ define @intrinsic_vmset_m_pseudo_nxv64i1(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmset_m_pseudo_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmset.m v0 ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsge-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsge-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsge-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsge-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsge_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsge_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsge_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsge_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsge_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsge_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsge_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsge_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsge_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsge_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsge_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsge_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsge_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsge_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsge_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsge_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsge_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsge_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsge_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -969,10 +969,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -994,7 +994,7 @@ define @intrinsic_vmsge_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,10 +1018,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ define @intrinsic_vmsge_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,10 +1067,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1092,7 +1092,7 @@ define @intrinsic_vmsge_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1116,10 +1116,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1141,7 +1141,7 @@ define @intrinsic_vmsge_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1165,10 +1165,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1190,7 +1190,7 @@ define @intrinsic_vmsge_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1214,10 +1214,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1239,7 +1239,7 @@ define @intrinsic_vmsge_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,10 +1263,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1288,7 +1288,7 @@ define @intrinsic_vmsge_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1312,10 +1312,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1337,7 +1337,7 @@ define @intrinsic_vmsge_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1361,10 +1361,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1386,7 +1386,7 @@ define @intrinsic_vmsge_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1410,10 +1410,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1435,7 +1435,7 @@ define @intrinsic_vmsge_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1459,10 +1459,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1484,7 +1484,7 @@ define @intrinsic_vmsge_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1508,10 +1508,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1533,7 +1533,7 @@ define @intrinsic_vmsge_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1557,10 +1557,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1582,7 +1582,7 @@ define @intrinsic_vmsge_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1606,10 +1606,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1631,7 +1631,7 @@ define @intrinsic_vmsge_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1655,10 +1655,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1683,7 +1683,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmsle.vv v0, v25, v8 @@ -1711,11 +1711,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1743,7 +1743,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsle.vv v0, v26, v8 @@ -1771,11 +1771,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1803,7 +1803,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsle.vv v0, v28, v8 @@ -1831,11 +1831,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vv v25, v28, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1855,7 +1855,7 @@ define @intrinsic_vmsge_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1871,7 +1871,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -15, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1890,7 +1890,7 @@ define @intrinsic_vmsge_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1906,7 +1906,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -13, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1925,7 +1925,7 @@ define @intrinsic_vmsge_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1941,7 +1941,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -11, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1960,7 +1960,7 @@ define @intrinsic_vmsge_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1995,7 +1995,7 @@ define @intrinsic_vmsge_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, -7, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2030,7 +2030,7 @@ define @intrinsic_vmsge_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -6 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2046,7 +2046,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, -5, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2065,7 +2065,7 @@ define @intrinsic_vmsge_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -4 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2081,7 +2081,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -3, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2100,7 +2100,7 @@ define @intrinsic_vmsge_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -2 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2116,7 +2116,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -1, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2135,7 +2135,7 @@ define @intrinsic_vmsge_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2170,7 +2170,7 @@ define @intrinsic_vmsge_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2186,7 +2186,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 2, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2205,7 +2205,7 @@ define @intrinsic_vmsge_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 3 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2221,7 +2221,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 4, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2240,7 +2240,7 @@ define @intrinsic_vmsge_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 5 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2256,7 +2256,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 6, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2275,7 +2275,7 @@ define @intrinsic_vmsge_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 7 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2291,7 +2291,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2310,7 +2310,7 @@ define @intrinsic_vmsge_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2326,7 +2326,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2345,7 +2345,7 @@ define @intrinsic_vmsge_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2361,7 +2361,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2380,7 +2380,7 @@ define @intrinsic_vmsge_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2396,7 +2396,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2415,7 +2415,7 @@ define @intrinsic_vmsge_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2431,7 +2431,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2450,7 +2450,7 @@ define @intrinsic_vmsge_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2466,7 +2466,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2486,7 +2486,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv1i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2504,7 +2504,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv2i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2522,7 +2522,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv4i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2540,7 +2540,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv8i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2558,7 +2558,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv16i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2576,7 +2576,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv32i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2594,7 +2594,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv1i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2612,7 +2612,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv2i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2630,7 +2630,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv4i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2648,7 +2648,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv8i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2666,7 +2666,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv16i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2684,7 +2684,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv1i32_i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2702,7 +2702,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv2i32_i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2720,7 +2720,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv4i32_i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2738,7 +2738,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv8i32_i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2759,11 +2759,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -2785,11 +2785,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -2811,11 +2811,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v28, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: addi sp, sp, 16 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsge-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsge-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsge-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsge-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsge_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsge_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsge_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsge_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsge_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsge_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsge_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsge_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsge_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsge_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsge_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsge_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsge_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsge_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsge_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsge_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsge_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsge_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsge_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -969,10 +969,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -994,7 +994,7 @@ define @intrinsic_vmsge_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,10 +1018,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ define @intrinsic_vmsge_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,10 +1067,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1092,7 +1092,7 @@ define @intrinsic_vmsge_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1116,10 +1116,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1141,7 +1141,7 @@ define @intrinsic_vmsge_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1165,10 +1165,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1190,7 +1190,7 @@ define @intrinsic_vmsge_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1214,10 +1214,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1239,7 +1239,7 @@ define @intrinsic_vmsge_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,10 +1263,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1288,7 +1288,7 @@ define @intrinsic_vmsge_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1312,10 +1312,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1337,7 +1337,7 @@ define @intrinsic_vmsge_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1361,10 +1361,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1386,7 +1386,7 @@ define @intrinsic_vmsge_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1410,10 +1410,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1435,7 +1435,7 @@ define @intrinsic_vmsge_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1459,10 +1459,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1484,7 +1484,7 @@ define @intrinsic_vmsge_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1508,10 +1508,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1533,7 +1533,7 @@ define @intrinsic_vmsge_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1557,10 +1557,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1582,7 +1582,7 @@ define @intrinsic_vmsge_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1606,10 +1606,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1631,7 +1631,7 @@ define @intrinsic_vmsge_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1655,10 +1655,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1680,7 +1680,7 @@ define @intrinsic_vmsge_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1704,10 +1704,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmsge_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1753,10 +1753,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1778,7 +1778,7 @@ define @intrinsic_vmsge_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1802,10 +1802,10 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1822,7 +1822,7 @@ define @intrinsic_vmsge_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1838,7 +1838,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -15, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1857,7 +1857,7 @@ define @intrinsic_vmsge_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1873,7 +1873,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -13, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1892,7 +1892,7 @@ define @intrinsic_vmsge_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1908,7 +1908,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -11, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1927,7 +1927,7 @@ define @intrinsic_vmsge_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1943,7 +1943,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1962,7 +1962,7 @@ define @intrinsic_vmsge_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1978,7 +1978,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, -7, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1997,7 +1997,7 @@ define @intrinsic_vmsge_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -6 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2013,7 +2013,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, -5, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2032,7 +2032,7 @@ define @intrinsic_vmsge_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -4 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2048,7 +2048,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -3, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2067,7 +2067,7 @@ define @intrinsic_vmsge_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -2 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2083,7 +2083,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, -1, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2102,7 +2102,7 @@ define @intrinsic_vmsge_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2118,7 +2118,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2137,7 +2137,7 @@ define @intrinsic_vmsge_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2153,7 +2153,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 2, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2172,7 +2172,7 @@ define @intrinsic_vmsge_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 3 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 4, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2207,7 +2207,7 @@ define @intrinsic_vmsge_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 5 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2223,7 +2223,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 6, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2242,7 +2242,7 @@ define @intrinsic_vmsge_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 7 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2258,7 +2258,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2277,7 +2277,7 @@ define @intrinsic_vmsge_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2293,7 +2293,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2312,7 +2312,7 @@ define @intrinsic_vmsge_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2347,7 +2347,7 @@ define @intrinsic_vmsge_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 13 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2382,7 +2382,7 @@ define @intrinsic_vmsge_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2398,7 +2398,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, -16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2417,7 +2417,7 @@ define @intrinsic_vmsge_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsge_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, -15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2433,7 +2433,7 @@ ; CHECK-LABEL: intrinsic_vmsge_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, -14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2453,7 +2453,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv1i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2471,7 +2471,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv2i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2489,7 +2489,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv4i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2507,7 +2507,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv8i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2525,7 +2525,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv16i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2543,7 +2543,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv32i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2561,7 +2561,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv1i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2579,7 +2579,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv2i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2597,7 +2597,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv4i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2615,7 +2615,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv8i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2633,7 +2633,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv16i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2651,7 +2651,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv1i32_i32( %0, %1, i32 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2669,7 +2669,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv2i32_i32( %0, %1, i32 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2687,7 +2687,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv4i32_i32( %0, %1, i32 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2705,7 +2705,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv8i32_i32( %0, %1, i32 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2723,7 +2723,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv1i64_i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2741,7 +2741,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv2i64_i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2759,7 +2759,7 @@ define @intrinsic_vmsge_maskedoff_mask_vx_nxv4i64_i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsge_maskedoff_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsgeu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsgeu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsgeu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsgeu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsgeu_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsgeu_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsgeu_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsgeu_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsgeu_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsgeu_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsgeu_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsgeu_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsgeu_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsgeu_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsgeu_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsgeu_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsgeu_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsgeu_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsgeu_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsgeu_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsgeu_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsgeu_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsgeu_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -969,10 +969,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -994,7 +994,7 @@ define @intrinsic_vmsgeu_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,10 +1018,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ define @intrinsic_vmsgeu_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,10 +1067,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1092,7 +1092,7 @@ define @intrinsic_vmsgeu_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1116,10 +1116,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1141,7 +1141,7 @@ define @intrinsic_vmsgeu_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1165,10 +1165,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1190,7 +1190,7 @@ define @intrinsic_vmsgeu_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1214,10 +1214,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1239,7 +1239,7 @@ define @intrinsic_vmsgeu_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,10 +1263,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1288,7 +1288,7 @@ define @intrinsic_vmsgeu_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1312,10 +1312,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1337,7 +1337,7 @@ define @intrinsic_vmsgeu_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1361,10 +1361,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1386,7 +1386,7 @@ define @intrinsic_vmsgeu_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1410,10 +1410,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1435,7 +1435,7 @@ define @intrinsic_vmsgeu_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1459,10 +1459,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1484,7 +1484,7 @@ define @intrinsic_vmsgeu_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1508,10 +1508,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1533,7 +1533,7 @@ define @intrinsic_vmsgeu_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1557,10 +1557,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1582,7 +1582,7 @@ define @intrinsic_vmsgeu_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1606,10 +1606,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1631,7 +1631,7 @@ define @intrinsic_vmsgeu_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1655,10 +1655,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1683,7 +1683,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmsleu.vv v0, v25, v8 @@ -1711,11 +1711,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1743,7 +1743,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsleu.vv v0, v26, v8 @@ -1771,11 +1771,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1803,7 +1803,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsleu.vv v0, v28, v8 @@ -1831,11 +1831,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vv v25, v28, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1855,7 +1855,7 @@ define @intrinsic_vmsgeu_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1871,7 +1871,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -15, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1890,7 +1890,7 @@ define @intrinsic_vmsgeu_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1906,7 +1906,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -13, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1925,7 +1925,7 @@ define @intrinsic_vmsgeu_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1941,7 +1941,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -11, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1960,7 +1960,7 @@ define @intrinsic_vmsgeu_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1995,7 +1995,7 @@ define @intrinsic_vmsgeu_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, -7, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2030,7 +2030,7 @@ define @intrinsic_vmsgeu_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -6 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2046,7 +2046,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, -5, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2065,7 +2065,7 @@ define @intrinsic_vmsgeu_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -4 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2081,7 +2081,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -3, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2100,7 +2100,7 @@ define @intrinsic_vmsgeu_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -2 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2116,7 +2116,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vv v25, v8, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2135,7 +2135,7 @@ define @intrinsic_vmsgeu_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2170,7 +2170,7 @@ define @intrinsic_vmsgeu_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2186,7 +2186,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 2, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2205,7 +2205,7 @@ define @intrinsic_vmsgeu_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 3 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2221,7 +2221,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 4, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2240,7 +2240,7 @@ define @intrinsic_vmsgeu_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 5 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2256,7 +2256,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 6, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2275,7 +2275,7 @@ define @intrinsic_vmsgeu_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 7 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2291,7 +2291,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2310,7 +2310,7 @@ define @intrinsic_vmsgeu_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2326,7 +2326,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2345,7 +2345,7 @@ define @intrinsic_vmsgeu_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2361,7 +2361,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2380,7 +2380,7 @@ define @intrinsic_vmsgeu_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 13 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2396,7 +2396,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2415,7 +2415,7 @@ define @intrinsic_vmsgeu_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2431,7 +2431,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, -16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2450,7 +2450,7 @@ define @intrinsic_vmsgeu_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2466,7 +2466,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, -14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2486,7 +2486,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2504,7 +2504,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2522,7 +2522,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2540,7 +2540,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2558,7 +2558,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv16i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2576,7 +2576,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv32i8_i8( %0, %1, i8 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2594,7 +2594,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2612,7 +2612,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2630,7 +2630,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2648,7 +2648,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2666,7 +2666,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv16i16_i16( %0, %1, i16 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2684,7 +2684,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i32_i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2702,7 +2702,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i32_i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2720,7 +2720,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i32_i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2738,7 +2738,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i32_i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2759,11 +2759,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -2785,11 +2785,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -2811,11 +2811,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v28, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: addi sp, sp, 16 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsgeu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsgeu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsgeu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsgeu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsgeu_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsgeu_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsgeu_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsgeu_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsgeu_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsgeu_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsgeu_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsgeu_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsgeu_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsgeu_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsgeu_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsgeu_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsgeu_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsgeu_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsgeu_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsgeu_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsgeu_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsgeu_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsgeu_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -969,10 +969,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -994,7 +994,7 @@ define @intrinsic_vmsgeu_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1018,10 +1018,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1043,7 +1043,7 @@ define @intrinsic_vmsgeu_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,10 +1067,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1092,7 +1092,7 @@ define @intrinsic_vmsgeu_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1116,10 +1116,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1141,7 +1141,7 @@ define @intrinsic_vmsgeu_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1165,10 +1165,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1190,7 +1190,7 @@ define @intrinsic_vmsgeu_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1214,10 +1214,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1239,7 +1239,7 @@ define @intrinsic_vmsgeu_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1263,10 +1263,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1288,7 +1288,7 @@ define @intrinsic_vmsgeu_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1312,10 +1312,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1337,7 +1337,7 @@ define @intrinsic_vmsgeu_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1361,10 +1361,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1386,7 +1386,7 @@ define @intrinsic_vmsgeu_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1410,10 +1410,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1435,7 +1435,7 @@ define @intrinsic_vmsgeu_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1459,10 +1459,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1484,7 +1484,7 @@ define @intrinsic_vmsgeu_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1508,10 +1508,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1533,7 +1533,7 @@ define @intrinsic_vmsgeu_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1557,10 +1557,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1582,7 +1582,7 @@ define @intrinsic_vmsgeu_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1606,10 +1606,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1631,7 +1631,7 @@ define @intrinsic_vmsgeu_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1655,10 +1655,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1680,7 +1680,7 @@ define @intrinsic_vmsgeu_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1704,10 +1704,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmsgeu_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1753,10 +1753,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1778,7 +1778,7 @@ define @intrinsic_vmsgeu_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmnand.mm v0, v25, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1802,10 +1802,10 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a2, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t -; CHECK-NEXT: vsetvli a0, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v25, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1822,7 +1822,7 @@ define @intrinsic_vmsgeu_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1838,7 +1838,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -15, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1857,7 +1857,7 @@ define @intrinsic_vmsgeu_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1873,7 +1873,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -13, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1892,7 +1892,7 @@ define @intrinsic_vmsgeu_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1908,7 +1908,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -11, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1927,7 +1927,7 @@ define @intrinsic_vmsgeu_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1943,7 +1943,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1962,7 +1962,7 @@ define @intrinsic_vmsgeu_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1978,7 +1978,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, -7, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1997,7 +1997,7 @@ define @intrinsic_vmsgeu_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -6 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2013,7 +2013,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, -5, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2032,7 +2032,7 @@ define @intrinsic_vmsgeu_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -4 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2048,7 +2048,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, -3, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2067,7 +2067,7 @@ define @intrinsic_vmsgeu_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -2 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2083,7 +2083,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmseq.vv v25, v8, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2102,7 +2102,7 @@ define @intrinsic_vmsgeu_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmseq.vv v0, v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2118,7 +2118,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2137,7 +2137,7 @@ define @intrinsic_vmsgeu_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2153,7 +2153,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 2, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2172,7 +2172,7 @@ define @intrinsic_vmsgeu_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 3 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 4, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2207,7 +2207,7 @@ define @intrinsic_vmsgeu_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 5 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2223,7 +2223,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 6, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2242,7 +2242,7 @@ define @intrinsic_vmsgeu_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 7 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2258,7 +2258,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2277,7 +2277,7 @@ define @intrinsic_vmsgeu_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2293,7 +2293,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2312,7 +2312,7 @@ define @intrinsic_vmsgeu_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2347,7 +2347,7 @@ define @intrinsic_vmsgeu_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 13 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2382,7 +2382,7 @@ define @intrinsic_vmsgeu_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2398,7 +2398,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, -16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2417,7 +2417,7 @@ define @intrinsic_vmsgeu_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, -15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2433,7 +2433,7 @@ ; CHECK-LABEL: intrinsic_vmsgeu_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, -14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2453,7 +2453,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2471,7 +2471,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2489,7 +2489,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2507,7 +2507,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2525,7 +2525,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv16i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2543,7 +2543,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv32i8_i8( %0, %1, i8 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2561,7 +2561,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2579,7 +2579,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2597,7 +2597,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2615,7 +2615,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2633,7 +2633,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv16i16_i16( %0, %1, i16 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2651,7 +2651,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i32_i32( %0, %1, i32 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2669,7 +2669,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i32_i32( %0, %1, i32 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2687,7 +2687,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i32_i32( %0, %1, i32 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2705,7 +2705,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i32_i32( %0, %1, i32 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2723,7 +2723,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i64_i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2741,7 +2741,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i64_i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2759,7 +2759,7 @@ define @intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i64_i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vmsgeu_maskedoff_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v25, v8, a0 ; CHECK-NEXT: vmandnot.mm v0, v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsgt-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsgt-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsgt-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsgt-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsgt_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsgt_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsgt_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsgt_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsgt_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsgt_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsgt_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsgt_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsgt_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsgt_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsgt_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsgt_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsgt_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsgt_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsgt_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsgt_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsgt_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsgt_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsgt_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsgt_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsgt_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsgt_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsgt_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsgt_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsgt_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsgt_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsgt_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsgt_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsgt_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsgt_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsgt_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsgt_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsgt_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1653,7 +1653,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmslt.vv v0, v25, v8 @@ -1681,11 +1681,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmslt.vv v0, v26, v8 @@ -1741,11 +1741,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1773,7 +1773,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmslt.vv v0, v28, v8 @@ -1801,11 +1801,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vv v25, v28, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1825,7 +1825,7 @@ define @intrinsic_vmsgt_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1841,7 +1841,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1860,7 +1860,7 @@ define @intrinsic_vmsgt_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1895,7 +1895,7 @@ define @intrinsic_vmsgt_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1911,7 +1911,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1930,7 +1930,7 @@ define @intrinsic_vmsgt_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1965,7 +1965,7 @@ define @intrinsic_vmsgt_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1981,7 +1981,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2000,7 +2000,7 @@ define @intrinsic_vmsgt_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2016,7 +2016,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2035,7 +2035,7 @@ define @intrinsic_vmsgt_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2051,7 +2051,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2070,7 +2070,7 @@ define @intrinsic_vmsgt_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2105,7 +2105,7 @@ define @intrinsic_vmsgt_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2121,7 +2121,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2140,7 +2140,7 @@ define @intrinsic_vmsgt_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2175,7 +2175,7 @@ define @intrinsic_vmsgt_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2191,7 +2191,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2210,7 +2210,7 @@ define @intrinsic_vmsgt_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2226,7 +2226,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2245,7 +2245,7 @@ define @intrinsic_vmsgt_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2261,7 +2261,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2280,7 +2280,7 @@ define @intrinsic_vmsgt_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2315,7 +2315,7 @@ define @intrinsic_vmsgt_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2350,7 +2350,7 @@ define @intrinsic_vmsgt_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2366,7 +2366,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2385,7 +2385,7 @@ define @intrinsic_vmsgt_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2420,7 +2420,7 @@ define @intrinsic_vmsgt_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2436,7 +2436,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsgt-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsgt-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsgt-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsgt-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsgt_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsgt_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsgt_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsgt_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsgt_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsgt_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsgt_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsgt_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsgt_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsgt_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsgt_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsgt_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsgt_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsgt_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsgt_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsgt_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsgt_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsgt_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsgt_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsgt_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsgt_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsgt_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsgt_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsgt_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsgt_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsgt_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsgt_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsgt_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsgt_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsgt_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsgt_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsgt_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsgt_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1650,7 +1650,7 @@ define @intrinsic_vmsgt_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1673,7 +1673,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1697,7 +1697,7 @@ define @intrinsic_vmsgt_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1720,7 +1720,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1744,7 +1744,7 @@ define @intrinsic_vmsgt_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsgt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1786,7 +1786,7 @@ define @intrinsic_vmsgt_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1802,7 +1802,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1821,7 +1821,7 @@ define @intrinsic_vmsgt_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1837,7 +1837,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1856,7 +1856,7 @@ define @intrinsic_vmsgt_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1872,7 +1872,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1891,7 +1891,7 @@ define @intrinsic_vmsgt_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1907,7 +1907,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1926,7 +1926,7 @@ define @intrinsic_vmsgt_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1961,7 +1961,7 @@ define @intrinsic_vmsgt_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1977,7 +1977,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1996,7 +1996,7 @@ define @intrinsic_vmsgt_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2012,7 +2012,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2031,7 +2031,7 @@ define @intrinsic_vmsgt_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2047,7 +2047,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2066,7 +2066,7 @@ define @intrinsic_vmsgt_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2082,7 +2082,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2101,7 +2101,7 @@ define @intrinsic_vmsgt_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2117,7 +2117,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2136,7 +2136,7 @@ define @intrinsic_vmsgt_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2152,7 +2152,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2171,7 +2171,7 @@ define @intrinsic_vmsgt_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2187,7 +2187,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2206,7 +2206,7 @@ define @intrinsic_vmsgt_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2241,7 +2241,7 @@ define @intrinsic_vmsgt_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2257,7 +2257,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2276,7 +2276,7 @@ define @intrinsic_vmsgt_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2292,7 +2292,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2311,7 +2311,7 @@ define @intrinsic_vmsgt_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2327,7 +2327,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2346,7 +2346,7 @@ define @intrinsic_vmsgt_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2362,7 +2362,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2381,7 +2381,7 @@ define @intrinsic_vmsgt_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgt_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsgt.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2397,7 +2397,7 @@ ; CHECK-LABEL: intrinsic_vmsgt_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgt.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsgtu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsgtu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsgtu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsgtu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsgtu_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsgtu_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsgtu_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsgtu_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsgtu_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsgtu_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsgtu_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsgtu_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsgtu_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsgtu_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsgtu_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsgtu_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsgtu_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsgtu_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsgtu_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsgtu_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsgtu_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsgtu_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsgtu_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsgtu_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsgtu_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsgtu_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsgtu_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsgtu_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsgtu_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsgtu_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsgtu_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsgtu_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsgtu_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsgtu_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsgtu_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsgtu_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsgtu_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1653,7 +1653,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmsltu.vv v0, v25, v8 @@ -1681,11 +1681,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsltu.vv v0, v26, v8 @@ -1741,11 +1741,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vv v25, v26, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1773,7 +1773,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsltu.vv v0, v28, v8 @@ -1801,11 +1801,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vv v25, v28, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1825,7 +1825,7 @@ define @intrinsic_vmsgtu_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1841,7 +1841,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1860,7 +1860,7 @@ define @intrinsic_vmsgtu_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1895,7 +1895,7 @@ define @intrinsic_vmsgtu_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1911,7 +1911,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1930,7 +1930,7 @@ define @intrinsic_vmsgtu_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1965,7 +1965,7 @@ define @intrinsic_vmsgtu_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1981,7 +1981,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2000,7 +2000,7 @@ define @intrinsic_vmsgtu_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2016,7 +2016,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2035,7 +2035,7 @@ define @intrinsic_vmsgtu_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2051,7 +2051,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2070,7 +2070,7 @@ define @intrinsic_vmsgtu_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2105,7 +2105,7 @@ define @intrinsic_vmsgtu_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2121,7 +2121,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2140,7 +2140,7 @@ define @intrinsic_vmsgtu_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2175,7 +2175,7 @@ define @intrinsic_vmsgtu_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2191,7 +2191,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2210,7 +2210,7 @@ define @intrinsic_vmsgtu_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2226,7 +2226,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2245,7 +2245,7 @@ define @intrinsic_vmsgtu_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2261,7 +2261,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2280,7 +2280,7 @@ define @intrinsic_vmsgtu_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2315,7 +2315,7 @@ define @intrinsic_vmsgtu_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2350,7 +2350,7 @@ define @intrinsic_vmsgtu_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2366,7 +2366,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2385,7 +2385,7 @@ define @intrinsic_vmsgtu_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2420,7 +2420,7 @@ define @intrinsic_vmsgtu_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2436,7 +2436,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsgtu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsgtu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsgtu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsgtu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsgtu_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsgtu_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsgtu_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsgtu_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsgtu_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsgtu_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsgtu_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsgtu_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsgtu_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsgtu_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsgtu_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsgtu_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsgtu_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsgtu_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsgtu_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsgtu_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v9, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsgtu_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v10, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsgtu_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v12, v8 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v16, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsgtu_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsgtu_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsgtu_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsgtu_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsgtu_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsgtu_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsgtu_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsgtu_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsgtu_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsgtu_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsgtu_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsgtu_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsgtu_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsgtu_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsgtu_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1650,7 +1650,7 @@ define @intrinsic_vmsgtu_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1673,7 +1673,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1697,7 +1697,7 @@ define @intrinsic_vmsgtu_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1720,7 +1720,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1744,7 +1744,7 @@ define @intrinsic_vmsgtu_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsgtu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1786,7 +1786,7 @@ define @intrinsic_vmsgtu_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1802,7 +1802,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1821,7 +1821,7 @@ define @intrinsic_vmsgtu_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1837,7 +1837,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1856,7 +1856,7 @@ define @intrinsic_vmsgtu_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1872,7 +1872,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1891,7 +1891,7 @@ define @intrinsic_vmsgtu_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1907,7 +1907,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1926,7 +1926,7 @@ define @intrinsic_vmsgtu_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1961,7 +1961,7 @@ define @intrinsic_vmsgtu_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1977,7 +1977,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1996,7 +1996,7 @@ define @intrinsic_vmsgtu_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2012,7 +2012,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2031,7 +2031,7 @@ define @intrinsic_vmsgtu_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2047,7 +2047,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2066,7 +2066,7 @@ define @intrinsic_vmsgtu_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2082,7 +2082,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2101,7 +2101,7 @@ define @intrinsic_vmsgtu_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2117,7 +2117,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2136,7 +2136,7 @@ define @intrinsic_vmsgtu_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2152,7 +2152,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2171,7 +2171,7 @@ define @intrinsic_vmsgtu_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2187,7 +2187,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2206,7 +2206,7 @@ define @intrinsic_vmsgtu_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2241,7 +2241,7 @@ define @intrinsic_vmsgtu_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2257,7 +2257,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2276,7 +2276,7 @@ define @intrinsic_vmsgtu_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2292,7 +2292,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2311,7 +2311,7 @@ define @intrinsic_vmsgtu_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2327,7 +2327,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2346,7 +2346,7 @@ define @intrinsic_vmsgtu_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2362,7 +2362,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2381,7 +2381,7 @@ define @intrinsic_vmsgtu_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsgtu_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsgtu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2397,7 +2397,7 @@ ; CHECK-LABEL: intrinsic_vmsgtu_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsgtu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsif-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsif-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsif-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsif-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vmsif_m_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv1i1_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -50,7 +50,7 @@ define @intrinsic_vmsif_m_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -71,7 +71,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv2i1_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -92,7 +92,7 @@ define @intrinsic_vmsif_m_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv4i1_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -134,7 +134,7 @@ define @intrinsic_vmsif_m_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -155,7 +155,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv8i1_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -176,7 +176,7 @@ define @intrinsic_vmsif_m_nxv16i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -197,7 +197,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv16i1_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -218,7 +218,7 @@ define @intrinsic_vmsif_m_nxv32i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -239,7 +239,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv32i1_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -260,7 +260,7 @@ define @intrinsic_vmsif_m_nxv64i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -281,7 +281,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv64i1_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsif-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsif-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsif-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsif-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vmsif_m_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv1i1_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -50,7 +50,7 @@ define @intrinsic_vmsif_m_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -71,7 +71,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv2i1_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -92,7 +92,7 @@ define @intrinsic_vmsif_m_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv4i1_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -134,7 +134,7 @@ define @intrinsic_vmsif_m_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -155,7 +155,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv8i1_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -176,7 +176,7 @@ define @intrinsic_vmsif_m_nxv16i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -197,7 +197,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv16i1_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -218,7 +218,7 @@ define @intrinsic_vmsif_m_nxv32i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -239,7 +239,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv32i1_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -260,7 +260,7 @@ define @intrinsic_vmsif_m_nxv64i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsif_m_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsif.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -281,7 +281,7 @@ ; CHECK-LABEL: intrinsic_vmsif_mask_m_nxv64i1_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsif.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsle-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsle-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsle-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsle-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsle_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsle_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsle_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsle_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsle_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsle_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsle_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsle_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsle_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsle_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsle_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsle_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsle_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsle_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsle_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsle_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsle_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsle_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsle_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsle_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsle_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsle_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsle_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsle_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsle_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsle_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsle_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsle_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsle_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsle_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsle_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsle_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsle_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1653,7 +1653,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmsle.vv v0, v8, v25 @@ -1681,11 +1681,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsle.vv v0, v8, v26 @@ -1741,11 +1741,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1773,7 +1773,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsle.vv v0, v8, v28 @@ -1801,11 +1801,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vv v25, v8, v28, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1825,7 +1825,7 @@ define @intrinsic_vmsle_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1841,7 +1841,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1860,7 +1860,7 @@ define @intrinsic_vmsle_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1895,7 +1895,7 @@ define @intrinsic_vmsle_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1911,7 +1911,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1930,7 +1930,7 @@ define @intrinsic_vmsle_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1965,7 +1965,7 @@ define @intrinsic_vmsle_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1981,7 +1981,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2000,7 +2000,7 @@ define @intrinsic_vmsle_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2016,7 +2016,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2035,7 +2035,7 @@ define @intrinsic_vmsle_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2051,7 +2051,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2070,7 +2070,7 @@ define @intrinsic_vmsle_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2105,7 +2105,7 @@ define @intrinsic_vmsle_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2121,7 +2121,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2140,7 +2140,7 @@ define @intrinsic_vmsle_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2175,7 +2175,7 @@ define @intrinsic_vmsle_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2191,7 +2191,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2210,7 +2210,7 @@ define @intrinsic_vmsle_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2226,7 +2226,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2245,7 +2245,7 @@ define @intrinsic_vmsle_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2261,7 +2261,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2280,7 +2280,7 @@ define @intrinsic_vmsle_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2315,7 +2315,7 @@ define @intrinsic_vmsle_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2350,7 +2350,7 @@ define @intrinsic_vmsle_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2366,7 +2366,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2385,7 +2385,7 @@ define @intrinsic_vmsle_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2420,7 +2420,7 @@ define @intrinsic_vmsle_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2436,7 +2436,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsle-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsle-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsle-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsle-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsle_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsle_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsle_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsle_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsle_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsle_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsle_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsle_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsle_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsle_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsle_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsle_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsle_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsle_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsle_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsle_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsle.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsle_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsle.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsle_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsle.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsle_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsle_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsle_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsle_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsle_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsle_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsle_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsle_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsle_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsle_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsle_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsle_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsle_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsle_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsle_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1650,7 +1650,7 @@ define @intrinsic_vmsle_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1673,7 +1673,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1697,7 +1697,7 @@ define @intrinsic_vmsle_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1720,7 +1720,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1744,7 +1744,7 @@ define @intrinsic_vmsle_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1786,7 +1786,7 @@ define @intrinsic_vmsle_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1802,7 +1802,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1821,7 +1821,7 @@ define @intrinsic_vmsle_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1837,7 +1837,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1856,7 +1856,7 @@ define @intrinsic_vmsle_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1872,7 +1872,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1891,7 +1891,7 @@ define @intrinsic_vmsle_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1907,7 +1907,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1926,7 +1926,7 @@ define @intrinsic_vmsle_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1961,7 +1961,7 @@ define @intrinsic_vmsle_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1977,7 +1977,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1996,7 +1996,7 @@ define @intrinsic_vmsle_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2012,7 +2012,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2031,7 +2031,7 @@ define @intrinsic_vmsle_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2047,7 +2047,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2066,7 +2066,7 @@ define @intrinsic_vmsle_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2082,7 +2082,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2101,7 +2101,7 @@ define @intrinsic_vmsle_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2117,7 +2117,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2136,7 +2136,7 @@ define @intrinsic_vmsle_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2152,7 +2152,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2171,7 +2171,7 @@ define @intrinsic_vmsle_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2187,7 +2187,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2206,7 +2206,7 @@ define @intrinsic_vmsle_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2241,7 +2241,7 @@ define @intrinsic_vmsle_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2257,7 +2257,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2276,7 +2276,7 @@ define @intrinsic_vmsle_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2292,7 +2292,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2311,7 +2311,7 @@ define @intrinsic_vmsle_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2327,7 +2327,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2346,7 +2346,7 @@ define @intrinsic_vmsle_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2362,7 +2362,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2381,7 +2381,7 @@ define @intrinsic_vmsle_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsle_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2397,7 +2397,7 @@ ; CHECK-LABEL: intrinsic_vmsle_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsleu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsleu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsleu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsleu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsleu_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsleu_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsleu_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsleu_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsleu_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsleu_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsleu_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsleu_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsleu_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsleu_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsleu_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsleu_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsleu_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsleu_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsleu_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsleu_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsleu_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsleu_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsleu_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsleu_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsleu_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsleu_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsleu_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsleu_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsleu_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsleu_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsleu_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsleu_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsleu_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsleu_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsleu_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsleu_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsleu_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1653,7 +1653,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmsleu.vv v0, v8, v25 @@ -1681,11 +1681,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsleu.vv v0, v8, v26 @@ -1741,11 +1741,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1773,7 +1773,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsleu.vv v0, v8, v28 @@ -1801,11 +1801,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vv v25, v8, v28, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1825,7 +1825,7 @@ define @intrinsic_vmsleu_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1841,7 +1841,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1860,7 +1860,7 @@ define @intrinsic_vmsleu_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1895,7 +1895,7 @@ define @intrinsic_vmsleu_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1911,7 +1911,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1930,7 +1930,7 @@ define @intrinsic_vmsleu_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1965,7 +1965,7 @@ define @intrinsic_vmsleu_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1981,7 +1981,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2000,7 +2000,7 @@ define @intrinsic_vmsleu_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2016,7 +2016,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2035,7 +2035,7 @@ define @intrinsic_vmsleu_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2051,7 +2051,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2070,7 +2070,7 @@ define @intrinsic_vmsleu_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2105,7 +2105,7 @@ define @intrinsic_vmsleu_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2121,7 +2121,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2140,7 +2140,7 @@ define @intrinsic_vmsleu_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2175,7 +2175,7 @@ define @intrinsic_vmsleu_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2191,7 +2191,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2210,7 +2210,7 @@ define @intrinsic_vmsleu_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2226,7 +2226,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2245,7 +2245,7 @@ define @intrinsic_vmsleu_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2261,7 +2261,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2280,7 +2280,7 @@ define @intrinsic_vmsleu_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2315,7 +2315,7 @@ define @intrinsic_vmsleu_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2350,7 +2350,7 @@ define @intrinsic_vmsleu_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2366,7 +2366,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2385,7 +2385,7 @@ define @intrinsic_vmsleu_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2420,7 +2420,7 @@ define @intrinsic_vmsleu_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2436,7 +2436,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsleu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsleu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsleu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsleu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsleu_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsleu_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsleu_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsleu_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsleu_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsleu_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsleu_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsleu_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsleu_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsleu_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsleu_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsleu_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsleu_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsleu_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsleu_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsleu_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsleu_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsleu_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsleu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsleu_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsleu_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsleu_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsleu_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsleu_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsleu_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsleu_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsleu_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsleu_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsleu_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsleu_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsleu_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsleu_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsleu_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsleu_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1650,7 +1650,7 @@ define @intrinsic_vmsleu_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1673,7 +1673,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1697,7 +1697,7 @@ define @intrinsic_vmsleu_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1720,7 +1720,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1744,7 +1744,7 @@ define @intrinsic_vmsleu_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1786,7 +1786,7 @@ define @intrinsic_vmsleu_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1802,7 +1802,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1821,7 +1821,7 @@ define @intrinsic_vmsleu_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1837,7 +1837,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1856,7 +1856,7 @@ define @intrinsic_vmsleu_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1872,7 +1872,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1891,7 +1891,7 @@ define @intrinsic_vmsleu_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1907,7 +1907,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1926,7 +1926,7 @@ define @intrinsic_vmsleu_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1961,7 +1961,7 @@ define @intrinsic_vmsleu_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1977,7 +1977,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1996,7 +1996,7 @@ define @intrinsic_vmsleu_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2012,7 +2012,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2031,7 +2031,7 @@ define @intrinsic_vmsleu_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2047,7 +2047,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2066,7 +2066,7 @@ define @intrinsic_vmsleu_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2082,7 +2082,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2101,7 +2101,7 @@ define @intrinsic_vmsleu_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2117,7 +2117,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2136,7 +2136,7 @@ define @intrinsic_vmsleu_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2152,7 +2152,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2171,7 +2171,7 @@ define @intrinsic_vmsleu_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2187,7 +2187,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2206,7 +2206,7 @@ define @intrinsic_vmsleu_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2241,7 +2241,7 @@ define @intrinsic_vmsleu_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2257,7 +2257,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2276,7 +2276,7 @@ define @intrinsic_vmsleu_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2292,7 +2292,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2311,7 +2311,7 @@ define @intrinsic_vmsleu_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2327,7 +2327,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2346,7 +2346,7 @@ define @intrinsic_vmsleu_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2362,7 +2362,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2381,7 +2381,7 @@ define @intrinsic_vmsleu_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsleu_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2397,7 +2397,7 @@ ; CHECK-LABEL: intrinsic_vmsleu_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmslt-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmslt-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmslt-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmslt-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmslt_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmslt_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmslt_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmslt_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmslt_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmslt_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmslt_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmslt_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmslt_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmslt_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmslt_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmslt_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmslt_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmslt_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmslt_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmslt_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmslt_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmslt_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmslt_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmslt_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmslt_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmslt_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmslt_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmslt_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmslt_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmslt_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmslt_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmslt_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmslt_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmslt_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmslt_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmslt_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmslt_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1653,7 +1653,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmslt.vv v0, v8, v25 @@ -1681,11 +1681,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmslt.vv v0, v8, v26 @@ -1741,11 +1741,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1773,7 +1773,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmslt.vv v0, v8, v28 @@ -1801,11 +1801,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vv v25, v8, v28, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1825,7 +1825,7 @@ define @intrinsic_vmslt_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1841,7 +1841,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -15, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1860,7 +1860,7 @@ define @intrinsic_vmslt_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -13, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1895,7 +1895,7 @@ define @intrinsic_vmslt_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1911,7 +1911,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -11, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1930,7 +1930,7 @@ define @intrinsic_vmslt_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1965,7 +1965,7 @@ define @intrinsic_vmslt_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1981,7 +1981,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, -7, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2000,7 +2000,7 @@ define @intrinsic_vmslt_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -6 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2016,7 +2016,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, -5, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2035,7 +2035,7 @@ define @intrinsic_vmslt_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -4 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2051,7 +2051,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -3, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2070,7 +2070,7 @@ define @intrinsic_vmslt_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -2 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -1, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2105,7 +2105,7 @@ define @intrinsic_vmslt_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2121,7 +2121,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2140,7 +2140,7 @@ define @intrinsic_vmslt_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 2, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2175,7 +2175,7 @@ define @intrinsic_vmslt_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 3 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2191,7 +2191,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 4, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2210,7 +2210,7 @@ define @intrinsic_vmslt_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 5 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2226,7 +2226,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 6, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2245,7 +2245,7 @@ define @intrinsic_vmslt_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 7 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2261,7 +2261,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2280,7 +2280,7 @@ define @intrinsic_vmslt_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2315,7 +2315,7 @@ define @intrinsic_vmslt_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2350,7 +2350,7 @@ define @intrinsic_vmslt_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2366,7 +2366,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2385,7 +2385,7 @@ define @intrinsic_vmslt_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2420,7 +2420,7 @@ define @intrinsic_vmslt_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2436,7 +2436,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmslt-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmslt-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmslt-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmslt-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmslt_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmslt_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmslt_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmslt_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmslt_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmslt_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmslt_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmslt_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmslt_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmslt_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmslt_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmslt_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmslt_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmslt_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmslt_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmslt_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmslt.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmslt_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmslt.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmslt_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmslt.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmslt_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmslt_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmslt_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmslt_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmslt_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmslt_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmslt_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmslt_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmslt_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmslt_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmslt_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmslt_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmslt_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmslt_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmslt_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1650,7 +1650,7 @@ define @intrinsic_vmslt_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1673,7 +1673,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1697,7 +1697,7 @@ define @intrinsic_vmslt_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1720,7 +1720,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1744,7 +1744,7 @@ define @intrinsic_vmslt_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmslt.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmslt.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1786,7 +1786,7 @@ define @intrinsic_vmslt_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1802,7 +1802,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -15, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1821,7 +1821,7 @@ define @intrinsic_vmslt_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1837,7 +1837,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -13, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1856,7 +1856,7 @@ define @intrinsic_vmslt_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1872,7 +1872,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -11, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1891,7 +1891,7 @@ define @intrinsic_vmslt_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1907,7 +1907,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1926,7 +1926,7 @@ define @intrinsic_vmslt_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, -7, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1961,7 +1961,7 @@ define @intrinsic_vmslt_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -6 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1977,7 +1977,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, -5, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1996,7 +1996,7 @@ define @intrinsic_vmslt_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -4 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2012,7 +2012,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -3, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2031,7 +2031,7 @@ define @intrinsic_vmslt_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -2 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2047,7 +2047,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, -1, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2066,7 +2066,7 @@ define @intrinsic_vmslt_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2082,7 +2082,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2101,7 +2101,7 @@ define @intrinsic_vmslt_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2117,7 +2117,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 2, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2136,7 +2136,7 @@ define @intrinsic_vmslt_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 3 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2152,7 +2152,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 4, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2171,7 +2171,7 @@ define @intrinsic_vmslt_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 5 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2187,7 +2187,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 6, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2206,7 +2206,7 @@ define @intrinsic_vmslt_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 7 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2241,7 +2241,7 @@ define @intrinsic_vmslt_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2257,7 +2257,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, 10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2276,7 +2276,7 @@ define @intrinsic_vmslt_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2292,7 +2292,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, 12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2311,7 +2311,7 @@ define @intrinsic_vmslt_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 13 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2327,7 +2327,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsle.vi v25, v8, 14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2346,7 +2346,7 @@ define @intrinsic_vmslt_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, 15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2362,7 +2362,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsle.vi v25, v8, -16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2381,7 +2381,7 @@ define @intrinsic_vmslt_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmslt_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsle.vi v0, v8, -15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2397,7 +2397,7 @@ ; CHECK-LABEL: intrinsic_vmslt_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsle.vi v25, v8, -14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsltu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsltu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsltu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsltu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsltu_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsltu_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsltu_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsltu_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsltu_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsltu_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsltu_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsltu_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsltu_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsltu_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsltu_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsltu_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsltu_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsltu_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsltu_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsltu_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsltu_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsltu_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsltu_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsltu_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsltu_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsltu_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsltu_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsltu_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsltu_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsltu_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsltu_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsltu_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsltu_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsltu_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsltu_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsltu_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsltu_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1653,7 +1653,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmsltu.vv v0, v8, v25 @@ -1681,11 +1681,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsltu.vv v0, v8, v26 @@ -1741,11 +1741,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1773,7 +1773,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsltu.vv v0, v8, v28 @@ -1801,11 +1801,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vv v25, v8, v28, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1825,7 +1825,7 @@ define @intrinsic_vmsltu_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1841,7 +1841,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -15, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1860,7 +1860,7 @@ define @intrinsic_vmsltu_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -13, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1895,7 +1895,7 @@ define @intrinsic_vmsltu_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1911,7 +1911,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -11, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1930,7 +1930,7 @@ define @intrinsic_vmsltu_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1965,7 +1965,7 @@ define @intrinsic_vmsltu_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1981,7 +1981,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, -7, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2000,7 +2000,7 @@ define @intrinsic_vmsltu_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -6 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2016,7 +2016,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, -5, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2035,7 +2035,7 @@ define @intrinsic_vmsltu_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -4 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2051,7 +2051,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -3, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2070,7 +2070,7 @@ define @intrinsic_vmsltu_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -2 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vv v25, v8, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2105,7 +2105,7 @@ define @intrinsic_vmsltu_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2121,7 +2121,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2140,7 +2140,7 @@ define @intrinsic_vmsltu_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 2, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2175,7 +2175,7 @@ define @intrinsic_vmsltu_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 3 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2191,7 +2191,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 4, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2210,7 +2210,7 @@ define @intrinsic_vmsltu_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 5 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2226,7 +2226,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 6, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2245,7 +2245,7 @@ define @intrinsic_vmsltu_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 7 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2261,7 +2261,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2280,7 +2280,7 @@ define @intrinsic_vmsltu_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2315,7 +2315,7 @@ define @intrinsic_vmsltu_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2350,7 +2350,7 @@ define @intrinsic_vmsltu_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 13 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2366,7 +2366,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2385,7 +2385,7 @@ define @intrinsic_vmsltu_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, -16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2420,7 +2420,7 @@ define @intrinsic_vmsltu_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2436,7 +2436,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, -14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsltu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsltu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsltu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsltu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsltu_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsltu_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsltu_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsltu_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsltu_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsltu_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsltu_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsltu_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsltu_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsltu_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsltu_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsltu_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsltu_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsltu_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsltu_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsltu_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsltu_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsltu_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsltu.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsltu_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsltu_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsltu_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsltu_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsltu_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsltu_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsltu_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsltu_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsltu_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsltu_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsltu_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsltu_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsltu_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsltu_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsltu_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1650,7 +1650,7 @@ define @intrinsic_vmsltu_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1673,7 +1673,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1697,7 +1697,7 @@ define @intrinsic_vmsltu_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1720,7 +1720,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1744,7 +1744,7 @@ define @intrinsic_vmsltu_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsltu.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsltu.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1786,7 +1786,7 @@ define @intrinsic_vmsltu_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1802,7 +1802,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -15, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1821,7 +1821,7 @@ define @intrinsic_vmsltu_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1837,7 +1837,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -13, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1856,7 +1856,7 @@ define @intrinsic_vmsltu_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1872,7 +1872,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -11, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1891,7 +1891,7 @@ define @intrinsic_vmsltu_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1907,7 +1907,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1926,7 +1926,7 @@ define @intrinsic_vmsltu_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, -7, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1961,7 +1961,7 @@ define @intrinsic_vmsltu_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -6 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1977,7 +1977,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, -5, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1996,7 +1996,7 @@ define @intrinsic_vmsltu_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -4 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2012,7 +2012,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, -3, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2031,7 +2031,7 @@ define @intrinsic_vmsltu_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -2 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2047,7 +2047,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vv v25, v8, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2066,7 +2066,7 @@ define @intrinsic_vmsltu_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2082,7 +2082,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2101,7 +2101,7 @@ define @intrinsic_vmsltu_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2117,7 +2117,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 2, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2136,7 +2136,7 @@ define @intrinsic_vmsltu_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 3 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2152,7 +2152,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 4, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2171,7 +2171,7 @@ define @intrinsic_vmsltu_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 5 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2187,7 +2187,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 6, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2206,7 +2206,7 @@ define @intrinsic_vmsltu_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 7 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2241,7 +2241,7 @@ define @intrinsic_vmsltu_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2257,7 +2257,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, 10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2276,7 +2276,7 @@ define @intrinsic_vmsltu_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2292,7 +2292,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, 12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2311,7 +2311,7 @@ define @intrinsic_vmsltu_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 13 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2327,7 +2327,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsleu.vi v25, v8, 14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2346,7 +2346,7 @@ define @intrinsic_vmsltu_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, 15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2362,7 +2362,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsleu.vi v25, v8, -16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2381,7 +2381,7 @@ define @intrinsic_vmsltu_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsltu_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsleu.vi v0, v8, -15 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2397,7 +2397,7 @@ ; CHECK-LABEL: intrinsic_vmsltu_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsleu.vi v25, v8, -14, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsne-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsne-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsne-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsne-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsne_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsne_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsne_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsne_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsne_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsne_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsne_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsne_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsne_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsne_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsne_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsne_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsne_vv_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsne_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsne_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsne_vv_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsne_vv_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsne_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsne_vx_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsne_vx_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsne_vx_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsne_vx_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsne_vx_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsne_vx_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsne_vx_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsne_vx_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsne_vx_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsne_vx_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsne_vx_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsne_vx_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsne_vx_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsne_vx_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsne_vx_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1653,7 +1653,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmsne.vv v0, v8, v25 @@ -1681,11 +1681,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmsne.vv v0, v8, v26 @@ -1741,11 +1741,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vv v25, v8, v26, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1773,7 +1773,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmsne.vv v0, v8, v28 @@ -1801,11 +1801,11 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vv v25, v8, v28, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1825,7 +1825,7 @@ define @intrinsic_vmsne_vi_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1841,7 +1841,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1860,7 +1860,7 @@ define @intrinsic_vmsne_vi_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1876,7 +1876,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1895,7 +1895,7 @@ define @intrinsic_vmsne_vi_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1911,7 +1911,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1930,7 +1930,7 @@ define @intrinsic_vmsne_vi_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1965,7 +1965,7 @@ define @intrinsic_vmsne_vi_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1981,7 +1981,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2000,7 +2000,7 @@ define @intrinsic_vmsne_vi_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2016,7 +2016,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2035,7 +2035,7 @@ define @intrinsic_vmsne_vi_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2051,7 +2051,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2070,7 +2070,7 @@ define @intrinsic_vmsne_vi_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2105,7 +2105,7 @@ define @intrinsic_vmsne_vi_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2121,7 +2121,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2140,7 +2140,7 @@ define @intrinsic_vmsne_vi_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2175,7 +2175,7 @@ define @intrinsic_vmsne_vi_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2191,7 +2191,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2210,7 +2210,7 @@ define @intrinsic_vmsne_vi_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2226,7 +2226,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2245,7 +2245,7 @@ define @intrinsic_vmsne_vi_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2261,7 +2261,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2280,7 +2280,7 @@ define @intrinsic_vmsne_vi_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2315,7 +2315,7 @@ define @intrinsic_vmsne_vi_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2350,7 +2350,7 @@ define @intrinsic_vmsne_vi_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2366,7 +2366,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2385,7 +2385,7 @@ define @intrinsic_vmsne_vi_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2420,7 +2420,7 @@ define @intrinsic_vmsne_vi_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2436,7 +2436,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsne-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsne-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsne-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsne-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmsne_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,9 +32,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -61,7 +61,7 @@ define @intrinsic_vmsne_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -84,9 +84,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ define @intrinsic_vmsne_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,9 +136,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -165,7 +165,7 @@ define @intrinsic_vmsne_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,9 +188,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -217,7 +217,7 @@ define @intrinsic_vmsne_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,9 +240,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -269,7 +269,7 @@ define @intrinsic_vmsne_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -292,9 +292,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -321,7 +321,7 @@ define @intrinsic_vmsne_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -344,9 +344,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -373,7 +373,7 @@ define @intrinsic_vmsne_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -396,9 +396,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -425,7 +425,7 @@ define @intrinsic_vmsne_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,9 +448,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -477,7 +477,7 @@ define @intrinsic_vmsne_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,9 +500,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vmsne_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -552,9 +552,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -581,7 +581,7 @@ define @intrinsic_vmsne_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,9 +604,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -633,7 +633,7 @@ define @intrinsic_vmsne_vv_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,9 +656,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vmsne_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -708,9 +708,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -737,7 +737,7 @@ define @intrinsic_vmsne_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -760,9 +760,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -789,7 +789,7 @@ define @intrinsic_vmsne_vv_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -812,9 +812,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v9 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmsne.vv v25, v9, v10, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -841,7 +841,7 @@ define @intrinsic_vmsne_vv_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,9 +864,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v10 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmsne.vv v25, v10, v12, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -893,7 +893,7 @@ define @intrinsic_vmsne_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -916,9 +916,9 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsne.vv v0, v8, v12 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmsne.vv v25, v12, v16, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -945,7 +945,7 @@ define @intrinsic_vmsne_vx_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -968,7 +968,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -992,7 +992,7 @@ define @intrinsic_vmsne_vx_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1015,7 +1015,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1039,7 +1039,7 @@ define @intrinsic_vmsne_vx_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1062,7 +1062,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1086,7 +1086,7 @@ define @intrinsic_vmsne_vx_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1109,7 +1109,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1133,7 +1133,7 @@ define @intrinsic_vmsne_vx_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1180,7 +1180,7 @@ define @intrinsic_vmsne_vx_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1203,7 +1203,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1227,7 +1227,7 @@ define @intrinsic_vmsne_vx_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1250,7 +1250,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1274,7 +1274,7 @@ define @intrinsic_vmsne_vx_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1321,7 +1321,7 @@ define @intrinsic_vmsne_vx_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1368,7 +1368,7 @@ define @intrinsic_vmsne_vx_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1415,7 +1415,7 @@ define @intrinsic_vmsne_vx_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1462,7 +1462,7 @@ define @intrinsic_vmsne_vx_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1485,7 +1485,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1509,7 +1509,7 @@ define @intrinsic_vmsne_vx_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1532,7 +1532,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1556,7 +1556,7 @@ define @intrinsic_vmsne_vx_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1579,7 +1579,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1603,7 +1603,7 @@ define @intrinsic_vmsne_vx_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1626,7 +1626,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1650,7 +1650,7 @@ define @intrinsic_vmsne_vx_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1673,7 +1673,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1697,7 +1697,7 @@ define @intrinsic_vmsne_vx_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1720,7 +1720,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1744,7 +1744,7 @@ define @intrinsic_vmsne_vx_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmsne.vx v0, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vx_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vx v25, v8, a0, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1786,7 +1786,7 @@ define @intrinsic_vmsne_vi_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1802,7 +1802,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv1i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1821,7 +1821,7 @@ define @intrinsic_vmsne_vi_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1837,7 +1837,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv2i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1856,7 +1856,7 @@ define @intrinsic_vmsne_vi_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1872,7 +1872,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv4i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1891,7 +1891,7 @@ define @intrinsic_vmsne_vi_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1907,7 +1907,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv8i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1926,7 +1926,7 @@ define @intrinsic_vmsne_vi_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv16i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1961,7 +1961,7 @@ define @intrinsic_vmsne_vi_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1977,7 +1977,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv32i8_i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -1996,7 +1996,7 @@ define @intrinsic_vmsne_vi_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2012,7 +2012,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv1i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2031,7 +2031,7 @@ define @intrinsic_vmsne_vi_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2047,7 +2047,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv2i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2066,7 +2066,7 @@ define @intrinsic_vmsne_vi_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2082,7 +2082,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv4i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2101,7 +2101,7 @@ define @intrinsic_vmsne_vi_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2117,7 +2117,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv8i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2136,7 +2136,7 @@ define @intrinsic_vmsne_vi_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2152,7 +2152,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv16i16_i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2171,7 +2171,7 @@ define @intrinsic_vmsne_vi_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2187,7 +2187,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv1i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2206,7 +2206,7 @@ define @intrinsic_vmsne_vi_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv2i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2241,7 +2241,7 @@ define @intrinsic_vmsne_vi_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2257,7 +2257,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv4i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2276,7 +2276,7 @@ define @intrinsic_vmsne_vi_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2292,7 +2292,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv8i32_i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2311,7 +2311,7 @@ define @intrinsic_vmsne_vi_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2327,7 +2327,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2346,7 +2346,7 @@ define @intrinsic_vmsne_vi_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2362,7 +2362,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v10 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -2381,7 +2381,7 @@ define @intrinsic_vmsne_vi_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsne_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmsne.vi v0, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2397,7 +2397,7 @@ ; CHECK-LABEL: intrinsic_vmsne_mask_vi_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v12 ; CHECK-NEXT: vmsne.vi v25, v8, 9, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsof-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmsof-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsof-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsof-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vmsof_m_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv1i1_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -50,7 +50,7 @@ define @intrinsic_vmsof_m_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -71,7 +71,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv2i1_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -92,7 +92,7 @@ define @intrinsic_vmsof_m_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv4i1_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -134,7 +134,7 @@ define @intrinsic_vmsof_m_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -155,7 +155,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv8i1_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -176,7 +176,7 @@ define @intrinsic_vmsof_m_nxv16i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -197,7 +197,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv16i1_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -218,7 +218,7 @@ define @intrinsic_vmsof_m_nxv32i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -239,7 +239,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv32i1_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -260,7 +260,7 @@ define @intrinsic_vmsof_m_nxv64i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -281,7 +281,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv64i1_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmsof-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmsof-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmsof-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmsof-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vmsof_m_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv1i1_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -50,7 +50,7 @@ define @intrinsic_vmsof_m_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -71,7 +71,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv2i1_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -92,7 +92,7 @@ define @intrinsic_vmsof_m_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -113,7 +113,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv4i1_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -134,7 +134,7 @@ define @intrinsic_vmsof_m_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -155,7 +155,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv8i1_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -176,7 +176,7 @@ define @intrinsic_vmsof_m_nxv16i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -197,7 +197,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv16i1_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -218,7 +218,7 @@ define @intrinsic_vmsof_m_nxv32i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -239,7 +239,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv32i1_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 @@ -260,7 +260,7 @@ define @intrinsic_vmsof_m_nxv64i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmsof_m_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmsof.m v25, v0 ; CHECK-NEXT: vmv1r.v v0, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -281,7 +281,7 @@ ; CHECK-LABEL: intrinsic_vmsof_mask_m_nxv64i1_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vmv1r.v v0, v9 ; CHECK-NEXT: vmsof.m v25, v8, v0.t ; CHECK-NEXT: vmv1r.v v0, v25 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmul-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmul-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmul-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmul-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmul_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmul_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmul_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmul_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmul_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmul_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmul_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmul_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmul_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmul_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmul_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmul_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmul_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmul_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmul_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmul_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmul_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmul_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmul_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmul_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmul_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmul_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmul_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmul_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmul_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmul_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmul_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmul_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmul_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmul_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmul_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmul_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmul_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmul_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmul_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmul_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmul_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmul_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmul_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmul_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmul_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmul_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmul_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmul_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmul_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmul_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmul_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmul_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmul_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmul_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmul_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmul_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmul_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmul_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmul_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmul_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmul_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmul_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmul_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmul_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmul_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmul_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmul_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmul_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmul_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmul_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmul_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmul_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmul_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmul_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmul_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmul_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmul_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmul_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmul_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmul_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmul.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmul.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmul.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmul.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmul-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmul-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmul-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmul-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmul_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmul_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmul_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmul_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmul_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmul_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmul_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmul_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmul_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmul_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmul_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmul_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmul_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmul_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmul_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmul_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmul_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmul_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmul_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmul_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmul_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmul_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmul_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmul_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmul_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmul_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmul_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmul_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmul_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmul_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmul_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmul_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmul_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmul_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmul_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmul_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmul_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmul_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmul_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmul_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmul_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmul_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmul_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmul_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmul_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmul_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmul_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmul_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmul_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmul_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmul_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmul_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmul_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmul_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmul_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmul_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmul_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmul_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmul_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmul_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmul_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmul_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmul_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmul_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmul_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmul_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmul_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmul_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmul_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmul_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmul_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmul_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmul_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmul_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmul_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmul_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmul_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vmul_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vmul_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vmul_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vmul_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vmul_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vmul_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vmul_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmul_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vmul_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmul_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmul-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vmul-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmul-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmul-vp.ll @@ -9,7 +9,7 @@ define @vmul_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vmul_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vmul_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vmul_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define @vmul_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv2i8( %va, %b, %m, i32 %evl) @@ -69,7 +69,7 @@ define @vmul_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define @vmul_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define @vmul_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define @vmul_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv4i8( %va, %b, %m, i32 %evl) @@ -119,7 +119,7 @@ define @vmul_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define @vmul_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define @vmul_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define @vmul_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv8i8( %va, %b, %m, i32 %evl) @@ -169,7 +169,7 @@ define @vmul_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define @vmul_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define @vmul_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vmul_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv16i8( %va, %b, %m, i32 %evl) @@ -219,7 +219,7 @@ define @vmul_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define @vmul_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -243,7 +243,7 @@ define @vmul_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -259,7 +259,7 @@ define @vmul_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv32i8( %va, %b, %m, i32 %evl) @@ -269,7 +269,7 @@ define @vmul_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define @vmul_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -293,7 +293,7 @@ define @vmul_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -309,7 +309,7 @@ define @vmul_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv64i8( %va, %b, %m, i32 %evl) @@ -319,7 +319,7 @@ define @vmul_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define @vmul_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -343,7 +343,7 @@ define @vmul_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -359,7 +359,7 @@ define @vmul_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv1i16( %va, %b, %m, i32 %evl) @@ -369,7 +369,7 @@ define @vmul_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define @vmul_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define @vmul_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define @vmul_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv2i16( %va, %b, %m, i32 %evl) @@ -419,7 +419,7 @@ define @vmul_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define @vmul_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -443,7 +443,7 @@ define @vmul_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -459,7 +459,7 @@ define @vmul_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv4i16( %va, %b, %m, i32 %evl) @@ -469,7 +469,7 @@ define @vmul_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define @vmul_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -493,7 +493,7 @@ define @vmul_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -509,7 +509,7 @@ define @vmul_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv8i16( %va, %b, %m, i32 %evl) @@ -519,7 +519,7 @@ define @vmul_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define @vmul_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -543,7 +543,7 @@ define @vmul_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -559,7 +559,7 @@ define @vmul_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv16i16( %va, %b, %m, i32 %evl) @@ -569,7 +569,7 @@ define @vmul_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define @vmul_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -593,7 +593,7 @@ define @vmul_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -609,7 +609,7 @@ define @vmul_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv32i16( %va, %b, %m, i32 %evl) @@ -619,7 +619,7 @@ define @vmul_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -631,7 +631,7 @@ define @vmul_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -643,7 +643,7 @@ define @vmul_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -659,7 +659,7 @@ define @vmul_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv1i32( %va, %b, %m, i32 %evl) @@ -669,7 +669,7 @@ define @vmul_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -681,7 +681,7 @@ define @vmul_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -693,7 +693,7 @@ define @vmul_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -709,7 +709,7 @@ define @vmul_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv2i32( %va, %b, %m, i32 %evl) @@ -719,7 +719,7 @@ define @vmul_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -731,7 +731,7 @@ define @vmul_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -743,7 +743,7 @@ define @vmul_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -759,7 +759,7 @@ define @vmul_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv4i32( %va, %b, %m, i32 %evl) @@ -769,7 +769,7 @@ define @vmul_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -781,7 +781,7 @@ define @vmul_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -793,7 +793,7 @@ define @vmul_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -809,7 +809,7 @@ define @vmul_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv8i32( %va, %b, %m, i32 %evl) @@ -819,7 +819,7 @@ define @vmul_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -831,7 +831,7 @@ define @vmul_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -843,7 +843,7 @@ define @vmul_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -859,7 +859,7 @@ define @vmul_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv16i32( %va, %b, %m, i32 %evl) @@ -869,7 +869,7 @@ define @vmul_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -881,7 +881,7 @@ define @vmul_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define @vmul_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmul.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -909,7 +909,7 @@ define @vmul_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv1i64( %va, %b, %m, i32 %evl) @@ -919,7 +919,7 @@ define @vmul_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -938,14 +938,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -964,14 +964,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -987,7 +987,7 @@ define @vmul_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv2i64( %va, %b, %m, i32 %evl) @@ -997,7 +997,7 @@ define @vmul_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1016,14 +1016,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1042,14 +1042,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1065,7 +1065,7 @@ define @vmul_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv4i64( %va, %b, %m, i32 %evl) @@ -1075,7 +1075,7 @@ define @vmul_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1094,14 +1094,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1120,14 +1120,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1143,7 +1143,7 @@ define @vmul_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.mul.nxv8i64( %va, %b, %m, i32 %evl) @@ -1153,7 +1153,7 @@ define @vmul_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vmul_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmul.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1172,14 +1172,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1198,14 +1198,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vmul.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vmul_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vmul.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmulh-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmulh-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmulh-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmulh-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmulh_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmulh_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmulh_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmulh_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmulh_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmulh_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmulh_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmulh_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmulh_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmulh_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmulh_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmulh_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmulh_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmulh_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmulh_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmulh_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmulh_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmulh_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmulh_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmulh_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmulh_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmulh_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmulh_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmulh_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmulh_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmulh_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmulh_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmulh_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmulh_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmulh_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmulh_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmulh_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmulh_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmulh_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmulh_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmulh_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmulh_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmulh_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmulh_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmulh_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmulh_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmulh_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmulh_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmulh_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmulh_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmulh_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmulh_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmulh_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmulh_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmulh_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmulh_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmulh_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmulh_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmulh_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmulh_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmulh_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmulh_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmulh_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmulh_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmulh_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmulh_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmulh_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmulh_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmulh_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmulh_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmulh_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmulh_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmulh_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmulh_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmulh_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmulh_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmulh_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmulh_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmulh_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmulh_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmulh_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmulh.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmulh.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmulh.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmulh.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmulh-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmulh-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmulh-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmulh-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmulh_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmulh_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmulh_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmulh_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmulh_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmulh_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmulh_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmulh_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmulh_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmulh_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmulh_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmulh_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmulh_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmulh_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmulh_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmulh_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmulh_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmulh_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmulh_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmulh_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmulh_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmulh_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmulh_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmulh_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmulh_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmulh_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmulh_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmulh_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmulh_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmulh_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmulh_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmulh_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmulh_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmulh_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmulh_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmulh.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmulh_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmulh_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmulh.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmulh_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmulh_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmulh.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmulh_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmulh.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmulh_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulh.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmulh_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmulh_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmulh_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmulh_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmulh_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmulh_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmulh_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmulh_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmulh_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmulh_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmulh_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmulh_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmulh_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmulh_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmulh_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmulh_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmulh_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmulh_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmulh_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmulh_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmulh_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmulh_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmulh_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmulh_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmulh_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmulh_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmulh_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmulh_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmulh_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmulh_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmulh_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmulh_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmulh_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmulh_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmulh_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmulh_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vmulh_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vmulh_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmulh.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vmulh_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vmulh_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmulh.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vmulh_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vmulh_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmulh.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vmulh_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulh_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmulh.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vmulh_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulh_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulh.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmulhsu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmulhsu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmulhsu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmulhsu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmulhsu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmulhsu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmulhsu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmulhsu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmulhsu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmulhsu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmulhsu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmulhsu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmulhsu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmulhsu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmulhsu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmulhsu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmulhsu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmulhsu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmulhsu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmulhsu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmulhsu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmulhsu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmulhsu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmulhsu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmulhsu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmulhsu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmulhsu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmulhsu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmulhsu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmulhsu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmulhsu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmulhsu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmulhsu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmulhsu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmulhsu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmulhsu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmulhsu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmulhsu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmulhsu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmulhsu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmulhsu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmulhsu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmulhsu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmulhsu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmulhsu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmulhsu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmulhsu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmulhsu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmulhsu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmulhsu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmulhsu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmulhsu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmulhsu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmulhsu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmulhsu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmulhsu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmulhsu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmulhsu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmulhsu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmulhsu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmulhsu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmulhsu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmulhsu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmulhsu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmulhsu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmulhsu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmulhsu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmulhsu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmulhsu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmulhsu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmulhsu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmulhsu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmulhsu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmulhsu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmulhsu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmulhsu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulhsu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmulhsu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmulhsu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmulhsu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmulhsu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmulhsu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmulhsu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmulhsu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmulhsu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmulhsu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmulhsu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmulhsu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmulhsu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmulhsu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmulhsu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmulhsu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmulhsu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmulhsu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmulhsu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vmulhsu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vmulhsu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vmulhsu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vmulhsu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmulhsu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vmulhsu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhsu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulhsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmulhu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmulhu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmulhu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmulhu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmulhu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmulhu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmulhu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmulhu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmulhu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmulhu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmulhu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmulhu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmulhu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmulhu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmulhu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmulhu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmulhu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmulhu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmulhu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmulhu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmulhu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmulhu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmulhu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmulhu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmulhu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmulhu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmulhu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmulhu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmulhu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmulhu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmulhu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmulhu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmulhu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmulhu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmulhu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmulhu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmulhu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmulhu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmulhu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmulhu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmulhu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmulhu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmulhu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmulhu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmulhu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmulhu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmulhu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmulhu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmulhu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmulhu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmulhu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmulhu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmulhu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmulhu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmulhu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmulhu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmulhu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmulhu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmulhu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmulhu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmulhu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmulhu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmulhu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmulhu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmulhu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmulhu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmulhu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmulhu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmulhu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmulhu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmulhu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmulhu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmulhu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmulhu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmulhu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmulhu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmulhu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmulhu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmulhu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmulhu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vmulhu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vmulhu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vmulhu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vmulhu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vmulhu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmulhu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmulhu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmulhu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmulhu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vmulhu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vmulhu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vmulhu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vmulhu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vmulhu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vmulhu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vmulhu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vmulhu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vmulhu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vmulhu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vmulhu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vmulhu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vmulhu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vmulhu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vmulhu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vmulhu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vmulhu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmulhu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vmulhu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vmulhu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmulhu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vmulhu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vmulhu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vmulhu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vmulhu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vmulhu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vmulhu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vmulhu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vmulhu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vmulhu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vmulhu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vmulhu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vmulhu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vmulhu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vmulhu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vmulhu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vmulhu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vmulhu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vmulhu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmulhu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vmulhu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulhu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vmulhu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vmulhu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vmulhu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vmulhu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vmulhu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vmulhu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vmulhu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vmulhu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vmulhu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vmulhu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vmulhu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vmulhu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vmulhu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vmulhu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vmulhu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vmulhu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vmulhu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vmulhu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vmulhu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vmulhu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vmulhu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vmulhu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vmulhu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vmulhu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vmulhu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vmulhu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vmulhu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vmulhu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vmulhu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vmulhu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vmulhu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vmulhu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vmulhu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vmulhu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vmulhu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vmulhu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vmulhu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vmulhu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vmulhu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vmulhu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vmulhu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vmulhu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vmulhu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmulhu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vmulhu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vmulhu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vmulhu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmv.s.x-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmv.s.x-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmv.s.x-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmv.s.x-rv32.ll @@ -6,7 +6,7 @@ define @intrinsic_vmv.s.x_x_nxv1i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -19,7 +19,7 @@ define @intrinsic_vmv.s.x_x_nxv2i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -32,7 +32,7 @@ define @intrinsic_vmv.s.x_x_nxv4i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -45,7 +45,7 @@ define @intrinsic_vmv.s.x_x_nxv8i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -58,7 +58,7 @@ define @intrinsic_vmv.s.x_x_nxv16i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -71,7 +71,7 @@ define @intrinsic_vmv.s.x_x_nxv32i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -84,7 +84,7 @@ define @intrinsic_vmv.s.x_x_nxv64i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -97,7 +97,7 @@ define @intrinsic_vmv.s.x_x_nxv1i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -110,7 +110,7 @@ define @intrinsic_vmv.s.x_x_nxv2i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -123,7 +123,7 @@ define @intrinsic_vmv.s.x_x_nxv4i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -136,7 +136,7 @@ define @intrinsic_vmv.s.x_x_nxv8i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -149,7 +149,7 @@ define @intrinsic_vmv.s.x_x_nxv16i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -162,7 +162,7 @@ define @intrinsic_vmv.s.x_x_nxv32i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -175,7 +175,7 @@ define @intrinsic_vmv.s.x_x_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -188,7 +188,7 @@ define @intrinsic_vmv.s.x_x_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -201,7 +201,7 @@ define @intrinsic_vmv.s.x_x_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -214,7 +214,7 @@ define @intrinsic_vmv.s.x_x_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -227,7 +227,7 @@ define @intrinsic_vmv.s.x_x_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -243,7 +243,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vid.v v26 @@ -264,7 +264,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vid.v v28 @@ -285,7 +285,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vid.v v12 @@ -306,7 +306,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vid.v v24 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmv.s.x-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmv.s.x-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmv.s.x-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmv.s.x-rv64.ll @@ -6,7 +6,7 @@ define @intrinsic_vmv.s.x_x_nxv1i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -19,7 +19,7 @@ define @intrinsic_vmv.s.x_x_nxv2i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -32,7 +32,7 @@ define @intrinsic_vmv.s.x_x_nxv4i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -45,7 +45,7 @@ define @intrinsic_vmv.s.x_x_nxv8i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -58,7 +58,7 @@ define @intrinsic_vmv.s.x_x_nxv16i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -71,7 +71,7 @@ define @intrinsic_vmv.s.x_x_nxv32i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -84,7 +84,7 @@ define @intrinsic_vmv.s.x_x_nxv64i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -97,7 +97,7 @@ define @intrinsic_vmv.s.x_x_nxv1i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -110,7 +110,7 @@ define @intrinsic_vmv.s.x_x_nxv2i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -123,7 +123,7 @@ define @intrinsic_vmv.s.x_x_nxv4i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -136,7 +136,7 @@ define @intrinsic_vmv.s.x_x_nxv8i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -149,7 +149,7 @@ define @intrinsic_vmv.s.x_x_nxv16i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -162,7 +162,7 @@ define @intrinsic_vmv.s.x_x_nxv32i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -175,7 +175,7 @@ define @intrinsic_vmv.s.x_x_nxv1i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -188,7 +188,7 @@ define @intrinsic_vmv.s.x_x_nxv2i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -201,7 +201,7 @@ define @intrinsic_vmv.s.x_x_nxv4i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -214,7 +214,7 @@ define @intrinsic_vmv.s.x_x_nxv8i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -227,7 +227,7 @@ define @intrinsic_vmv.s.x_x_nxv16i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -240,7 +240,7 @@ define @intrinsic_vmv.s.x_x_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -253,7 +253,7 @@ define @intrinsic_vmv.s.x_x_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -266,7 +266,7 @@ define @intrinsic_vmv.s.x_x_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: @@ -279,7 +279,7 @@ define @intrinsic_vmv.s.x_x_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmv.s.x_x_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmv.s.x v8, a0 ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmv.v.v-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmv.v.v-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmv.v.v-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmv.v.v-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vmv.v.v_v_nxv1i8_nxv1i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -26,7 +26,7 @@ define @intrinsic_vmv.v.v_v_nxv2i8_nxv2i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -44,7 +44,7 @@ define @intrinsic_vmv.v.v_v_nxv4i8_nxv4i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -62,7 +62,7 @@ define @intrinsic_vmv.v.v_v_nxv8i8_nxv8i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -80,7 +80,7 @@ define @intrinsic_vmv.v.v_v_nxv16i8_nxv16i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vmv.v.v_v_nxv32i8_nxv32i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -116,7 +116,7 @@ define @intrinsic_vmv.v.v_v_nxv64i8_nxv64i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -134,7 +134,7 @@ define @intrinsic_vmv.v.v_v_nxv1i16_nxv1i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -152,7 +152,7 @@ define @intrinsic_vmv.v.v_v_nxv2i16_nxv2i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -170,7 +170,7 @@ define @intrinsic_vmv.v.v_v_nxv4i16_nxv4i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vmv.v.v_v_nxv8i16_nxv8i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -206,7 +206,7 @@ define @intrinsic_vmv.v.v_v_nxv16i16_nxv16i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vmv.v.v_v_nxv32i16_nxv32i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -242,7 +242,7 @@ define @intrinsic_vmv.v.v_v_nxv1i32_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -260,7 +260,7 @@ define @intrinsic_vmv.v.v_v_nxv2i32_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -278,7 +278,7 @@ define @intrinsic_vmv.v.v_v_nxv4i32_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vmv.v.v_v_nxv8i32_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -314,7 +314,7 @@ define @intrinsic_vmv.v.v_v_nxv16i32_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vmv.v.v_v_nxv1i64_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -350,7 +350,7 @@ define @intrinsic_vmv.v.v_v_nxv2i64_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vmv.v.v_v_nxv4i64_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -386,7 +386,7 @@ define @intrinsic_vmv.v.v_v_nxv8i64_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -404,7 +404,7 @@ define @intrinsic_vmv.v.v_v_nxv1f16_nxv1f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -422,7 +422,7 @@ define @intrinsic_vmv.v.v_v_nxv2f16_nxv2f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -440,7 +440,7 @@ define @intrinsic_vmv.v.v_v_nxv4f16_nxv4f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -458,7 +458,7 @@ define @intrinsic_vmv.v.v_v_nxv8f16_nxv8f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -476,7 +476,7 @@ define @intrinsic_vmv.v.v_v_nxv16f16_nxv16f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmv.v.v_v_nxv32f16_nxv32f16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -512,7 +512,7 @@ define @intrinsic_vmv.v.v_v_nxv1f32_nxv1f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -530,7 +530,7 @@ define @intrinsic_vmv.v.v_v_nxv2f32_nxv2f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vmv.v.v_v_nxv4f32_nxv4f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -566,7 +566,7 @@ define @intrinsic_vmv.v.v_v_nxv8f32_nxv8f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -584,7 +584,7 @@ define @intrinsic_vmv.v.v_v_nxv16f32_nxv16f32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -602,7 +602,7 @@ define @intrinsic_vmv.v.v_v_nxv1f64_nxv1f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -620,7 +620,7 @@ define @intrinsic_vmv.v.v_v_nxv2f64_nxv2f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -638,7 +638,7 @@ define @intrinsic_vmv.v.v_v_nxv4f64_nxv4f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,7 +656,7 @@ define @intrinsic_vmv.v.v_v_nxv8f64_nxv8f64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmv.v.v-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmv.v.v-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmv.v.v-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmv.v.v-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vmv.v.v_v_nxv1i8_nxv1i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -26,7 +26,7 @@ define @intrinsic_vmv.v.v_v_nxv2i8_nxv2i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -44,7 +44,7 @@ define @intrinsic_vmv.v.v_v_nxv4i8_nxv4i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -62,7 +62,7 @@ define @intrinsic_vmv.v.v_v_nxv8i8_nxv8i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -80,7 +80,7 @@ define @intrinsic_vmv.v.v_v_nxv16i8_nxv16i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vmv.v.v_v_nxv32i8_nxv32i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -116,7 +116,7 @@ define @intrinsic_vmv.v.v_v_nxv64i8_nxv64i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -134,7 +134,7 @@ define @intrinsic_vmv.v.v_v_nxv1i16_nxv1i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -152,7 +152,7 @@ define @intrinsic_vmv.v.v_v_nxv2i16_nxv2i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -170,7 +170,7 @@ define @intrinsic_vmv.v.v_v_nxv4i16_nxv4i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vmv.v.v_v_nxv8i16_nxv8i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -206,7 +206,7 @@ define @intrinsic_vmv.v.v_v_nxv16i16_nxv16i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vmv.v.v_v_nxv32i16_nxv32i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -242,7 +242,7 @@ define @intrinsic_vmv.v.v_v_nxv1i32_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -260,7 +260,7 @@ define @intrinsic_vmv.v.v_v_nxv2i32_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -278,7 +278,7 @@ define @intrinsic_vmv.v.v_v_nxv4i32_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vmv.v.v_v_nxv8i32_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -314,7 +314,7 @@ define @intrinsic_vmv.v.v_v_nxv16i32_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vmv.v.v_v_nxv1i64_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -350,7 +350,7 @@ define @intrinsic_vmv.v.v_v_nxv2i64_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vmv.v.v_v_nxv4i64_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -386,7 +386,7 @@ define @intrinsic_vmv.v.v_v_nxv8i64_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -404,7 +404,7 @@ define @intrinsic_vmv.v.v_v_nxv1f16_nxv1f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -422,7 +422,7 @@ define @intrinsic_vmv.v.v_v_nxv2f16_nxv2f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -440,7 +440,7 @@ define @intrinsic_vmv.v.v_v_nxv4f16_nxv4f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -458,7 +458,7 @@ define @intrinsic_vmv.v.v_v_nxv8f16_nxv8f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -476,7 +476,7 @@ define @intrinsic_vmv.v.v_v_nxv16f16_nxv16f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vmv.v.v_v_nxv32f16_nxv32f16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -512,7 +512,7 @@ define @intrinsic_vmv.v.v_v_nxv1f32_nxv1f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -530,7 +530,7 @@ define @intrinsic_vmv.v.v_v_nxv2f32_nxv2f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -548,7 +548,7 @@ define @intrinsic_vmv.v.v_v_nxv4f32_nxv4f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -566,7 +566,7 @@ define @intrinsic_vmv.v.v_v_nxv8f32_nxv8f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -584,7 +584,7 @@ define @intrinsic_vmv.v.v_v_nxv16f32_nxv16f32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -602,7 +602,7 @@ define @intrinsic_vmv.v.v_v_nxv1f64_nxv1f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -620,7 +620,7 @@ define @intrinsic_vmv.v.v_v_nxv2f64_nxv2f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -638,7 +638,7 @@ define @intrinsic_vmv.v.v_v_nxv4f64_nxv4f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -656,7 +656,7 @@ define @intrinsic_vmv.v.v_v_nxv8f64_nxv8f64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.v_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.v v8, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmv.v.x-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmv.v.x-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmv.v.x-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmv.v.x-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vmv.v.x_x_nxv1i8(i8 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -26,7 +26,7 @@ define @intrinsic_vmv.v.x_x_nxv2i8(i8 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -44,7 +44,7 @@ define @intrinsic_vmv.v.x_x_nxv4i8(i8 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -62,7 +62,7 @@ define @intrinsic_vmv.v.x_x_nxv8i8(i8 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -80,7 +80,7 @@ define @intrinsic_vmv.v.x_x_nxv16i8(i8 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vmv.v.x_x_nxv32i8(i8 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -116,7 +116,7 @@ define @intrinsic_vmv.v.x_x_nxv64i8(i8 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -134,7 +134,7 @@ define @intrinsic_vmv.v.x_x_nxv1i16(i16 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -152,7 +152,7 @@ define @intrinsic_vmv.v.x_x_nxv2i16(i16 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -170,7 +170,7 @@ define @intrinsic_vmv.v.x_x_nxv4i16(i16 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vmv.v.x_x_nxv8i16(i16 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -206,7 +206,7 @@ define @intrinsic_vmv.v.x_x_nxv16i16(i16 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vmv.v.x_x_nxv32i16(i16 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -242,7 +242,7 @@ define @intrinsic_vmv.v.x_x_nxv1i32(i32 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -260,7 +260,7 @@ define @intrinsic_vmv.v.x_x_nxv2i32(i32 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -278,7 +278,7 @@ define @intrinsic_vmv.v.x_x_nxv4i32(i32 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vmv.v.x_x_nxv8i32(i32 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -314,7 +314,7 @@ define @intrinsic_vmv.v.x_x_nxv16i32(i32 %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -335,7 +335,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v8, (a0), zero ; CHECK-NEXT: addi sp, sp, 16 @@ -358,7 +358,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v8, (a0), zero ; CHECK-NEXT: addi sp, sp, 16 @@ -381,7 +381,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v8, (a0), zero ; CHECK-NEXT: addi sp, sp, 16 @@ -404,7 +404,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v8, (a0), zero ; CHECK-NEXT: addi sp, sp, 16 @@ -420,7 +420,7 @@ define @intrinsic_vmv.v.x_i_nxv1i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -434,7 +434,7 @@ define @intrinsic_vmv.v.x_i_nxv2i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -448,7 +448,7 @@ define @intrinsic_vmv.v.x_i_nxv4i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -462,7 +462,7 @@ define @intrinsic_vmv.v.x_i_nxv8i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -476,7 +476,7 @@ define @intrinsic_vmv.v.x_i_nxv16i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -490,7 +490,7 @@ define @intrinsic_vmv.v.x_i_nxv32i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vmv.v.x_i_nxv64i8(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -518,7 +518,7 @@ define @intrinsic_vmv.v.x_i_nxv1i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -532,7 +532,7 @@ define @intrinsic_vmv.v.x_i_nxv2i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -546,7 +546,7 @@ define @intrinsic_vmv.v.x_i_nxv4i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vmv.v.x_i_nxv8i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -574,7 +574,7 @@ define @intrinsic_vmv.v.x_i_nxv16i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -588,7 +588,7 @@ define @intrinsic_vmv.v.x_i_nxv32i16(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -602,7 +602,7 @@ define @intrinsic_vmv.v.x_i_nxv1i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -616,7 +616,7 @@ define @intrinsic_vmv.v.x_i_nxv2i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -630,7 +630,7 @@ define @intrinsic_vmv.v.x_i_nxv4i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -644,7 +644,7 @@ define @intrinsic_vmv.v.x_i_nxv8i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -658,7 +658,7 @@ define @intrinsic_vmv.v.x_i_nxv16i32(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -672,7 +672,7 @@ define @intrinsic_vmv.v.x_i_nxv1i64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -686,7 +686,7 @@ define @intrinsic_vmv.v.x_i_nxv2i64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vmv.v.x_i_nxv4i64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vmv.v.x_i_nxv8i64(i32 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmv.v.x-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmv.v.x-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmv.v.x-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmv.v.x-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vmv.v.x_x_nxv1i8(i8 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -26,7 +26,7 @@ define @intrinsic_vmv.v.x_x_nxv2i8(i8 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -44,7 +44,7 @@ define @intrinsic_vmv.v.x_x_nxv4i8(i8 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -62,7 +62,7 @@ define @intrinsic_vmv.v.x_x_nxv8i8(i8 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -80,7 +80,7 @@ define @intrinsic_vmv.v.x_x_nxv16i8(i8 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vmv.v.x_x_nxv32i8(i8 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -116,7 +116,7 @@ define @intrinsic_vmv.v.x_x_nxv64i8(i8 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -134,7 +134,7 @@ define @intrinsic_vmv.v.x_x_nxv1i16(i16 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -152,7 +152,7 @@ define @intrinsic_vmv.v.x_x_nxv2i16(i16 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -170,7 +170,7 @@ define @intrinsic_vmv.v.x_x_nxv4i16(i16 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ define @intrinsic_vmv.v.x_x_nxv8i16(i16 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -206,7 +206,7 @@ define @intrinsic_vmv.v.x_x_nxv16i16(i16 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vmv.v.x_x_nxv32i16(i16 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -242,7 +242,7 @@ define @intrinsic_vmv.v.x_x_nxv1i32(i32 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -260,7 +260,7 @@ define @intrinsic_vmv.v.x_x_nxv2i32(i32 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -278,7 +278,7 @@ define @intrinsic_vmv.v.x_x_nxv4i32(i32 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vmv.v.x_x_nxv8i32(i32 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -314,7 +314,7 @@ define @intrinsic_vmv.v.x_x_nxv16i32(i32 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vmv.v.x_x_nxv1i64(i64 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -350,7 +350,7 @@ define @intrinsic_vmv.v.x_x_nxv2i64(i64 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -368,7 +368,7 @@ define @intrinsic_vmv.v.x_x_nxv4i64(i64 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -386,7 +386,7 @@ define @intrinsic_vmv.v.x_x_nxv8i64(i64 %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_x_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.x v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -400,7 +400,7 @@ define @intrinsic_vmv.v.x_i_nxv1i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vmv.v.x_i_nxv2i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vmv.v.x_i_nxv4i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -442,7 +442,7 @@ define @intrinsic_vmv.v.x_i_nxv8i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -456,7 +456,7 @@ define @intrinsic_vmv.v.x_i_nxv16i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vmv.v.x_i_nxv32i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -484,7 +484,7 @@ define @intrinsic_vmv.v.x_i_nxv64i8(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -498,7 +498,7 @@ define @intrinsic_vmv.v.x_i_nxv1i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -512,7 +512,7 @@ define @intrinsic_vmv.v.x_i_nxv2i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -526,7 +526,7 @@ define @intrinsic_vmv.v.x_i_nxv4i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -540,7 +540,7 @@ define @intrinsic_vmv.v.x_i_nxv8i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -554,7 +554,7 @@ define @intrinsic_vmv.v.x_i_nxv16i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -568,7 +568,7 @@ define @intrinsic_vmv.v.x_i_nxv32i16(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vmv.v.x_i_nxv1i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vmv.v.x_i_nxv2i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -610,7 +610,7 @@ define @intrinsic_vmv.v.x_i_nxv4i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -624,7 +624,7 @@ define @intrinsic_vmv.v.x_i_nxv8i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -638,7 +638,7 @@ define @intrinsic_vmv.v.x_i_nxv16i32(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -652,7 +652,7 @@ define @intrinsic_vmv.v.x_i_nxv1i64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -666,7 +666,7 @@ define @intrinsic_vmv.v.x_i_nxv2i64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -680,7 +680,7 @@ define @intrinsic_vmv.v.x_i_nxv4i64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -694,7 +694,7 @@ define @intrinsic_vmv.v.x_i_nxv8i64(i64 %0) nounwind { ; CHECK-LABEL: intrinsic_vmv.v.x_i_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vmv.v.i v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmv.x.s-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmv.x.s-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmv.x.s-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmv.x.s-rv32.ll @@ -241,7 +241,7 @@ ; CHECK-LABEL: intrinsic_vmv.x.s_s_nxv1i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetivli a1, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v8, a0 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: vmv.x.s a0, v8 @@ -257,7 +257,7 @@ ; CHECK-LABEL: intrinsic_vmv.x.s_s_nxv2i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetivli a1, 1, e64,m2,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vx v26, v8, a0 ; CHECK-NEXT: vmv.x.s a1, v26 ; CHECK-NEXT: vmv.x.s a0, v8 @@ -273,7 +273,7 @@ ; CHECK-LABEL: intrinsic_vmv.x.s_s_nxv4i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetivli a1, 1, e64,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vx v28, v8, a0 ; CHECK-NEXT: vmv.x.s a1, v28 ; CHECK-NEXT: vmv.x.s a0, v8 @@ -289,7 +289,7 @@ ; CHECK-LABEL: intrinsic_vmv.x.s_s_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: addi a0, zero, 32 -; CHECK-NEXT: vsetivli a1, 1, e64,m8,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vx v16, v8, a0 ; CHECK-NEXT: vmv.x.s a1, v16 ; CHECK-NEXT: vmv.x.s a0, v8 diff --git a/llvm/test/CodeGen/RISCV/rvv/vmxnor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmxnor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmxnor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmxnor-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmxnor_mm_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmxnor_mm_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmxnor_mm_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmxnor_mm_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmxnor_mm_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmxnor_mm_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmxnor_mm_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmxnor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmxnor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmxnor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmxnor-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmxnor_mm_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmxnor_mm_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmxnor_mm_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmxnor_mm_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmxnor_mm_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmxnor_mm_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmxnor_mm_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxnor_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmxnor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmxor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vmxor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmxor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmxor-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vmxor_mm_nxv1i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmxor_mm_nxv2i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmxor_mm_nxv4i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmxor_mm_nxv8i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmxor_mm_nxv16i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmxor_mm_nxv32i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmxor_mm_nxv64i1( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vmxor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vmxor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vmxor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vmxor-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vmxor_mm_nxv1i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -29,7 +29,7 @@ define @intrinsic_vmxor_mm_nxv2i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vmxor_mm_nxv4i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -69,7 +69,7 @@ define @intrinsic_vmxor_mm_nxv8i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vmxor_mm_nxv16i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -109,7 +109,7 @@ define @intrinsic_vmxor_mm_nxv32i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vmxor_mm_nxv64i1( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vmxor_mm_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmxor.mm v0, v0, v8 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnclip-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vnclip-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnclip-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnclip-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vnclip_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vnclip_mask_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vnclip_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vnclip_mask_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vnclip_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vnclip_mask_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vnclip_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vnclip_mask_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnclip.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vnclip_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnclip.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vnclip_mask_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vnclip_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnclip.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vnclip_mask_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vnclip_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vnclip_mask_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vnclip_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vnclip_mask_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vnclip_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vnclip_mask_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnclip.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vnclip_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnclip.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vnclip_mask_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vnclip_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnclip.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vnclip_mask_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vnclip_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vnclip_mask_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vnclip_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vnclip_mask_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnclip.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vnclip_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnclip.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vnclip_mask_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vnclip_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnclip.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vnclip_mask_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vnclip_vx_nxv1i8_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vnclip_mask_vx_nxv1i8_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vnclip_vx_nxv2i8_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vnclip_mask_vx_nxv2i8_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vnclip_vx_nxv4i8_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vnclip_mask_vx_nxv4i8_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vnclip_vx_nxv8i8_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vnclip_mask_vx_nxv8i8_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnclip.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vnclip_vx_nxv16i8_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vnclip.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vnclip_mask_vx_nxv16i8_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vnclip_vx_nxv32i8_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vnclip.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vnclip_mask_vx_nxv32i8_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vnclip_vx_nxv1i16_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vnclip_mask_vx_nxv1i16_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnclip_vx_nxv2i16_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vnclip_mask_vx_nxv2i16_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vnclip_vx_nxv4i16_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vnclip_mask_vx_nxv4i16_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnclip.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vnclip_vx_nxv8i16_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vnclip.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vnclip_mask_vx_nxv8i16_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vnclip_vx_nxv16i16_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vnclip.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vnclip_mask_vx_nxv16i16_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vnclip_vx_nxv1i32_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vnclip_mask_vx_nxv1i32_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vnclip_vx_nxv2i32_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vnclip_mask_vx_nxv2i32_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnclip.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vnclip_vx_nxv4i32_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vnclip.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vnclip_mask_vx_nxv4i32_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vnclip_vx_nxv8i32_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vnclip.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vnclip_mask_vx_nxv8i32_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vnclip_vi_nxv1i8_nxv1i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1370,7 +1370,7 @@ define @intrinsic_vnclip_mask_vi_nxv1i8_nxv1i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1387,7 +1387,7 @@ define @intrinsic_vnclip_vi_nxv2i8_nxv2i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1403,7 +1403,7 @@ define @intrinsic_vnclip_mask_vi_nxv2i8_nxv2i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vnclip_vi_nxv4i8_nxv4i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1436,7 +1436,7 @@ define @intrinsic_vnclip_mask_vi_nxv4i8_nxv4i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1453,7 +1453,7 @@ define @intrinsic_vnclip_vi_nxv8i8_nxv8i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1469,7 +1469,7 @@ define @intrinsic_vnclip_mask_vi_nxv8i8_nxv8i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnclip.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vnclip_vi_nxv16i8_nxv16i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnclip.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1502,7 +1502,7 @@ define @intrinsic_vnclip_mask_vi_nxv16i8_nxv16i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vnclip_vi_nxv32i8_nxv32i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnclip.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1535,7 +1535,7 @@ define @intrinsic_vnclip_mask_vi_nxv32i8_nxv32i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vnclip_vi_nxv1i16_nxv1i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vnclip_mask_vi_nxv1i16_nxv1i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1585,7 +1585,7 @@ define @intrinsic_vnclip_vi_nxv2i16_nxv2i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1601,7 +1601,7 @@ define @intrinsic_vnclip_mask_vi_nxv2i16_nxv2i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vnclip_vi_nxv4i16_nxv4i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1634,7 +1634,7 @@ define @intrinsic_vnclip_mask_vi_nxv4i16_nxv4i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnclip.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1651,7 +1651,7 @@ define @intrinsic_vnclip_vi_nxv8i16_nxv8i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnclip.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1667,7 +1667,7 @@ define @intrinsic_vnclip_mask_vi_nxv8i16_nxv8i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vnclip_vi_nxv16i16_nxv16i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnclip.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1700,7 +1700,7 @@ define @intrinsic_vnclip_mask_vi_nxv16i16_nxv16i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1717,7 +1717,7 @@ define @intrinsic_vnclip_vi_nxv1i32_nxv1i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1733,7 +1733,7 @@ define @intrinsic_vnclip_mask_vi_nxv1i32_nxv1i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vnclip_vi_nxv2i32_nxv2i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1766,7 +1766,7 @@ define @intrinsic_vnclip_mask_vi_nxv2i32_nxv2i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnclip.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1783,7 +1783,7 @@ define @intrinsic_vnclip_vi_nxv4i32_nxv4i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnclip.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1799,7 +1799,7 @@ define @intrinsic_vnclip_mask_vi_nxv4i32_nxv4i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vnclip_vi_nxv8i32_nxv8i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnclip.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1832,7 +1832,7 @@ define @intrinsic_vnclip_mask_vi_nxv8i32_nxv8i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnclip-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vnclip-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnclip-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnclip-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vnclip_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vnclip_mask_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vnclip_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vnclip_mask_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vnclip_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vnclip_mask_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vnclip_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vnclip_mask_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnclip.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vnclip_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnclip.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vnclip_mask_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vnclip_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnclip.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vnclip_mask_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vnclip_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vnclip_mask_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vnclip_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vnclip_mask_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vnclip_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vnclip_mask_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnclip.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vnclip_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnclip.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vnclip_mask_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vnclip_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnclip.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vnclip_mask_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vnclip_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vnclip_mask_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vnclip_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnclip.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vnclip_mask_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnclip.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vnclip_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnclip.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vnclip_mask_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnclip.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vnclip_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnclip.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vnclip_mask_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnclip.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vnclip_vx_nxv1i8_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vnclip_mask_vx_nxv1i8_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vnclip_vx_nxv2i8_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vnclip_mask_vx_nxv2i8_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vnclip_vx_nxv4i8_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vnclip_mask_vx_nxv4i8_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vnclip_vx_nxv8i8_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vnclip_mask_vx_nxv8i8_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnclip.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vnclip_vx_nxv16i8_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vnclip.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vnclip_mask_vx_nxv16i8_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vnclip_vx_nxv32i8_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vnclip.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vnclip_mask_vx_nxv32i8_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vnclip_vx_nxv1i16_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vnclip_mask_vx_nxv1i16_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnclip_vx_nxv2i16_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vnclip_mask_vx_nxv2i16_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vnclip_vx_nxv4i16_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vnclip_mask_vx_nxv4i16_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnclip.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vnclip_vx_nxv8i16_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vnclip.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vnclip_mask_vx_nxv8i16_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vnclip_vx_nxv16i16_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vnclip.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vnclip_mask_vx_nxv16i16_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vnclip_vx_nxv1i32_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vnclip_mask_vx_nxv1i32_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vnclip_vx_nxv2i32_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vnclip.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vnclip_mask_vx_nxv2i32_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnclip.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vnclip_vx_nxv4i32_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vnclip.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vnclip_mask_vx_nxv4i32_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnclip.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vnclip_vx_nxv8i32_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vnclip.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vnclip_mask_vx_nxv8i32_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnclip.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vnclip_vi_nxv1i8_nxv1i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1370,7 +1370,7 @@ define @intrinsic_vnclip_mask_vi_nxv1i8_nxv1i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1387,7 +1387,7 @@ define @intrinsic_vnclip_vi_nxv2i8_nxv2i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1403,7 +1403,7 @@ define @intrinsic_vnclip_mask_vi_nxv2i8_nxv2i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vnclip_vi_nxv4i8_nxv4i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1436,7 +1436,7 @@ define @intrinsic_vnclip_mask_vi_nxv4i8_nxv4i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1453,7 +1453,7 @@ define @intrinsic_vnclip_vi_nxv8i8_nxv8i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1469,7 +1469,7 @@ define @intrinsic_vnclip_mask_vi_nxv8i8_nxv8i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnclip.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vnclip_vi_nxv16i8_nxv16i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnclip.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1502,7 +1502,7 @@ define @intrinsic_vnclip_mask_vi_nxv16i8_nxv16i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vnclip_vi_nxv32i8_nxv32i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnclip.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1535,7 +1535,7 @@ define @intrinsic_vnclip_mask_vi_nxv32i8_nxv32i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vnclip_vi_nxv1i16_nxv1i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vnclip_mask_vi_nxv1i16_nxv1i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1585,7 +1585,7 @@ define @intrinsic_vnclip_vi_nxv2i16_nxv2i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1601,7 +1601,7 @@ define @intrinsic_vnclip_mask_vi_nxv2i16_nxv2i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vnclip_vi_nxv4i16_nxv4i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1634,7 +1634,7 @@ define @intrinsic_vnclip_mask_vi_nxv4i16_nxv4i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnclip.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1651,7 +1651,7 @@ define @intrinsic_vnclip_vi_nxv8i16_nxv8i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnclip.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1667,7 +1667,7 @@ define @intrinsic_vnclip_mask_vi_nxv8i16_nxv8i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vnclip_vi_nxv16i16_nxv16i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnclip.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1700,7 +1700,7 @@ define @intrinsic_vnclip_mask_vi_nxv16i16_nxv16i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1717,7 +1717,7 @@ define @intrinsic_vnclip_vi_nxv1i32_nxv1i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1733,7 +1733,7 @@ define @intrinsic_vnclip_mask_vi_nxv1i32_nxv1i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vnclip_vi_nxv2i32_nxv2i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnclip.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1766,7 +1766,7 @@ define @intrinsic_vnclip_mask_vi_nxv2i32_nxv2i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnclip.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1783,7 +1783,7 @@ define @intrinsic_vnclip_vi_nxv4i32_nxv4i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnclip.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1799,7 +1799,7 @@ define @intrinsic_vnclip_mask_vi_nxv4i32_nxv4i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnclip.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vnclip_vi_nxv8i32_nxv8i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclip_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnclip.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1832,7 +1832,7 @@ define @intrinsic_vnclip_mask_vi_nxv8i32_nxv8i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclip_mask_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnclip.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnclipu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vnclipu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnclipu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnclipu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vnclipu_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vnclipu_mask_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vnclipu_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vnclipu_mask_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vnclipu_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vnclipu_mask_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vnclipu_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vnclipu_mask_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vnclipu_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnclipu.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vnclipu_mask_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vnclipu_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnclipu.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vnclipu_mask_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vnclipu_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vnclipu_mask_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vnclipu_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vnclipu_mask_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vnclipu_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vnclipu_mask_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vnclipu_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnclipu.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vnclipu_mask_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vnclipu_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnclipu.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vnclipu_mask_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vnclipu_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vnclipu_mask_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vnclipu_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vnclipu_mask_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vnclipu_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnclipu.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vnclipu_mask_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vnclipu_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnclipu.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vnclipu_mask_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vnclipu_vx_nxv1i8_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vnclipu_mask_vx_nxv1i8_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vnclipu_vx_nxv2i8_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vnclipu_mask_vx_nxv2i8_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vnclipu_vx_nxv4i8_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vnclipu_mask_vx_nxv4i8_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vnclipu_vx_nxv8i8_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vnclipu_mask_vx_nxv8i8_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vnclipu_vx_nxv16i8_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vnclipu.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vnclipu_mask_vx_nxv16i8_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vnclipu_vx_nxv32i8_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vnclipu.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vnclipu_mask_vx_nxv32i8_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vnclipu_vx_nxv1i16_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vnclipu_mask_vx_nxv1i16_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnclipu_vx_nxv2i16_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vnclipu_mask_vx_nxv2i16_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vnclipu_vx_nxv4i16_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vnclipu_mask_vx_nxv4i16_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vnclipu_vx_nxv8i16_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vnclipu.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vnclipu_mask_vx_nxv8i16_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vnclipu_vx_nxv16i16_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vnclipu.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vnclipu_mask_vx_nxv16i16_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vnclipu_vx_nxv1i32_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vnclipu_mask_vx_nxv1i32_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vnclipu_vx_nxv2i32_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vnclipu_mask_vx_nxv2i32_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vnclipu_vx_nxv4i32_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vnclipu.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vnclipu_mask_vx_nxv4i32_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vnclipu_vx_nxv8i32_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vnclipu.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vnclipu_mask_vx_nxv8i32_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vnclipu_vi_nxv1i8_nxv1i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1370,7 +1370,7 @@ define @intrinsic_vnclipu_mask_vi_nxv1i8_nxv1i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1387,7 +1387,7 @@ define @intrinsic_vnclipu_vi_nxv2i8_nxv2i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1403,7 +1403,7 @@ define @intrinsic_vnclipu_mask_vi_nxv2i8_nxv2i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vnclipu_vi_nxv4i8_nxv4i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1436,7 +1436,7 @@ define @intrinsic_vnclipu_mask_vi_nxv4i8_nxv4i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1453,7 +1453,7 @@ define @intrinsic_vnclipu_vi_nxv8i8_nxv8i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1469,7 +1469,7 @@ define @intrinsic_vnclipu_mask_vi_nxv8i8_nxv8i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vnclipu_vi_nxv16i8_nxv16i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnclipu.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1502,7 +1502,7 @@ define @intrinsic_vnclipu_mask_vi_nxv16i8_nxv16i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vnclipu_vi_nxv32i8_nxv32i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnclipu.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1535,7 +1535,7 @@ define @intrinsic_vnclipu_mask_vi_nxv32i8_nxv32i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vnclipu_vi_nxv1i16_nxv1i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vnclipu_mask_vi_nxv1i16_nxv1i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1585,7 +1585,7 @@ define @intrinsic_vnclipu_vi_nxv2i16_nxv2i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1601,7 +1601,7 @@ define @intrinsic_vnclipu_mask_vi_nxv2i16_nxv2i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vnclipu_vi_nxv4i16_nxv4i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1634,7 +1634,7 @@ define @intrinsic_vnclipu_mask_vi_nxv4i16_nxv4i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1651,7 +1651,7 @@ define @intrinsic_vnclipu_vi_nxv8i16_nxv8i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnclipu.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1667,7 +1667,7 @@ define @intrinsic_vnclipu_mask_vi_nxv8i16_nxv8i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vnclipu_vi_nxv16i16_nxv16i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnclipu.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1700,7 +1700,7 @@ define @intrinsic_vnclipu_mask_vi_nxv16i16_nxv16i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1717,7 +1717,7 @@ define @intrinsic_vnclipu_vi_nxv1i32_nxv1i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1733,7 +1733,7 @@ define @intrinsic_vnclipu_mask_vi_nxv1i32_nxv1i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vnclipu_vi_nxv2i32_nxv2i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1766,7 +1766,7 @@ define @intrinsic_vnclipu_mask_vi_nxv2i32_nxv2i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1783,7 +1783,7 @@ define @intrinsic_vnclipu_vi_nxv4i32_nxv4i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnclipu.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1799,7 +1799,7 @@ define @intrinsic_vnclipu_mask_vi_nxv4i32_nxv4i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vnclipu_vi_nxv8i32_nxv8i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnclipu.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1832,7 +1832,7 @@ define @intrinsic_vnclipu_mask_vi_nxv8i32_nxv8i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnclipu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vnclipu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnclipu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnclipu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vnclipu_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vnclipu_mask_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vnclipu_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vnclipu_mask_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vnclipu_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vnclipu_mask_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vnclipu_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vnclipu_mask_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vnclipu_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnclipu.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vnclipu_mask_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vnclipu_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnclipu.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vnclipu_mask_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vnclipu_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vnclipu_mask_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vnclipu_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vnclipu_mask_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vnclipu_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vnclipu_mask_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vnclipu_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnclipu.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vnclipu_mask_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vnclipu_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnclipu.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vnclipu_mask_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vnclipu_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vnclipu_mask_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vnclipu_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnclipu.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vnclipu_mask_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vnclipu_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnclipu.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vnclipu_mask_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vnclipu_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnclipu.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vnclipu_mask_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnclipu.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vnclipu_vx_nxv1i8_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vnclipu_mask_vx_nxv1i8_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vnclipu_vx_nxv2i8_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vnclipu_mask_vx_nxv2i8_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vnclipu_vx_nxv4i8_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vnclipu_mask_vx_nxv4i8_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vnclipu_vx_nxv8i8_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vnclipu_mask_vx_nxv8i8_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vnclipu_vx_nxv16i8_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vnclipu.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vnclipu_mask_vx_nxv16i8_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vnclipu_vx_nxv32i8_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vnclipu.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vnclipu_mask_vx_nxv32i8_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vnclipu_vx_nxv1i16_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vnclipu_mask_vx_nxv1i16_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnclipu_vx_nxv2i16_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vnclipu_mask_vx_nxv2i16_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vnclipu_vx_nxv4i16_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vnclipu_mask_vx_nxv4i16_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vnclipu_vx_nxv8i16_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vnclipu.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vnclipu_mask_vx_nxv8i16_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vnclipu_vx_nxv16i16_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vnclipu.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vnclipu_mask_vx_nxv16i16_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vnclipu_vx_nxv1i32_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vnclipu_mask_vx_nxv1i32_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vnclipu_vx_nxv2i32_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vnclipu.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vnclipu_mask_vx_nxv2i32_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vnclipu_vx_nxv4i32_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vnclipu.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vnclipu_mask_vx_nxv4i32_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vnclipu_vx_nxv8i32_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vnclipu.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vnclipu_mask_vx_nxv8i32_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnclipu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vnclipu_vi_nxv1i8_nxv1i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1370,7 +1370,7 @@ define @intrinsic_vnclipu_mask_vi_nxv1i8_nxv1i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1387,7 +1387,7 @@ define @intrinsic_vnclipu_vi_nxv2i8_nxv2i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1403,7 +1403,7 @@ define @intrinsic_vnclipu_mask_vi_nxv2i8_nxv2i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vnclipu_vi_nxv4i8_nxv4i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1436,7 +1436,7 @@ define @intrinsic_vnclipu_mask_vi_nxv4i8_nxv4i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1453,7 +1453,7 @@ define @intrinsic_vnclipu_vi_nxv8i8_nxv8i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1469,7 +1469,7 @@ define @intrinsic_vnclipu_mask_vi_nxv8i8_nxv8i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vnclipu_vi_nxv16i8_nxv16i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnclipu.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1502,7 +1502,7 @@ define @intrinsic_vnclipu_mask_vi_nxv16i8_nxv16i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vnclipu_vi_nxv32i8_nxv32i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnclipu.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1535,7 +1535,7 @@ define @intrinsic_vnclipu_mask_vi_nxv32i8_nxv32i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vnclipu_vi_nxv1i16_nxv1i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vnclipu_mask_vi_nxv1i16_nxv1i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1585,7 +1585,7 @@ define @intrinsic_vnclipu_vi_nxv2i16_nxv2i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1601,7 +1601,7 @@ define @intrinsic_vnclipu_mask_vi_nxv2i16_nxv2i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vnclipu_vi_nxv4i16_nxv4i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1634,7 +1634,7 @@ define @intrinsic_vnclipu_mask_vi_nxv4i16_nxv4i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1651,7 +1651,7 @@ define @intrinsic_vnclipu_vi_nxv8i16_nxv8i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnclipu.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1667,7 +1667,7 @@ define @intrinsic_vnclipu_mask_vi_nxv8i16_nxv8i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vnclipu_vi_nxv16i16_nxv16i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnclipu.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1700,7 +1700,7 @@ define @intrinsic_vnclipu_mask_vi_nxv16i16_nxv16i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1717,7 +1717,7 @@ define @intrinsic_vnclipu_vi_nxv1i32_nxv1i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1733,7 +1733,7 @@ define @intrinsic_vnclipu_mask_vi_nxv1i32_nxv1i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vnclipu_vi_nxv2i32_nxv2i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnclipu.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1766,7 +1766,7 @@ define @intrinsic_vnclipu_mask_vi_nxv2i32_nxv2i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1783,7 +1783,7 @@ define @intrinsic_vnclipu_vi_nxv4i32_nxv4i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnclipu.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1799,7 +1799,7 @@ define @intrinsic_vnclipu_mask_vi_nxv4i32_nxv4i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vnclipu_vi_nxv8i32_nxv8i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnclipu.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1832,7 +1832,7 @@ define @intrinsic_vnclipu_mask_vi_nxv8i32_nxv8i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnclipu_mask_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnclipu.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnmsac-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vnmsac-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnmsac-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnmsac-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vnmsac_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vnmsac_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vnmsac_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vnmsac_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vnmsac_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vnmsac_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vnmsac_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vnmsac_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vnmsac_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vnmsac_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vnmsac_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vnmsac_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vnmsac_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vnmsac_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vnmsac_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vnmsac_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vnmsac_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vnmsac_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vnmsac_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vnmsac_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vnmsac_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vnmsac_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vnmsac_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vnmsac_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vnmsac_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vnmsac_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vnmsac_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vnmsac_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vnmsac_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vnmsac_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vnmsac_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vnmsac_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vnmsac_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vnmsac_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vnmsac_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vnmsac_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vnmsac_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vnmsac_mask_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vnmsac_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vnmsac_mask_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vnmsac_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vnmsac_mask_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vnmsac_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnmsac_mask_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vnmsac_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vnmsac_mask_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vnmsac_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vnmsac_mask_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vnmsac_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vnmsac_mask_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vnmsac_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vnmsac_mask_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vnmsac_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vnmsac_mask_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vnmsac_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vnmsac_mask_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vnmsac_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vnmsac_mask_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vnmsac_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vnmsac_mask_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define @intrinsic_vnmsac_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define @intrinsic_vnmsac_mask_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define @intrinsic_vnmsac_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define @intrinsic_vnmsac_mask_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define @intrinsic_vnmsac_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vnmsac_mask_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,10 +1531,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v25, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1561,10 +1561,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v25, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1591,10 +1591,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v26, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1621,10 +1621,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v26, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1651,10 +1651,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v28, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1681,10 +1681,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v28, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vnmsac-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vnmsac-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnmsac-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnmsac-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vnmsac_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vnmsac_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vnmsac_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vnmsac_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vnmsac_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vnmsac_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vnmsac_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vnmsac_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vnmsac_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vnmsac_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vnmsac_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vnmsac_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vnmsac_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vnmsac_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vnmsac_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vnmsac_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vnmsac_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vnmsac_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vnmsac_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vnmsac_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vnmsac_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vnmsac_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vnmsac_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vnmsac_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vnmsac_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vnmsac_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vnmsac_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vnmsac_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vnmsac_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vnmsac_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vnmsac_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vnmsac_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vnmsac_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vnmsac_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vnmsac_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vnmsac_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vnmsac.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vnmsac_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vnmsac_mask_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vnmsac_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vnmsac_mask_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vnmsac_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vnmsac_mask_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vnmsac_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnmsac_mask_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vnmsac_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vnmsac_mask_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vnmsac_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vnmsac_mask_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vnmsac_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vnmsac_mask_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vnmsac_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vnmsac_mask_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vnmsac_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vnmsac_mask_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vnmsac_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vnmsac_mask_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vnmsac_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vnmsac_mask_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vnmsac_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vnmsac_mask_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define @intrinsic_vnmsac_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define @intrinsic_vnmsac_mask_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define @intrinsic_vnmsac_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define @intrinsic_vnmsac_mask_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define @intrinsic_vnmsac_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vnmsac_mask_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define @intrinsic_vnmsac_vx_nxv1i64_i64_nxv1i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv1i64_i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vnmsac_mask_vx_nxv1i64_i64_nxv1i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv1i64_i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define @intrinsic_vnmsac_vx_nxv2i64_i64_nxv2i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv2i64_i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vnmsac_mask_vx_nxv2i64_i64_nxv2i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv2i64_i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define @intrinsic_vnmsac_vx_nxv4i64_i64_nxv4i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_vx_nxv4i64_i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define @intrinsic_vnmsac_mask_vx_nxv4i64_i64_nxv4i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsac_mask_vx_nxv4i64_i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vnmsac.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnmsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vnmsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnmsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnmsub-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vnmsub_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vnmsub_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vnmsub_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vnmsub_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vnmsub_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vnmsub_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vnmsub_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vnmsub_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vnmsub_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vnmsub_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vnmsub_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vnmsub_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vnmsub_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vnmsub_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vnmsub_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vnmsub_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vnmsub_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vnmsub_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vnmsub_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vnmsub_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vnmsub_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vnmsub_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vnmsub_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vnmsub_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vnmsub_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vnmsub_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vnmsub_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vnmsub_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vnmsub_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vnmsub_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vnmsub_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vnmsub_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vnmsub_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vnmsub_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vnmsub_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vnmsub_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vnmsub_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vnmsub_mask_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vnmsub_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vnmsub_mask_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vnmsub_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vnmsub_mask_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vnmsub_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnmsub_mask_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vnmsub_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vnmsub_mask_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vnmsub_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vnmsub_mask_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vnmsub_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vnmsub_mask_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vnmsub_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vnmsub_mask_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vnmsub_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vnmsub_mask_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vnmsub_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vnmsub_mask_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vnmsub_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vnmsub_mask_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vnmsub_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vnmsub_mask_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define @intrinsic_vnmsub_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define @intrinsic_vnmsub_mask_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define @intrinsic_vnmsub_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define @intrinsic_vnmsub_mask_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define @intrinsic_vnmsub_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vnmsub_mask_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,10 +1531,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v25, v9 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1561,10 +1561,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v25, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1591,10 +1591,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v26, v10 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1621,10 +1621,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v26, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1651,10 +1651,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v28, v12 ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1681,10 +1681,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v28, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vnmsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vnmsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnmsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnmsub-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vnmsub_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vnmsub_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vnmsub_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vnmsub_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vnmsub_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vnmsub_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vnmsub_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vnmsub_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vnmsub_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vnmsub_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vnmsub_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vnmsub_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vnmsub_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vnmsub_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vnmsub_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vnmsub_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vnmsub_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vnmsub_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vnmsub_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vnmsub_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vnmsub_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vnmsub_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vnmsub_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vnmsub_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vnmsub_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vnmsub_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vnmsub_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vnmsub_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vnmsub_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vnmsub_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vnmsub_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vnmsub_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vnmsub_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vnmsub_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vnmsub_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vnmsub_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vnmsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vnmsub_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vnmsub_mask_vx_nxv1i8_i8_nxv1i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv1i8_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vnmsub_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vnmsub_mask_vx_nxv2i8_i8_nxv2i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv2i8_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vnmsub_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vnmsub_mask_vx_nxv4i8_i8_nxv4i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv4i8_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vnmsub_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnmsub_mask_vx_nxv8i8_i8_nxv8i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv8i8_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vnmsub_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vnmsub_mask_vx_nxv16i8_i8_nxv16i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv16i8_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vnmsub_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vnmsub_mask_vx_nxv32i8_i8_nxv32i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv32i8_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vnmsub_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vnmsub_mask_vx_nxv1i16_i16_nxv1i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv1i16_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vnmsub_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vnmsub_mask_vx_nxv2i16_i16_nxv2i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv2i16_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vnmsub_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vnmsub_mask_vx_nxv4i16_i16_nxv4i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv4i16_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vnmsub_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vnmsub_mask_vx_nxv8i16_i16_nxv8i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv8i16_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vnmsub_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vnmsub_mask_vx_nxv16i16_i16_nxv16i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv16i16_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vnmsub_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vnmsub_mask_vx_nxv1i32_i32_nxv1i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv1i32_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define @intrinsic_vnmsub_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define @intrinsic_vnmsub_mask_vx_nxv2i32_i32_nxv2i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv2i32_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define @intrinsic_vnmsub_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define @intrinsic_vnmsub_mask_vx_nxv4i32_i32_nxv4i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv4i32_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define @intrinsic_vnmsub_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define @intrinsic_vnmsub_mask_vx_nxv8i32_i32_nxv8i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv8i32_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define @intrinsic_vnmsub_vx_nxv1i64_i64_nxv1i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv1i64_i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vnmsub_mask_vx_nxv1i64_i64_nxv1i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv1i64_i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define @intrinsic_vnmsub_vx_nxv2i64_i64_nxv2i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv2i64_i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vnmsub_mask_vx_nxv2i64_i64_nxv2i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv2i64_i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define @intrinsic_vnmsub_vx_nxv4i64_i64_nxv4i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_vx_nxv4i64_i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define @intrinsic_vnmsub_mask_vx_nxv4i64_i64_nxv4i64( %0, i64 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnmsub_mask_vx_nxv4i64_i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vnmsub.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnsra-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vnsra-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnsra-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnsra-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vnsra_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vnsra_mask_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vnsra_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vnsra_mask_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vnsra_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vnsra_mask_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vnsra_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vnsra_mask_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnsra.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vnsra_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnsra.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vnsra_mask_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vnsra_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnsra.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vnsra_mask_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vnsra_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vnsra_mask_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vnsra_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vnsra_mask_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vnsra_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vnsra_mask_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnsra.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vnsra_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnsra.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vnsra_mask_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vnsra_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnsra.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vnsra_mask_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vnsra_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vnsra_mask_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vnsra_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vnsra_mask_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnsra.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vnsra_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnsra.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vnsra_mask_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vnsra_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnsra.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vnsra_mask_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vnsra_vx_nxv1i8_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vnsra_mask_vx_nxv1i8_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vnsra_vx_nxv2i8_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vnsra_mask_vx_nxv2i8_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vnsra_vx_nxv4i8_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vnsra_mask_vx_nxv4i8_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vnsra_vx_nxv8i8_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vnsra_mask_vx_nxv8i8_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnsra.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vnsra_vx_nxv16i8_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vnsra.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vnsra_mask_vx_nxv16i8_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vnsra_vx_nxv32i8_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vnsra.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vnsra_mask_vx_nxv32i8_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vnsra_vx_nxv1i16_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vnsra_mask_vx_nxv1i16_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnsra_vx_nxv2i16_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vnsra_mask_vx_nxv2i16_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vnsra_vx_nxv4i16_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vnsra_mask_vx_nxv4i16_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnsra.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vnsra_vx_nxv8i16_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vnsra.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vnsra_mask_vx_nxv8i16_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vnsra_vx_nxv16i16_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vnsra.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vnsra_mask_vx_nxv16i16_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vnsra_vx_nxv1i32_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vnsra_mask_vx_nxv1i32_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vnsra_vx_nxv2i32_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vnsra_mask_vx_nxv2i32_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnsra.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vnsra_vx_nxv4i32_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vnsra.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vnsra_mask_vx_nxv4i32_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vnsra_vx_nxv8i32_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vnsra.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vnsra_mask_vx_nxv8i32_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vnsra_vi_nxv1i8_nxv1i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1370,7 +1370,7 @@ define @intrinsic_vnsra_mask_vi_nxv1i8_nxv1i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1387,7 +1387,7 @@ define @intrinsic_vnsra_vi_nxv2i8_nxv2i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1403,7 +1403,7 @@ define @intrinsic_vnsra_mask_vi_nxv2i8_nxv2i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vnsra_vi_nxv4i8_nxv4i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1436,7 +1436,7 @@ define @intrinsic_vnsra_mask_vi_nxv4i8_nxv4i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1453,7 +1453,7 @@ define @intrinsic_vnsra_vi_nxv8i8_nxv8i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1469,7 +1469,7 @@ define @intrinsic_vnsra_mask_vi_nxv8i8_nxv8i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnsra.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vnsra_vi_nxv16i8_nxv16i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnsra.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1502,7 +1502,7 @@ define @intrinsic_vnsra_mask_vi_nxv16i8_nxv16i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vnsra_vi_nxv32i8_nxv32i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnsra.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1535,7 +1535,7 @@ define @intrinsic_vnsra_mask_vi_nxv32i8_nxv32i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vnsra_vi_nxv1i16_nxv1i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vnsra_mask_vi_nxv1i16_nxv1i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1585,7 +1585,7 @@ define @intrinsic_vnsra_vi_nxv2i16_nxv2i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1601,7 +1601,7 @@ define @intrinsic_vnsra_mask_vi_nxv2i16_nxv2i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vnsra_vi_nxv4i16_nxv4i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1634,7 +1634,7 @@ define @intrinsic_vnsra_mask_vi_nxv4i16_nxv4i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnsra.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1651,7 +1651,7 @@ define @intrinsic_vnsra_vi_nxv8i16_nxv8i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnsra.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1667,7 +1667,7 @@ define @intrinsic_vnsra_mask_vi_nxv8i16_nxv8i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vnsra_vi_nxv16i16_nxv16i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnsra.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1700,7 +1700,7 @@ define @intrinsic_vnsra_mask_vi_nxv16i16_nxv16i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1717,7 +1717,7 @@ define @intrinsic_vnsra_vi_nxv1i32_nxv1i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1733,7 +1733,7 @@ define @intrinsic_vnsra_mask_vi_nxv1i32_nxv1i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vnsra_vi_nxv2i32_nxv2i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1766,7 +1766,7 @@ define @intrinsic_vnsra_mask_vi_nxv2i32_nxv2i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnsra.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1783,7 +1783,7 @@ define @intrinsic_vnsra_vi_nxv4i32_nxv4i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnsra.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1799,7 +1799,7 @@ define @intrinsic_vnsra_mask_vi_nxv4i32_nxv4i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vnsra_vi_nxv8i32_nxv8i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnsra.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1832,7 +1832,7 @@ define @intrinsic_vnsra_mask_vi_nxv8i32_nxv8i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnsra-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vnsra-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnsra-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnsra-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vnsra_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vnsra_mask_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vnsra_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vnsra_mask_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vnsra_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vnsra_mask_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vnsra_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vnsra_mask_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnsra.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vnsra_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnsra.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vnsra_mask_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vnsra_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnsra.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vnsra_mask_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vnsra_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vnsra_mask_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vnsra_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vnsra_mask_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vnsra_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vnsra_mask_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnsra.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vnsra_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnsra.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vnsra_mask_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vnsra_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnsra.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vnsra_mask_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vnsra_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vnsra_mask_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vnsra_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnsra.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vnsra_mask_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnsra.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vnsra_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnsra.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vnsra_mask_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnsra.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vnsra_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnsra.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vnsra_mask_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnsra.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vnsra_vx_nxv1i8_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vnsra_mask_vx_nxv1i8_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vnsra_vx_nxv2i8_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vnsra_mask_vx_nxv2i8_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vnsra_vx_nxv4i8_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vnsra_mask_vx_nxv4i8_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vnsra_vx_nxv8i8_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vnsra_mask_vx_nxv8i8_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnsra.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vnsra_vx_nxv16i8_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vnsra.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vnsra_mask_vx_nxv16i8_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vnsra_vx_nxv32i8_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vnsra.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vnsra_mask_vx_nxv32i8_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vnsra_vx_nxv1i16_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vnsra_mask_vx_nxv1i16_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnsra_vx_nxv2i16_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vnsra_mask_vx_nxv2i16_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vnsra_vx_nxv4i16_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vnsra_mask_vx_nxv4i16_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnsra.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vnsra_vx_nxv8i16_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vnsra.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vnsra_mask_vx_nxv8i16_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vnsra_vx_nxv16i16_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vnsra.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vnsra_mask_vx_nxv16i16_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vnsra_vx_nxv1i32_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vnsra_mask_vx_nxv1i32_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vnsra_vx_nxv2i32_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vnsra.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vnsra_mask_vx_nxv2i32_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnsra.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vnsra_vx_nxv4i32_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vnsra.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vnsra_mask_vx_nxv4i32_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnsra.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vnsra_vx_nxv8i32_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vnsra.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vnsra_mask_vx_nxv8i32_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnsra.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vnsra_vi_nxv1i8_nxv1i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1370,7 +1370,7 @@ define @intrinsic_vnsra_mask_vi_nxv1i8_nxv1i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1387,7 +1387,7 @@ define @intrinsic_vnsra_vi_nxv2i8_nxv2i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1403,7 +1403,7 @@ define @intrinsic_vnsra_mask_vi_nxv2i8_nxv2i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vnsra_vi_nxv4i8_nxv4i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1436,7 +1436,7 @@ define @intrinsic_vnsra_mask_vi_nxv4i8_nxv4i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1453,7 +1453,7 @@ define @intrinsic_vnsra_vi_nxv8i8_nxv8i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1469,7 +1469,7 @@ define @intrinsic_vnsra_mask_vi_nxv8i8_nxv8i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnsra.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vnsra_vi_nxv16i8_nxv16i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnsra.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1502,7 +1502,7 @@ define @intrinsic_vnsra_mask_vi_nxv16i8_nxv16i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vnsra_vi_nxv32i8_nxv32i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnsra.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1535,7 +1535,7 @@ define @intrinsic_vnsra_mask_vi_nxv32i8_nxv32i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vnsra_vi_nxv1i16_nxv1i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vnsra_mask_vi_nxv1i16_nxv1i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1585,7 +1585,7 @@ define @intrinsic_vnsra_vi_nxv2i16_nxv2i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1601,7 +1601,7 @@ define @intrinsic_vnsra_mask_vi_nxv2i16_nxv2i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vnsra_vi_nxv4i16_nxv4i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1634,7 +1634,7 @@ define @intrinsic_vnsra_mask_vi_nxv4i16_nxv4i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnsra.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1651,7 +1651,7 @@ define @intrinsic_vnsra_vi_nxv8i16_nxv8i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnsra.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1667,7 +1667,7 @@ define @intrinsic_vnsra_mask_vi_nxv8i16_nxv8i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vnsra_vi_nxv16i16_nxv16i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnsra.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1700,7 +1700,7 @@ define @intrinsic_vnsra_mask_vi_nxv16i16_nxv16i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1717,7 +1717,7 @@ define @intrinsic_vnsra_vi_nxv1i32_nxv1i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1733,7 +1733,7 @@ define @intrinsic_vnsra_mask_vi_nxv1i32_nxv1i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vnsra_vi_nxv2i32_nxv2i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnsra.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1766,7 +1766,7 @@ define @intrinsic_vnsra_mask_vi_nxv2i32_nxv2i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnsra.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1783,7 +1783,7 @@ define @intrinsic_vnsra_vi_nxv4i32_nxv4i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnsra.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1799,7 +1799,7 @@ define @intrinsic_vnsra_mask_vi_nxv4i32_nxv4i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnsra.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vnsra_vi_nxv8i32_nxv8i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsra_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnsra.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1832,7 +1832,7 @@ define @intrinsic_vnsra_mask_vi_nxv8i32_nxv8i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsra_mask_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnsra.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnsrl-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vnsrl-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnsrl-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnsrl-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vnsrl_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vnsrl_mask_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vnsrl_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vnsrl_mask_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vnsrl_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vnsrl_mask_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vnsrl_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vnsrl_mask_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vnsrl_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnsrl.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vnsrl_mask_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vnsrl_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnsrl.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vnsrl_mask_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vnsrl_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vnsrl_mask_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vnsrl_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vnsrl_mask_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vnsrl_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vnsrl_mask_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vnsrl_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnsrl.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vnsrl_mask_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vnsrl_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnsrl.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vnsrl_mask_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vnsrl_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vnsrl_mask_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vnsrl_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vnsrl_mask_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vnsrl_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnsrl.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vnsrl_mask_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vnsrl_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnsrl.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vnsrl_mask_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vnsrl_vx_nxv1i8_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vnsrl_mask_vx_nxv1i8_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vnsrl_vx_nxv2i8_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vnsrl_mask_vx_nxv2i8_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vnsrl_vx_nxv4i8_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vnsrl_mask_vx_nxv4i8_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vnsrl_vx_nxv8i8_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vnsrl_mask_vx_nxv8i8_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vnsrl_vx_nxv16i8_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vnsrl.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vnsrl_mask_vx_nxv16i8_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vnsrl_vx_nxv32i8_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vnsrl.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vnsrl_mask_vx_nxv32i8_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vnsrl_vx_nxv1i16_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vnsrl_mask_vx_nxv1i16_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnsrl_vx_nxv2i16_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vnsrl_mask_vx_nxv2i16_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vnsrl_vx_nxv4i16_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vnsrl_mask_vx_nxv4i16_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vnsrl_vx_nxv8i16_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vnsrl.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vnsrl_mask_vx_nxv8i16_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vnsrl_vx_nxv16i16_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vnsrl.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vnsrl_mask_vx_nxv16i16_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vnsrl_vx_nxv1i32_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vnsrl_mask_vx_nxv1i32_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vnsrl_vx_nxv2i32_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vnsrl_mask_vx_nxv2i32_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vnsrl_vx_nxv4i32_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vnsrl.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vnsrl_mask_vx_nxv4i32_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vnsrl_vx_nxv8i32_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vnsrl.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vnsrl_mask_vx_nxv8i32_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vnsrl_vi_nxv1i8_nxv1i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1370,7 +1370,7 @@ define @intrinsic_vnsrl_mask_vi_nxv1i8_nxv1i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1387,7 +1387,7 @@ define @intrinsic_vnsrl_vi_nxv2i8_nxv2i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1403,7 +1403,7 @@ define @intrinsic_vnsrl_mask_vi_nxv2i8_nxv2i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vnsrl_vi_nxv4i8_nxv4i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1436,7 +1436,7 @@ define @intrinsic_vnsrl_mask_vi_nxv4i8_nxv4i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1453,7 +1453,7 @@ define @intrinsic_vnsrl_vi_nxv8i8_nxv8i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1469,7 +1469,7 @@ define @intrinsic_vnsrl_mask_vi_nxv8i8_nxv8i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vnsrl_vi_nxv16i8_nxv16i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1502,7 +1502,7 @@ define @intrinsic_vnsrl_mask_vi_nxv16i8_nxv16i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vnsrl_vi_nxv32i8_nxv32i16_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnsrl.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1535,7 +1535,7 @@ define @intrinsic_vnsrl_mask_vi_nxv32i8_nxv32i16_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vnsrl_vi_nxv1i16_nxv1i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vnsrl_mask_vi_nxv1i16_nxv1i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1585,7 +1585,7 @@ define @intrinsic_vnsrl_vi_nxv2i16_nxv2i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1601,7 +1601,7 @@ define @intrinsic_vnsrl_mask_vi_nxv2i16_nxv2i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vnsrl_vi_nxv4i16_nxv4i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1634,7 +1634,7 @@ define @intrinsic_vnsrl_mask_vi_nxv4i16_nxv4i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1651,7 +1651,7 @@ define @intrinsic_vnsrl_vi_nxv8i16_nxv8i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1667,7 +1667,7 @@ define @intrinsic_vnsrl_mask_vi_nxv8i16_nxv8i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vnsrl_vi_nxv16i16_nxv16i32_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnsrl.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1700,7 +1700,7 @@ define @intrinsic_vnsrl_mask_vi_nxv16i16_nxv16i32_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1717,7 +1717,7 @@ define @intrinsic_vnsrl_vi_nxv1i32_nxv1i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1733,7 +1733,7 @@ define @intrinsic_vnsrl_mask_vi_nxv1i32_nxv1i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vnsrl_vi_nxv2i32_nxv2i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1766,7 +1766,7 @@ define @intrinsic_vnsrl_mask_vi_nxv2i32_nxv2i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1783,7 +1783,7 @@ define @intrinsic_vnsrl_vi_nxv4i32_nxv4i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1799,7 +1799,7 @@ define @intrinsic_vnsrl_mask_vi_nxv4i32_nxv4i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vnsrl_vi_nxv8i32_nxv8i64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnsrl.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1832,7 +1832,7 @@ define @intrinsic_vnsrl_mask_vi_nxv8i32_nxv8i64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vnsrl-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vnsrl-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vnsrl-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vnsrl-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vnsrl_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vnsrl_mask_wv_nxv1i8_nxv1i16_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv1i8_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vnsrl_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vnsrl_mask_wv_nxv2i8_nxv2i16_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv2i8_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vnsrl_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vnsrl_mask_wv_nxv4i8_nxv4i16_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv4i8_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vnsrl_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vnsrl_mask_wv_nxv8i8_nxv8i16_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv8i8_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vnsrl_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnsrl.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vnsrl_mask_wv_nxv16i8_nxv16i16_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv16i8_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vnsrl_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnsrl.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vnsrl_mask_wv_nxv32i8_nxv32i16_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv32i8_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vnsrl_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vnsrl_mask_wv_nxv1i16_nxv1i32_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv1i16_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vnsrl_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vnsrl_mask_wv_nxv2i16_nxv2i32_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv2i16_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vnsrl_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vnsrl_mask_wv_nxv4i16_nxv4i32_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv4i16_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vnsrl_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnsrl.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vnsrl_mask_wv_nxv8i16_nxv8i32_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv8i16_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vnsrl_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnsrl.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vnsrl_mask_wv_nxv16i16_nxv16i32_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv16i16_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vnsrl_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vnsrl_mask_wv_nxv1i32_nxv1i64_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv1i32_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vnsrl_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnsrl.wv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vnsrl_mask_wv_nxv2i32_nxv2i64_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv2i32_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vnsrl_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnsrl.wv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vnsrl_mask_wv_nxv4i32_nxv4i64_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv4i32_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v12, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vnsrl_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnsrl.wv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vnsrl_mask_wv_nxv8i32_nxv8i64_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_wv_nxv8i32_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnsrl.wv v8, v16, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vnsrl_vx_nxv1i8_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vnsrl_mask_vx_nxv1i8_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vnsrl_vx_nxv2i8_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vnsrl_mask_vx_nxv2i8_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vnsrl_vx_nxv4i8_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vnsrl_mask_vx_nxv4i8_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vnsrl_vx_nxv8i8_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vnsrl_mask_vx_nxv8i8_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vnsrl_vx_nxv16i8_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vnsrl.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vnsrl_mask_vx_nxv16i8_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vnsrl_vx_nxv32i8_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vnsrl.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vnsrl_mask_vx_nxv32i8_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vnsrl_vx_nxv1i16_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vnsrl_mask_vx_nxv1i16_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vnsrl_vx_nxv2i16_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vnsrl_mask_vx_nxv2i16_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vnsrl_vx_nxv4i16_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vnsrl_mask_vx_nxv4i16_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vnsrl_vx_nxv8i16_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vnsrl.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vnsrl_mask_vx_nxv8i16_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vnsrl_vx_nxv16i16_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vnsrl.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vnsrl_mask_vx_nxv16i16_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vnsrl_vx_nxv1i32_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vnsrl_mask_vx_nxv1i32_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vnsrl_vx_nxv2i32_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vnsrl.wx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vnsrl_mask_vx_nxv2i32_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vnsrl_vx_nxv4i32_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vnsrl.wx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vnsrl_mask_vx_nxv4i32_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vnsrl_vx_nxv8i32_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vnsrl.wx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vnsrl_mask_vx_nxv8i32_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vx_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vnsrl.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vnsrl_vi_nxv1i8_nxv1i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1370,7 +1370,7 @@ define @intrinsic_vnsrl_mask_vi_nxv1i8_nxv1i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv1i8_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1387,7 +1387,7 @@ define @intrinsic_vnsrl_vi_nxv2i8_nxv2i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1403,7 +1403,7 @@ define @intrinsic_vnsrl_mask_vi_nxv2i8_nxv2i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv2i8_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vnsrl_vi_nxv4i8_nxv4i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1436,7 +1436,7 @@ define @intrinsic_vnsrl_mask_vi_nxv4i8_nxv4i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv4i8_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1453,7 +1453,7 @@ define @intrinsic_vnsrl_vi_nxv8i8_nxv8i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1469,7 +1469,7 @@ define @intrinsic_vnsrl_mask_vi_nxv8i8_nxv8i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv8i8_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vnsrl_vi_nxv16i8_nxv16i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1502,7 +1502,7 @@ define @intrinsic_vnsrl_mask_vi_nxv16i8_nxv16i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv16i8_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vnsrl_vi_nxv32i8_nxv32i16_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnsrl.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1535,7 +1535,7 @@ define @intrinsic_vnsrl_mask_vi_nxv32i8_nxv32i16_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv32i8_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vnsrl_vi_nxv1i16_nxv1i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vnsrl_mask_vi_nxv1i16_nxv1i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv1i16_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1585,7 +1585,7 @@ define @intrinsic_vnsrl_vi_nxv2i16_nxv2i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1601,7 +1601,7 @@ define @intrinsic_vnsrl_mask_vi_nxv2i16_nxv2i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv2i16_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vnsrl_vi_nxv4i16_nxv4i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1634,7 +1634,7 @@ define @intrinsic_vnsrl_mask_vi_nxv4i16_nxv4i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv4i16_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1651,7 +1651,7 @@ define @intrinsic_vnsrl_vi_nxv8i16_nxv8i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1667,7 +1667,7 @@ define @intrinsic_vnsrl_mask_vi_nxv8i16_nxv8i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv8i16_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vnsrl_vi_nxv16i16_nxv16i32_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnsrl.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1700,7 +1700,7 @@ define @intrinsic_vnsrl_mask_vi_nxv16i16_nxv16i32_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv16i16_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1717,7 +1717,7 @@ define @intrinsic_vnsrl_vi_nxv1i32_nxv1i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1733,7 +1733,7 @@ define @intrinsic_vnsrl_mask_vi_nxv1i32_nxv1i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv1i32_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vnsrl_vi_nxv2i32_nxv2i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnsrl.wi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1766,7 +1766,7 @@ define @intrinsic_vnsrl_mask_vi_nxv2i32_nxv2i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv2i32_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1783,7 +1783,7 @@ define @intrinsic_vnsrl_vi_nxv4i32_nxv4i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnsrl.wi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1799,7 +1799,7 @@ define @intrinsic_vnsrl_mask_vi_nxv4i32_nxv4i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv4i32_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vnsrl_vi_nxv8i32_nxv8i64_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnsrl.wi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1832,7 +1832,7 @@ define @intrinsic_vnsrl_mask_vi_nxv8i32_nxv8i64_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vnsrl_mask_vi_nxv8i32_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vnsrl.wi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vor-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vor_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vor_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vor_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vor_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vor_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vor_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vor_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vor_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vor_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vor_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vor_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vor_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vor_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vor_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vor_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vor_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vor_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vor_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vor_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vor_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vor_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vor_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vor_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vor_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vor_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vor_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vor_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vor_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vor_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vor_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vor_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vor_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vor_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vor_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vor_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vor_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vor_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vor_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vor_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vor_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vor_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vor_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vor_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vor_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vor_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vor_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vor_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vor_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vor_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vor_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vor_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vor_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vor_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vor_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vor_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vor_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vor_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vor_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vor_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vor_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vor_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vor_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vor_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vor_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vor_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vor_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vor_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vor_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vor_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vor_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vor_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vor_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vor_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vor_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vor_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vor_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vor.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vor.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vor.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vor.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1996,7 +1996,7 @@ define @intrinsic_vor_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define @intrinsic_vor_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2028,7 +2028,7 @@ define @intrinsic_vor_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2043,7 +2043,7 @@ define @intrinsic_vor_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2060,7 +2060,7 @@ define @intrinsic_vor_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2075,7 +2075,7 @@ define @intrinsic_vor_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2092,7 +2092,7 @@ define @intrinsic_vor_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2107,7 +2107,7 @@ define @intrinsic_vor_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2124,7 +2124,7 @@ define @intrinsic_vor_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2139,7 +2139,7 @@ define @intrinsic_vor_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vor_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2171,7 +2171,7 @@ define @intrinsic_vor_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ define @intrinsic_vor_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2203,7 +2203,7 @@ define @intrinsic_vor_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2220,7 +2220,7 @@ define @intrinsic_vor_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2235,7 +2235,7 @@ define @intrinsic_vor_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2252,7 +2252,7 @@ define @intrinsic_vor_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2267,7 +2267,7 @@ define @intrinsic_vor_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2284,7 +2284,7 @@ define @intrinsic_vor_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2299,7 +2299,7 @@ define @intrinsic_vor_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2316,7 +2316,7 @@ define @intrinsic_vor_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ define @intrinsic_vor_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2348,7 +2348,7 @@ define @intrinsic_vor_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ define @intrinsic_vor_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vor_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2395,7 +2395,7 @@ define @intrinsic_vor_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2412,7 +2412,7 @@ define @intrinsic_vor_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2427,7 +2427,7 @@ define @intrinsic_vor_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2444,7 +2444,7 @@ define @intrinsic_vor_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2459,7 +2459,7 @@ define @intrinsic_vor_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2476,7 +2476,7 @@ define @intrinsic_vor_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2491,7 +2491,7 @@ define @intrinsic_vor_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2508,7 +2508,7 @@ define @intrinsic_vor_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2523,7 +2523,7 @@ define @intrinsic_vor_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define @intrinsic_vor_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2555,7 +2555,7 @@ define @intrinsic_vor_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2572,7 +2572,7 @@ define @intrinsic_vor_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2587,7 +2587,7 @@ define @intrinsic_vor_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2604,7 +2604,7 @@ define @intrinsic_vor_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2619,7 +2619,7 @@ define @intrinsic_vor_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2636,7 +2636,7 @@ define @intrinsic_vor_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2651,7 +2651,7 @@ define @intrinsic_vor_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2668,7 +2668,7 @@ define @intrinsic_vor_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2683,7 +2683,7 @@ define @intrinsic_vor_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vor-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vor_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vor_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vor_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vor_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vor_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vor_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vor_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vor_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vor_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vor_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vor_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vor_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vor_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vor_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vor_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vor_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vor_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vor_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vor_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vor_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vor_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vor_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vor_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vor_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vor_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vor_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vor_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vor_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vor_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vor_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vor_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vor_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vor_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vor_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vor_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vor_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vor_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vor_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vor_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vor_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vor_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vor_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vor_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vor_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vor_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vor_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vor_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vor_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vor_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vor_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vor_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vor_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vor_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vor_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vor_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vor_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vor_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vor_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vor_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vor_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vor_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vor_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vor_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vor_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vor_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vor_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vor_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vor_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vor_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vor_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vor_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vor_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vor_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vor_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vor_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vor_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vor_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vor_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vor_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vor_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vor_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vor_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vor_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vor_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vor_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vor_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vor_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vor_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vor_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vor_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vor_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vor_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vor_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vor_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vor_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vor_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vor_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vor_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vor_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vor_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vor_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vor_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vor_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vor_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vor_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vor_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vor_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vor_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vor_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vor_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vor_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vor_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vor_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vor_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vor_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vor_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vor_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vor_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vor_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vor_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vor_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vor_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vor_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vor_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vor_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vor_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vor_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vor_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vor_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vor_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vor_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vor_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vor-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vor-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vor-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vor-vp.ll @@ -9,7 +9,7 @@ define @vor_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vor_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vor_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vor_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define @vor_vi_nxv1i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -69,7 +69,7 @@ define @vor_vi_nxv1i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -85,7 +85,7 @@ define @vor_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv2i8( %va, %b, %m, i32 %evl) @@ -95,7 +95,7 @@ define @vor_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define @vor_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define @vor_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define @vor_vi_nxv2i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -145,7 +145,7 @@ define @vor_vi_nxv2i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -161,7 +161,7 @@ define @vor_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv4i8( %va, %b, %m, i32 %evl) @@ -171,7 +171,7 @@ define @vor_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define @vor_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define @vor_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vor_vi_nxv4i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -221,7 +221,7 @@ define @vor_vi_nxv4i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -237,7 +237,7 @@ define @vor_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv8i8( %va, %b, %m, i32 %evl) @@ -247,7 +247,7 @@ define @vor_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define @vor_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define @vor_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define @vor_vi_nxv8i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -297,7 +297,7 @@ define @vor_vi_nxv8i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -313,7 +313,7 @@ define @vor_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv16i8( %va, %b, %m, i32 %evl) @@ -323,7 +323,7 @@ define @vor_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define @vor_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -347,7 +347,7 @@ define @vor_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -361,7 +361,7 @@ define @vor_vi_nxv16i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -373,7 +373,7 @@ define @vor_vi_nxv16i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -389,7 +389,7 @@ define @vor_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv32i8( %va, %b, %m, i32 %evl) @@ -399,7 +399,7 @@ define @vor_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define @vor_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -423,7 +423,7 @@ define @vor_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -437,7 +437,7 @@ define @vor_vi_nxv32i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -449,7 +449,7 @@ define @vor_vi_nxv32i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -465,7 +465,7 @@ define @vor_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv64i8( %va, %b, %m, i32 %evl) @@ -475,7 +475,7 @@ define @vor_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define @vor_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -499,7 +499,7 @@ define @vor_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -513,7 +513,7 @@ define @vor_vi_nxv64i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -525,7 +525,7 @@ define @vor_vi_nxv64i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -541,7 +541,7 @@ define @vor_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv1i16( %va, %b, %m, i32 %evl) @@ -551,7 +551,7 @@ define @vor_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define @vor_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define @vor_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define @vor_vi_nxv1i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -601,7 +601,7 @@ define @vor_vi_nxv1i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -617,7 +617,7 @@ define @vor_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv2i16( %va, %b, %m, i32 %evl) @@ -627,7 +627,7 @@ define @vor_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define @vor_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -651,7 +651,7 @@ define @vor_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -665,7 +665,7 @@ define @vor_vi_nxv2i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -677,7 +677,7 @@ define @vor_vi_nxv2i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -693,7 +693,7 @@ define @vor_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv4i16( %va, %b, %m, i32 %evl) @@ -703,7 +703,7 @@ define @vor_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define @vor_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -727,7 +727,7 @@ define @vor_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -741,7 +741,7 @@ define @vor_vi_nxv4i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -753,7 +753,7 @@ define @vor_vi_nxv4i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -769,7 +769,7 @@ define @vor_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv8i16( %va, %b, %m, i32 %evl) @@ -779,7 +779,7 @@ define @vor_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define @vor_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -803,7 +803,7 @@ define @vor_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -817,7 +817,7 @@ define @vor_vi_nxv8i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -829,7 +829,7 @@ define @vor_vi_nxv8i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -845,7 +845,7 @@ define @vor_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv16i16( %va, %b, %m, i32 %evl) @@ -855,7 +855,7 @@ define @vor_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define @vor_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -879,7 +879,7 @@ define @vor_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -893,7 +893,7 @@ define @vor_vi_nxv16i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -905,7 +905,7 @@ define @vor_vi_nxv16i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -921,7 +921,7 @@ define @vor_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv32i16( %va, %b, %m, i32 %evl) @@ -931,7 +931,7 @@ define @vor_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -943,7 +943,7 @@ define @vor_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -955,7 +955,7 @@ define @vor_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -969,7 +969,7 @@ define @vor_vi_nxv32i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -981,7 +981,7 @@ define @vor_vi_nxv32i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -997,7 +997,7 @@ define @vor_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv1i32( %va, %b, %m, i32 %evl) @@ -1007,7 +1007,7 @@ define @vor_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1019,7 +1019,7 @@ define @vor_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1031,7 +1031,7 @@ define @vor_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1045,7 +1045,7 @@ define @vor_vi_nxv1i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1057,7 +1057,7 @@ define @vor_vi_nxv1i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1073,7 +1073,7 @@ define @vor_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv2i32( %va, %b, %m, i32 %evl) @@ -1083,7 +1083,7 @@ define @vor_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1095,7 +1095,7 @@ define @vor_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1107,7 +1107,7 @@ define @vor_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1121,7 +1121,7 @@ define @vor_vi_nxv2i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1133,7 +1133,7 @@ define @vor_vi_nxv2i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1149,7 +1149,7 @@ define @vor_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv4i32( %va, %b, %m, i32 %evl) @@ -1159,7 +1159,7 @@ define @vor_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1171,7 +1171,7 @@ define @vor_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1183,7 +1183,7 @@ define @vor_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1197,7 +1197,7 @@ define @vor_vi_nxv4i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1209,7 +1209,7 @@ define @vor_vi_nxv4i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1225,7 +1225,7 @@ define @vor_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv8i32( %va, %b, %m, i32 %evl) @@ -1235,7 +1235,7 @@ define @vor_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1247,7 +1247,7 @@ define @vor_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1259,7 +1259,7 @@ define @vor_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1273,7 +1273,7 @@ define @vor_vi_nxv8i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1285,7 +1285,7 @@ define @vor_vi_nxv8i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1301,7 +1301,7 @@ define @vor_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv16i32( %va, %b, %m, i32 %evl) @@ -1311,7 +1311,7 @@ define @vor_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1323,7 +1323,7 @@ define @vor_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1335,7 +1335,7 @@ define @vor_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1349,7 +1349,7 @@ define @vor_vi_nxv16i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1361,7 +1361,7 @@ define @vor_vi_nxv16i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1377,7 +1377,7 @@ define @vor_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv1i64( %va, %b, %m, i32 %evl) @@ -1387,7 +1387,7 @@ define @vor_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1406,14 +1406,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vor.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1432,14 +1432,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vor.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1453,7 +1453,7 @@ define @vor_vi_nxv1i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1465,7 +1465,7 @@ define @vor_vi_nxv1i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1481,7 +1481,7 @@ define @vor_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv2i64( %va, %b, %m, i32 %evl) @@ -1491,7 +1491,7 @@ define @vor_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1510,14 +1510,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vor.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1536,14 +1536,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vor.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1557,7 +1557,7 @@ define @vor_vi_nxv2i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1569,7 +1569,7 @@ define @vor_vi_nxv2i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1585,7 +1585,7 @@ define @vor_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv4i64( %va, %b, %m, i32 %evl) @@ -1595,7 +1595,7 @@ define @vor_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1614,14 +1614,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vor.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1640,14 +1640,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vor.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1661,7 +1661,7 @@ define @vor_vi_nxv4i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1673,7 +1673,7 @@ define @vor_vi_nxv4i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1689,7 +1689,7 @@ define @vor_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.or.nxv8i64( %va, %b, %m, i32 %evl) @@ -1699,7 +1699,7 @@ define @vor_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vor_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1718,14 +1718,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vor.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1744,14 +1744,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vor.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vor_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1765,7 +1765,7 @@ define @vor_vi_nxv8i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1777,7 +1777,7 @@ define @vor_vi_nxv8i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vor_vi_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vor.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vpopc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vpopc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vpopc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vpopc-rv32.ll @@ -8,7 +8,7 @@ define i32 @intrinsic_vpopc_m_i32_nxv1i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i32_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i32_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -48,7 +48,7 @@ define i32 @intrinsic_vpopc_m_i32_nxv2i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i32_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i32_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -88,7 +88,7 @@ define i32 @intrinsic_vpopc_m_i32_nxv4i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i32_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i32_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -128,7 +128,7 @@ define i32 @intrinsic_vpopc_m_i32_nxv8i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i32_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i32_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -168,7 +168,7 @@ define i32 @intrinsic_vpopc_m_i32_nxv16i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i32_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i32_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -208,7 +208,7 @@ define i32 @intrinsic_vpopc_m_i32_nxv32i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i32_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i32_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -248,7 +248,7 @@ define i32 @intrinsic_vpopc_m_i32_nxv64i1( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i32_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i32_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vpopc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vpopc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vpopc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vpopc-rv64.ll @@ -8,7 +8,7 @@ define i64 @intrinsic_vpopc_m_i64_nxv1i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i64_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -28,7 +28,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i64_nxv1i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -48,7 +48,7 @@ define i64 @intrinsic_vpopc_m_i64_nxv2i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i64_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -68,7 +68,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i64_nxv2i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -88,7 +88,7 @@ define i64 @intrinsic_vpopc_m_i64_nxv4i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i64_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -108,7 +108,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i64_nxv4i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -128,7 +128,7 @@ define i64 @intrinsic_vpopc_m_i64_nxv8i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i64_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i64_nxv8i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -168,7 +168,7 @@ define i64 @intrinsic_vpopc_m_i64_nxv16i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i64_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -188,7 +188,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i64_nxv16i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -208,7 +208,7 @@ define i64 @intrinsic_vpopc_m_i64_nxv32i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i64_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -228,7 +228,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i64_nxv32i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) @@ -248,7 +248,7 @@ define i64 @intrinsic_vpopc_m_i64_nxv64i1( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vpopc_m_i64_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vpopc.m a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -268,7 +268,7 @@ ; CHECK-LABEL: intrinsic_vpopc_mask_m_i64_nxv64i1: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv1r.v v25, v0 -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vpopc.m a0, v25, v0.t ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vredand-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vredand-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredand-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredand-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredand_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredand_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredand_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredand_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredand_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredand_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredand_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredand_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredand-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vredand-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredand-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredand-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredand_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredand_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredand_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredand_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredand_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredand_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredand_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredand_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredand.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredand_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredand_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredand.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredand_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredand_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredand.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredand_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredand_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredand_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredand_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredand.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredmax-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vredmax-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredmax-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredmax-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredmax_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredmax_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredmax_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredmax_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredmax_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredmax_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredmax_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredmax_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredmax-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vredmax-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredmax-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredmax-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredmax_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredmax_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredmax_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredmax_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredmax_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredmax_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredmax_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredmax_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmax.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredmax_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredmax_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmax.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredmax_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredmax_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmax.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredmax_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmax_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredmax_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmax_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmax.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredmaxu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vredmaxu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredmaxu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredmaxu-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredmaxu_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredmaxu_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredmaxu_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredmaxu_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredmaxu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vredmaxu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredmaxu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredmaxu-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredmaxu_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredmaxu_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredmaxu_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredmaxu_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredmaxu_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredmaxu_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredmaxu_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredmaxu_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmaxu_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmaxu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredmin-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vredmin-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredmin-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredmin-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredmin_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredmin_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredmin_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredmin_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredmin_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredmin_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredmin_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredmin_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredmin-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vredmin-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredmin-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredmin-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredmin_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredmin_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredmin_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredmin_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredmin_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredmin_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredmin_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredmin_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredmin.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredmin_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredmin_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredmin.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredmin_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredmin_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredmin.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredmin_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredmin_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredmin_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredmin_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredmin.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredminu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vredminu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredminu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredminu-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredminu_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredminu_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredminu_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredminu_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredminu_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredminu_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredminu_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredminu_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredminu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vredminu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredminu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredminu-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredminu_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredminu_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredminu_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredminu_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredminu_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredminu_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredminu_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredminu_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredminu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredminu_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredminu_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredminu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredminu_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredminu_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredminu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredminu_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredminu_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredminu_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredminu_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredminu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vredor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredor-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredor_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredor_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredor_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredor_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredor_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredor_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredor_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredor_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vredor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredor-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredor_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredor_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredor_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredor_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredor_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredor_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredor_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredor_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredor_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredor_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredor_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredor_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredor_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredor_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredor_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredor_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredsum-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vredsum-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredsum-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredsum-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredsum_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredsum_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredsum_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredsum_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredsum_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredsum_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredsum_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredsum_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredsum-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vredsum-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredsum-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredsum-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredsum_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredsum_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredsum_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredsum_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredsum_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredsum_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredsum_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredsum_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredsum_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredsum_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredsum_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredsum_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredsum_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredsum_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredsum_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredsum_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vreductions-int-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vreductions-int-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vreductions-int-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vreductions-int-rv32.ll @@ -1099,7 +1099,7 @@ ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1117,7 +1117,7 @@ ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1141,7 +1141,7 @@ ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -1160,7 +1160,7 @@ ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1186,7 +1186,7 @@ ; CHECK-NEXT: vredmin.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -1205,7 +1205,7 @@ ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1223,7 +1223,7 @@ ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1241,7 +1241,7 @@ ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1260,7 +1260,7 @@ ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1279,7 +1279,7 @@ ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1304,7 +1304,7 @@ ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -1324,7 +1324,7 @@ ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1351,7 +1351,7 @@ ; CHECK-NEXT: vredmin.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -1371,7 +1371,7 @@ ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1390,7 +1390,7 @@ ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1409,7 +1409,7 @@ ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1428,7 +1428,7 @@ ; CHECK-NEXT: vredsum.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1447,7 +1447,7 @@ ; CHECK-NEXT: vredmaxu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1472,7 +1472,7 @@ ; CHECK-NEXT: vredmax.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -1492,7 +1492,7 @@ ; CHECK-NEXT: vredminu.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1519,7 +1519,7 @@ ; CHECK-NEXT: vredmin.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: addi sp, sp, 16 @@ -1539,7 +1539,7 @@ ; CHECK-NEXT: vredand.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1558,7 +1558,7 @@ ; CHECK-NEXT: vredor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret @@ -1577,7 +1577,7 @@ ; CHECK-NEXT: vredxor.vs v25, v8, v25 ; CHECK-NEXT: vmv.x.s a0, v25 ; CHECK-NEXT: addi a1, zero, 32 -; CHECK-NEXT: vsetivli a2, 1, e64,m1,ta,mu +; CHECK-NEXT: vsetivli zero, 1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v25, v25, a1 ; CHECK-NEXT: vmv.x.s a1, v25 ; CHECK-NEXT: ret diff --git a/llvm/test/CodeGen/RISCV/rvv/vredxor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vredxor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredxor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredxor-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredxor_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredxor_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredxor_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredxor_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredxor_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredxor_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredxor_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredxor_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vredxor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vredxor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vredxor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vredxor-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv1i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv1i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv2i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv2i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv4i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv4i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv16i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv16i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vredxor_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vredxor_mask_vs_nxv8i8_nxv32i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv8i8_nxv32i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv1i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv1i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv2i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv2i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv8i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv8i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv16i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv16i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vredxor_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vredxor_mask_vs_nxv4i16_nxv32i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv4i16_nxv32i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv1i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv1i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv4i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv4i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv8i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv8i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vredxor_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vredxor_mask_vs_nxv2i32_nxv16i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv2i32_nxv16i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vredxor_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vredxor_mask_vs_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vredxor.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vredxor_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vredxor_mask_vs_nxv1i64_nxv2i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv1i64_nxv2i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vredxor.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vredxor_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vredxor_mask_vs_nxv1i64_nxv4i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv1i64_nxv4i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vredxor.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vredxor_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vredxor_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vredxor_mask_vs_nxv1i64_nxv8i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vredxor_mask_vs_nxv1i64_nxv8i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vredxor.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vrem-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vrem-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrem-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrem-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vrem_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vrem_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vrem_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vrem_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vrem_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vrem_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vrem_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vrem_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vrem_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vrem_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vrem_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vrem_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vrem_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vrem_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vrem_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vrem_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vrem_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vrem_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vrem_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vrem_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vrem_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vrem_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vrem_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vrem_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vrem_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vrem_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vrem_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vrem_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vrem_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vrem_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vrem_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vrem_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vrem_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vrem_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vrem_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vrem_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vrem_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vrem_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vrem_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vrem_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vrem_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vrem_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vrem_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vrem_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vrem_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vrem_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vrem_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vrem_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vrem_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vrem_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vrem.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vrem_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vrem_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vrem.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vrem_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vrem_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrem.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vrem_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vrem_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vrem_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vrem_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vrem_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vrem_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vrem_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vrem_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vrem.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vrem_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vrem_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vrem.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vrem_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vrem_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrem.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vrem_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vrem_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vrem_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vrem_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vrem_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vrem_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vrem.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vrem_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vrem_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vrem.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vrem_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vrem_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrem.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vrem.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vrem.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vrem.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vrem.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vrem-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vrem-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrem-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrem-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vrem_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vrem_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vrem_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vrem_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vrem_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vrem_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vrem_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vrem_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vrem_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vrem_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vrem_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vrem_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vrem_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vrem_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vrem_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vrem_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vrem_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vrem_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vrem_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vrem_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vrem_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vrem_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vrem_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vrem_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vrem_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vrem_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vrem_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vrem_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vrem_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vrem_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vrem_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vrem_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vrem_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vrem_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vrem_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrem.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vrem_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vrem_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrem.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vrem_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vrem_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrem.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vrem_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vrem_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrem.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vrem_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vrem_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vrem_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vrem_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vrem_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vrem_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vrem_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vrem_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vrem_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vrem_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vrem.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vrem_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vrem_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vrem.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vrem_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vrem_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrem.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vrem_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vrem_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vrem_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vrem_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vrem_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vrem_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vrem_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vrem_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vrem.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vrem_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vrem_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vrem.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vrem_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vrem_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrem.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vrem_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vrem_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vrem_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vrem_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vrem_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vrem_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vrem.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vrem_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vrem_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vrem.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vrem_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vrem_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrem.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vrem_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vrem_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vrem.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vrem_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vrem_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vrem.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vrem_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vrem_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vrem.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vrem_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrem_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vrem_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrem_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrem.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vrem-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vrem-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrem-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrem-vp.ll @@ -9,7 +9,7 @@ define @vrem_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vrem_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vrem_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vrem_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define @vrem_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv2i8( %va, %b, %m, i32 %evl) @@ -69,7 +69,7 @@ define @vrem_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define @vrem_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define @vrem_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define @vrem_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv4i8( %va, %b, %m, i32 %evl) @@ -119,7 +119,7 @@ define @vrem_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define @vrem_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define @vrem_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define @vrem_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv8i8( %va, %b, %m, i32 %evl) @@ -169,7 +169,7 @@ define @vrem_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define @vrem_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define @vrem_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vrem_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv16i8( %va, %b, %m, i32 %evl) @@ -219,7 +219,7 @@ define @vrem_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define @vrem_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -243,7 +243,7 @@ define @vrem_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -259,7 +259,7 @@ define @vrem_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv32i8( %va, %b, %m, i32 %evl) @@ -269,7 +269,7 @@ define @vrem_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define @vrem_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -293,7 +293,7 @@ define @vrem_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -309,7 +309,7 @@ define @vrem_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv64i8( %va, %b, %m, i32 %evl) @@ -319,7 +319,7 @@ define @vrem_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define @vrem_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -343,7 +343,7 @@ define @vrem_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -359,7 +359,7 @@ define @vrem_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv1i16( %va, %b, %m, i32 %evl) @@ -369,7 +369,7 @@ define @vrem_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define @vrem_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define @vrem_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define @vrem_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv2i16( %va, %b, %m, i32 %evl) @@ -419,7 +419,7 @@ define @vrem_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define @vrem_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -443,7 +443,7 @@ define @vrem_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -459,7 +459,7 @@ define @vrem_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv4i16( %va, %b, %m, i32 %evl) @@ -469,7 +469,7 @@ define @vrem_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define @vrem_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -493,7 +493,7 @@ define @vrem_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -509,7 +509,7 @@ define @vrem_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv8i16( %va, %b, %m, i32 %evl) @@ -519,7 +519,7 @@ define @vrem_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define @vrem_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -543,7 +543,7 @@ define @vrem_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -559,7 +559,7 @@ define @vrem_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv16i16( %va, %b, %m, i32 %evl) @@ -569,7 +569,7 @@ define @vrem_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define @vrem_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -593,7 +593,7 @@ define @vrem_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -609,7 +609,7 @@ define @vrem_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv32i16( %va, %b, %m, i32 %evl) @@ -619,7 +619,7 @@ define @vrem_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -631,7 +631,7 @@ define @vrem_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -643,7 +643,7 @@ define @vrem_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -659,7 +659,7 @@ define @vrem_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv1i32( %va, %b, %m, i32 %evl) @@ -669,7 +669,7 @@ define @vrem_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -681,7 +681,7 @@ define @vrem_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -693,7 +693,7 @@ define @vrem_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -709,7 +709,7 @@ define @vrem_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv2i32( %va, %b, %m, i32 %evl) @@ -719,7 +719,7 @@ define @vrem_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -731,7 +731,7 @@ define @vrem_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -743,7 +743,7 @@ define @vrem_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -759,7 +759,7 @@ define @vrem_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv4i32( %va, %b, %m, i32 %evl) @@ -769,7 +769,7 @@ define @vrem_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -781,7 +781,7 @@ define @vrem_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -793,7 +793,7 @@ define @vrem_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -809,7 +809,7 @@ define @vrem_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv8i32( %va, %b, %m, i32 %evl) @@ -819,7 +819,7 @@ define @vrem_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -831,7 +831,7 @@ define @vrem_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -843,7 +843,7 @@ define @vrem_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -859,7 +859,7 @@ define @vrem_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv16i32( %va, %b, %m, i32 %evl) @@ -869,7 +869,7 @@ define @vrem_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -881,7 +881,7 @@ define @vrem_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define @vrem_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrem.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -909,7 +909,7 @@ define @vrem_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv1i64( %va, %b, %m, i32 %evl) @@ -919,7 +919,7 @@ define @vrem_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -938,14 +938,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -964,14 +964,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -987,7 +987,7 @@ define @vrem_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv2i64( %va, %b, %m, i32 %evl) @@ -997,7 +997,7 @@ define @vrem_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1016,14 +1016,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1042,14 +1042,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1065,7 +1065,7 @@ define @vrem_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv4i64( %va, %b, %m, i32 %evl) @@ -1075,7 +1075,7 @@ define @vrem_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1094,14 +1094,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1120,14 +1120,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1143,7 +1143,7 @@ define @vrem_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.srem.nxv8i64( %va, %b, %m, i32 %evl) @@ -1153,7 +1153,7 @@ define @vrem_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vrem_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrem.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1172,14 +1172,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1198,14 +1198,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vrem.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrem_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vrem.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vremu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vremu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vremu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vremu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vremu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vremu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vremu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vremu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vremu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vremu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vremu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vremu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vremu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vremu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vremu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vremu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vremu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vremu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vremu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vremu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vremu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vremu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vremu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vremu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vremu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vremu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vremu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vremu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vremu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vremu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vremu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vremu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vremu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vremu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vremu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vremu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vremu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vremu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vremu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vremu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vremu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vremu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vremu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vremu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vremu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vremu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vremu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vremu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vremu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vremu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vremu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vremu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vremu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vremu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vremu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vremu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vremu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vremu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vremu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vremu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vremu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vremu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vremu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vremu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vremu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vremu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vremu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vremu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vremu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vremu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vremu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vremu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vremu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vremu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vremu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vremu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vremu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vremu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vremu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vremu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vremu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vremu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vremu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vremu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vremu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vremu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vremu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vremu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vremu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vremu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vremu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vremu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vremu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vremu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vremu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vremu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vremu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vremu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vremu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vremu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vremu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vremu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vremu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vremu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vremu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vremu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vremu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vremu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vremu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vremu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vremu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vremu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vremu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vremu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vremu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vremu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vremu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vremu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vremu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vremu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vremu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vremu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vremu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vremu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vremu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vremu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vremu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vremu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vremu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vremu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vremu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vremu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vremu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vremu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vremu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vremu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vremu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vremu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vremu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vremu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vremu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vremu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vremu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vremu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vremu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vremu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vremu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vremu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vremu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vremu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vremu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vremu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vremu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vremu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vremu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vremu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vremu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vremu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vremu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vremu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vremu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vremu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vremu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vremu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vremu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vremu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vremu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vremu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vremu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vremu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vremu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vremu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vremu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vremu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vremu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vremu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vremu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vremu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vremu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vremu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vremu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vremu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vremu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vremu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vremu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vremu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vremu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vremu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vremu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vremu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vremu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vremu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vremu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vremu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vremu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vremu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vremu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vremu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vremu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vremu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vremu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vremu-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vremu-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vremu-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vremu-vp.ll @@ -9,7 +9,7 @@ define @vremu_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vremu_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vremu_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vremu_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define @vremu_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv2i8( %va, %b, %m, i32 %evl) @@ -69,7 +69,7 @@ define @vremu_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define @vremu_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define @vremu_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define @vremu_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv4i8( %va, %b, %m, i32 %evl) @@ -119,7 +119,7 @@ define @vremu_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define @vremu_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define @vremu_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define @vremu_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv8i8( %va, %b, %m, i32 %evl) @@ -169,7 +169,7 @@ define @vremu_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define @vremu_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define @vremu_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vremu_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv16i8( %va, %b, %m, i32 %evl) @@ -219,7 +219,7 @@ define @vremu_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define @vremu_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -243,7 +243,7 @@ define @vremu_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -259,7 +259,7 @@ define @vremu_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv32i8( %va, %b, %m, i32 %evl) @@ -269,7 +269,7 @@ define @vremu_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define @vremu_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -293,7 +293,7 @@ define @vremu_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -309,7 +309,7 @@ define @vremu_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv64i8( %va, %b, %m, i32 %evl) @@ -319,7 +319,7 @@ define @vremu_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define @vremu_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -343,7 +343,7 @@ define @vremu_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -359,7 +359,7 @@ define @vremu_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv1i16( %va, %b, %m, i32 %evl) @@ -369,7 +369,7 @@ define @vremu_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define @vremu_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define @vremu_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define @vremu_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv2i16( %va, %b, %m, i32 %evl) @@ -419,7 +419,7 @@ define @vremu_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define @vremu_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -443,7 +443,7 @@ define @vremu_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -459,7 +459,7 @@ define @vremu_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv4i16( %va, %b, %m, i32 %evl) @@ -469,7 +469,7 @@ define @vremu_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define @vremu_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -493,7 +493,7 @@ define @vremu_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -509,7 +509,7 @@ define @vremu_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv8i16( %va, %b, %m, i32 %evl) @@ -519,7 +519,7 @@ define @vremu_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define @vremu_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -543,7 +543,7 @@ define @vremu_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -559,7 +559,7 @@ define @vremu_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv16i16( %va, %b, %m, i32 %evl) @@ -569,7 +569,7 @@ define @vremu_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define @vremu_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -593,7 +593,7 @@ define @vremu_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -609,7 +609,7 @@ define @vremu_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv32i16( %va, %b, %m, i32 %evl) @@ -619,7 +619,7 @@ define @vremu_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -631,7 +631,7 @@ define @vremu_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -643,7 +643,7 @@ define @vremu_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -659,7 +659,7 @@ define @vremu_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv1i32( %va, %b, %m, i32 %evl) @@ -669,7 +669,7 @@ define @vremu_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -681,7 +681,7 @@ define @vremu_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -693,7 +693,7 @@ define @vremu_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -709,7 +709,7 @@ define @vremu_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv2i32( %va, %b, %m, i32 %evl) @@ -719,7 +719,7 @@ define @vremu_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -731,7 +731,7 @@ define @vremu_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -743,7 +743,7 @@ define @vremu_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -759,7 +759,7 @@ define @vremu_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv4i32( %va, %b, %m, i32 %evl) @@ -769,7 +769,7 @@ define @vremu_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -781,7 +781,7 @@ define @vremu_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -793,7 +793,7 @@ define @vremu_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -809,7 +809,7 @@ define @vremu_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv8i32( %va, %b, %m, i32 %evl) @@ -819,7 +819,7 @@ define @vremu_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -831,7 +831,7 @@ define @vremu_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -843,7 +843,7 @@ define @vremu_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -859,7 +859,7 @@ define @vremu_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv16i32( %va, %b, %m, i32 %evl) @@ -869,7 +869,7 @@ define @vremu_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -881,7 +881,7 @@ define @vremu_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define @vremu_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vremu.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -909,7 +909,7 @@ define @vremu_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv1i64( %va, %b, %m, i32 %evl) @@ -919,7 +919,7 @@ define @vremu_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -938,14 +938,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -964,14 +964,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -987,7 +987,7 @@ define @vremu_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv2i64( %va, %b, %m, i32 %evl) @@ -997,7 +997,7 @@ define @vremu_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1016,14 +1016,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1042,14 +1042,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1065,7 +1065,7 @@ define @vremu_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv4i64( %va, %b, %m, i32 %evl) @@ -1075,7 +1075,7 @@ define @vremu_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1094,14 +1094,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1120,14 +1120,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1143,7 +1143,7 @@ define @vremu_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.urem.nxv8i64( %va, %b, %m, i32 %evl) @@ -1153,7 +1153,7 @@ define @vremu_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vremu_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vremu.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1172,14 +1172,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1198,14 +1198,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vremu.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vremu_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vremu.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vrgather-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vrgather-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrgather-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrgather-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vrgather_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vrgather_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vrgather_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vrgather_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vrgather_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vrgather_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vrgather_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vrgather_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vrgather_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vrgather_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vrgather_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vrgather_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vrgather_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vrgather_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vrgather_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vrgather_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vrgather_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vrgather_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vrgather_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vrgather_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -483,7 +483,7 @@ define @intrinsic_vrgather_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -505,7 +505,7 @@ define @intrinsic_vrgather_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -528,7 +528,7 @@ define @intrinsic_vrgather_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -550,7 +550,7 @@ define @intrinsic_vrgather_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vrgather_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vrgather_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vrgather_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -664,7 +664,7 @@ define @intrinsic_vrgather_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -686,7 +686,7 @@ define @intrinsic_vrgather_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -709,7 +709,7 @@ define @intrinsic_vrgather_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vrgather_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vrgather_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -776,7 +776,7 @@ define @intrinsic_vrgather_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -800,7 +800,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -822,7 +822,7 @@ define @intrinsic_vrgather_vv_nxv1f16_nxv1f16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -845,7 +845,7 @@ define @intrinsic_vrgather_mask_vv_nxv1f16_nxv1f16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -867,7 +867,7 @@ define @intrinsic_vrgather_vv_nxv2f16_nxv2f16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -890,7 +890,7 @@ define @intrinsic_vrgather_mask_vv_nxv2f16_nxv2f16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -912,7 +912,7 @@ define @intrinsic_vrgather_vv_nxv4f16_nxv4f16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -935,7 +935,7 @@ define @intrinsic_vrgather_mask_vv_nxv4f16_nxv4f16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -957,7 +957,7 @@ define @intrinsic_vrgather_vv_nxv8f16_nxv8f16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -980,7 +980,7 @@ define @intrinsic_vrgather_mask_vv_nxv8f16_nxv8f16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1002,7 +1002,7 @@ define @intrinsic_vrgather_vv_nxv16f16_nxv16f16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1025,7 +1025,7 @@ define @intrinsic_vrgather_mask_vv_nxv16f16_nxv16f16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vrgather_vv_nxv32f16_nxv32f16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1071,7 +1071,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1093,7 +1093,7 @@ define @intrinsic_vrgather_vv_nxv1f32_nxv1f32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1116,7 +1116,7 @@ define @intrinsic_vrgather_mask_vv_nxv1f32_nxv1f32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1138,7 +1138,7 @@ define @intrinsic_vrgather_vv_nxv2f32_nxv2f32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1161,7 +1161,7 @@ define @intrinsic_vrgather_mask_vv_nxv2f32_nxv2f32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vrgather_vv_nxv4f32_nxv4f32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1206,7 +1206,7 @@ define @intrinsic_vrgather_mask_vv_nxv4f32_nxv4f32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define @intrinsic_vrgather_vv_nxv8f32_nxv8f32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1251,7 +1251,7 @@ define @intrinsic_vrgather_mask_vv_nxv8f32_nxv8f32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1273,7 +1273,7 @@ define @intrinsic_vrgather_vv_nxv16f32_nxv16f32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1297,7 +1297,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1319,7 +1319,7 @@ define @intrinsic_vrgather_vv_nxv1f64_nxv1f64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1342,7 +1342,7 @@ define @intrinsic_vrgather_mask_vv_nxv1f64_nxv1f64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1364,7 +1364,7 @@ define @intrinsic_vrgather_vv_nxv2f64_nxv2f64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1387,7 +1387,7 @@ define @intrinsic_vrgather_mask_vv_nxv2f64_nxv2f64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1409,7 +1409,7 @@ define @intrinsic_vrgather_vv_nxv4f64_nxv4f64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1432,7 +1432,7 @@ define @intrinsic_vrgather_mask_vv_nxv4f64_nxv4f64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1454,7 +1454,7 @@ define @intrinsic_vrgather_vv_nxv8f64_nxv8f64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1478,7 +1478,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1500,7 +1500,7 @@ define @intrinsic_vrgather_vx_nxv1i8_nxv1i8_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1i8_nxv1i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1523,7 +1523,7 @@ define @intrinsic_vrgather_mask_vx_nxv1i8_nxv1i8_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1i8_nxv1i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1545,7 +1545,7 @@ define @intrinsic_vrgather_vx_nxv2i8_nxv2i8_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2i8_nxv2i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vrgather_mask_vx_nxv2i8_nxv2i8_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2i8_nxv2i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1590,7 +1590,7 @@ define @intrinsic_vrgather_vx_nxv4i8_nxv4i8_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4i8_nxv4i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1613,7 +1613,7 @@ define @intrinsic_vrgather_mask_vx_nxv4i8_nxv4i8_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4i8_nxv4i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1635,7 +1635,7 @@ define @intrinsic_vrgather_vx_nxv8i8_nxv8i8_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8i8_nxv8i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1658,7 +1658,7 @@ define @intrinsic_vrgather_mask_vx_nxv8i8_nxv8i8_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8i8_nxv8i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1680,7 +1680,7 @@ define @intrinsic_vrgather_vx_nxv16i8_nxv16i8_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16i8_nxv16i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1703,7 +1703,7 @@ define @intrinsic_vrgather_mask_vx_nxv16i8_nxv16i8_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16i8_nxv16i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1725,7 +1725,7 @@ define @intrinsic_vrgather_vx_nxv32i8_nxv32i8_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv32i8_nxv32i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1748,7 +1748,7 @@ define @intrinsic_vrgather_mask_vx_nxv32i8_nxv32i8_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv32i8_nxv32i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1770,7 +1770,7 @@ define @intrinsic_vrgather_vx_nxv64i8_nxv64i8_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv64i8_nxv64i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1793,7 +1793,7 @@ define @intrinsic_vrgather_mask_vx_nxv64i8_nxv64i8_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv64i8_nxv64i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1815,7 +1815,7 @@ define @intrinsic_vrgather_vx_nxv1i16_nxv1i16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1i16_nxv1i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1838,7 +1838,7 @@ define @intrinsic_vrgather_mask_vx_nxv1i16_nxv1i16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1i16_nxv1i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1860,7 +1860,7 @@ define @intrinsic_vrgather_vx_nxv2i16_nxv2i16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2i16_nxv2i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1883,7 +1883,7 @@ define @intrinsic_vrgather_mask_vx_nxv2i16_nxv2i16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2i16_nxv2i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vrgather_vx_nxv4i16_nxv4i16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4i16_nxv4i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1928,7 +1928,7 @@ define @intrinsic_vrgather_mask_vx_nxv4i16_nxv4i16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4i16_nxv4i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1950,7 +1950,7 @@ define @intrinsic_vrgather_vx_nxv8i16_nxv8i16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8i16_nxv8i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1973,7 +1973,7 @@ define @intrinsic_vrgather_mask_vx_nxv8i16_nxv8i16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8i16_nxv8i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1995,7 +1995,7 @@ define @intrinsic_vrgather_vx_nxv16i16_nxv16i16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16i16_nxv16i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2018,7 +2018,7 @@ define @intrinsic_vrgather_mask_vx_nxv16i16_nxv16i16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16i16_nxv16i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vrgather_vx_nxv32i16_nxv32i16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv32i16_nxv32i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2063,7 +2063,7 @@ define @intrinsic_vrgather_mask_vx_nxv32i16_nxv32i16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv32i16_nxv32i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2085,7 +2085,7 @@ define @intrinsic_vrgather_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2108,7 +2108,7 @@ define @intrinsic_vrgather_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2130,7 +2130,7 @@ define @intrinsic_vrgather_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2153,7 +2153,7 @@ define @intrinsic_vrgather_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2175,7 +2175,7 @@ define @intrinsic_vrgather_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2198,7 +2198,7 @@ define @intrinsic_vrgather_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2220,7 +2220,7 @@ define @intrinsic_vrgather_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2243,7 +2243,7 @@ define @intrinsic_vrgather_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2265,7 +2265,7 @@ define @intrinsic_vrgather_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2288,7 +2288,7 @@ define @intrinsic_vrgather_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2310,7 +2310,7 @@ define @intrinsic_vrgather_vx_nxv1f16_nxv1f16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1f16_nxv1f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2333,7 +2333,7 @@ define @intrinsic_vrgather_mask_vx_nxv1f16_nxv1f16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1f16_nxv1f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2355,7 +2355,7 @@ define @intrinsic_vrgather_vx_nxv2f16_nxv2f16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2f16_nxv2f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2378,7 +2378,7 @@ define @intrinsic_vrgather_mask_vx_nxv2f16_nxv2f16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2f16_nxv2f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2400,7 +2400,7 @@ define @intrinsic_vrgather_vx_nxv4f16_nxv4f16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4f16_nxv4f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2423,7 +2423,7 @@ define @intrinsic_vrgather_mask_vx_nxv4f16_nxv4f16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4f16_nxv4f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2445,7 +2445,7 @@ define @intrinsic_vrgather_vx_nxv8f16_nxv8f16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8f16_nxv8f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2468,7 +2468,7 @@ define @intrinsic_vrgather_mask_vx_nxv8f16_nxv8f16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8f16_nxv8f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2490,7 +2490,7 @@ define @intrinsic_vrgather_vx_nxv16f16_nxv16f16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16f16_nxv16f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2513,7 +2513,7 @@ define @intrinsic_vrgather_mask_vx_nxv16f16_nxv16f16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16f16_nxv16f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vrgather_vx_nxv32f16_nxv32f16_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv32f16_nxv32f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2558,7 +2558,7 @@ define @intrinsic_vrgather_mask_vx_nxv32f16_nxv32f16_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv32f16_nxv32f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2580,7 +2580,7 @@ define @intrinsic_vrgather_vx_nxv1f32_nxv1f32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1f32_nxv1f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2603,7 +2603,7 @@ define @intrinsic_vrgather_mask_vx_nxv1f32_nxv1f32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1f32_nxv1f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2625,7 +2625,7 @@ define @intrinsic_vrgather_vx_nxv2f32_nxv2f32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2f32_nxv2f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2648,7 +2648,7 @@ define @intrinsic_vrgather_mask_vx_nxv2f32_nxv2f32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2f32_nxv2f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2670,7 +2670,7 @@ define @intrinsic_vrgather_vx_nxv4f32_nxv4f32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4f32_nxv4f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2693,7 +2693,7 @@ define @intrinsic_vrgather_mask_vx_nxv4f32_nxv4f32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4f32_nxv4f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2715,7 +2715,7 @@ define @intrinsic_vrgather_vx_nxv8f32_nxv8f32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8f32_nxv8f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2738,7 +2738,7 @@ define @intrinsic_vrgather_mask_vx_nxv8f32_nxv8f32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8f32_nxv8f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2760,7 +2760,7 @@ define @intrinsic_vrgather_vx_nxv16f32_nxv16f32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16f32_nxv16f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2783,7 +2783,7 @@ define @intrinsic_vrgather_mask_vx_nxv16f32_nxv16f32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16f32_nxv16f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2805,7 +2805,7 @@ define @intrinsic_vrgather_vx_nxv1f64_nxv1f64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1f64_nxv1f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2828,7 +2828,7 @@ define @intrinsic_vrgather_mask_vx_nxv1f64_nxv1f64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1f64_nxv1f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2850,7 +2850,7 @@ define @intrinsic_vrgather_vx_nxv2f64_nxv2f64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2f64_nxv2f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2873,7 +2873,7 @@ define @intrinsic_vrgather_mask_vx_nxv2f64_nxv2f64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2f64_nxv2f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2895,7 +2895,7 @@ define @intrinsic_vrgather_vx_nxv4f64_nxv4f64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4f64_nxv4f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2918,7 +2918,7 @@ define @intrinsic_vrgather_mask_vx_nxv4f64_nxv4f64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4f64_nxv4f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2940,7 +2940,7 @@ define @intrinsic_vrgather_vx_nxv8f64_nxv8f64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8f64_nxv8f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2963,7 +2963,7 @@ define @intrinsic_vrgather_mask_vx_nxv8f64_nxv8f64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8f64_nxv8f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2980,7 +2980,7 @@ define @intrinsic_vrgather_vi_nxv1i8_nxv1i8_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1i8_nxv1i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2996,7 +2996,7 @@ define @intrinsic_vrgather_mask_vi_nxv1i8_nxv1i8_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1i8_nxv1i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3013,7 +3013,7 @@ define @intrinsic_vrgather_vi_nxv2i8_nxv2i8_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2i8_nxv2i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3029,7 +3029,7 @@ define @intrinsic_vrgather_mask_vi_nxv2i8_nxv2i8_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2i8_nxv2i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3046,7 +3046,7 @@ define @intrinsic_vrgather_vi_nxv4i8_nxv4i8_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4i8_nxv4i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3062,7 +3062,7 @@ define @intrinsic_vrgather_mask_vi_nxv4i8_nxv4i8_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4i8_nxv4i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3079,7 +3079,7 @@ define @intrinsic_vrgather_vi_nxv8i8_nxv8i8_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8i8_nxv8i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3095,7 +3095,7 @@ define @intrinsic_vrgather_mask_vi_nxv8i8_nxv8i8_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8i8_nxv8i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3112,7 +3112,7 @@ define @intrinsic_vrgather_vi_nxv16i8_nxv16i8_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16i8_nxv16i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3128,7 +3128,7 @@ define @intrinsic_vrgather_mask_vi_nxv16i8_nxv16i8_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16i8_nxv16i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3145,7 +3145,7 @@ define @intrinsic_vrgather_vi_nxv32i8_nxv32i8_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv32i8_nxv32i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3161,7 +3161,7 @@ define @intrinsic_vrgather_mask_vi_nxv32i8_nxv32i8_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv32i8_nxv32i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3178,7 +3178,7 @@ define @intrinsic_vrgather_vi_nxv64i8_nxv64i8_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv64i8_nxv64i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3194,7 +3194,7 @@ define @intrinsic_vrgather_mask_vi_nxv64i8_nxv64i8_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv64i8_nxv64i8_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3211,7 +3211,7 @@ define @intrinsic_vrgather_vi_nxv1i16_nxv1i16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1i16_nxv1i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3227,7 +3227,7 @@ define @intrinsic_vrgather_mask_vi_nxv1i16_nxv1i16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1i16_nxv1i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3244,7 +3244,7 @@ define @intrinsic_vrgather_vi_nxv2i16_nxv2i16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2i16_nxv2i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3260,7 +3260,7 @@ define @intrinsic_vrgather_mask_vi_nxv2i16_nxv2i16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2i16_nxv2i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3277,7 +3277,7 @@ define @intrinsic_vrgather_vi_nxv4i16_nxv4i16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4i16_nxv4i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3293,7 +3293,7 @@ define @intrinsic_vrgather_mask_vi_nxv4i16_nxv4i16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4i16_nxv4i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3310,7 +3310,7 @@ define @intrinsic_vrgather_vi_nxv8i16_nxv8i16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8i16_nxv8i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3326,7 +3326,7 @@ define @intrinsic_vrgather_mask_vi_nxv8i16_nxv8i16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8i16_nxv8i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3343,7 +3343,7 @@ define @intrinsic_vrgather_vi_nxv16i16_nxv16i16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16i16_nxv16i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3359,7 +3359,7 @@ define @intrinsic_vrgather_mask_vi_nxv16i16_nxv16i16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16i16_nxv16i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3376,7 +3376,7 @@ define @intrinsic_vrgather_vi_nxv32i16_nxv32i16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv32i16_nxv32i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3392,7 +3392,7 @@ define @intrinsic_vrgather_mask_vi_nxv32i16_nxv32i16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv32i16_nxv32i16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3409,7 +3409,7 @@ define @intrinsic_vrgather_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3425,7 +3425,7 @@ define @intrinsic_vrgather_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3442,7 +3442,7 @@ define @intrinsic_vrgather_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3458,7 +3458,7 @@ define @intrinsic_vrgather_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3475,7 +3475,7 @@ define @intrinsic_vrgather_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3491,7 +3491,7 @@ define @intrinsic_vrgather_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3508,7 +3508,7 @@ define @intrinsic_vrgather_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3524,7 +3524,7 @@ define @intrinsic_vrgather_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3541,7 +3541,7 @@ define @intrinsic_vrgather_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3557,7 +3557,7 @@ define @intrinsic_vrgather_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3574,7 +3574,7 @@ define @intrinsic_vrgather_vi_nxv1f16_nxv1f16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1f16_nxv1f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3590,7 +3590,7 @@ define @intrinsic_vrgather_mask_vi_nxv1f16_nxv1f16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1f16_nxv1f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3607,7 +3607,7 @@ define @intrinsic_vrgather_vi_nxv2f16_nxv2f16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2f16_nxv2f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3623,7 +3623,7 @@ define @intrinsic_vrgather_mask_vi_nxv2f16_nxv2f16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2f16_nxv2f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3640,7 +3640,7 @@ define @intrinsic_vrgather_vi_nxv4f16_nxv4f16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4f16_nxv4f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3656,7 +3656,7 @@ define @intrinsic_vrgather_mask_vi_nxv4f16_nxv4f16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4f16_nxv4f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3673,7 +3673,7 @@ define @intrinsic_vrgather_vi_nxv8f16_nxv8f16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8f16_nxv8f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3689,7 +3689,7 @@ define @intrinsic_vrgather_mask_vi_nxv8f16_nxv8f16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8f16_nxv8f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3706,7 +3706,7 @@ define @intrinsic_vrgather_vi_nxv16f16_nxv16f16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16f16_nxv16f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3722,7 +3722,7 @@ define @intrinsic_vrgather_mask_vi_nxv16f16_nxv16f16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16f16_nxv16f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3739,7 +3739,7 @@ define @intrinsic_vrgather_vi_nxv32f16_nxv32f16_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv32f16_nxv32f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3755,7 +3755,7 @@ define @intrinsic_vrgather_mask_vi_nxv32f16_nxv32f16_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv32f16_nxv32f16_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3772,7 +3772,7 @@ define @intrinsic_vrgather_vi_nxv1f32_nxv1f32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1f32_nxv1f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3788,7 +3788,7 @@ define @intrinsic_vrgather_mask_vi_nxv1f32_nxv1f32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1f32_nxv1f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3805,7 +3805,7 @@ define @intrinsic_vrgather_vi_nxv2f32_nxv2f32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2f32_nxv2f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3821,7 +3821,7 @@ define @intrinsic_vrgather_mask_vi_nxv2f32_nxv2f32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2f32_nxv2f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3838,7 +3838,7 @@ define @intrinsic_vrgather_vi_nxv4f32_nxv4f32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4f32_nxv4f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3854,7 +3854,7 @@ define @intrinsic_vrgather_mask_vi_nxv4f32_nxv4f32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4f32_nxv4f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3871,7 +3871,7 @@ define @intrinsic_vrgather_vi_nxv8f32_nxv8f32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8f32_nxv8f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3887,7 +3887,7 @@ define @intrinsic_vrgather_mask_vi_nxv8f32_nxv8f32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8f32_nxv8f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3904,7 +3904,7 @@ define @intrinsic_vrgather_vi_nxv16f32_nxv16f32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16f32_nxv16f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3920,7 +3920,7 @@ define @intrinsic_vrgather_mask_vi_nxv16f32_nxv16f32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16f32_nxv16f32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3937,7 +3937,7 @@ define @intrinsic_vrgather_vi_nxv1f64_nxv1f64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1f64_nxv1f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3953,7 +3953,7 @@ define @intrinsic_vrgather_mask_vi_nxv1f64_nxv1f64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1f64_nxv1f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3970,7 +3970,7 @@ define @intrinsic_vrgather_vi_nxv2f64_nxv2f64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2f64_nxv2f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3986,7 +3986,7 @@ define @intrinsic_vrgather_mask_vi_nxv2f64_nxv2f64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2f64_nxv2f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4003,7 +4003,7 @@ define @intrinsic_vrgather_vi_nxv4f64_nxv4f64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4f64_nxv4f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4019,7 +4019,7 @@ define @intrinsic_vrgather_mask_vi_nxv4f64_nxv4f64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4f64_nxv4f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4036,7 +4036,7 @@ define @intrinsic_vrgather_vi_nxv8f64_nxv8f64_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8f64_nxv8f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4052,7 +4052,7 @@ define @intrinsic_vrgather_mask_vi_nxv8f64_nxv8f64_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8f64_nxv8f64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vrgather-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vrgather-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrgather-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrgather-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vrgather_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vrgather_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vrgather_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vrgather_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vrgather_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vrgather_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vrgather_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vrgather_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vrgather_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vrgather_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vrgather_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vrgather_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vrgather_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vrgather_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vrgather_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vrgather_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vrgather_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vrgather_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vrgather_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vrgather_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -483,7 +483,7 @@ define @intrinsic_vrgather_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -505,7 +505,7 @@ define @intrinsic_vrgather_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -528,7 +528,7 @@ define @intrinsic_vrgather_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -550,7 +550,7 @@ define @intrinsic_vrgather_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vrgather_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vrgather_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vrgather_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -664,7 +664,7 @@ define @intrinsic_vrgather_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -686,7 +686,7 @@ define @intrinsic_vrgather_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -709,7 +709,7 @@ define @intrinsic_vrgather_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vrgather_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vrgather_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -776,7 +776,7 @@ define @intrinsic_vrgather_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -800,7 +800,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -822,7 +822,7 @@ define @intrinsic_vrgather_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -845,7 +845,7 @@ define @intrinsic_vrgather_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -867,7 +867,7 @@ define @intrinsic_vrgather_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -890,7 +890,7 @@ define @intrinsic_vrgather_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -912,7 +912,7 @@ define @intrinsic_vrgather_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -935,7 +935,7 @@ define @intrinsic_vrgather_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -957,7 +957,7 @@ define @intrinsic_vrgather_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -981,7 +981,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vrgather_vv_nxv1f16_nxv1f16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1026,7 +1026,7 @@ define @intrinsic_vrgather_mask_vv_nxv1f16_nxv1f16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1048,7 +1048,7 @@ define @intrinsic_vrgather_vv_nxv2f16_nxv2f16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1071,7 +1071,7 @@ define @intrinsic_vrgather_mask_vv_nxv2f16_nxv2f16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1093,7 +1093,7 @@ define @intrinsic_vrgather_vv_nxv4f16_nxv4f16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1116,7 +1116,7 @@ define @intrinsic_vrgather_mask_vv_nxv4f16_nxv4f16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1138,7 +1138,7 @@ define @intrinsic_vrgather_vv_nxv8f16_nxv8f16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1161,7 +1161,7 @@ define @intrinsic_vrgather_mask_vv_nxv8f16_nxv8f16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vrgather_vv_nxv16f16_nxv16f16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1206,7 +1206,7 @@ define @intrinsic_vrgather_mask_vv_nxv16f16_nxv16f16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define @intrinsic_vrgather_vv_nxv32f16_nxv32f16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1252,7 +1252,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1274,7 +1274,7 @@ define @intrinsic_vrgather_vv_nxv1f32_nxv1f32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1297,7 +1297,7 @@ define @intrinsic_vrgather_mask_vv_nxv1f32_nxv1f32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1319,7 +1319,7 @@ define @intrinsic_vrgather_vv_nxv2f32_nxv2f32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1342,7 +1342,7 @@ define @intrinsic_vrgather_mask_vv_nxv2f32_nxv2f32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1364,7 +1364,7 @@ define @intrinsic_vrgather_vv_nxv4f32_nxv4f32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1387,7 +1387,7 @@ define @intrinsic_vrgather_mask_vv_nxv4f32_nxv4f32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1409,7 +1409,7 @@ define @intrinsic_vrgather_vv_nxv8f32_nxv8f32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1432,7 +1432,7 @@ define @intrinsic_vrgather_mask_vv_nxv8f32_nxv8f32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1454,7 +1454,7 @@ define @intrinsic_vrgather_vv_nxv16f32_nxv16f32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1478,7 +1478,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1500,7 +1500,7 @@ define @intrinsic_vrgather_vv_nxv1f64_nxv1f64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1523,7 +1523,7 @@ define @intrinsic_vrgather_mask_vv_nxv1f64_nxv1f64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1545,7 +1545,7 @@ define @intrinsic_vrgather_vv_nxv2f64_nxv2f64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1568,7 +1568,7 @@ define @intrinsic_vrgather_mask_vv_nxv2f64_nxv2f64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1590,7 +1590,7 @@ define @intrinsic_vrgather_vv_nxv4f64_nxv4f64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1613,7 +1613,7 @@ define @intrinsic_vrgather_mask_vv_nxv4f64_nxv4f64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1635,7 +1635,7 @@ define @intrinsic_vrgather_vv_nxv8f64_nxv8f64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vv_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1659,7 +1659,7 @@ ; CHECK-LABEL: intrinsic_vrgather_mask_vv_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1681,7 +1681,7 @@ define @intrinsic_vrgather_vx_nxv1i8_nxv1i8_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1i8_nxv1i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1704,7 +1704,7 @@ define @intrinsic_vrgather_mask_vx_nxv1i8_nxv1i8_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1i8_nxv1i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1726,7 +1726,7 @@ define @intrinsic_vrgather_vx_nxv2i8_nxv2i8_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2i8_nxv2i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1749,7 +1749,7 @@ define @intrinsic_vrgather_mask_vx_nxv2i8_nxv2i8_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2i8_nxv2i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1771,7 +1771,7 @@ define @intrinsic_vrgather_vx_nxv4i8_nxv4i8_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4i8_nxv4i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1794,7 +1794,7 @@ define @intrinsic_vrgather_mask_vx_nxv4i8_nxv4i8_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4i8_nxv4i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1816,7 +1816,7 @@ define @intrinsic_vrgather_vx_nxv8i8_nxv8i8_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8i8_nxv8i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1839,7 +1839,7 @@ define @intrinsic_vrgather_mask_vx_nxv8i8_nxv8i8_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8i8_nxv8i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vrgather_vx_nxv16i8_nxv16i8_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16i8_nxv16i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1884,7 +1884,7 @@ define @intrinsic_vrgather_mask_vx_nxv16i8_nxv16i8_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16i8_nxv16i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1906,7 +1906,7 @@ define @intrinsic_vrgather_vx_nxv32i8_nxv32i8_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv32i8_nxv32i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1929,7 +1929,7 @@ define @intrinsic_vrgather_mask_vx_nxv32i8_nxv32i8_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv32i8_nxv32i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1951,7 +1951,7 @@ define @intrinsic_vrgather_vx_nxv64i8_nxv64i8_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv64i8_nxv64i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1974,7 +1974,7 @@ define @intrinsic_vrgather_mask_vx_nxv64i8_nxv64i8_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv64i8_nxv64i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1996,7 +1996,7 @@ define @intrinsic_vrgather_vx_nxv1i16_nxv1i16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1i16_nxv1i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2019,7 +2019,7 @@ define @intrinsic_vrgather_mask_vx_nxv1i16_nxv1i16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1i16_nxv1i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2041,7 +2041,7 @@ define @intrinsic_vrgather_vx_nxv2i16_nxv2i16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2i16_nxv2i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2064,7 +2064,7 @@ define @intrinsic_vrgather_mask_vx_nxv2i16_nxv2i16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2i16_nxv2i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2086,7 +2086,7 @@ define @intrinsic_vrgather_vx_nxv4i16_nxv4i16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4i16_nxv4i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2109,7 +2109,7 @@ define @intrinsic_vrgather_mask_vx_nxv4i16_nxv4i16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4i16_nxv4i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2131,7 +2131,7 @@ define @intrinsic_vrgather_vx_nxv8i16_nxv8i16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8i16_nxv8i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2154,7 +2154,7 @@ define @intrinsic_vrgather_mask_vx_nxv8i16_nxv8i16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8i16_nxv8i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2176,7 +2176,7 @@ define @intrinsic_vrgather_vx_nxv16i16_nxv16i16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16i16_nxv16i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2199,7 +2199,7 @@ define @intrinsic_vrgather_mask_vx_nxv16i16_nxv16i16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16i16_nxv16i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2221,7 +2221,7 @@ define @intrinsic_vrgather_vx_nxv32i16_nxv32i16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv32i16_nxv32i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2244,7 +2244,7 @@ define @intrinsic_vrgather_mask_vx_nxv32i16_nxv32i16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv32i16_nxv32i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2266,7 +2266,7 @@ define @intrinsic_vrgather_vx_nxv1i32_nxv1i32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1i32_nxv1i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2289,7 +2289,7 @@ define @intrinsic_vrgather_mask_vx_nxv1i32_nxv1i32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1i32_nxv1i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vrgather_vx_nxv2i32_nxv2i32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2i32_nxv2i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2334,7 +2334,7 @@ define @intrinsic_vrgather_mask_vx_nxv2i32_nxv2i32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2i32_nxv2i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2356,7 +2356,7 @@ define @intrinsic_vrgather_vx_nxv4i32_nxv4i32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4i32_nxv4i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2379,7 +2379,7 @@ define @intrinsic_vrgather_mask_vx_nxv4i32_nxv4i32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4i32_nxv4i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2401,7 +2401,7 @@ define @intrinsic_vrgather_vx_nxv8i32_nxv8i32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8i32_nxv8i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2424,7 +2424,7 @@ define @intrinsic_vrgather_mask_vx_nxv8i32_nxv8i32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8i32_nxv8i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2446,7 +2446,7 @@ define @intrinsic_vrgather_vx_nxv16i32_nxv16i32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16i32_nxv16i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2469,7 +2469,7 @@ define @intrinsic_vrgather_mask_vx_nxv16i32_nxv16i32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16i32_nxv16i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2491,7 +2491,7 @@ define @intrinsic_vrgather_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2514,7 +2514,7 @@ define @intrinsic_vrgather_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2536,7 +2536,7 @@ define @intrinsic_vrgather_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2559,7 +2559,7 @@ define @intrinsic_vrgather_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2581,7 +2581,7 @@ define @intrinsic_vrgather_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2604,7 +2604,7 @@ define @intrinsic_vrgather_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2626,7 +2626,7 @@ define @intrinsic_vrgather_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2649,7 +2649,7 @@ define @intrinsic_vrgather_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2671,7 +2671,7 @@ define @intrinsic_vrgather_vx_nxv1f16_nxv1f16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1f16_nxv1f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2694,7 +2694,7 @@ define @intrinsic_vrgather_mask_vx_nxv1f16_nxv1f16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1f16_nxv1f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2716,7 +2716,7 @@ define @intrinsic_vrgather_vx_nxv2f16_nxv2f16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2f16_nxv2f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2739,7 +2739,7 @@ define @intrinsic_vrgather_mask_vx_nxv2f16_nxv2f16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2f16_nxv2f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2761,7 +2761,7 @@ define @intrinsic_vrgather_vx_nxv4f16_nxv4f16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4f16_nxv4f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2784,7 +2784,7 @@ define @intrinsic_vrgather_mask_vx_nxv4f16_nxv4f16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4f16_nxv4f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2806,7 +2806,7 @@ define @intrinsic_vrgather_vx_nxv8f16_nxv8f16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8f16_nxv8f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2829,7 +2829,7 @@ define @intrinsic_vrgather_mask_vx_nxv8f16_nxv8f16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8f16_nxv8f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2851,7 +2851,7 @@ define @intrinsic_vrgather_vx_nxv16f16_nxv16f16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16f16_nxv16f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2874,7 +2874,7 @@ define @intrinsic_vrgather_mask_vx_nxv16f16_nxv16f16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16f16_nxv16f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2896,7 +2896,7 @@ define @intrinsic_vrgather_vx_nxv32f16_nxv32f16_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv32f16_nxv32f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2919,7 +2919,7 @@ define @intrinsic_vrgather_mask_vx_nxv32f16_nxv32f16_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv32f16_nxv32f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2941,7 +2941,7 @@ define @intrinsic_vrgather_vx_nxv1f32_nxv1f32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1f32_nxv1f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -2964,7 +2964,7 @@ define @intrinsic_vrgather_mask_vx_nxv1f32_nxv1f32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1f32_nxv1f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2986,7 +2986,7 @@ define @intrinsic_vrgather_vx_nxv2f32_nxv2f32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2f32_nxv2f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3009,7 +3009,7 @@ define @intrinsic_vrgather_mask_vx_nxv2f32_nxv2f32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2f32_nxv2f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3031,7 +3031,7 @@ define @intrinsic_vrgather_vx_nxv4f32_nxv4f32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4f32_nxv4f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3054,7 +3054,7 @@ define @intrinsic_vrgather_mask_vx_nxv4f32_nxv4f32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4f32_nxv4f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3076,7 +3076,7 @@ define @intrinsic_vrgather_vx_nxv8f32_nxv8f32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8f32_nxv8f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3099,7 +3099,7 @@ define @intrinsic_vrgather_mask_vx_nxv8f32_nxv8f32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8f32_nxv8f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3121,7 +3121,7 @@ define @intrinsic_vrgather_vx_nxv16f32_nxv16f32_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv16f32_nxv16f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3144,7 +3144,7 @@ define @intrinsic_vrgather_mask_vx_nxv16f32_nxv16f32_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv16f32_nxv16f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3166,7 +3166,7 @@ define @intrinsic_vrgather_vx_nxv1f64_nxv1f64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv1f64_nxv1f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3189,7 +3189,7 @@ define @intrinsic_vrgather_mask_vx_nxv1f64_nxv1f64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv1f64_nxv1f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3211,7 +3211,7 @@ define @intrinsic_vrgather_vx_nxv2f64_nxv2f64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv2f64_nxv2f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3234,7 +3234,7 @@ define @intrinsic_vrgather_mask_vx_nxv2f64_nxv2f64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv2f64_nxv2f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3256,7 +3256,7 @@ define @intrinsic_vrgather_vx_nxv4f64_nxv4f64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv4f64_nxv4f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3279,7 +3279,7 @@ define @intrinsic_vrgather_mask_vx_nxv4f64_nxv4f64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv4f64_nxv4f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3301,7 +3301,7 @@ define @intrinsic_vrgather_vx_nxv8f64_nxv8f64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vx_nxv8f64_nxv8f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3324,7 +3324,7 @@ define @intrinsic_vrgather_mask_vx_nxv8f64_nxv8f64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vx_nxv8f64_nxv8f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3341,7 +3341,7 @@ define @intrinsic_vrgather_vi_nxv1i8_nxv1i8_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1i8_nxv1i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3357,7 +3357,7 @@ define @intrinsic_vrgather_mask_vi_nxv1i8_nxv1i8_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1i8_nxv1i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3374,7 +3374,7 @@ define @intrinsic_vrgather_vi_nxv2i8_nxv2i8_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2i8_nxv2i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3390,7 +3390,7 @@ define @intrinsic_vrgather_mask_vi_nxv2i8_nxv2i8_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2i8_nxv2i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3407,7 +3407,7 @@ define @intrinsic_vrgather_vi_nxv4i8_nxv4i8_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4i8_nxv4i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3423,7 +3423,7 @@ define @intrinsic_vrgather_mask_vi_nxv4i8_nxv4i8_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4i8_nxv4i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3440,7 +3440,7 @@ define @intrinsic_vrgather_vi_nxv8i8_nxv8i8_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8i8_nxv8i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3456,7 +3456,7 @@ define @intrinsic_vrgather_mask_vi_nxv8i8_nxv8i8_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8i8_nxv8i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3473,7 +3473,7 @@ define @intrinsic_vrgather_vi_nxv16i8_nxv16i8_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16i8_nxv16i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3489,7 +3489,7 @@ define @intrinsic_vrgather_mask_vi_nxv16i8_nxv16i8_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16i8_nxv16i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3506,7 +3506,7 @@ define @intrinsic_vrgather_vi_nxv32i8_nxv32i8_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv32i8_nxv32i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3522,7 +3522,7 @@ define @intrinsic_vrgather_mask_vi_nxv32i8_nxv32i8_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv32i8_nxv32i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3539,7 +3539,7 @@ define @intrinsic_vrgather_vi_nxv64i8_nxv64i8_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv64i8_nxv64i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3555,7 +3555,7 @@ define @intrinsic_vrgather_mask_vi_nxv64i8_nxv64i8_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv64i8_nxv64i8_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3572,7 +3572,7 @@ define @intrinsic_vrgather_vi_nxv1i16_nxv1i16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1i16_nxv1i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3588,7 +3588,7 @@ define @intrinsic_vrgather_mask_vi_nxv1i16_nxv1i16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1i16_nxv1i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3605,7 +3605,7 @@ define @intrinsic_vrgather_vi_nxv2i16_nxv2i16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2i16_nxv2i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3621,7 +3621,7 @@ define @intrinsic_vrgather_mask_vi_nxv2i16_nxv2i16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2i16_nxv2i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3638,7 +3638,7 @@ define @intrinsic_vrgather_vi_nxv4i16_nxv4i16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4i16_nxv4i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3654,7 +3654,7 @@ define @intrinsic_vrgather_mask_vi_nxv4i16_nxv4i16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4i16_nxv4i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3671,7 +3671,7 @@ define @intrinsic_vrgather_vi_nxv8i16_nxv8i16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8i16_nxv8i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3687,7 +3687,7 @@ define @intrinsic_vrgather_mask_vi_nxv8i16_nxv8i16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8i16_nxv8i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3704,7 +3704,7 @@ define @intrinsic_vrgather_vi_nxv16i16_nxv16i16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16i16_nxv16i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3720,7 +3720,7 @@ define @intrinsic_vrgather_mask_vi_nxv16i16_nxv16i16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16i16_nxv16i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3737,7 +3737,7 @@ define @intrinsic_vrgather_vi_nxv32i16_nxv32i16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv32i16_nxv32i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3753,7 +3753,7 @@ define @intrinsic_vrgather_mask_vi_nxv32i16_nxv32i16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv32i16_nxv32i16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3770,7 +3770,7 @@ define @intrinsic_vrgather_vi_nxv1i32_nxv1i32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1i32_nxv1i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3786,7 +3786,7 @@ define @intrinsic_vrgather_mask_vi_nxv1i32_nxv1i32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1i32_nxv1i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3803,7 +3803,7 @@ define @intrinsic_vrgather_vi_nxv2i32_nxv2i32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2i32_nxv2i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3819,7 +3819,7 @@ define @intrinsic_vrgather_mask_vi_nxv2i32_nxv2i32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2i32_nxv2i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3836,7 +3836,7 @@ define @intrinsic_vrgather_vi_nxv4i32_nxv4i32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4i32_nxv4i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3852,7 +3852,7 @@ define @intrinsic_vrgather_mask_vi_nxv4i32_nxv4i32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4i32_nxv4i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3869,7 +3869,7 @@ define @intrinsic_vrgather_vi_nxv8i32_nxv8i32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8i32_nxv8i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3885,7 +3885,7 @@ define @intrinsic_vrgather_mask_vi_nxv8i32_nxv8i32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8i32_nxv8i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3902,7 +3902,7 @@ define @intrinsic_vrgather_vi_nxv16i32_nxv16i32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16i32_nxv16i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3918,7 +3918,7 @@ define @intrinsic_vrgather_mask_vi_nxv16i32_nxv16i32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16i32_nxv16i32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3935,7 +3935,7 @@ define @intrinsic_vrgather_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3951,7 +3951,7 @@ define @intrinsic_vrgather_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3968,7 +3968,7 @@ define @intrinsic_vrgather_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -3984,7 +3984,7 @@ define @intrinsic_vrgather_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4001,7 +4001,7 @@ define @intrinsic_vrgather_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4017,7 +4017,7 @@ define @intrinsic_vrgather_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4034,7 +4034,7 @@ define @intrinsic_vrgather_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4050,7 +4050,7 @@ define @intrinsic_vrgather_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4067,7 +4067,7 @@ define @intrinsic_vrgather_vi_nxv1f16_nxv1f16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1f16_nxv1f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4083,7 +4083,7 @@ define @intrinsic_vrgather_mask_vi_nxv1f16_nxv1f16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1f16_nxv1f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4100,7 +4100,7 @@ define @intrinsic_vrgather_vi_nxv2f16_nxv2f16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2f16_nxv2f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4116,7 +4116,7 @@ define @intrinsic_vrgather_mask_vi_nxv2f16_nxv2f16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2f16_nxv2f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4133,7 +4133,7 @@ define @intrinsic_vrgather_vi_nxv4f16_nxv4f16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4f16_nxv4f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4149,7 +4149,7 @@ define @intrinsic_vrgather_mask_vi_nxv4f16_nxv4f16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4f16_nxv4f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4166,7 +4166,7 @@ define @intrinsic_vrgather_vi_nxv8f16_nxv8f16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8f16_nxv8f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4182,7 +4182,7 @@ define @intrinsic_vrgather_mask_vi_nxv8f16_nxv8f16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8f16_nxv8f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4199,7 +4199,7 @@ define @intrinsic_vrgather_vi_nxv16f16_nxv16f16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16f16_nxv16f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4215,7 +4215,7 @@ define @intrinsic_vrgather_mask_vi_nxv16f16_nxv16f16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16f16_nxv16f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4232,7 +4232,7 @@ define @intrinsic_vrgather_vi_nxv32f16_nxv32f16_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv32f16_nxv32f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4248,7 +4248,7 @@ define @intrinsic_vrgather_mask_vi_nxv32f16_nxv32f16_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv32f16_nxv32f16_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4265,7 +4265,7 @@ define @intrinsic_vrgather_vi_nxv1f32_nxv1f32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1f32_nxv1f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4281,7 +4281,7 @@ define @intrinsic_vrgather_mask_vi_nxv1f32_nxv1f32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1f32_nxv1f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4298,7 +4298,7 @@ define @intrinsic_vrgather_vi_nxv2f32_nxv2f32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2f32_nxv2f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4314,7 +4314,7 @@ define @intrinsic_vrgather_mask_vi_nxv2f32_nxv2f32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2f32_nxv2f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4331,7 +4331,7 @@ define @intrinsic_vrgather_vi_nxv4f32_nxv4f32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4f32_nxv4f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4347,7 +4347,7 @@ define @intrinsic_vrgather_mask_vi_nxv4f32_nxv4f32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4f32_nxv4f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4364,7 +4364,7 @@ define @intrinsic_vrgather_vi_nxv8f32_nxv8f32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8f32_nxv8f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4380,7 +4380,7 @@ define @intrinsic_vrgather_mask_vi_nxv8f32_nxv8f32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8f32_nxv8f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4397,7 +4397,7 @@ define @intrinsic_vrgather_vi_nxv16f32_nxv16f32_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv16f32_nxv16f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4413,7 +4413,7 @@ define @intrinsic_vrgather_mask_vi_nxv16f32_nxv16f32_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv16f32_nxv16f32_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4430,7 +4430,7 @@ define @intrinsic_vrgather_vi_nxv1f64_nxv1f64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv1f64_nxv1f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrgather.vi v25, v8, 9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4446,7 +4446,7 @@ define @intrinsic_vrgather_mask_vi_nxv1f64_nxv1f64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv1f64_nxv1f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrgather.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4463,7 +4463,7 @@ define @intrinsic_vrgather_vi_nxv2f64_nxv2f64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv2f64_nxv2f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrgather.vi v26, v8, 9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4479,7 +4479,7 @@ define @intrinsic_vrgather_mask_vi_nxv2f64_nxv2f64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv2f64_nxv2f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrgather.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4496,7 +4496,7 @@ define @intrinsic_vrgather_vi_nxv4f64_nxv4f64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv4f64_nxv4f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgather.vi v28, v8, 9 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4512,7 +4512,7 @@ define @intrinsic_vrgather_mask_vi_nxv4f64_nxv4f64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv4f64_nxv4f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgather.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4529,7 +4529,7 @@ define @intrinsic_vrgather_vi_nxv8f64_nxv8f64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrgather_vi_nxv8f64_nxv8f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgather.vi v16, v8, 9 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -4545,7 +4545,7 @@ define @intrinsic_vrgather_mask_vi_nxv8f64_nxv8f64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrgather_mask_vi_nxv8f64_nxv8f64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vrgather.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vrgatherei16-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vrgatherei16-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrgatherei16-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrgatherei16-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vrgatherei16_vv_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vrgatherei16_vv_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vrgatherei16_vv_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vrgatherei16_vv_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vrgatherei16_vv_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vrgatherei16_vv_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vrgatherei16_vv_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vrgatherei16_vv_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vrgatherei16_vv_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vrgatherei16_vv_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vrgatherei16_vv_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vrgatherei16_vv_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -528,7 +528,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -550,7 +550,7 @@ define @intrinsic_vrgatherei16_vv_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -573,7 +573,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -595,7 +595,7 @@ define @intrinsic_vrgatherei16_vv_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -618,7 +618,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -640,7 +640,7 @@ define @intrinsic_vrgatherei16_vv_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -663,7 +663,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -685,7 +685,7 @@ define @intrinsic_vrgatherei16_vv_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -709,7 +709,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vrgatherei16_vv_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -776,7 +776,7 @@ define @intrinsic_vrgatherei16_vv_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -800,7 +800,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl2re16.v v26, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v26, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -822,7 +822,7 @@ define @intrinsic_vrgatherei16_vv_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -845,7 +845,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1f16_nxv1f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -867,7 +867,7 @@ define @intrinsic_vrgatherei16_vv_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -890,7 +890,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv2f16_nxv2f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -912,7 +912,7 @@ define @intrinsic_vrgatherei16_vv_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -935,7 +935,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4f16_nxv4f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -957,7 +957,7 @@ define @intrinsic_vrgatherei16_vv_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -980,7 +980,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8f16_nxv8f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1002,7 +1002,7 @@ define @intrinsic_vrgatherei16_vv_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1025,7 +1025,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv16f16_nxv16f16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vrgatherei16_vv_nxv32f16_nxv32f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1071,7 +1071,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1093,7 +1093,7 @@ define @intrinsic_vrgatherei16_vv_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1116,7 +1116,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1f32_nxv1f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1138,7 +1138,7 @@ define @intrinsic_vrgatherei16_vv_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1161,7 +1161,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4f32_nxv4f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vrgatherei16_vv_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1206,7 +1206,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8f32_nxv8f32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define @intrinsic_vrgatherei16_vv_nxv16f32_nxv16f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1252,7 +1252,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1274,7 +1274,7 @@ define @intrinsic_vrgatherei16_vv_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1297,7 +1297,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4f64_nxv4f64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1319,7 +1319,7 @@ define @intrinsic_vrgatherei16_vv_nxv8f64_nxv8f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1343,7 +1343,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl2re16.v v26, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v26, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vrgatherei16-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vrgatherei16-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrgatherei16-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrgatherei16-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vrgatherei16_vv_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vrgatherei16_vv_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vrgatherei16_vv_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vrgatherei16_vv_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v10 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vrgatherei16_vv_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v12 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vrgatherei16_vv_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v16 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vrgatherei16_vv_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vrgatherei16_vv_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vrgatherei16_vv_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vrgatherei16_vv_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vrgatherei16_vv_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vrgatherei16_vv_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -528,7 +528,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -550,7 +550,7 @@ define @intrinsic_vrgatherei16_vv_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -573,7 +573,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -595,7 +595,7 @@ define @intrinsic_vrgatherei16_vv_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -618,7 +618,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -640,7 +640,7 @@ define @intrinsic_vrgatherei16_vv_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -663,7 +663,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -685,7 +685,7 @@ define @intrinsic_vrgatherei16_vv_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -709,7 +709,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vrgatherei16_vv_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -754,7 +754,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -776,7 +776,7 @@ define @intrinsic_vrgatherei16_vv_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -800,7 +800,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl2re16.v v26, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v26, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -822,7 +822,7 @@ define @intrinsic_vrgatherei16_vv_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -845,7 +845,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1f16_nxv1f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -867,7 +867,7 @@ define @intrinsic_vrgatherei16_vv_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -890,7 +890,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv2f16_nxv2f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -912,7 +912,7 @@ define @intrinsic_vrgatherei16_vv_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -935,7 +935,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4f16_nxv4f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -957,7 +957,7 @@ define @intrinsic_vrgatherei16_vv_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -980,7 +980,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8f16_nxv8f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1002,7 +1002,7 @@ define @intrinsic_vrgatherei16_vv_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1025,7 +1025,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv16f16_nxv16f16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vrgatherei16_vv_nxv32f16_nxv32f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1071,7 +1071,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1093,7 +1093,7 @@ define @intrinsic_vrgatherei16_vv_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1116,7 +1116,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv1f32_nxv1f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1138,7 +1138,7 @@ define @intrinsic_vrgatherei16_vv_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrgatherei16.vv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1161,7 +1161,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4f32_nxv4f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vrgatherei16_vv_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1206,7 +1206,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv8f32_nxv8f32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define @intrinsic_vrgatherei16_vv_nxv16f32_nxv16f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1252,7 +1252,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1274,7 +1274,7 @@ define @intrinsic_vrgatherei16_vv_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrgatherei16.vv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1297,7 +1297,7 @@ define @intrinsic_vrgatherei16_mask_vv_nxv4f64_nxv4f64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1319,7 +1319,7 @@ define @intrinsic_vrgatherei16_vv_nxv8f64_nxv8f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrgatherei16_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrgatherei16.vv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1343,7 +1343,7 @@ ; CHECK-LABEL: intrinsic_vrgatherei16_mask_vv_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl2re16.v v26, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrgatherei16.vv v8, v16, v26, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vrsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vrsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrsub-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vrsub_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vrsub_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vrsub_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vrsub_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vrsub_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vrsub_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vrsub_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vrsub_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vrsub_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vrsub_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vrsub_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vrsub_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vrsub_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vrsub_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -317,7 +317,7 @@ define @intrinsic_vrsub_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -339,7 +339,7 @@ define @intrinsic_vrsub_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -361,7 +361,7 @@ define @intrinsic_vrsub_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -383,7 +383,7 @@ define @intrinsic_vrsub_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vrsub_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -427,7 +427,7 @@ define @intrinsic_vrsub_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vrsub_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -471,7 +471,7 @@ define @intrinsic_vrsub_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vrsub_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -515,7 +515,7 @@ define @intrinsic_vrsub_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -537,7 +537,7 @@ define @intrinsic_vrsub_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -559,7 +559,7 @@ define @intrinsic_vrsub_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -581,7 +581,7 @@ define @intrinsic_vrsub_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vrsub_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -625,7 +625,7 @@ define @intrinsic_vrsub_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ define @intrinsic_vrsub_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vrsub_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -691,7 +691,7 @@ define @intrinsic_vrsub_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ define @intrinsic_vrsub_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -735,7 +735,7 @@ define @intrinsic_vrsub_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -757,7 +757,7 @@ define @intrinsic_vrsub_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ define @intrinsic_vrsub_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vsub.vv v8, v25, v8 @@ -832,10 +832,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v25, v9, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -861,7 +861,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vsub.vv v8, v26, v8 @@ -889,10 +889,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v26, v10, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -918,7 +918,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vsub.vv v8, v28, v8 @@ -946,10 +946,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v28, v12, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -975,7 +975,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vsub.vv v8, v16, v8 @@ -1003,10 +1003,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v24, v16, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1024,7 +1024,7 @@ define @intrinsic_vrsub_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vrsub_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1056,7 +1056,7 @@ define @intrinsic_vrsub_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1071,7 +1071,7 @@ define @intrinsic_vrsub_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1088,7 +1088,7 @@ define @intrinsic_vrsub_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1103,7 +1103,7 @@ define @intrinsic_vrsub_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1120,7 +1120,7 @@ define @intrinsic_vrsub_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vrsub_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1152,7 +1152,7 @@ define @intrinsic_vrsub_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1167,7 +1167,7 @@ define @intrinsic_vrsub_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1184,7 +1184,7 @@ define @intrinsic_vrsub_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1199,7 +1199,7 @@ define @intrinsic_vrsub_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1216,7 +1216,7 @@ define @intrinsic_vrsub_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1231,7 +1231,7 @@ define @intrinsic_vrsub_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1248,7 +1248,7 @@ define @intrinsic_vrsub_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1263,7 +1263,7 @@ define @intrinsic_vrsub_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1280,7 +1280,7 @@ define @intrinsic_vrsub_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1295,7 +1295,7 @@ define @intrinsic_vrsub_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1312,7 +1312,7 @@ define @intrinsic_vrsub_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1327,7 +1327,7 @@ define @intrinsic_vrsub_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vrsub_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1359,7 +1359,7 @@ define @intrinsic_vrsub_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1376,7 +1376,7 @@ define @intrinsic_vrsub_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1391,7 +1391,7 @@ define @intrinsic_vrsub_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1408,7 +1408,7 @@ define @intrinsic_vrsub_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1423,7 +1423,7 @@ define @intrinsic_vrsub_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1440,7 +1440,7 @@ define @intrinsic_vrsub_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1455,7 +1455,7 @@ define @intrinsic_vrsub_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1472,7 +1472,7 @@ define @intrinsic_vrsub_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vrsub_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1504,7 +1504,7 @@ define @intrinsic_vrsub_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1519,7 +1519,7 @@ define @intrinsic_vrsub_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1536,7 +1536,7 @@ define @intrinsic_vrsub_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vrsub_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1568,7 +1568,7 @@ define @intrinsic_vrsub_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1583,7 +1583,7 @@ define @intrinsic_vrsub_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1600,7 +1600,7 @@ define @intrinsic_vrsub_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1615,7 +1615,7 @@ define @intrinsic_vrsub_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1632,7 +1632,7 @@ define @intrinsic_vrsub_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1647,7 +1647,7 @@ define @intrinsic_vrsub_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1664,7 +1664,7 @@ define @intrinsic_vrsub_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1679,7 +1679,7 @@ define @intrinsic_vrsub_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1696,7 +1696,7 @@ define @intrinsic_vrsub_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1711,7 +1711,7 @@ define @intrinsic_vrsub_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vrsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vrsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrsub-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vrsub_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vrsub_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vrsub_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vrsub_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vrsub_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vrsub_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vrsub_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vrsub_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vrsub_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vrsub_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vrsub_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vrsub_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vrsub_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vrsub_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -317,7 +317,7 @@ define @intrinsic_vrsub_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -339,7 +339,7 @@ define @intrinsic_vrsub_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -361,7 +361,7 @@ define @intrinsic_vrsub_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -383,7 +383,7 @@ define @intrinsic_vrsub_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vrsub_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -427,7 +427,7 @@ define @intrinsic_vrsub_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vrsub_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -471,7 +471,7 @@ define @intrinsic_vrsub_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vrsub_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -515,7 +515,7 @@ define @intrinsic_vrsub_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -537,7 +537,7 @@ define @intrinsic_vrsub_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -559,7 +559,7 @@ define @intrinsic_vrsub_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -581,7 +581,7 @@ define @intrinsic_vrsub_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vrsub_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -625,7 +625,7 @@ define @intrinsic_vrsub_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ define @intrinsic_vrsub_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vrsub_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -691,7 +691,7 @@ define @intrinsic_vrsub_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ define @intrinsic_vrsub_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -735,7 +735,7 @@ define @intrinsic_vrsub_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -757,7 +757,7 @@ define @intrinsic_vrsub_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ define @intrinsic_vrsub_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -801,7 +801,7 @@ define @intrinsic_vrsub_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vrsub_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vrsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -845,7 +845,7 @@ define @intrinsic_vrsub_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -867,7 +867,7 @@ define @intrinsic_vrsub_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vrsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -889,7 +889,7 @@ define @intrinsic_vrsub_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -911,7 +911,7 @@ define @intrinsic_vrsub_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vrsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -933,7 +933,7 @@ define @intrinsic_vrsub_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -955,7 +955,7 @@ define @intrinsic_vrsub_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vrsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -972,7 +972,7 @@ define @intrinsic_vrsub_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -987,7 +987,7 @@ define @intrinsic_vrsub_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1004,7 +1004,7 @@ define @intrinsic_vrsub_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1019,7 +1019,7 @@ define @intrinsic_vrsub_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1036,7 +1036,7 @@ define @intrinsic_vrsub_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1051,7 +1051,7 @@ define @intrinsic_vrsub_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vrsub_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vrsub_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1100,7 +1100,7 @@ define @intrinsic_vrsub_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ define @intrinsic_vrsub_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1132,7 +1132,7 @@ define @intrinsic_vrsub_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1147,7 +1147,7 @@ define @intrinsic_vrsub_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1164,7 +1164,7 @@ define @intrinsic_vrsub_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vrsub_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1196,7 +1196,7 @@ define @intrinsic_vrsub_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1211,7 +1211,7 @@ define @intrinsic_vrsub_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define @intrinsic_vrsub_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1243,7 +1243,7 @@ define @intrinsic_vrsub_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1260,7 +1260,7 @@ define @intrinsic_vrsub_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vrsub_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1292,7 +1292,7 @@ define @intrinsic_vrsub_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1307,7 +1307,7 @@ define @intrinsic_vrsub_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1324,7 +1324,7 @@ define @intrinsic_vrsub_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1339,7 +1339,7 @@ define @intrinsic_vrsub_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1356,7 +1356,7 @@ define @intrinsic_vrsub_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1371,7 +1371,7 @@ define @intrinsic_vrsub_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1388,7 +1388,7 @@ define @intrinsic_vrsub_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1403,7 +1403,7 @@ define @intrinsic_vrsub_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vrsub_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1435,7 +1435,7 @@ define @intrinsic_vrsub_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1452,7 +1452,7 @@ define @intrinsic_vrsub_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1467,7 +1467,7 @@ define @intrinsic_vrsub_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1484,7 +1484,7 @@ define @intrinsic_vrsub_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1499,7 +1499,7 @@ define @intrinsic_vrsub_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1516,7 +1516,7 @@ define @intrinsic_vrsub_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vrsub_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1548,7 +1548,7 @@ define @intrinsic_vrsub_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1563,7 +1563,7 @@ define @intrinsic_vrsub_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vrsub.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1580,7 +1580,7 @@ define @intrinsic_vrsub_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1595,7 +1595,7 @@ define @intrinsic_vrsub_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vrsub.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1612,7 +1612,7 @@ define @intrinsic_vrsub_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1627,7 +1627,7 @@ define @intrinsic_vrsub_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vrsub.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1644,7 +1644,7 @@ define @intrinsic_vrsub_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vrsub_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1659,7 +1659,7 @@ define @intrinsic_vrsub_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vrsub_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vrsub.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vrsub-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vrsub-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vrsub-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vrsub-vp.ll @@ -9,7 +9,7 @@ define @vrsub_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -21,7 +21,7 @@ define @vrsub_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -35,7 +35,7 @@ define @vrsub_vi_nxv1i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -47,7 +47,7 @@ define @vrsub_vi_nxv1i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -63,7 +63,7 @@ define @vrsub_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -75,7 +75,7 @@ define @vrsub_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -89,7 +89,7 @@ define @vrsub_vi_nxv2i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -101,7 +101,7 @@ define @vrsub_vi_nxv2i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -117,7 +117,7 @@ define @vrsub_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -129,7 +129,7 @@ define @vrsub_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define @vrsub_vi_nxv4i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -155,7 +155,7 @@ define @vrsub_vi_nxv4i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -171,7 +171,7 @@ define @vrsub_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -183,7 +183,7 @@ define @vrsub_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -197,7 +197,7 @@ define @vrsub_vi_nxv8i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -209,7 +209,7 @@ define @vrsub_vi_nxv8i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -225,7 +225,7 @@ define @vrsub_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -237,7 +237,7 @@ define @vrsub_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -251,7 +251,7 @@ define @vrsub_vi_nxv16i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -263,7 +263,7 @@ define @vrsub_vi_nxv16i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -279,7 +279,7 @@ define @vrsub_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -291,7 +291,7 @@ define @vrsub_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -305,7 +305,7 @@ define @vrsub_vi_nxv32i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -317,7 +317,7 @@ define @vrsub_vi_nxv32i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -333,7 +333,7 @@ define @vrsub_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -345,7 +345,7 @@ define @vrsub_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -359,7 +359,7 @@ define @vrsub_vi_nxv64i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -371,7 +371,7 @@ define @vrsub_vi_nxv64i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 2, i32 0 @@ -387,7 +387,7 @@ define @vrsub_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -399,7 +399,7 @@ define @vrsub_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -413,7 +413,7 @@ define @vrsub_vi_nxv1i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -425,7 +425,7 @@ define @vrsub_vi_nxv1i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -441,7 +441,7 @@ define @vrsub_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -453,7 +453,7 @@ define @vrsub_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -467,7 +467,7 @@ define @vrsub_vi_nxv2i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -479,7 +479,7 @@ define @vrsub_vi_nxv2i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -495,7 +495,7 @@ define @vrsub_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -507,7 +507,7 @@ define @vrsub_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -521,7 +521,7 @@ define @vrsub_vi_nxv4i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -533,7 +533,7 @@ define @vrsub_vi_nxv4i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -549,7 +549,7 @@ define @vrsub_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -561,7 +561,7 @@ define @vrsub_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define @vrsub_vi_nxv8i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -587,7 +587,7 @@ define @vrsub_vi_nxv8i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -603,7 +603,7 @@ define @vrsub_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -615,7 +615,7 @@ define @vrsub_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -629,7 +629,7 @@ define @vrsub_vi_nxv16i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -641,7 +641,7 @@ define @vrsub_vi_nxv16i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -657,7 +657,7 @@ define @vrsub_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -669,7 +669,7 @@ define @vrsub_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -683,7 +683,7 @@ define @vrsub_vi_nxv32i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -695,7 +695,7 @@ define @vrsub_vi_nxv32i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 2, i32 0 @@ -711,7 +711,7 @@ define @vrsub_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -723,7 +723,7 @@ define @vrsub_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -737,7 +737,7 @@ define @vrsub_vi_nxv1i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -749,7 +749,7 @@ define @vrsub_vi_nxv1i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -765,7 +765,7 @@ define @vrsub_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -777,7 +777,7 @@ define @vrsub_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -791,7 +791,7 @@ define @vrsub_vi_nxv2i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -803,7 +803,7 @@ define @vrsub_vi_nxv2i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -819,7 +819,7 @@ define @vrsub_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -831,7 +831,7 @@ define @vrsub_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -845,7 +845,7 @@ define @vrsub_vi_nxv4i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -857,7 +857,7 @@ define @vrsub_vi_nxv4i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -873,7 +873,7 @@ define @vrsub_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -885,7 +885,7 @@ define @vrsub_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -899,7 +899,7 @@ define @vrsub_vi_nxv8i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -911,7 +911,7 @@ define @vrsub_vi_nxv8i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -927,7 +927,7 @@ define @vrsub_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -939,7 +939,7 @@ define @vrsub_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vrsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -953,7 +953,7 @@ define @vrsub_vi_nxv16i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -965,7 +965,7 @@ define @vrsub_vi_nxv16i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 2, i32 0 @@ -988,14 +988,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsub.vv v8, v25, v8, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1014,14 +1014,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsub.vv v8, v25, v8 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1035,7 +1035,7 @@ define @vrsub_vi_nxv1i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 2, i32 0 @@ -1047,7 +1047,7 @@ define @vrsub_vi_nxv1i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 2, i32 0 @@ -1070,14 +1070,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsub.vv v8, v26, v8, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1096,14 +1096,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsub.vv v8, v26, v8 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1117,7 +1117,7 @@ define @vrsub_vi_nxv2i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 2, i32 0 @@ -1129,7 +1129,7 @@ define @vrsub_vi_nxv2i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 2, i32 0 @@ -1152,14 +1152,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsub.vv v8, v28, v8, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1178,14 +1178,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsub.vv v8, v28, v8 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1199,7 +1199,7 @@ define @vrsub_vi_nxv4i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 2, i32 0 @@ -1211,7 +1211,7 @@ define @vrsub_vi_nxv4i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 2, i32 0 @@ -1234,14 +1234,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsub.vv v8, v16, v8, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1260,14 +1260,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsub.vv v8, v16, v8 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vrsub_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vrsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1281,7 +1281,7 @@ define @vrsub_vi_nxv8i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 2, i32 0 @@ -1293,7 +1293,7 @@ define @vrsub_vi_nxv8i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vrsub_vi_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vrsub.vi v8, v8, 2 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 2, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vsadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsadd-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vsadd_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsadd_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsadd_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsadd_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsadd_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsadd_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsadd_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsadd_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsadd_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsadd_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsadd_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsadd_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsadd_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsadd_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsadd_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsadd_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsadd_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsadd_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsadd_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsadd_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsadd_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsadd_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsadd_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsadd_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsadd_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsadd_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsadd_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsadd_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsadd_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsadd_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsadd_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsadd_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsadd_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsadd_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsadd_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsadd_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsadd_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsadd_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsadd_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsadd_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsadd_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsadd_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsadd_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsadd_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsadd_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsadd_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsadd_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsadd_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsadd_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsadd_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsadd_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsadd_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsadd_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsadd_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsadd_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsadd_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsadd_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsadd_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsadd_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsadd_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsadd_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsadd_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsadd_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsadd_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsadd_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsadd_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsadd_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsadd_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsadd_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsadd_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsadd_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsadd_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsadd_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsadd_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsadd_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsadd_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vsadd.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vsadd.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vsadd.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vsadd.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1996,7 +1996,7 @@ define @intrinsic_vsadd_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define @intrinsic_vsadd_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2028,7 +2028,7 @@ define @intrinsic_vsadd_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2043,7 +2043,7 @@ define @intrinsic_vsadd_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2060,7 +2060,7 @@ define @intrinsic_vsadd_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2075,7 +2075,7 @@ define @intrinsic_vsadd_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2092,7 +2092,7 @@ define @intrinsic_vsadd_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2107,7 +2107,7 @@ define @intrinsic_vsadd_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2124,7 +2124,7 @@ define @intrinsic_vsadd_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2139,7 +2139,7 @@ define @intrinsic_vsadd_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vsadd_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2171,7 +2171,7 @@ define @intrinsic_vsadd_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ define @intrinsic_vsadd_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2203,7 +2203,7 @@ define @intrinsic_vsadd_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2220,7 +2220,7 @@ define @intrinsic_vsadd_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2235,7 +2235,7 @@ define @intrinsic_vsadd_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2252,7 +2252,7 @@ define @intrinsic_vsadd_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2267,7 +2267,7 @@ define @intrinsic_vsadd_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2284,7 +2284,7 @@ define @intrinsic_vsadd_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2299,7 +2299,7 @@ define @intrinsic_vsadd_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2316,7 +2316,7 @@ define @intrinsic_vsadd_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ define @intrinsic_vsadd_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2348,7 +2348,7 @@ define @intrinsic_vsadd_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ define @intrinsic_vsadd_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vsadd_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2395,7 +2395,7 @@ define @intrinsic_vsadd_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2412,7 +2412,7 @@ define @intrinsic_vsadd_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2427,7 +2427,7 @@ define @intrinsic_vsadd_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2444,7 +2444,7 @@ define @intrinsic_vsadd_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2459,7 +2459,7 @@ define @intrinsic_vsadd_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2476,7 +2476,7 @@ define @intrinsic_vsadd_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2491,7 +2491,7 @@ define @intrinsic_vsadd_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2508,7 +2508,7 @@ define @intrinsic_vsadd_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2523,7 +2523,7 @@ define @intrinsic_vsadd_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define @intrinsic_vsadd_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2555,7 +2555,7 @@ define @intrinsic_vsadd_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2572,7 +2572,7 @@ define @intrinsic_vsadd_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2587,7 +2587,7 @@ define @intrinsic_vsadd_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2604,7 +2604,7 @@ define @intrinsic_vsadd_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2619,7 +2619,7 @@ define @intrinsic_vsadd_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2636,7 +2636,7 @@ define @intrinsic_vsadd_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2651,7 +2651,7 @@ define @intrinsic_vsadd_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2668,7 +2668,7 @@ define @intrinsic_vsadd_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2683,7 +2683,7 @@ define @intrinsic_vsadd_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsadd-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vsadd_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsadd_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsadd_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsadd_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsadd_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsadd_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsadd_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsadd_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsadd_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsadd_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsadd_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsadd_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsadd_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsadd_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsadd_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsadd_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsadd_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsadd_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsadd_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsadd_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsadd_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsadd_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsadd_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsadd_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsadd_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsadd_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsadd_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsadd_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsadd_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsadd_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsadd_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsadd_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsadd_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsadd_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsadd_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsadd_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsadd_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsadd.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsadd_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsadd_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsadd.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsadd_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsadd.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsadd_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsadd.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsadd_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsadd_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsadd_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsadd_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsadd_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsadd_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsadd_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsadd_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsadd_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsadd_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsadd_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsadd_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsadd_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsadd_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsadd_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsadd_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsadd_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsadd_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsadd_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsadd_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsadd_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsadd_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsadd_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsadd_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsadd_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsadd_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsadd_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsadd_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsadd_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsadd_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsadd_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsadd_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsadd_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsadd_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsadd_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsadd_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsadd_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsadd_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsadd_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsadd_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsadd_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsadd_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsadd_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsadd.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsadd_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsadd_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsadd_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsadd_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsadd_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsadd_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsadd_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsadd_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsadd_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsadd_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsadd_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsadd_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsadd_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsadd_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsadd_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsadd_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsadd_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsadd_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsadd_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsadd_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsadd_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsadd_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsadd_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsadd_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsadd_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsadd_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsadd_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsadd_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsadd_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsadd_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsadd_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsadd_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsadd_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsadd_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsadd_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsadd_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsadd_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsadd_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsadd_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsadd_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsadd_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsadd_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsadd_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsadd_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsadd_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsadd_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsadd_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsaddu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsaddu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsaddu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsaddu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vsaddu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsaddu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsaddu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsaddu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsaddu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsaddu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsaddu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsaddu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsaddu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsaddu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsaddu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsaddu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsaddu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsaddu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsaddu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsaddu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsaddu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsaddu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsaddu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsaddu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsaddu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsaddu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsaddu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsaddu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsaddu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsaddu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsaddu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsaddu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsaddu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsaddu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsaddu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsaddu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsaddu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsaddu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsaddu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsaddu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsaddu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsaddu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsaddu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsaddu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsaddu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsaddu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsaddu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsaddu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsaddu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsaddu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsaddu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsaddu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsaddu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsaddu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsaddu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsaddu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsaddu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsaddu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsaddu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsaddu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsaddu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsaddu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsaddu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsaddu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsaddu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsaddu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsaddu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsaddu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsaddu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsaddu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsaddu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsaddu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsaddu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsaddu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsaddu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsaddu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsaddu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsaddu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsaddu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsaddu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vsaddu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vsaddu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vsaddu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vsaddu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1996,7 +1996,7 @@ define @intrinsic_vsaddu_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define @intrinsic_vsaddu_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2028,7 +2028,7 @@ define @intrinsic_vsaddu_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2043,7 +2043,7 @@ define @intrinsic_vsaddu_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2060,7 +2060,7 @@ define @intrinsic_vsaddu_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2075,7 +2075,7 @@ define @intrinsic_vsaddu_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2092,7 +2092,7 @@ define @intrinsic_vsaddu_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2107,7 +2107,7 @@ define @intrinsic_vsaddu_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2124,7 +2124,7 @@ define @intrinsic_vsaddu_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2139,7 +2139,7 @@ define @intrinsic_vsaddu_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vsaddu_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2171,7 +2171,7 @@ define @intrinsic_vsaddu_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ define @intrinsic_vsaddu_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2203,7 +2203,7 @@ define @intrinsic_vsaddu_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2220,7 +2220,7 @@ define @intrinsic_vsaddu_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2235,7 +2235,7 @@ define @intrinsic_vsaddu_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2252,7 +2252,7 @@ define @intrinsic_vsaddu_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2267,7 +2267,7 @@ define @intrinsic_vsaddu_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2284,7 +2284,7 @@ define @intrinsic_vsaddu_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2299,7 +2299,7 @@ define @intrinsic_vsaddu_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2316,7 +2316,7 @@ define @intrinsic_vsaddu_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ define @intrinsic_vsaddu_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2348,7 +2348,7 @@ define @intrinsic_vsaddu_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ define @intrinsic_vsaddu_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vsaddu_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2395,7 +2395,7 @@ define @intrinsic_vsaddu_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2412,7 +2412,7 @@ define @intrinsic_vsaddu_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2427,7 +2427,7 @@ define @intrinsic_vsaddu_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2444,7 +2444,7 @@ define @intrinsic_vsaddu_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2459,7 +2459,7 @@ define @intrinsic_vsaddu_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2476,7 +2476,7 @@ define @intrinsic_vsaddu_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2491,7 +2491,7 @@ define @intrinsic_vsaddu_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2508,7 +2508,7 @@ define @intrinsic_vsaddu_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2523,7 +2523,7 @@ define @intrinsic_vsaddu_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define @intrinsic_vsaddu_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2555,7 +2555,7 @@ define @intrinsic_vsaddu_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2572,7 +2572,7 @@ define @intrinsic_vsaddu_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2587,7 +2587,7 @@ define @intrinsic_vsaddu_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2604,7 +2604,7 @@ define @intrinsic_vsaddu_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2619,7 +2619,7 @@ define @intrinsic_vsaddu_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2636,7 +2636,7 @@ define @intrinsic_vsaddu_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2651,7 +2651,7 @@ define @intrinsic_vsaddu_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2668,7 +2668,7 @@ define @intrinsic_vsaddu_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2683,7 +2683,7 @@ define @intrinsic_vsaddu_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsaddu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsaddu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsaddu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsaddu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vsaddu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsaddu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsaddu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsaddu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsaddu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsaddu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsaddu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsaddu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsaddu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsaddu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsaddu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsaddu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsaddu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsaddu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsaddu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsaddu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsaddu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsaddu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsaddu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsaddu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsaddu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsaddu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsaddu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsaddu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsaddu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsaddu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsaddu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsaddu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsaddu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsaddu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsaddu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsaddu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsaddu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsaddu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsaddu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsaddu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsaddu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsaddu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsaddu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsaddu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsaddu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsaddu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsaddu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsaddu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsaddu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsaddu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsaddu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsaddu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsaddu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsaddu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsaddu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsaddu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsaddu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsaddu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsaddu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsaddu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsaddu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsaddu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsaddu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsaddu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsaddu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsaddu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsaddu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsaddu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsaddu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsaddu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsaddu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsaddu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsaddu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsaddu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsaddu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsaddu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsaddu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsaddu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsaddu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsaddu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsaddu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsaddu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsaddu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsaddu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsaddu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsaddu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsaddu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsaddu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsaddu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsaddu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsaddu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsaddu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsaddu_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsaddu_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsaddu_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsaddu_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsaddu_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsaddu_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsaddu_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsaddu_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsaddu_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsaddu_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsaddu_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsaddu_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsaddu_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsaddu_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsaddu_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsaddu_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsaddu_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsaddu_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsaddu_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsaddu_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsaddu_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsaddu_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsaddu_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsaddu_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsaddu_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsaddu_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsaddu_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsaddu_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsaddu_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsaddu_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsaddu_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsaddu_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsaddu_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsaddu_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsaddu_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsaddu_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsaddu_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsaddu_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsaddu_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsaddu_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsaddu_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsaddu_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsaddu_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsaddu.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsaddu_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsaddu_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsaddu.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsbc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsbc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsbc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsbc-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vsbc_vvm_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vsbc_vvm_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vsbc_vvm_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vsbc_vvm_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vsbc_vvm_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vsbc_vvm_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vsbc_vvm_nxv64i8_nxv64i8_nxv64i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vsbc_vvm_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vsbc_vvm_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vsbc_vvm_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vsbc_vvm_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ define @intrinsic_vsbc_vvm_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vsbc_vvm_nxv32i16_nxv32i16_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vsbc_vvm_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsbc_vvm_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsbc_vvm_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsbc_vvm_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsbc_vvm_nxv16i32_nxv16i32_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsbc_vvm_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsbc_vvm_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsbc_vvm_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsbc_vvm_nxv8i64_nxv8i64_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsbc_vxm_nxv1i8_nxv1i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsbc_vxm_nxv2i8_nxv2i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsbc_vxm_nxv4i8_nxv4i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vsbc_vxm_nxv8i8_nxv8i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vsbc_vxm_nxv16i8_nxv16i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,7 +604,7 @@ define @intrinsic_vsbc_vxm_nxv32i8_nxv32i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -626,7 +626,7 @@ define @intrinsic_vsbc_vxm_nxv64i8_nxv64i8_i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_vsbc_vxm_nxv1i16_nxv1i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ define @intrinsic_vsbc_vxm_nxv2i16_nxv2i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -692,7 +692,7 @@ define @intrinsic_vsbc_vxm_nxv4i16_nxv4i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vsbc_vxm_nxv8i16_nxv8i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -736,7 +736,7 @@ define @intrinsic_vsbc_vxm_nxv16i16_nxv16i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -758,7 +758,7 @@ define @intrinsic_vsbc_vxm_nxv32i16_nxv32i16_i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -780,7 +780,7 @@ define @intrinsic_vsbc_vxm_nxv1i32_nxv1i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ define @intrinsic_vsbc_vxm_nxv2i32_nxv2i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -824,7 +824,7 @@ define @intrinsic_vsbc_vxm_nxv4i32_nxv4i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -846,7 +846,7 @@ define @intrinsic_vsbc_vxm_nxv8i32_nxv8i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -868,7 +868,7 @@ define @intrinsic_vsbc_vxm_nxv16i32_nxv16i32_i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -893,7 +893,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vsbc.vvm v8, v8, v25, v0 @@ -921,7 +921,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vsbc.vvm v8, v8, v26, v0 @@ -949,7 +949,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vsbc.vvm v8, v8, v28, v0 @@ -977,7 +977,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vsbc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsbc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsbc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsbc-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vsbc_vvm_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -32,7 +32,7 @@ define @intrinsic_vsbc_vvm_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vsbc_vvm_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -76,7 +76,7 @@ define @intrinsic_vsbc_vvm_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -98,7 +98,7 @@ define @intrinsic_vsbc_vvm_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -120,7 +120,7 @@ define @intrinsic_vsbc_vvm_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -142,7 +142,7 @@ define @intrinsic_vsbc_vvm_nxv64i8_nxv64i8_nxv64i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -164,7 +164,7 @@ define @intrinsic_vsbc_vvm_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -186,7 +186,7 @@ define @intrinsic_vsbc_vvm_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vsbc_vvm_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -230,7 +230,7 @@ define @intrinsic_vsbc_vvm_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -252,7 +252,7 @@ define @intrinsic_vsbc_vvm_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -274,7 +274,7 @@ define @intrinsic_vsbc_vvm_nxv32i16_nxv32i16_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ define @intrinsic_vsbc_vvm_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsbc_vvm_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsbc_vvm_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsbc_vvm_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsbc_vvm_nxv16i32_nxv16i32_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsbc_vvm_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v9, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsbc_vvm_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v10, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsbc_vvm_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsbc_vvm_nxv8i64_nxv8i64_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vvm_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsbc.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsbc_vxm_nxv1i8_nxv1i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsbc_vxm_nxv2i8_nxv2i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsbc_vxm_nxv4i8_nxv4i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -560,7 +560,7 @@ define @intrinsic_vsbc_vxm_nxv8i8_nxv8i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vsbc_vxm_nxv16i8_nxv16i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -604,7 +604,7 @@ define @intrinsic_vsbc_vxm_nxv32i8_nxv32i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -626,7 +626,7 @@ define @intrinsic_vsbc_vxm_nxv64i8_nxv64i8_i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -648,7 +648,7 @@ define @intrinsic_vsbc_vxm_nxv1i16_nxv1i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -670,7 +670,7 @@ define @intrinsic_vsbc_vxm_nxv2i16_nxv2i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -692,7 +692,7 @@ define @intrinsic_vsbc_vxm_nxv4i16_nxv4i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -714,7 +714,7 @@ define @intrinsic_vsbc_vxm_nxv8i16_nxv8i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -736,7 +736,7 @@ define @intrinsic_vsbc_vxm_nxv16i16_nxv16i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -758,7 +758,7 @@ define @intrinsic_vsbc_vxm_nxv32i16_nxv32i16_i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -780,7 +780,7 @@ define @intrinsic_vsbc_vxm_nxv1i32_nxv1i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ define @intrinsic_vsbc_vxm_nxv2i32_nxv2i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -824,7 +824,7 @@ define @intrinsic_vsbc_vxm_nxv4i32_nxv4i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -846,7 +846,7 @@ define @intrinsic_vsbc_vxm_nxv8i32_nxv8i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -868,7 +868,7 @@ define @intrinsic_vsbc_vxm_nxv16i32_nxv16i32_i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -890,7 +890,7 @@ define @intrinsic_vsbc_vxm_nxv1i64_nxv1i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -912,7 +912,7 @@ define @intrinsic_vsbc_vxm_nxv2i64_nxv2i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -934,7 +934,7 @@ define @intrinsic_vsbc_vxm_nxv4i64_nxv4i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -956,7 +956,7 @@ define @intrinsic_vsbc_vxm_nxv8i64_nxv8i64_i64( %0, i64 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsbc_vxm_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsbc.vxm v8, v8, a0, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vse-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vse-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vse-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vse-rv32.ll @@ -10,7 +10,7 @@ define void @intrinsic_vse_v_nxv1i64_nxv1i64( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define void @intrinsic_vse_mask_v_nxv1i64_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -52,7 +52,7 @@ define void @intrinsic_vse_v_nxv2i64_nxv2i64( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -73,7 +73,7 @@ define void @intrinsic_vse_mask_v_nxv2i64_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -94,7 +94,7 @@ define void @intrinsic_vse_v_nxv4i64_nxv4i64( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -115,7 +115,7 @@ define void @intrinsic_vse_mask_v_nxv4i64_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,7 +136,7 @@ define void @intrinsic_vse_v_nxv8i64_nxv8i64( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -157,7 +157,7 @@ define void @intrinsic_vse_mask_v_nxv8i64_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -178,7 +178,7 @@ define void @intrinsic_vse_v_nxv1f64_nxv1f64( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -199,7 +199,7 @@ define void @intrinsic_vse_mask_v_nxv1f64_nxv1f64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -220,7 +220,7 @@ define void @intrinsic_vse_v_nxv2f64_nxv2f64( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -241,7 +241,7 @@ define void @intrinsic_vse_mask_v_nxv2f64_nxv2f64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -262,7 +262,7 @@ define void @intrinsic_vse_v_nxv4f64_nxv4f64( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -283,7 +283,7 @@ define void @intrinsic_vse_mask_v_nxv4f64_nxv4f64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -304,7 +304,7 @@ define void @intrinsic_vse_v_nxv8f64_nxv8f64( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define void @intrinsic_vse_mask_v_nxv8f64_nxv8f64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -346,7 +346,7 @@ define void @intrinsic_vse_v_nxv1i32_nxv1i32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -367,7 +367,7 @@ define void @intrinsic_vse_mask_v_nxv1i32_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define void @intrinsic_vse_v_nxv2i32_nxv2i32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -409,7 +409,7 @@ define void @intrinsic_vse_mask_v_nxv2i32_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -430,7 +430,7 @@ define void @intrinsic_vse_v_nxv4i32_nxv4i32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -451,7 +451,7 @@ define void @intrinsic_vse_mask_v_nxv4i32_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define void @intrinsic_vse_v_nxv8i32_nxv8i32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define void @intrinsic_vse_mask_v_nxv8i32_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -514,7 +514,7 @@ define void @intrinsic_vse_v_nxv16i32_nxv16i32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -535,7 +535,7 @@ define void @intrinsic_vse_mask_v_nxv16i32_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -556,7 +556,7 @@ define void @intrinsic_vse_v_nxv1f32_nxv1f32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -577,7 +577,7 @@ define void @intrinsic_vse_mask_v_nxv1f32_nxv1f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -598,7 +598,7 @@ define void @intrinsic_vse_v_nxv2f32_nxv2f32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -619,7 +619,7 @@ define void @intrinsic_vse_mask_v_nxv2f32_nxv2f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -640,7 +640,7 @@ define void @intrinsic_vse_v_nxv4f32_nxv4f32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -661,7 +661,7 @@ define void @intrinsic_vse_mask_v_nxv4f32_nxv4f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -682,7 +682,7 @@ define void @intrinsic_vse_v_nxv8f32_nxv8f32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -703,7 +703,7 @@ define void @intrinsic_vse_mask_v_nxv8f32_nxv8f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -724,7 +724,7 @@ define void @intrinsic_vse_v_nxv16f32_nxv16f32( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -745,7 +745,7 @@ define void @intrinsic_vse_mask_v_nxv16f32_nxv16f32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -766,7 +766,7 @@ define void @intrinsic_vse_v_nxv1i16_nxv1i16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -787,7 +787,7 @@ define void @intrinsic_vse_mask_v_nxv1i16_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -808,7 +808,7 @@ define void @intrinsic_vse_v_nxv2i16_nxv2i16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -829,7 +829,7 @@ define void @intrinsic_vse_mask_v_nxv2i16_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -850,7 +850,7 @@ define void @intrinsic_vse_v_nxv4i16_nxv4i16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -871,7 +871,7 @@ define void @intrinsic_vse_mask_v_nxv4i16_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define void @intrinsic_vse_v_nxv8i16_nxv8i16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -913,7 +913,7 @@ define void @intrinsic_vse_mask_v_nxv8i16_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -934,7 +934,7 @@ define void @intrinsic_vse_v_nxv16i16_nxv16i16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -955,7 +955,7 @@ define void @intrinsic_vse_mask_v_nxv16i16_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define void @intrinsic_vse_v_nxv32i16_nxv32i16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -997,7 +997,7 @@ define void @intrinsic_vse_mask_v_nxv32i16_nxv32i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ define void @intrinsic_vse_v_nxv1f16_nxv1f16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define void @intrinsic_vse_mask_v_nxv1f16_nxv1f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1060,7 +1060,7 @@ define void @intrinsic_vse_v_nxv2f16_nxv2f16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1081,7 +1081,7 @@ define void @intrinsic_vse_mask_v_nxv2f16_nxv2f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1102,7 +1102,7 @@ define void @intrinsic_vse_v_nxv4f16_nxv4f16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1123,7 +1123,7 @@ define void @intrinsic_vse_mask_v_nxv4f16_nxv4f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1144,7 +1144,7 @@ define void @intrinsic_vse_v_nxv8f16_nxv8f16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1165,7 +1165,7 @@ define void @intrinsic_vse_mask_v_nxv8f16_nxv8f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1186,7 +1186,7 @@ define void @intrinsic_vse_v_nxv16f16_nxv16f16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1207,7 +1207,7 @@ define void @intrinsic_vse_mask_v_nxv16f16_nxv16f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define void @intrinsic_vse_v_nxv32f16_nxv32f16( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1249,7 +1249,7 @@ define void @intrinsic_vse_mask_v_nxv32f16_nxv32f16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1270,7 +1270,7 @@ define void @intrinsic_vse_v_nxv1i8_nxv1i8( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1291,7 +1291,7 @@ define void @intrinsic_vse_mask_v_nxv1i8_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1312,7 +1312,7 @@ define void @intrinsic_vse_v_nxv2i8_nxv2i8( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define void @intrinsic_vse_mask_v_nxv2i8_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define void @intrinsic_vse_v_nxv4i8_nxv4i8( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1375,7 +1375,7 @@ define void @intrinsic_vse_mask_v_nxv4i8_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1396,7 +1396,7 @@ define void @intrinsic_vse_v_nxv8i8_nxv8i8( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1417,7 +1417,7 @@ define void @intrinsic_vse_mask_v_nxv8i8_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ define void @intrinsic_vse_v_nxv16i8_nxv16i8( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define void @intrinsic_vse_mask_v_nxv16i8_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1480,7 +1480,7 @@ define void @intrinsic_vse_v_nxv32i8_nxv32i8( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1501,7 +1501,7 @@ define void @intrinsic_vse_mask_v_nxv32i8_nxv32i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1522,7 +1522,7 @@ define void @intrinsic_vse_v_nxv64i8_nxv64i8( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1543,7 +1543,7 @@ define void @intrinsic_vse_mask_v_nxv64i8_nxv64i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vse-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vse-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vse-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vse-rv64.ll @@ -10,7 +10,7 @@ define void @intrinsic_vse_v_nxv1i64_nxv1i64( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define void @intrinsic_vse_mask_v_nxv1i64_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -52,7 +52,7 @@ define void @intrinsic_vse_v_nxv2i64_nxv2i64( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -73,7 +73,7 @@ define void @intrinsic_vse_mask_v_nxv2i64_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -94,7 +94,7 @@ define void @intrinsic_vse_v_nxv4i64_nxv4i64( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -115,7 +115,7 @@ define void @intrinsic_vse_mask_v_nxv4i64_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -136,7 +136,7 @@ define void @intrinsic_vse_v_nxv8i64_nxv8i64( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -157,7 +157,7 @@ define void @intrinsic_vse_mask_v_nxv8i64_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -178,7 +178,7 @@ define void @intrinsic_vse_v_nxv1f64_nxv1f64( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -199,7 +199,7 @@ define void @intrinsic_vse_mask_v_nxv1f64_nxv1f64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -220,7 +220,7 @@ define void @intrinsic_vse_v_nxv2f64_nxv2f64( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -241,7 +241,7 @@ define void @intrinsic_vse_mask_v_nxv2f64_nxv2f64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -262,7 +262,7 @@ define void @intrinsic_vse_v_nxv4f64_nxv4f64( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -283,7 +283,7 @@ define void @intrinsic_vse_mask_v_nxv4f64_nxv4f64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -304,7 +304,7 @@ define void @intrinsic_vse_v_nxv8f64_nxv8f64( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vse64.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define void @intrinsic_vse_mask_v_nxv8f64_nxv8f64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vse64.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -346,7 +346,7 @@ define void @intrinsic_vse_v_nxv1i32_nxv1i32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -367,7 +367,7 @@ define void @intrinsic_vse_mask_v_nxv1i32_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -388,7 +388,7 @@ define void @intrinsic_vse_v_nxv2i32_nxv2i32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -409,7 +409,7 @@ define void @intrinsic_vse_mask_v_nxv2i32_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -430,7 +430,7 @@ define void @intrinsic_vse_v_nxv4i32_nxv4i32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -451,7 +451,7 @@ define void @intrinsic_vse_mask_v_nxv4i32_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define void @intrinsic_vse_v_nxv8i32_nxv8i32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define void @intrinsic_vse_mask_v_nxv8i32_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -514,7 +514,7 @@ define void @intrinsic_vse_v_nxv16i32_nxv16i32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -535,7 +535,7 @@ define void @intrinsic_vse_mask_v_nxv16i32_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -556,7 +556,7 @@ define void @intrinsic_vse_v_nxv1f32_nxv1f32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -577,7 +577,7 @@ define void @intrinsic_vse_mask_v_nxv1f32_nxv1f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -598,7 +598,7 @@ define void @intrinsic_vse_v_nxv2f32_nxv2f32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -619,7 +619,7 @@ define void @intrinsic_vse_mask_v_nxv2f32_nxv2f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -640,7 +640,7 @@ define void @intrinsic_vse_v_nxv4f32_nxv4f32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -661,7 +661,7 @@ define void @intrinsic_vse_mask_v_nxv4f32_nxv4f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -682,7 +682,7 @@ define void @intrinsic_vse_v_nxv8f32_nxv8f32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -703,7 +703,7 @@ define void @intrinsic_vse_mask_v_nxv8f32_nxv8f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -724,7 +724,7 @@ define void @intrinsic_vse_v_nxv16f32_nxv16f32( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vse32.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -745,7 +745,7 @@ define void @intrinsic_vse_mask_v_nxv16f32_nxv16f32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vse32.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -766,7 +766,7 @@ define void @intrinsic_vse_v_nxv1i16_nxv1i16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -787,7 +787,7 @@ define void @intrinsic_vse_mask_v_nxv1i16_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -808,7 +808,7 @@ define void @intrinsic_vse_v_nxv2i16_nxv2i16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -829,7 +829,7 @@ define void @intrinsic_vse_mask_v_nxv2i16_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -850,7 +850,7 @@ define void @intrinsic_vse_v_nxv4i16_nxv4i16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -871,7 +871,7 @@ define void @intrinsic_vse_mask_v_nxv4i16_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define void @intrinsic_vse_v_nxv8i16_nxv8i16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -913,7 +913,7 @@ define void @intrinsic_vse_mask_v_nxv8i16_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -934,7 +934,7 @@ define void @intrinsic_vse_v_nxv16i16_nxv16i16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -955,7 +955,7 @@ define void @intrinsic_vse_mask_v_nxv16i16_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define void @intrinsic_vse_v_nxv32i16_nxv32i16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -997,7 +997,7 @@ define void @intrinsic_vse_mask_v_nxv32i16_nxv32i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1018,7 +1018,7 @@ define void @intrinsic_vse_v_nxv1f16_nxv1f16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define void @intrinsic_vse_mask_v_nxv1f16_nxv1f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1060,7 +1060,7 @@ define void @intrinsic_vse_v_nxv2f16_nxv2f16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1081,7 +1081,7 @@ define void @intrinsic_vse_mask_v_nxv2f16_nxv2f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1102,7 +1102,7 @@ define void @intrinsic_vse_v_nxv4f16_nxv4f16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1123,7 +1123,7 @@ define void @intrinsic_vse_mask_v_nxv4f16_nxv4f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1144,7 +1144,7 @@ define void @intrinsic_vse_v_nxv8f16_nxv8f16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1165,7 +1165,7 @@ define void @intrinsic_vse_mask_v_nxv8f16_nxv8f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1186,7 +1186,7 @@ define void @intrinsic_vse_v_nxv16f16_nxv16f16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1207,7 +1207,7 @@ define void @intrinsic_vse_mask_v_nxv16f16_nxv16f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1228,7 +1228,7 @@ define void @intrinsic_vse_v_nxv32f16_nxv32f16( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vse16.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1249,7 +1249,7 @@ define void @intrinsic_vse_mask_v_nxv32f16_nxv32f16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vse16.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1270,7 +1270,7 @@ define void @intrinsic_vse_v_nxv1i8_nxv1i8( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1291,7 +1291,7 @@ define void @intrinsic_vse_mask_v_nxv1i8_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1312,7 +1312,7 @@ define void @intrinsic_vse_v_nxv2i8_nxv2i8( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define void @intrinsic_vse_mask_v_nxv2i8_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define void @intrinsic_vse_v_nxv4i8_nxv4i8( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1375,7 +1375,7 @@ define void @intrinsic_vse_mask_v_nxv4i8_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1396,7 +1396,7 @@ define void @intrinsic_vse_v_nxv8i8_nxv8i8( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1417,7 +1417,7 @@ define void @intrinsic_vse_mask_v_nxv8i8_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1438,7 +1438,7 @@ define void @intrinsic_vse_v_nxv16i8_nxv16i8( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define void @intrinsic_vse_mask_v_nxv16i8_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1480,7 +1480,7 @@ define void @intrinsic_vse_v_nxv32i8_nxv32i8( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1501,7 +1501,7 @@ define void @intrinsic_vse_mask_v_nxv32i8_nxv32i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1522,7 +1522,7 @@ define void @intrinsic_vse_v_nxv64i8_nxv64i8( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1543,7 +1543,7 @@ define void @intrinsic_vse_mask_v_nxv64i8_nxv64i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vse_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vse8.v v8, (a0), v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vse1-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vse1-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vse1-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vse1-rv32.ll @@ -7,7 +7,7 @@ define void @intrinsic_vse1_v_nxv1i1( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -20,7 +20,7 @@ define void @intrinsic_vse1_v_nxv2i1( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define void @intrinsic_vse1_v_nxv4i1( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -46,7 +46,7 @@ define void @intrinsic_vse1_v_nxv8i1( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -59,7 +59,7 @@ define void @intrinsic_vse1_v_nxv16i1( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -72,7 +72,7 @@ define void @intrinsic_vse1_v_nxv32i1( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -85,7 +85,7 @@ define void @intrinsic_vse1_v_nxv64i1( %0, * %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vse1-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vse1-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vse1-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vse1-rv64.ll @@ -7,7 +7,7 @@ define void @intrinsic_vse1_v_nxv1i1( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv1i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -20,7 +20,7 @@ define void @intrinsic_vse1_v_nxv2i1( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv2i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define void @intrinsic_vse1_v_nxv4i1( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv4i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -46,7 +46,7 @@ define void @intrinsic_vse1_v_nxv8i1( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv8i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -59,7 +59,7 @@ define void @intrinsic_vse1_v_nxv16i1( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv16i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -72,7 +72,7 @@ define void @intrinsic_vse1_v_nxv32i1( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv32i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -85,7 +85,7 @@ define void @intrinsic_vse1_v_nxv64i1( %0, * %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vse1_v_nxv64i1: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vse1.v v0, (a0) ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsetvli-insert.mir b/llvm/test/CodeGen/RISCV/rvv/vsetvli-insert.mir --- a/llvm/test/CodeGen/RISCV/rvv/vsetvli-insert.mir +++ b/llvm/test/CodeGen/RISCV/rvv/vsetvli-insert.mir @@ -113,7 +113,7 @@ ; CHECK: [[COPY:%[0-9]+]]:gpr = COPY $x10 ; CHECK: [[COPY1:%[0-9]+]]:vr = COPY $v9 ; CHECK: [[COPY2:%[0-9]+]]:vr = COPY $v8 - ; CHECK: dead %4:gpr = PseudoVSETVLI [[COPY]], 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETVLI [[COPY]], 88, implicit-def $vl, implicit-def $vtype ; CHECK: [[PseudoVADD_VV_M1_:%[0-9]+]]:vr = PseudoVADD_VV_M1 [[COPY2]], [[COPY1]], $noreg, 6, implicit $vl, implicit $vtype ; CHECK: $v8 = COPY [[PseudoVADD_VV_M1_]] ; CHECK: PseudoRET implicit $v8 @@ -151,7 +151,7 @@ ; CHECK: [[COPY:%[0-9]+]]:gpr = COPY $x11 ; CHECK: [[COPY1:%[0-9]+]]:vr = COPY $v8 ; CHECK: [[COPY2:%[0-9]+]]:gpr = COPY $x10 - ; CHECK: dead %5:gpr = PseudoVSETVLI [[COPY]], 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETVLI [[COPY]], 88, implicit-def $vl, implicit-def $vtype ; CHECK: [[PseudoVLE64_V_M1_:%[0-9]+]]:vr = PseudoVLE64_V_M1 [[COPY2]], $noreg, 6, implicit $vl, implicit $vtype ; CHECK: [[PseudoVADD_VV_M1_:%[0-9]+]]:vr = PseudoVADD_VV_M1 killed [[PseudoVLE64_V_M1_]], [[COPY1]], $noreg, 6, implicit $vl, implicit $vtype ; CHECK: $v8 = COPY [[PseudoVADD_VV_M1_]] @@ -188,9 +188,9 @@ ; CHECK: liveins: $x10, $x11 ; CHECK: [[COPY:%[0-9]+]]:gpr = COPY $x11 ; CHECK: [[COPY1:%[0-9]+]]:gpr = COPY $x10 - ; CHECK: dead %4:gpr = PseudoVSETVLI [[COPY]], 87, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETVLI [[COPY]], 87, implicit-def $vl, implicit-def $vtype ; CHECK: [[PseudoVLE32_V_MF2_:%[0-9]+]]:vr = PseudoVLE32_V_MF2 [[COPY1]], $noreg, 5, implicit $vl, implicit $vtype - ; CHECK: dead %5:gpr = PseudoVSETVLI [[COPY]], 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETVLI [[COPY]], 88, implicit-def $vl, implicit-def $vtype ; CHECK: early-clobber %3:vr = PseudoVZEXT_VF2_M1 killed [[PseudoVLE32_V_MF2_]], $noreg, 6, implicit $vl, implicit $vtype ; CHECK: $v8 = COPY %3 ; CHECK: PseudoRET implicit $v8 @@ -255,7 +255,7 @@ ; CHECK: liveins: $x10, $x11 ; CHECK: [[COPY:%[0-9]+]]:gpr = COPY $x11 ; CHECK: [[COPY1:%[0-9]+]]:gpr = COPY $x10 - ; CHECK: dead %5:gpr = PseudoVSETIVLI 2, 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETIVLI 2, 88, implicit-def $vl, implicit-def $vtype ; CHECK: [[PseudoVLE64_V_M1_:%[0-9]+]]:vr = PseudoVLE64_V_M1 [[COPY1]], 2, 6, implicit $vl, implicit $vtype :: (load 16 from %ir.x) ; CHECK: [[PseudoVLE64_V_M1_1:%[0-9]+]]:vr = PseudoVLE64_V_M1 [[COPY]], 2, 6, implicit $vl, implicit $vtype :: (load 16 from %ir.y) ; CHECK: [[PseudoVADD_VV_M1_:%[0-9]+]]:vr = PseudoVADD_VV_M1 killed [[PseudoVLE64_V_M1_]], killed [[PseudoVLE64_V_M1_1]], 2, 6, implicit $vl, implicit $vtype @@ -293,12 +293,12 @@ ; CHECK-LABEL: name: vreduce_add_v2i64 ; CHECK: liveins: $x10 ; CHECK: [[COPY:%[0-9]+]]:gpr = COPY $x10 - ; CHECK: dead %6:gpr = PseudoVSETIVLI 2, 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETIVLI 2, 88, implicit-def $vl, implicit-def $vtype ; CHECK: [[PseudoVLE64_V_M1_:%[0-9]+]]:vr = PseudoVLE64_V_M1 [[COPY]], 2, 6, implicit $vl, implicit $vtype :: (load 16 from %ir.x) - ; CHECK: dead %7:gpr = PseudoVSETVLI $x0, 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead %6:gpr = PseudoVSETVLI $x0, 88, implicit-def $vl, implicit-def $vtype ; CHECK: [[PseudoVMV_V_I_M1_:%[0-9]+]]:vr = PseudoVMV_V_I_M1 0, $noreg, 6, implicit $vl, implicit $vtype ; CHECK: [[DEF:%[0-9]+]]:vr = IMPLICIT_DEF - ; CHECK: dead %8:gpr = PseudoVSETIVLI 2, 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETIVLI 2, 88, implicit-def $vl, implicit-def $vtype ; CHECK: [[PseudoVREDSUM_VS_M1_:%[0-9]+]]:vr = PseudoVREDSUM_VS_M1 [[DEF]], killed [[PseudoVLE64_V_M1_]], killed [[PseudoVMV_V_I_M1_]], 2, 6, implicit $vl, implicit $vtype ; CHECK: [[PseudoVMV_X_S_M1_:%[0-9]+]]:gpr = PseudoVMV_X_S_M1 killed [[PseudoVREDSUM_VS_M1_]], 6, implicit $vtype ; CHECK: $x10 = COPY [[PseudoVMV_X_S_M1_]] diff --git a/llvm/test/CodeGen/RISCV/rvv/vsext-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsext-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsext-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsext-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vsext_vf8_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf8 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vsext_mask_vf8_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsext.vf8 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vsext_vf8_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsext.vf8 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vsext_mask_vf8_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsext.vf8 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vsext_vf8_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsext.vf8 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vsext_mask_vf8_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsext.vf8 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vsext_vf8_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsext.vf8 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vsext_mask_vf8_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsext.vf8 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vsext_vf4_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vsext_mask_vf4_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vsext_vf4_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsext.vf4 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vsext_mask_vf4_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vsext_vf4_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsext.vf4 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vsext_mask_vf4_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vsext_vf4_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsext.vf4 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vsext_mask_vf4_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vsext_vf4_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vsext_mask_vf4_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vsext_vf4_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vsext_mask_vf4_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vsext_vf4_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsext.vf4 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vsext_mask_vf4_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vsext_vf4_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsext.vf4 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vsext_mask_vf4_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vsext_vf4_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsext.vf4 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vsext_mask_vf4_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vsext_vf2_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vsext_mask_vf2_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vsext_vf2_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vsext_mask_vf2_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -623,7 +623,7 @@ define @intrinsic_vsext_vf2_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -644,7 +644,7 @@ define @intrinsic_vsext_mask_vf2_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -664,7 +664,7 @@ define @intrinsic_vsext_vf2_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vsext_mask_vf2_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -705,7 +705,7 @@ define @intrinsic_vsext_vf2_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -726,7 +726,7 @@ define @intrinsic_vsext_mask_vf2_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vsext_vf2_nxv1i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -767,7 +767,7 @@ define @intrinsic_vsext_mask_vf2_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -787,7 +787,7 @@ define @intrinsic_vsext_vf2_nxv2i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -808,7 +808,7 @@ define @intrinsic_vsext_mask_vf2_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -828,7 +828,7 @@ define @intrinsic_vsext_vf2_nxv4i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -849,7 +849,7 @@ define @intrinsic_vsext_mask_vf2_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -869,7 +869,7 @@ define @intrinsic_vsext_vf2_nxv8i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -890,7 +890,7 @@ define @intrinsic_vsext_mask_vf2_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -910,7 +910,7 @@ define @intrinsic_vsext_vf2_nxv16i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -931,7 +931,7 @@ define @intrinsic_vsext_mask_vf2_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vsext_vf2_nxv32i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -972,7 +972,7 @@ define @intrinsic_vsext_mask_vf2_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsext-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsext-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsext-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsext-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vsext_vf8_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf8 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vsext_mask_vf8_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsext.vf8 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vsext_vf8_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsext.vf8 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vsext_mask_vf8_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsext.vf8 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vsext_vf8_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsext.vf8 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vsext_mask_vf8_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsext.vf8 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vsext_vf8_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsext.vf8 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vsext_mask_vf8_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsext.vf8 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vsext_vf4_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vsext_mask_vf4_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vsext_vf4_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsext.vf4 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vsext_mask_vf4_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vsext_vf4_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsext.vf4 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vsext_mask_vf4_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vsext_vf4_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsext.vf4 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vsext_mask_vf4_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vsext_vf4_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vsext_mask_vf4_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vsext_vf4_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vsext_mask_vf4_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vsext_vf4_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsext.vf4 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vsext_mask_vf4_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vsext_vf4_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsext.vf4 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vsext_mask_vf4_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vsext_vf4_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf4_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsext.vf4 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vsext_mask_vf4_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf4_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsext.vf4 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vsext_vf2_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vsext_mask_vf2_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vsext_vf2_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vsext_mask_vf2_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -623,7 +623,7 @@ define @intrinsic_vsext_vf2_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -644,7 +644,7 @@ define @intrinsic_vsext_mask_vf2_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -664,7 +664,7 @@ define @intrinsic_vsext_vf2_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vsext_mask_vf2_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -705,7 +705,7 @@ define @intrinsic_vsext_vf2_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -726,7 +726,7 @@ define @intrinsic_vsext_mask_vf2_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vsext_vf2_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -767,7 +767,7 @@ define @intrinsic_vsext_mask_vf2_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -787,7 +787,7 @@ define @intrinsic_vsext_vf2_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -808,7 +808,7 @@ define @intrinsic_vsext_mask_vf2_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -828,7 +828,7 @@ define @intrinsic_vsext_vf2_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -849,7 +849,7 @@ define @intrinsic_vsext_mask_vf2_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -869,7 +869,7 @@ define @intrinsic_vsext_vf2_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -890,7 +890,7 @@ define @intrinsic_vsext_mask_vf2_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -910,7 +910,7 @@ define @intrinsic_vsext_vf2_nxv1i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -931,7 +931,7 @@ define @intrinsic_vsext_mask_vf2_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vsext_vf2_nxv2i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -972,7 +972,7 @@ define @intrinsic_vsext_mask_vf2_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -992,7 +992,7 @@ define @intrinsic_vsext_vf2_nxv4i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1013,7 +1013,7 @@ define @intrinsic_vsext_mask_vf2_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1033,7 +1033,7 @@ define @intrinsic_vsext_vf2_nxv8i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ define @intrinsic_vsext_mask_vf2_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1074,7 +1074,7 @@ define @intrinsic_vsext_vf2_nxv16i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1095,7 +1095,7 @@ define @intrinsic_vsext_mask_vf2_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ define @intrinsic_vsext_vf2_nxv32i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsext_vf2_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1136,7 +1136,7 @@ define @intrinsic_vsext_mask_vf2_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsext_mask_vf2_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vshl-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vshl-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vshl-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vshl-vp.ll @@ -9,7 +9,7 @@ define @vsll_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vsll_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vsll_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vsll_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define @vsll_vi_nxv1i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -69,7 +69,7 @@ define @vsll_vi_nxv1i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -85,7 +85,7 @@ define @vsll_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv2i8( %va, %b, %m, i32 %evl) @@ -95,7 +95,7 @@ define @vsll_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define @vsll_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define @vsll_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define @vsll_vi_nxv2i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -145,7 +145,7 @@ define @vsll_vi_nxv2i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -161,7 +161,7 @@ define @vsll_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv4i8( %va, %b, %m, i32 %evl) @@ -171,7 +171,7 @@ define @vsll_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define @vsll_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define @vsll_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vsll_vi_nxv4i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -221,7 +221,7 @@ define @vsll_vi_nxv4i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -237,7 +237,7 @@ define @vsll_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv8i8( %va, %b, %m, i32 %evl) @@ -247,7 +247,7 @@ define @vsll_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define @vsll_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define @vsll_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define @vsll_vi_nxv8i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -297,7 +297,7 @@ define @vsll_vi_nxv8i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -313,7 +313,7 @@ define @vsll_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv16i8( %va, %b, %m, i32 %evl) @@ -323,7 +323,7 @@ define @vsll_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define @vsll_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -347,7 +347,7 @@ define @vsll_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -361,7 +361,7 @@ define @vsll_vi_nxv16i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -373,7 +373,7 @@ define @vsll_vi_nxv16i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -389,7 +389,7 @@ define @vsll_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv32i8( %va, %b, %m, i32 %evl) @@ -399,7 +399,7 @@ define @vsll_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define @vsll_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -423,7 +423,7 @@ define @vsll_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -437,7 +437,7 @@ define @vsll_vi_nxv32i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -449,7 +449,7 @@ define @vsll_vi_nxv32i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -465,7 +465,7 @@ define @vsll_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv64i8( %va, %b, %m, i32 %evl) @@ -475,7 +475,7 @@ define @vsll_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define @vsll_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -499,7 +499,7 @@ define @vsll_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -513,7 +513,7 @@ define @vsll_vi_nxv64i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -525,7 +525,7 @@ define @vsll_vi_nxv64i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 3, i32 0 @@ -541,7 +541,7 @@ define @vsll_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv1i16( %va, %b, %m, i32 %evl) @@ -551,7 +551,7 @@ define @vsll_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define @vsll_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define @vsll_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define @vsll_vi_nxv1i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -601,7 +601,7 @@ define @vsll_vi_nxv1i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -617,7 +617,7 @@ define @vsll_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv2i16( %va, %b, %m, i32 %evl) @@ -627,7 +627,7 @@ define @vsll_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define @vsll_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -651,7 +651,7 @@ define @vsll_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -665,7 +665,7 @@ define @vsll_vi_nxv2i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -677,7 +677,7 @@ define @vsll_vi_nxv2i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -693,7 +693,7 @@ define @vsll_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv4i16( %va, %b, %m, i32 %evl) @@ -703,7 +703,7 @@ define @vsll_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define @vsll_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -727,7 +727,7 @@ define @vsll_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -741,7 +741,7 @@ define @vsll_vi_nxv4i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -753,7 +753,7 @@ define @vsll_vi_nxv4i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -769,7 +769,7 @@ define @vsll_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv8i16( %va, %b, %m, i32 %evl) @@ -779,7 +779,7 @@ define @vsll_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define @vsll_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -803,7 +803,7 @@ define @vsll_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -817,7 +817,7 @@ define @vsll_vi_nxv8i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -829,7 +829,7 @@ define @vsll_vi_nxv8i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -845,7 +845,7 @@ define @vsll_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv16i16( %va, %b, %m, i32 %evl) @@ -855,7 +855,7 @@ define @vsll_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define @vsll_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -879,7 +879,7 @@ define @vsll_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -893,7 +893,7 @@ define @vsll_vi_nxv16i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -905,7 +905,7 @@ define @vsll_vi_nxv16i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -921,7 +921,7 @@ define @vsll_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv32i16( %va, %b, %m, i32 %evl) @@ -931,7 +931,7 @@ define @vsll_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -943,7 +943,7 @@ define @vsll_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -955,7 +955,7 @@ define @vsll_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -969,7 +969,7 @@ define @vsll_vi_nxv32i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -981,7 +981,7 @@ define @vsll_vi_nxv32i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 3, i32 0 @@ -997,7 +997,7 @@ define @vsll_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv1i32( %va, %b, %m, i32 %evl) @@ -1007,7 +1007,7 @@ define @vsll_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1019,7 +1019,7 @@ define @vsll_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1031,7 +1031,7 @@ define @vsll_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1045,7 +1045,7 @@ define @vsll_vi_nxv1i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1057,7 +1057,7 @@ define @vsll_vi_nxv1i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1073,7 +1073,7 @@ define @vsll_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv2i32( %va, %b, %m, i32 %evl) @@ -1083,7 +1083,7 @@ define @vsll_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1095,7 +1095,7 @@ define @vsll_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1107,7 +1107,7 @@ define @vsll_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1121,7 +1121,7 @@ define @vsll_vi_nxv2i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1133,7 +1133,7 @@ define @vsll_vi_nxv2i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1149,7 +1149,7 @@ define @vsll_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv4i32( %va, %b, %m, i32 %evl) @@ -1159,7 +1159,7 @@ define @vsll_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1171,7 +1171,7 @@ define @vsll_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1183,7 +1183,7 @@ define @vsll_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1197,7 +1197,7 @@ define @vsll_vi_nxv4i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1209,7 +1209,7 @@ define @vsll_vi_nxv4i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1225,7 +1225,7 @@ define @vsll_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv8i32( %va, %b, %m, i32 %evl) @@ -1235,7 +1235,7 @@ define @vsll_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1247,7 +1247,7 @@ define @vsll_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1259,7 +1259,7 @@ define @vsll_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1273,7 +1273,7 @@ define @vsll_vi_nxv8i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1285,7 +1285,7 @@ define @vsll_vi_nxv8i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1301,7 +1301,7 @@ define @vsll_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv16i32( %va, %b, %m, i32 %evl) @@ -1311,7 +1311,7 @@ define @vsll_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1323,7 +1323,7 @@ define @vsll_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1335,7 +1335,7 @@ define @vsll_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1349,7 +1349,7 @@ define @vsll_vi_nxv16i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1361,7 +1361,7 @@ define @vsll_vi_nxv16i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 3, i32 0 @@ -1377,7 +1377,7 @@ define @vsll_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv1i64( %va, %b, %m, i32 %evl) @@ -1387,7 +1387,7 @@ define @vsll_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1406,14 +1406,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1432,14 +1432,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1453,7 +1453,7 @@ define @vsll_vi_nxv1i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 3, i32 0 @@ -1465,7 +1465,7 @@ define @vsll_vi_nxv1i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 3, i32 0 @@ -1481,7 +1481,7 @@ define @vsll_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv2i64( %va, %b, %m, i32 %evl) @@ -1491,7 +1491,7 @@ define @vsll_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1510,14 +1510,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1536,14 +1536,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1557,7 +1557,7 @@ define @vsll_vi_nxv2i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 3, i32 0 @@ -1569,7 +1569,7 @@ define @vsll_vi_nxv2i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 3, i32 0 @@ -1585,7 +1585,7 @@ define @vsll_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv4i64( %va, %b, %m, i32 %evl) @@ -1595,7 +1595,7 @@ define @vsll_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1614,14 +1614,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1640,14 +1640,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1661,7 +1661,7 @@ define @vsll_vi_nxv4i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 3, i32 0 @@ -1673,7 +1673,7 @@ define @vsll_vi_nxv4i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 3, i32 0 @@ -1689,7 +1689,7 @@ define @vsll_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.shl.nxv8i64( %va, %b, %m, i32 %evl) @@ -1699,7 +1699,7 @@ define @vsll_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1718,14 +1718,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1744,14 +1744,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsll.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsll_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsll.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1765,7 +1765,7 @@ define @vsll_vi_nxv8i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 3, i32 0 @@ -1777,7 +1777,7 @@ define @vsll_vi_nxv8i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsll_vi_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 3 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 3, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vslide1down-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vslide1down-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vslide1down-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vslide1down-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vslide1down_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vslide1down_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vslide1down_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vslide1down_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vslide1down_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vslide1down_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vslide1down_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vslide1down_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vslide1down_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vslide1down_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vslide1down_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vslide1down_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vslide1down_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vslide1down_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -317,7 +317,7 @@ define @intrinsic_vslide1down_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -339,7 +339,7 @@ define @intrinsic_vslide1down_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -361,7 +361,7 @@ define @intrinsic_vslide1down_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -383,7 +383,7 @@ define @intrinsic_vslide1down_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vslide1down_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -427,7 +427,7 @@ define @intrinsic_vslide1down_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vslide1down_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -471,7 +471,7 @@ define @intrinsic_vslide1down_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vslide1down_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -515,7 +515,7 @@ define @intrinsic_vslide1down_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -537,7 +537,7 @@ define @intrinsic_vslide1down_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -559,7 +559,7 @@ define @intrinsic_vslide1down_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -581,7 +581,7 @@ define @intrinsic_vslide1down_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vslide1down_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -625,7 +625,7 @@ define @intrinsic_vslide1down_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ define @intrinsic_vslide1down_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vslide1down_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -691,7 +691,7 @@ define @intrinsic_vslide1down_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ define @intrinsic_vslide1down_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -735,7 +735,7 @@ define @intrinsic_vslide1down_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -757,7 +757,7 @@ define @intrinsic_vslide1down_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ define @intrinsic_vslide1down_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -802,7 +802,7 @@ ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a2, a2, 1 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v25, v8, a0 ; CHECK-NEXT: vslide1down.vx v8, v25, a1 ; CHECK-NEXT: jalr zero, 0(ra) @@ -826,10 +826,10 @@ ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a3, a2, 1 -; CHECK-NEXT: vsetvli a3, a3, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v25, v9, a0 ; CHECK-NEXT: vslide1down.vx v25, v25, a1 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v25, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -852,7 +852,7 @@ ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a2, a2, 1 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v26, v8, a0 ; CHECK-NEXT: vslide1down.vx v8, v26, a1 ; CHECK-NEXT: jalr zero, 0(ra) @@ -876,10 +876,10 @@ ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a3, a2, 1 -; CHECK-NEXT: vsetvli a3, a3, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v26, v10, a0 ; CHECK-NEXT: vslide1down.vx v26, v26, a1 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v26, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -902,7 +902,7 @@ ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a2, a2, 1 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v28, v8, a0 ; CHECK-NEXT: vslide1down.vx v8, v28, a1 ; CHECK-NEXT: jalr zero, 0(ra) @@ -926,10 +926,10 @@ ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a3, a2, 1 -; CHECK-NEXT: vsetvli a3, a3, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v28, v12, a0 ; CHECK-NEXT: vslide1down.vx v28, v28, a1 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v28, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -952,7 +952,7 @@ ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a2, a2, 1 -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: vslide1down.vx v8, v8, a1 ; CHECK-NEXT: jalr zero, 0(ra) @@ -976,10 +976,10 @@ ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a3, a2, 1 -; CHECK-NEXT: vsetvli a3, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v16, v16, a0 ; CHECK-NEXT: vslide1down.vx v16, v16, a1 -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vslide1down-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vslide1down-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vslide1down-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vslide1down-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vslide1down_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vslide1down_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vslide1down_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vslide1down_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vslide1down_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vslide1down_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vslide1down_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vslide1down_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vslide1down_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vslide1down_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vslide1down_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vslide1down_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vslide1down_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vslide1down_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -317,7 +317,7 @@ define @intrinsic_vslide1down_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -339,7 +339,7 @@ define @intrinsic_vslide1down_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -361,7 +361,7 @@ define @intrinsic_vslide1down_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -383,7 +383,7 @@ define @intrinsic_vslide1down_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vslide1down_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -427,7 +427,7 @@ define @intrinsic_vslide1down_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -449,7 +449,7 @@ define @intrinsic_vslide1down_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -471,7 +471,7 @@ define @intrinsic_vslide1down_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vslide1down_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -515,7 +515,7 @@ define @intrinsic_vslide1down_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -537,7 +537,7 @@ define @intrinsic_vslide1down_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -559,7 +559,7 @@ define @intrinsic_vslide1down_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -581,7 +581,7 @@ define @intrinsic_vslide1down_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vslide1down_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -625,7 +625,7 @@ define @intrinsic_vslide1down_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -647,7 +647,7 @@ define @intrinsic_vslide1down_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -669,7 +669,7 @@ define @intrinsic_vslide1down_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -691,7 +691,7 @@ define @intrinsic_vslide1down_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -713,7 +713,7 @@ define @intrinsic_vslide1down_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -735,7 +735,7 @@ define @intrinsic_vslide1down_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -757,7 +757,7 @@ define @intrinsic_vslide1down_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -779,7 +779,7 @@ define @intrinsic_vslide1down_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -801,7 +801,7 @@ define @intrinsic_vslide1down_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vslide1down_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -845,7 +845,7 @@ define @intrinsic_vslide1down_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -867,7 +867,7 @@ define @intrinsic_vslide1down_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -889,7 +889,7 @@ define @intrinsic_vslide1down_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -911,7 +911,7 @@ define @intrinsic_vslide1down_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -933,7 +933,7 @@ define @intrinsic_vslide1down_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vslide1down.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -955,7 +955,7 @@ define @intrinsic_vslide1down_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1down_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vslide1down.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vslide1up-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vslide1up-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vslide1up-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vslide1up-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vslide1up_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vslide1up_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vslide1up_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vslide1up_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vslide1up_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vslide1up_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vslide1up_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vslide1up_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vslide1up_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vslide1up_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vslide1up_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vslide1up_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vslide1up_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vslide1up_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vslide1up_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vslide1up_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vslide1up_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vslide1up_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vslide1up_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vslide1up_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vslide1up_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vslide1up_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vslide1up_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vslide1up_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vslide1up_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vslide1up_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vslide1up_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vslide1up_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vslide1up_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vslide1up_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vslide1up_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vslide1up_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vslide1up_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vslide1up_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vslide1up_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vslide1up_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -820,7 +820,7 @@ ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a2, a2, 1 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a1 ; CHECK-NEXT: vslide1up.vx v8, v25, a0 ; CHECK-NEXT: jalr zero, 0(ra) @@ -844,10 +844,10 @@ ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a3, a2, 1 -; CHECK-NEXT: vsetvli a3, a3, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v9, a1 ; CHECK-NEXT: vslide1up.vx v26, v25, a0 -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v26, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a2, a2, 1 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v8, a1 ; CHECK-NEXT: vslide1up.vx v8, v26, a0 ; CHECK-NEXT: jalr zero, 0(ra) @@ -894,10 +894,10 @@ ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a3, a2, 1 -; CHECK-NEXT: vsetvli a3, a3, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v10, a1 ; CHECK-NEXT: vslide1up.vx v28, v26, a0 -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v28, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -920,7 +920,7 @@ ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a2, a2, 1 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v8, a1 ; CHECK-NEXT: vslide1up.vx v8, v28, a0 ; CHECK-NEXT: jalr zero, 0(ra) @@ -944,10 +944,10 @@ ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a3, a2, 1 -; CHECK-NEXT: vsetvli a3, a3, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v12, a1 ; CHECK-NEXT: vslide1up.vx v12, v28, a0 -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v12, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -970,7 +970,7 @@ ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a2, a2, 1 -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v16, v8, a1 ; CHECK-NEXT: vslide1up.vx v8, v16, a0 ; CHECK-NEXT: jalr zero, 0(ra) @@ -994,10 +994,10 @@ ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: slli a3, a2, 1 -; CHECK-NEXT: vsetvli a3, a3, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a3, e32,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v24, v16, a1 ; CHECK-NEXT: vslide1up.vx v16, v24, a0 -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vmerge.vvm v8, v8, v16, v0 ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vslide1up-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vslide1up-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vslide1up-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vslide1up-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vslide1up_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vslide1up_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vslide1up_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vslide1up_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vslide1up_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vslide1up_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vslide1up_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vslide1up_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vslide1up_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vslide1up_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vslide1up_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vslide1up_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vslide1up_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vslide1up_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vslide1up_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vslide1up_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vslide1up_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vslide1up_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vslide1up_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vslide1up_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vslide1up_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vslide1up_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vslide1up_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vslide1up_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vslide1up_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vslide1up_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vslide1up_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vslide1up_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vslide1up_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vslide1up_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vslide1up_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vslide1up_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vslide1up_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vslide1up_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vslide1up_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vslide1up_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vslide1up_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vslide1up.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vslide1up_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vslide1up_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vslide1up.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vslide1up_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vslide1up_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vslide1up.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vslide1up_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vslide1up_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vslide1up.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vslide1up_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslide1up_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vslide1up.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vslidedown-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vslidedown-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vslidedown-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vslidedown-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vslidedown_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -50,7 +50,7 @@ define @intrinsic_vslidedown_vi_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -66,7 +66,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vslidedown_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -112,7 +112,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vslidedown_vi_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -145,7 +145,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vslidedown_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -191,7 +191,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vslidedown_vi_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -247,7 +247,7 @@ define @intrinsic_vslidedown_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -270,7 +270,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -287,7 +287,7 @@ define @intrinsic_vslidedown_vi_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -303,7 +303,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -326,7 +326,7 @@ define @intrinsic_vslidedown_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vslidedown_mask_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -366,7 +366,7 @@ define @intrinsic_vslidedown_vi_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -382,7 +382,7 @@ define @intrinsic_vslidedown_mask_vi_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vslidedown_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vslidedown_mask_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -445,7 +445,7 @@ define @intrinsic_vslidedown_vi_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -461,7 +461,7 @@ define @intrinsic_vslidedown_mask_vi_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -484,7 +484,7 @@ define @intrinsic_vslidedown_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -507,7 +507,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -524,7 +524,7 @@ define @intrinsic_vslidedown_vi_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -540,7 +540,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ define @intrinsic_vslidedown_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -586,7 +586,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vslidedown_vi_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -619,7 +619,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -642,7 +642,7 @@ define @intrinsic_vslidedown_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -682,7 +682,7 @@ define @intrinsic_vslidedown_vi_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -698,7 +698,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -721,7 +721,7 @@ define @intrinsic_vslidedown_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ define @intrinsic_vslidedown_vi_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -777,7 +777,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -800,7 +800,7 @@ define @intrinsic_vslidedown_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vslidedown_mask_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -840,7 +840,7 @@ define @intrinsic_vslidedown_vi_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -856,7 +856,7 @@ define @intrinsic_vslidedown_mask_vi_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -879,7 +879,7 @@ define @intrinsic_vslidedown_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -902,7 +902,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -919,7 +919,7 @@ define @intrinsic_vslidedown_vi_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -935,7 +935,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -958,7 +958,7 @@ define @intrinsic_vslidedown_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ define @intrinsic_vslidedown_vi_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1014,7 +1014,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1037,7 +1037,7 @@ define @intrinsic_vslidedown_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1060,7 +1060,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1077,7 +1077,7 @@ define @intrinsic_vslidedown_vi_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1093,7 +1093,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1116,7 +1116,7 @@ define @intrinsic_vslidedown_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1139,7 +1139,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ define @intrinsic_vslidedown_vi_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1172,7 +1172,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1195,7 +1195,7 @@ define @intrinsic_vslidedown_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1218,7 +1218,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1235,7 +1235,7 @@ define @intrinsic_vslidedown_vi_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1251,7 +1251,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1274,7 +1274,7 @@ define @intrinsic_vslidedown_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vslidedown_vi_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1330,7 +1330,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1353,7 +1353,7 @@ define @intrinsic_vslidedown_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1376,7 +1376,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1393,7 +1393,7 @@ define @intrinsic_vslidedown_vi_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1409,7 +1409,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1432,7 +1432,7 @@ define @intrinsic_vslidedown_vx_nxv1f16_nxv1f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1455,7 +1455,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1f16_nxv1f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1472,7 +1472,7 @@ define @intrinsic_vslidedown_vi_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1488,7 +1488,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1511,7 +1511,7 @@ define @intrinsic_vslidedown_vx_nxv2f16_nxv2f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1534,7 +1534,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2f16_nxv2f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vslidedown_vi_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1567,7 +1567,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1590,7 +1590,7 @@ define @intrinsic_vslidedown_vx_nxv4f16_nxv4f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1613,7 +1613,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4f16_nxv4f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1630,7 +1630,7 @@ define @intrinsic_vslidedown_vi_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1646,7 +1646,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1669,7 +1669,7 @@ define @intrinsic_vslidedown_vx_nxv8f16_nxv8f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1692,7 +1692,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8f16_nxv8f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1709,7 +1709,7 @@ define @intrinsic_vslidedown_vi_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1725,7 +1725,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1748,7 +1748,7 @@ define @intrinsic_vslidedown_vx_nxv16f16_nxv16f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1771,7 +1771,7 @@ define @intrinsic_vslidedown_mask_vx_nxv16f16_nxv16f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1788,7 +1788,7 @@ define @intrinsic_vslidedown_vi_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1804,7 +1804,7 @@ define @intrinsic_vslidedown_mask_vi_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1827,7 +1827,7 @@ define @intrinsic_vslidedown_vx_nxv1f32_nxv1f32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1850,7 +1850,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1f32_nxv1f32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1867,7 +1867,7 @@ define @intrinsic_vslidedown_vi_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1906,7 +1906,7 @@ define @intrinsic_vslidedown_vx_nxv2f32_nxv2f32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1929,7 +1929,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2f32_nxv2f32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ define @intrinsic_vslidedown_vi_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1962,7 +1962,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1985,7 +1985,7 @@ define @intrinsic_vslidedown_vx_nxv4f32_nxv4f32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4f32_nxv4f32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2025,7 +2025,7 @@ define @intrinsic_vslidedown_vi_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2041,7 +2041,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2064,7 +2064,7 @@ define @intrinsic_vslidedown_vx_nxv8f32_nxv8f32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8f32_nxv8f32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vslidedown_vi_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2120,7 +2120,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2143,7 +2143,7 @@ define @intrinsic_vslidedown_vx_nxv1f64_nxv1f64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2166,7 +2166,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1f64_nxv1f64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vslidedown_vi_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2199,7 +2199,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ define @intrinsic_vslidedown_vx_nxv2f64_nxv2f64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2245,7 +2245,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2f64_nxv2f64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2262,7 +2262,7 @@ define @intrinsic_vslidedown_vi_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2278,7 +2278,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2301,7 +2301,7 @@ define @intrinsic_vslidedown_vx_nxv4f64_nxv4f64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2324,7 +2324,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4f64_nxv4f64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2341,7 +2341,7 @@ define @intrinsic_vslidedown_vi_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2357,7 +2357,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vslidedown-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vslidedown-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vslidedown-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vslidedown-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vslidedown_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -50,7 +50,7 @@ define @intrinsic_vslidedown_vi_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -66,7 +66,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vslidedown_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -112,7 +112,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vslidedown_vi_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -145,7 +145,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vslidedown_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -191,7 +191,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vslidedown_vi_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -247,7 +247,7 @@ define @intrinsic_vslidedown_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -270,7 +270,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -287,7 +287,7 @@ define @intrinsic_vslidedown_vi_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -303,7 +303,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -326,7 +326,7 @@ define @intrinsic_vslidedown_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vslidedown_mask_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -366,7 +366,7 @@ define @intrinsic_vslidedown_vi_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -382,7 +382,7 @@ define @intrinsic_vslidedown_mask_vi_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vslidedown_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vslidedown_mask_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -445,7 +445,7 @@ define @intrinsic_vslidedown_vi_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -461,7 +461,7 @@ define @intrinsic_vslidedown_mask_vi_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -484,7 +484,7 @@ define @intrinsic_vslidedown_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -507,7 +507,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -524,7 +524,7 @@ define @intrinsic_vslidedown_vi_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -540,7 +540,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ define @intrinsic_vslidedown_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -586,7 +586,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vslidedown_vi_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -619,7 +619,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -642,7 +642,7 @@ define @intrinsic_vslidedown_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -682,7 +682,7 @@ define @intrinsic_vslidedown_vi_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -698,7 +698,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -721,7 +721,7 @@ define @intrinsic_vslidedown_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ define @intrinsic_vslidedown_vi_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -777,7 +777,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -800,7 +800,7 @@ define @intrinsic_vslidedown_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vslidedown_mask_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -840,7 +840,7 @@ define @intrinsic_vslidedown_vi_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -856,7 +856,7 @@ define @intrinsic_vslidedown_mask_vi_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -879,7 +879,7 @@ define @intrinsic_vslidedown_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -902,7 +902,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -919,7 +919,7 @@ define @intrinsic_vslidedown_vi_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -935,7 +935,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -958,7 +958,7 @@ define @intrinsic_vslidedown_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ define @intrinsic_vslidedown_vi_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1014,7 +1014,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1037,7 +1037,7 @@ define @intrinsic_vslidedown_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1060,7 +1060,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1077,7 +1077,7 @@ define @intrinsic_vslidedown_vi_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1093,7 +1093,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1116,7 +1116,7 @@ define @intrinsic_vslidedown_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1139,7 +1139,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ define @intrinsic_vslidedown_vi_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1172,7 +1172,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1195,7 +1195,7 @@ define @intrinsic_vslidedown_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1218,7 +1218,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1235,7 +1235,7 @@ define @intrinsic_vslidedown_vi_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1251,7 +1251,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1274,7 +1274,7 @@ define @intrinsic_vslidedown_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vslidedown_vi_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1330,7 +1330,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1353,7 +1353,7 @@ define @intrinsic_vslidedown_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1376,7 +1376,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1393,7 +1393,7 @@ define @intrinsic_vslidedown_vi_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1409,7 +1409,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1432,7 +1432,7 @@ define @intrinsic_vslidedown_vx_nxv1f16_nxv1f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1455,7 +1455,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1f16_nxv1f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1472,7 +1472,7 @@ define @intrinsic_vslidedown_vi_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1488,7 +1488,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1511,7 +1511,7 @@ define @intrinsic_vslidedown_vx_nxv2f16_nxv2f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1534,7 +1534,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2f16_nxv2f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vslidedown_vi_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1567,7 +1567,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1590,7 +1590,7 @@ define @intrinsic_vslidedown_vx_nxv4f16_nxv4f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1613,7 +1613,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4f16_nxv4f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1630,7 +1630,7 @@ define @intrinsic_vslidedown_vi_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1646,7 +1646,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1669,7 +1669,7 @@ define @intrinsic_vslidedown_vx_nxv8f16_nxv8f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1692,7 +1692,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8f16_nxv8f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1709,7 +1709,7 @@ define @intrinsic_vslidedown_vi_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1725,7 +1725,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1748,7 +1748,7 @@ define @intrinsic_vslidedown_vx_nxv16f16_nxv16f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1771,7 +1771,7 @@ define @intrinsic_vslidedown_mask_vx_nxv16f16_nxv16f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1788,7 +1788,7 @@ define @intrinsic_vslidedown_vi_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1804,7 +1804,7 @@ define @intrinsic_vslidedown_mask_vi_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1827,7 +1827,7 @@ define @intrinsic_vslidedown_vx_nxv1f32_nxv1f32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1850,7 +1850,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1f32_nxv1f32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1867,7 +1867,7 @@ define @intrinsic_vslidedown_vi_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1906,7 +1906,7 @@ define @intrinsic_vslidedown_vx_nxv2f32_nxv2f32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1929,7 +1929,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2f32_nxv2f32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ define @intrinsic_vslidedown_vi_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1962,7 +1962,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1985,7 +1985,7 @@ define @intrinsic_vslidedown_vx_nxv4f32_nxv4f32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4f32_nxv4f32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2025,7 +2025,7 @@ define @intrinsic_vslidedown_vi_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2041,7 +2041,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2064,7 +2064,7 @@ define @intrinsic_vslidedown_vx_nxv8f32_nxv8f32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vslidedown_mask_vx_nxv8f32_nxv8f32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vslidedown_vi_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2120,7 +2120,7 @@ define @intrinsic_vslidedown_mask_vi_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2143,7 +2143,7 @@ define @intrinsic_vslidedown_vx_nxv1f64_nxv1f64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2166,7 +2166,7 @@ define @intrinsic_vslidedown_mask_vx_nxv1f64_nxv1f64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vslidedown_vi_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2199,7 +2199,7 @@ define @intrinsic_vslidedown_mask_vi_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ define @intrinsic_vslidedown_vx_nxv2f64_nxv2f64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2245,7 +2245,7 @@ define @intrinsic_vslidedown_mask_vx_nxv2f64_nxv2f64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2262,7 +2262,7 @@ define @intrinsic_vslidedown_vi_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2278,7 +2278,7 @@ define @intrinsic_vslidedown_mask_vi_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2301,7 +2301,7 @@ define @intrinsic_vslidedown_vx_nxv4f64_nxv4f64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vx_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2324,7 +2324,7 @@ define @intrinsic_vslidedown_mask_vx_nxv4f64_nxv4f64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vx_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2341,7 +2341,7 @@ define @intrinsic_vslidedown_vi_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_vi_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2357,7 +2357,7 @@ define @intrinsic_vslidedown_mask_vi_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslidedown_mask_vi_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslidedown.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vslideup-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vslideup-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vslideup-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vslideup-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vslideup_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vslideup_mask_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -50,7 +50,7 @@ define @intrinsic_vslideup_vi_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -66,7 +66,7 @@ define @intrinsic_vslideup_mask_vi_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vslideup_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -112,7 +112,7 @@ define @intrinsic_vslideup_mask_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vslideup_vi_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -145,7 +145,7 @@ define @intrinsic_vslideup_mask_vi_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vslideup_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -191,7 +191,7 @@ define @intrinsic_vslideup_mask_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vslideup_vi_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vslideup_mask_vi_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -247,7 +247,7 @@ define @intrinsic_vslideup_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -270,7 +270,7 @@ define @intrinsic_vslideup_mask_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -287,7 +287,7 @@ define @intrinsic_vslideup_vi_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -303,7 +303,7 @@ define @intrinsic_vslideup_mask_vi_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -326,7 +326,7 @@ define @intrinsic_vslideup_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vslideup_mask_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -366,7 +366,7 @@ define @intrinsic_vslideup_vi_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -382,7 +382,7 @@ define @intrinsic_vslideup_mask_vi_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vslideup_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vslideup_mask_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -445,7 +445,7 @@ define @intrinsic_vslideup_vi_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -461,7 +461,7 @@ define @intrinsic_vslideup_mask_vi_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -484,7 +484,7 @@ define @intrinsic_vslideup_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -507,7 +507,7 @@ define @intrinsic_vslideup_mask_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -524,7 +524,7 @@ define @intrinsic_vslideup_vi_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -540,7 +540,7 @@ define @intrinsic_vslideup_mask_vi_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ define @intrinsic_vslideup_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -586,7 +586,7 @@ define @intrinsic_vslideup_mask_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vslideup_vi_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -619,7 +619,7 @@ define @intrinsic_vslideup_mask_vi_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -642,7 +642,7 @@ define @intrinsic_vslideup_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ define @intrinsic_vslideup_mask_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -682,7 +682,7 @@ define @intrinsic_vslideup_vi_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -698,7 +698,7 @@ define @intrinsic_vslideup_mask_vi_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -721,7 +721,7 @@ define @intrinsic_vslideup_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ define @intrinsic_vslideup_mask_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ define @intrinsic_vslideup_vi_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -777,7 +777,7 @@ define @intrinsic_vslideup_mask_vi_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -800,7 +800,7 @@ define @intrinsic_vslideup_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vslideup_mask_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -840,7 +840,7 @@ define @intrinsic_vslideup_vi_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -856,7 +856,7 @@ define @intrinsic_vslideup_mask_vi_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -879,7 +879,7 @@ define @intrinsic_vslideup_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -902,7 +902,7 @@ define @intrinsic_vslideup_mask_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -919,7 +919,7 @@ define @intrinsic_vslideup_vi_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -935,7 +935,7 @@ define @intrinsic_vslideup_mask_vi_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -958,7 +958,7 @@ define @intrinsic_vslideup_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vslideup_mask_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ define @intrinsic_vslideup_vi_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1014,7 +1014,7 @@ define @intrinsic_vslideup_mask_vi_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1037,7 +1037,7 @@ define @intrinsic_vslideup_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1060,7 +1060,7 @@ define @intrinsic_vslideup_mask_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1077,7 +1077,7 @@ define @intrinsic_vslideup_vi_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1093,7 +1093,7 @@ define @intrinsic_vslideup_mask_vi_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1116,7 +1116,7 @@ define @intrinsic_vslideup_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1139,7 +1139,7 @@ define @intrinsic_vslideup_mask_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ define @intrinsic_vslideup_vi_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1172,7 +1172,7 @@ define @intrinsic_vslideup_mask_vi_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1195,7 +1195,7 @@ define @intrinsic_vslideup_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1218,7 +1218,7 @@ define @intrinsic_vslideup_mask_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1235,7 +1235,7 @@ define @intrinsic_vslideup_vi_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1251,7 +1251,7 @@ define @intrinsic_vslideup_mask_vi_nxv1i64_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1274,7 +1274,7 @@ define @intrinsic_vslideup_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ define @intrinsic_vslideup_mask_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vslideup_vi_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1330,7 +1330,7 @@ define @intrinsic_vslideup_mask_vi_nxv2i64_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1353,7 +1353,7 @@ define @intrinsic_vslideup_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1376,7 +1376,7 @@ define @intrinsic_vslideup_mask_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1393,7 +1393,7 @@ define @intrinsic_vslideup_vi_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1409,7 +1409,7 @@ define @intrinsic_vslideup_mask_vi_nxv4i64_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1432,7 +1432,7 @@ define @intrinsic_vslideup_vx_nxv1f16_nxv1f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1455,7 +1455,7 @@ define @intrinsic_vslideup_mask_vx_nxv1f16_nxv1f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1472,7 +1472,7 @@ define @intrinsic_vslideup_vi_nxv1f16_nxv1f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1488,7 +1488,7 @@ define @intrinsic_vslideup_mask_vi_nxv1f16_nxv1f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1511,7 +1511,7 @@ define @intrinsic_vslideup_vx_nxv2f16_nxv2f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1534,7 +1534,7 @@ define @intrinsic_vslideup_mask_vx_nxv2f16_nxv2f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vslideup_vi_nxv2f16_nxv2f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1567,7 +1567,7 @@ define @intrinsic_vslideup_mask_vi_nxv2f16_nxv2f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1590,7 +1590,7 @@ define @intrinsic_vslideup_vx_nxv4f16_nxv4f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1613,7 +1613,7 @@ define @intrinsic_vslideup_mask_vx_nxv4f16_nxv4f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1630,7 +1630,7 @@ define @intrinsic_vslideup_vi_nxv4f16_nxv4f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1646,7 +1646,7 @@ define @intrinsic_vslideup_mask_vi_nxv4f16_nxv4f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1669,7 +1669,7 @@ define @intrinsic_vslideup_vx_nxv8f16_nxv8f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1692,7 +1692,7 @@ define @intrinsic_vslideup_mask_vx_nxv8f16_nxv8f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1709,7 +1709,7 @@ define @intrinsic_vslideup_vi_nxv8f16_nxv8f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1725,7 +1725,7 @@ define @intrinsic_vslideup_mask_vi_nxv8f16_nxv8f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1748,7 +1748,7 @@ define @intrinsic_vslideup_vx_nxv16f16_nxv16f16( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1771,7 +1771,7 @@ define @intrinsic_vslideup_mask_vx_nxv16f16_nxv16f16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1788,7 +1788,7 @@ define @intrinsic_vslideup_vi_nxv16f16_nxv16f16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1804,7 +1804,7 @@ define @intrinsic_vslideup_mask_vi_nxv16f16_nxv16f16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1827,7 +1827,7 @@ define @intrinsic_vslideup_vx_nxv1f32_nxv1f32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1850,7 +1850,7 @@ define @intrinsic_vslideup_mask_vx_nxv1f32_nxv1f32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1867,7 +1867,7 @@ define @intrinsic_vslideup_vi_nxv1f32_nxv1f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vslideup_mask_vi_nxv1f32_nxv1f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1906,7 +1906,7 @@ define @intrinsic_vslideup_vx_nxv2f32_nxv2f32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1929,7 +1929,7 @@ define @intrinsic_vslideup_mask_vx_nxv2f32_nxv2f32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ define @intrinsic_vslideup_vi_nxv2f32_nxv2f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1962,7 +1962,7 @@ define @intrinsic_vslideup_mask_vi_nxv2f32_nxv2f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1985,7 +1985,7 @@ define @intrinsic_vslideup_vx_nxv4f32_nxv4f32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vslideup_mask_vx_nxv4f32_nxv4f32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2025,7 +2025,7 @@ define @intrinsic_vslideup_vi_nxv4f32_nxv4f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2041,7 +2041,7 @@ define @intrinsic_vslideup_mask_vi_nxv4f32_nxv4f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2064,7 +2064,7 @@ define @intrinsic_vslideup_vx_nxv8f32_nxv8f32( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vslideup_mask_vx_nxv8f32_nxv8f32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vslideup_vi_nxv8f32_nxv8f32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2120,7 +2120,7 @@ define @intrinsic_vslideup_mask_vi_nxv8f32_nxv8f32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2143,7 +2143,7 @@ define @intrinsic_vslideup_vx_nxv1f64_nxv1f64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2166,7 +2166,7 @@ define @intrinsic_vslideup_mask_vx_nxv1f64_nxv1f64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vslideup_vi_nxv1f64_nxv1f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2199,7 +2199,7 @@ define @intrinsic_vslideup_mask_vi_nxv1f64_nxv1f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ define @intrinsic_vslideup_vx_nxv2f64_nxv2f64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2245,7 +2245,7 @@ define @intrinsic_vslideup_mask_vx_nxv2f64_nxv2f64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2262,7 +2262,7 @@ define @intrinsic_vslideup_vi_nxv2f64_nxv2f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2278,7 +2278,7 @@ define @intrinsic_vslideup_mask_vi_nxv2f64_nxv2f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2301,7 +2301,7 @@ define @intrinsic_vslideup_vx_nxv4f64_nxv4f64( %0, %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2324,7 +2324,7 @@ define @intrinsic_vslideup_mask_vx_nxv4f64_nxv4f64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2341,7 +2341,7 @@ define @intrinsic_vslideup_vi_nxv4f64_nxv4f64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2357,7 +2357,7 @@ define @intrinsic_vslideup_mask_vi_nxv4f64_nxv4f64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vslideup-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vslideup-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vslideup-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vslideup-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vslideup_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vslideup_mask_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -50,7 +50,7 @@ define @intrinsic_vslideup_vi_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -66,7 +66,7 @@ define @intrinsic_vslideup_mask_vi_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -89,7 +89,7 @@ define @intrinsic_vslideup_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -112,7 +112,7 @@ define @intrinsic_vslideup_mask_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -129,7 +129,7 @@ define @intrinsic_vslideup_vi_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -145,7 +145,7 @@ define @intrinsic_vslideup_mask_vi_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -168,7 +168,7 @@ define @intrinsic_vslideup_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -191,7 +191,7 @@ define @intrinsic_vslideup_mask_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -208,7 +208,7 @@ define @intrinsic_vslideup_vi_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -224,7 +224,7 @@ define @intrinsic_vslideup_mask_vi_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -247,7 +247,7 @@ define @intrinsic_vslideup_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -270,7 +270,7 @@ define @intrinsic_vslideup_mask_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -287,7 +287,7 @@ define @intrinsic_vslideup_vi_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -303,7 +303,7 @@ define @intrinsic_vslideup_mask_vi_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -326,7 +326,7 @@ define @intrinsic_vslideup_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -349,7 +349,7 @@ define @intrinsic_vslideup_mask_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -366,7 +366,7 @@ define @intrinsic_vslideup_vi_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -382,7 +382,7 @@ define @intrinsic_vslideup_mask_vi_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -405,7 +405,7 @@ define @intrinsic_vslideup_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vslideup_mask_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -445,7 +445,7 @@ define @intrinsic_vslideup_vi_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -461,7 +461,7 @@ define @intrinsic_vslideup_mask_vi_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -484,7 +484,7 @@ define @intrinsic_vslideup_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -507,7 +507,7 @@ define @intrinsic_vslideup_mask_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -524,7 +524,7 @@ define @intrinsic_vslideup_vi_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -540,7 +540,7 @@ define @intrinsic_vslideup_mask_vi_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -563,7 +563,7 @@ define @intrinsic_vslideup_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -586,7 +586,7 @@ define @intrinsic_vslideup_mask_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -603,7 +603,7 @@ define @intrinsic_vslideup_vi_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -619,7 +619,7 @@ define @intrinsic_vslideup_mask_vi_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -642,7 +642,7 @@ define @intrinsic_vslideup_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -665,7 +665,7 @@ define @intrinsic_vslideup_mask_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -682,7 +682,7 @@ define @intrinsic_vslideup_vi_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -698,7 +698,7 @@ define @intrinsic_vslideup_mask_vi_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -721,7 +721,7 @@ define @intrinsic_vslideup_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -744,7 +744,7 @@ define @intrinsic_vslideup_mask_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -761,7 +761,7 @@ define @intrinsic_vslideup_vi_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -777,7 +777,7 @@ define @intrinsic_vslideup_mask_vi_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -800,7 +800,7 @@ define @intrinsic_vslideup_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -823,7 +823,7 @@ define @intrinsic_vslideup_mask_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -840,7 +840,7 @@ define @intrinsic_vslideup_vi_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -856,7 +856,7 @@ define @intrinsic_vslideup_mask_vi_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -879,7 +879,7 @@ define @intrinsic_vslideup_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -902,7 +902,7 @@ define @intrinsic_vslideup_mask_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -919,7 +919,7 @@ define @intrinsic_vslideup_vi_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -935,7 +935,7 @@ define @intrinsic_vslideup_mask_vi_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -958,7 +958,7 @@ define @intrinsic_vslideup_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vslideup_mask_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -998,7 +998,7 @@ define @intrinsic_vslideup_vi_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1014,7 +1014,7 @@ define @intrinsic_vslideup_mask_vi_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1037,7 +1037,7 @@ define @intrinsic_vslideup_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1060,7 +1060,7 @@ define @intrinsic_vslideup_mask_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1077,7 +1077,7 @@ define @intrinsic_vslideup_vi_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1093,7 +1093,7 @@ define @intrinsic_vslideup_mask_vi_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1116,7 +1116,7 @@ define @intrinsic_vslideup_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1139,7 +1139,7 @@ define @intrinsic_vslideup_mask_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ define @intrinsic_vslideup_vi_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1172,7 +1172,7 @@ define @intrinsic_vslideup_mask_vi_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1195,7 +1195,7 @@ define @intrinsic_vslideup_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1218,7 +1218,7 @@ define @intrinsic_vslideup_mask_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1235,7 +1235,7 @@ define @intrinsic_vslideup_vi_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1251,7 +1251,7 @@ define @intrinsic_vslideup_mask_vi_nxv1i64_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1274,7 +1274,7 @@ define @intrinsic_vslideup_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1297,7 +1297,7 @@ define @intrinsic_vslideup_mask_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vslideup_vi_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1330,7 +1330,7 @@ define @intrinsic_vslideup_mask_vi_nxv2i64_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1353,7 +1353,7 @@ define @intrinsic_vslideup_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1376,7 +1376,7 @@ define @intrinsic_vslideup_mask_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1393,7 +1393,7 @@ define @intrinsic_vslideup_vi_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1409,7 +1409,7 @@ define @intrinsic_vslideup_mask_vi_nxv4i64_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1432,7 +1432,7 @@ define @intrinsic_vslideup_vx_nxv1f16_nxv1f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1455,7 +1455,7 @@ define @intrinsic_vslideup_mask_vx_nxv1f16_nxv1f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1472,7 +1472,7 @@ define @intrinsic_vslideup_vi_nxv1f16_nxv1f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1488,7 +1488,7 @@ define @intrinsic_vslideup_mask_vi_nxv1f16_nxv1f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1511,7 +1511,7 @@ define @intrinsic_vslideup_vx_nxv2f16_nxv2f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1534,7 +1534,7 @@ define @intrinsic_vslideup_mask_vx_nxv2f16_nxv2f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define @intrinsic_vslideup_vi_nxv2f16_nxv2f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1567,7 +1567,7 @@ define @intrinsic_vslideup_mask_vi_nxv2f16_nxv2f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1590,7 +1590,7 @@ define @intrinsic_vslideup_vx_nxv4f16_nxv4f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1613,7 +1613,7 @@ define @intrinsic_vslideup_mask_vx_nxv4f16_nxv4f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1630,7 +1630,7 @@ define @intrinsic_vslideup_vi_nxv4f16_nxv4f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1646,7 +1646,7 @@ define @intrinsic_vslideup_mask_vi_nxv4f16_nxv4f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1669,7 +1669,7 @@ define @intrinsic_vslideup_vx_nxv8f16_nxv8f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1692,7 +1692,7 @@ define @intrinsic_vslideup_mask_vx_nxv8f16_nxv8f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1709,7 +1709,7 @@ define @intrinsic_vslideup_vi_nxv8f16_nxv8f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1725,7 +1725,7 @@ define @intrinsic_vslideup_mask_vi_nxv8f16_nxv8f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1748,7 +1748,7 @@ define @intrinsic_vslideup_vx_nxv16f16_nxv16f16( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1771,7 +1771,7 @@ define @intrinsic_vslideup_mask_vx_nxv16f16_nxv16f16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1788,7 +1788,7 @@ define @intrinsic_vslideup_vi_nxv16f16_nxv16f16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1804,7 +1804,7 @@ define @intrinsic_vslideup_mask_vi_nxv16f16_nxv16f16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1827,7 +1827,7 @@ define @intrinsic_vslideup_vx_nxv1f32_nxv1f32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1850,7 +1850,7 @@ define @intrinsic_vslideup_mask_vx_nxv1f32_nxv1f32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1867,7 +1867,7 @@ define @intrinsic_vslideup_vi_nxv1f32_nxv1f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vslideup_mask_vi_nxv1f32_nxv1f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1906,7 +1906,7 @@ define @intrinsic_vslideup_vx_nxv2f32_nxv2f32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1929,7 +1929,7 @@ define @intrinsic_vslideup_mask_vx_nxv2f32_nxv2f32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1946,7 +1946,7 @@ define @intrinsic_vslideup_vi_nxv2f32_nxv2f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1962,7 +1962,7 @@ define @intrinsic_vslideup_mask_vi_nxv2f32_nxv2f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1985,7 +1985,7 @@ define @intrinsic_vslideup_vx_nxv4f32_nxv4f32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vslideup_mask_vx_nxv4f32_nxv4f32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2025,7 +2025,7 @@ define @intrinsic_vslideup_vi_nxv4f32_nxv4f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2041,7 +2041,7 @@ define @intrinsic_vslideup_mask_vi_nxv4f32_nxv4f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2064,7 +2064,7 @@ define @intrinsic_vslideup_vx_nxv8f32_nxv8f32( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vslideup_mask_vx_nxv8f32_nxv8f32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vslideup_vi_nxv8f32_nxv8f32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2120,7 +2120,7 @@ define @intrinsic_vslideup_mask_vi_nxv8f32_nxv8f32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2143,7 +2143,7 @@ define @intrinsic_vslideup_vx_nxv1f64_nxv1f64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2166,7 +2166,7 @@ define @intrinsic_vslideup_mask_vx_nxv1f64_nxv1f64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vslideup_vi_nxv1f64_nxv1f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2199,7 +2199,7 @@ define @intrinsic_vslideup_mask_vi_nxv1f64_nxv1f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vslideup.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2222,7 +2222,7 @@ define @intrinsic_vslideup_vx_nxv2f64_nxv2f64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2245,7 +2245,7 @@ define @intrinsic_vslideup_mask_vx_nxv2f64_nxv2f64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2262,7 +2262,7 @@ define @intrinsic_vslideup_vi_nxv2f64_nxv2f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2278,7 +2278,7 @@ define @intrinsic_vslideup_mask_vi_nxv2f64_nxv2f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vslideup.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2301,7 +2301,7 @@ define @intrinsic_vslideup_vx_nxv4f64_nxv4f64( %0, %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vx_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2324,7 +2324,7 @@ define @intrinsic_vslideup_mask_vx_nxv4f64_nxv4f64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vx_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2341,7 +2341,7 @@ define @intrinsic_vslideup_vi_nxv4f64_nxv4f64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vslideup_vi_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2357,7 +2357,7 @@ define @intrinsic_vslideup_mask_vi_nxv4f64_nxv4f64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vslideup_mask_vi_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vslideup.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsll-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsll-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsll-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsll-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vsll_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsll_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsll_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsll_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsll_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsll_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsll_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsll_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsll_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsll_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsll.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsll_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsll_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsll.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsll_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsll.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsll_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsll_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsll_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsll_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsll_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsll_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsll_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsll_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsll.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsll_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsll_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsll.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsll_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsll.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsll_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsll_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsll_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsll_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsll_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsll_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsll.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsll_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsll_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsll.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsll_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsll.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsll_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsll_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsll_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsll_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsll.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsll_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsll_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsll.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsll_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsll.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsll_vx_nxv1i8_nxv1i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsll_mask_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsll_vx_nxv2i8_nxv2i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsll_mask_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsll_vx_nxv4i8_nxv4i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsll_mask_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsll_vx_nxv8i8_nxv8i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsll_mask_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsll_vx_nxv16i8_nxv16i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsll_mask_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsll.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsll_vx_nxv32i8_nxv32i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsll_mask_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsll.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsll_vx_nxv64i8_nxv64i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsll_mask_vx_nxv64i8_nxv64i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsll.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsll_vx_nxv1i16_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsll_mask_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsll_vx_nxv2i16_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsll_mask_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsll_vx_nxv4i16_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsll_mask_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsll_vx_nxv8i16_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsll_mask_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsll.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsll_vx_nxv16i16_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsll_mask_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsll.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsll_vx_nxv32i16_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsll_mask_vx_nxv32i16_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsll.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsll_vx_nxv1i32_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsll_mask_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsll_vx_nxv2i32_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsll_mask_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsll_vx_nxv4i32_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsll_mask_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsll.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsll_vx_nxv8i32_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsll_mask_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsll.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsll_vx_nxv16i32_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsll_mask_vx_nxv16i32_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsll.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsll_vx_nxv1i64_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsll_mask_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsll_vx_nxv2i64_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsll_mask_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsll.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsll_vx_nxv4i64_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsll_mask_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsll.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsll_vx_nxv8i64_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsll_mask_vx_nxv8i64_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsll.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsll_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsll_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsll_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsll_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsll_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsll_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsll_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsll_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsll_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsll_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsll.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsll_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsll_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsll.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsll_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsll_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsll.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsll_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsll_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsll_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsll_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsll_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsll_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsll_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsll_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsll.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsll_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsll_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsll.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsll_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsll_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsll.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsll_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsll_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsll_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsll_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsll_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsll_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsll.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsll_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsll_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsll.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsll_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsll_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsll.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsll_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsll_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsll_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsll_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsll.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsll_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsll_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsll.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsll_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsll_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsll.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsll-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsll-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsll-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsll-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vsll_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsll_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsll_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsll_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsll_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsll_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsll_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsll_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsll_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsll_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsll.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsll_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsll_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsll.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsll_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsll.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsll_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsll_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsll_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsll_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsll_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsll_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsll_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsll_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsll.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsll_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsll_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsll.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsll_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsll.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsll_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsll_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsll_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsll_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsll_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsll_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsll.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsll_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsll_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsll.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsll_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsll.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsll_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsll_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsll.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsll_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsll_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsll.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsll_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsll_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsll.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsll_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsll_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsll.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsll_vx_nxv1i8_nxv1i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsll_mask_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsll_vx_nxv2i8_nxv2i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsll_mask_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsll_vx_nxv4i8_nxv4i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsll_mask_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsll_vx_nxv8i8_nxv8i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsll_mask_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsll_vx_nxv16i8_nxv16i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsll_mask_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsll.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsll_vx_nxv32i8_nxv32i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsll_mask_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsll.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsll_vx_nxv64i8_nxv64i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsll_mask_vx_nxv64i8_nxv64i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsll.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsll_vx_nxv1i16_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsll_mask_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsll_vx_nxv2i16_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsll_mask_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsll_vx_nxv4i16_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsll_mask_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsll_vx_nxv8i16_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsll_mask_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsll.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsll_vx_nxv16i16_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsll_mask_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsll.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsll_vx_nxv32i16_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsll_mask_vx_nxv32i16_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsll.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsll_vx_nxv1i32_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsll_mask_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsll_vx_nxv2i32_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsll_mask_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsll_vx_nxv4i32_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsll_mask_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsll.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsll_vx_nxv8i32_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsll_mask_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsll.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsll_vx_nxv16i32_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsll_mask_vx_nxv16i32_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsll.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsll_vx_nxv1i64_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsll_mask_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsll.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsll_vx_nxv2i64_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsll_mask_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsll.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsll_vx_nxv4i64_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsll_mask_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsll.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsll_vx_nxv8i64_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsll_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsll.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsll_mask_vx_nxv8i64_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsll.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsll_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsll_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsll_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsll_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsll_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsll_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsll_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsll_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsll_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsll_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsll.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsll_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsll_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsll.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsll_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsll_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsll.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsll_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsll_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsll_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsll_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsll_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsll_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsll_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsll_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsll.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsll_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsll_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsll.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsll_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsll_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsll.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsll_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsll_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsll_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsll_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsll_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsll_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsll.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsll_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsll_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsll.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsll_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsll_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsll.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsll_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsll_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsll.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsll_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsll_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsll.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsll_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsll_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsll.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsll_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsll_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsll.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsll_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsll_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsll.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsmul-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsmul-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsmul-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsmul-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vsmul_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsmul_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsmul_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsmul_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsmul_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsmul_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsmul_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsmul_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsmul_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsmul_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsmul_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsmul_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsmul_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsmul_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsmul_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsmul_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsmul_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsmul_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsmul_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsmul_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsmul_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsmul_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsmul_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsmul_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsmul_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsmul_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsmul_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsmul_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsmul_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsmul_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsmul_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsmul_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsmul_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsmul_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsmul_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsmul_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsmul_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsmul_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsmul_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsmul_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsmul_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsmul_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsmul_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsmul_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsmul_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsmul_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsmul_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsmul_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsmul_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsmul_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsmul_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsmul_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsmul_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsmul_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsmul_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsmul_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsmul_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsmul_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsmul_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsmul_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsmul_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsmul_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsmul_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsmul_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsmul_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsmul_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsmul_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsmul_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsmul_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsmul_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsmul_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsmul_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsmul_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsmul_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsmul_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsmul_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vsmul.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vsmul.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vsmul.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vsmul.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vsmul-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsmul-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsmul-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsmul-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vsmul_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsmul_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsmul_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsmul_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsmul_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsmul_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsmul_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsmul_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsmul_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsmul_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsmul_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsmul_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsmul_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsmul_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsmul_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsmul_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsmul_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsmul_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsmul_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsmul_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsmul_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsmul_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsmul_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsmul_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsmul_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsmul_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsmul_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsmul_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsmul_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsmul_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsmul_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsmul_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsmul_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsmul_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsmul_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsmul_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsmul_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsmul.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsmul_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsmul_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsmul.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsmul_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsmul.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsmul_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsmul.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsmul_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsmul_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsmul_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsmul_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsmul_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsmul_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsmul_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsmul_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsmul_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsmul_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsmul_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsmul_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsmul_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsmul_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsmul_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsmul_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsmul_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsmul_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsmul_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsmul_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsmul_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsmul_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsmul_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsmul_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsmul_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsmul_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsmul_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsmul_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsmul_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsmul_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsmul_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsmul_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsmul_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsmul_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsmul_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsmul_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsmul_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsmul_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsmul_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsmul_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsmul_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsmul_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsmul_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsmul_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsmul.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsmul_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsmul_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsoxei-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsoxei-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsoxei-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsoxei-rv32.ll @@ -10,7 +10,7 @@ define void @intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define void @intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define void @intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define void @intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define void @intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define void @intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define void @intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define void @intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define void @intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define void @intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define void @intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define void @intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define void @intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define void @intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define void @intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define void @intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define void @intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define void @intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define void @intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define void @intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define void @intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define void @intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define void @intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define void @intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define void @intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define void @intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define void @intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define void @intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define void @intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define void @intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define void @intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define void @intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define void @intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define void @intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define void @intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define void @intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define void @intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1689,7 +1689,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1712,7 +1712,7 @@ define void @intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1735,7 +1735,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1758,7 +1758,7 @@ define void @intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1781,7 +1781,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1804,7 +1804,7 @@ define void @intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1827,7 +1827,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1850,7 +1850,7 @@ define void @intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1873,7 +1873,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1896,7 +1896,7 @@ define void @intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1919,7 +1919,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ define void @intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1965,7 +1965,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1988,7 +1988,7 @@ define void @intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2034,7 +2034,7 @@ define void @intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2057,7 +2057,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2080,7 +2080,7 @@ define void @intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2103,7 +2103,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2126,7 +2126,7 @@ define void @intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2149,7 +2149,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2172,7 +2172,7 @@ define void @intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2195,7 +2195,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2218,7 +2218,7 @@ define void @intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2241,7 +2241,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define void @intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2287,7 +2287,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2310,7 +2310,7 @@ define void @intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2333,7 +2333,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2356,7 +2356,7 @@ define void @intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2379,7 +2379,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2402,7 +2402,7 @@ define void @intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2425,7 +2425,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2448,7 +2448,7 @@ define void @intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2494,7 +2494,7 @@ define void @intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2517,7 +2517,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define void @intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2563,7 +2563,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2586,7 +2586,7 @@ define void @intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2609,7 +2609,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2632,7 +2632,7 @@ define void @intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2655,7 +2655,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2678,7 +2678,7 @@ define void @intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2701,7 +2701,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2724,7 +2724,7 @@ define void @intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2747,7 +2747,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2770,7 +2770,7 @@ define void @intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2793,7 +2793,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2816,7 +2816,7 @@ define void @intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2839,7 +2839,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2862,7 +2862,7 @@ define void @intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2885,7 +2885,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2908,7 +2908,7 @@ define void @intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2931,7 +2931,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2954,7 +2954,7 @@ define void @intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2977,7 +2977,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3000,7 +3000,7 @@ define void @intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3023,7 +3023,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3046,7 +3046,7 @@ define void @intrinsic_vsoxei_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3069,7 +3069,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3092,7 +3092,7 @@ define void @intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3115,7 +3115,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3138,7 +3138,7 @@ define void @intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3161,7 +3161,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3184,7 +3184,7 @@ define void @intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3207,7 +3207,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3230,7 +3230,7 @@ define void @intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3253,7 +3253,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3276,7 +3276,7 @@ define void @intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3299,7 +3299,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3322,7 +3322,7 @@ define void @intrinsic_vsoxei_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3345,7 +3345,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3368,7 +3368,7 @@ define void @intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3391,7 +3391,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3414,7 +3414,7 @@ define void @intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3437,7 +3437,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3460,7 +3460,7 @@ define void @intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3483,7 +3483,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3506,7 +3506,7 @@ define void @intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3529,7 +3529,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3552,7 +3552,7 @@ define void @intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3575,7 +3575,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3598,7 +3598,7 @@ define void @intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3621,7 +3621,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3644,7 +3644,7 @@ define void @intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3667,7 +3667,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3690,7 +3690,7 @@ define void @intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3713,7 +3713,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3736,7 +3736,7 @@ define void @intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3759,7 +3759,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3782,7 +3782,7 @@ define void @intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3805,7 +3805,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3828,7 +3828,7 @@ define void @intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3851,7 +3851,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3874,7 +3874,7 @@ define void @intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3897,7 +3897,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3920,7 +3920,7 @@ define void @intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3943,7 +3943,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3966,7 +3966,7 @@ define void @intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3989,7 +3989,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4012,7 +4012,7 @@ define void @intrinsic_vsoxei_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4035,7 +4035,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4058,7 +4058,7 @@ define void @intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4081,7 +4081,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4104,7 +4104,7 @@ define void @intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4127,7 +4127,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4150,7 +4150,7 @@ define void @intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4173,7 +4173,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4196,7 +4196,7 @@ define void @intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4219,7 +4219,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4242,7 +4242,7 @@ define void @intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4265,7 +4265,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4288,7 +4288,7 @@ define void @intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4311,7 +4311,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4334,7 +4334,7 @@ define void @intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4357,7 +4357,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4380,7 +4380,7 @@ define void @intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4403,7 +4403,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4426,7 +4426,7 @@ define void @intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4449,7 +4449,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4472,7 +4472,7 @@ define void @intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4495,7 +4495,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4518,7 +4518,7 @@ define void @intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4541,7 +4541,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4564,7 +4564,7 @@ define void @intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4587,7 +4587,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4610,7 +4610,7 @@ define void @intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4633,7 +4633,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4656,7 +4656,7 @@ define void @intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4679,7 +4679,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4702,7 +4702,7 @@ define void @intrinsic_vsoxei_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4725,7 +4725,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4748,7 +4748,7 @@ define void @intrinsic_vsoxei_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4771,7 +4771,7 @@ define void @intrinsic_vsoxei_mask_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4794,7 +4794,7 @@ define void @intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4817,7 +4817,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4840,7 +4840,7 @@ define void @intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4863,7 +4863,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4886,7 +4886,7 @@ define void @intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4909,7 +4909,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4932,7 +4932,7 @@ define void @intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4955,7 +4955,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4978,7 +4978,7 @@ define void @intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5001,7 +5001,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5024,7 +5024,7 @@ define void @intrinsic_vsoxei_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5047,7 +5047,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5070,7 +5070,7 @@ define void @intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5093,7 +5093,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5116,7 +5116,7 @@ define void @intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5139,7 +5139,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5162,7 +5162,7 @@ define void @intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5185,7 +5185,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5208,7 +5208,7 @@ define void @intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5231,7 +5231,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5254,7 +5254,7 @@ define void @intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5277,7 +5277,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5300,7 +5300,7 @@ define void @intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5323,7 +5323,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5346,7 +5346,7 @@ define void @intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5369,7 +5369,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5392,7 +5392,7 @@ define void @intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5415,7 +5415,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5438,7 +5438,7 @@ define void @intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5461,7 +5461,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5484,7 +5484,7 @@ define void @intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5507,7 +5507,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5530,7 +5530,7 @@ define void @intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5553,7 +5553,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5576,7 +5576,7 @@ define void @intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5599,7 +5599,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5622,7 +5622,7 @@ define void @intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5645,7 +5645,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5668,7 +5668,7 @@ define void @intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5691,7 +5691,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5714,7 +5714,7 @@ define void @intrinsic_vsoxei_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5737,7 +5737,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5760,7 +5760,7 @@ define void @intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5783,7 +5783,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5806,7 +5806,7 @@ define void @intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5829,7 +5829,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5852,7 +5852,7 @@ define void @intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5875,7 +5875,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5898,7 +5898,7 @@ define void @intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5921,7 +5921,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5944,7 +5944,7 @@ define void @intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5967,7 +5967,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5990,7 +5990,7 @@ define void @intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6013,7 +6013,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6036,7 +6036,7 @@ define void @intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6059,7 +6059,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6082,7 +6082,7 @@ define void @intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6105,7 +6105,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6128,7 +6128,7 @@ define void @intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6151,7 +6151,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsoxei-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsoxei-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsoxei-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsoxei-rv64.ll @@ -10,7 +10,7 @@ define void @intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define void @intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define void @intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define void @intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define void @intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define void @intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define void @intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define void @intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define void @intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define void @intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define void @intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define void @intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define void @intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define void @intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define void @intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define void @intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define void @intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define void @intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define void @intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define void @intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define void @intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define void @intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define void @intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define void @intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define void @intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define void @intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define void @intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define void @intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define void @intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define void @intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define void @intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define void @intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define void @intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define void @intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define void @intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define void @intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define void @intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1689,7 +1689,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1712,7 +1712,7 @@ define void @intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1735,7 +1735,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1758,7 +1758,7 @@ define void @intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1781,7 +1781,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1804,7 +1804,7 @@ define void @intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1827,7 +1827,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1850,7 +1850,7 @@ define void @intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1873,7 +1873,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1896,7 +1896,7 @@ define void @intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1919,7 +1919,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ define void @intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1965,7 +1965,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1988,7 +1988,7 @@ define void @intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2034,7 +2034,7 @@ define void @intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2057,7 +2057,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2080,7 +2080,7 @@ define void @intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2103,7 +2103,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2126,7 +2126,7 @@ define void @intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2149,7 +2149,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2172,7 +2172,7 @@ define void @intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2195,7 +2195,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2218,7 +2218,7 @@ define void @intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2241,7 +2241,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define void @intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2287,7 +2287,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2310,7 +2310,7 @@ define void @intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2333,7 +2333,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2356,7 +2356,7 @@ define void @intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2379,7 +2379,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2402,7 +2402,7 @@ define void @intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2425,7 +2425,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2448,7 +2448,7 @@ define void @intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2494,7 +2494,7 @@ define void @intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2517,7 +2517,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define void @intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2563,7 +2563,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2586,7 +2586,7 @@ define void @intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2609,7 +2609,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2632,7 +2632,7 @@ define void @intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2655,7 +2655,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2678,7 +2678,7 @@ define void @intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2701,7 +2701,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2724,7 +2724,7 @@ define void @intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2747,7 +2747,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2770,7 +2770,7 @@ define void @intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2793,7 +2793,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2816,7 +2816,7 @@ define void @intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2839,7 +2839,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2862,7 +2862,7 @@ define void @intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2885,7 +2885,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2908,7 +2908,7 @@ define void @intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2931,7 +2931,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2954,7 +2954,7 @@ define void @intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2977,7 +2977,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3000,7 +3000,7 @@ define void @intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3023,7 +3023,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3046,7 +3046,7 @@ define void @intrinsic_vsoxei_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3069,7 +3069,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3092,7 +3092,7 @@ define void @intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3115,7 +3115,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3138,7 +3138,7 @@ define void @intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3161,7 +3161,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3184,7 +3184,7 @@ define void @intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3207,7 +3207,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3230,7 +3230,7 @@ define void @intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3253,7 +3253,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3276,7 +3276,7 @@ define void @intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3299,7 +3299,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3322,7 +3322,7 @@ define void @intrinsic_vsoxei_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3345,7 +3345,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3368,7 +3368,7 @@ define void @intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3391,7 +3391,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3414,7 +3414,7 @@ define void @intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3437,7 +3437,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3460,7 +3460,7 @@ define void @intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3483,7 +3483,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3506,7 +3506,7 @@ define void @intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3529,7 +3529,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3552,7 +3552,7 @@ define void @intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3575,7 +3575,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3598,7 +3598,7 @@ define void @intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3621,7 +3621,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3644,7 +3644,7 @@ define void @intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3667,7 +3667,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3690,7 +3690,7 @@ define void @intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3713,7 +3713,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3736,7 +3736,7 @@ define void @intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3759,7 +3759,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3782,7 +3782,7 @@ define void @intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3805,7 +3805,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3828,7 +3828,7 @@ define void @intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3851,7 +3851,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3874,7 +3874,7 @@ define void @intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3897,7 +3897,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3920,7 +3920,7 @@ define void @intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3943,7 +3943,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3966,7 +3966,7 @@ define void @intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3989,7 +3989,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4012,7 +4012,7 @@ define void @intrinsic_vsoxei_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4035,7 +4035,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4058,7 +4058,7 @@ define void @intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4081,7 +4081,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4104,7 +4104,7 @@ define void @intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4127,7 +4127,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4150,7 +4150,7 @@ define void @intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4173,7 +4173,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4196,7 +4196,7 @@ define void @intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4219,7 +4219,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4242,7 +4242,7 @@ define void @intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4265,7 +4265,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4288,7 +4288,7 @@ define void @intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4311,7 +4311,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4334,7 +4334,7 @@ define void @intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4357,7 +4357,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4380,7 +4380,7 @@ define void @intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4403,7 +4403,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4426,7 +4426,7 @@ define void @intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4449,7 +4449,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4472,7 +4472,7 @@ define void @intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4495,7 +4495,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4518,7 +4518,7 @@ define void @intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4541,7 +4541,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4564,7 +4564,7 @@ define void @intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4587,7 +4587,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4610,7 +4610,7 @@ define void @intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4633,7 +4633,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4656,7 +4656,7 @@ define void @intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4679,7 +4679,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4702,7 +4702,7 @@ define void @intrinsic_vsoxei_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4725,7 +4725,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4748,7 +4748,7 @@ define void @intrinsic_vsoxei_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4771,7 +4771,7 @@ define void @intrinsic_vsoxei_mask_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4794,7 +4794,7 @@ define void @intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4817,7 +4817,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4840,7 +4840,7 @@ define void @intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4863,7 +4863,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4886,7 +4886,7 @@ define void @intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4909,7 +4909,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4932,7 +4932,7 @@ define void @intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4955,7 +4955,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4978,7 +4978,7 @@ define void @intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5001,7 +5001,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5024,7 +5024,7 @@ define void @intrinsic_vsoxei_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5047,7 +5047,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5070,7 +5070,7 @@ define void @intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5093,7 +5093,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5116,7 +5116,7 @@ define void @intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5139,7 +5139,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5162,7 +5162,7 @@ define void @intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5185,7 +5185,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5208,7 +5208,7 @@ define void @intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5231,7 +5231,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5254,7 +5254,7 @@ define void @intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5277,7 +5277,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5300,7 +5300,7 @@ define void @intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5323,7 +5323,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5346,7 +5346,7 @@ define void @intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5369,7 +5369,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5392,7 +5392,7 @@ define void @intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5415,7 +5415,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5438,7 +5438,7 @@ define void @intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5461,7 +5461,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5484,7 +5484,7 @@ define void @intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5507,7 +5507,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5530,7 +5530,7 @@ define void @intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5553,7 +5553,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5576,7 +5576,7 @@ define void @intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5599,7 +5599,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5622,7 +5622,7 @@ define void @intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5645,7 +5645,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5668,7 +5668,7 @@ define void @intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5691,7 +5691,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5714,7 +5714,7 @@ define void @intrinsic_vsoxei_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5737,7 +5737,7 @@ define void @intrinsic_vsoxei_mask_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5760,7 +5760,7 @@ define void @intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5783,7 +5783,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5806,7 +5806,7 @@ define void @intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5829,7 +5829,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5852,7 +5852,7 @@ define void @intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5875,7 +5875,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5898,7 +5898,7 @@ define void @intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5921,7 +5921,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5944,7 +5944,7 @@ define void @intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5967,7 +5967,7 @@ define void @intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5990,7 +5990,7 @@ define void @intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6013,7 +6013,7 @@ define void @intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6036,7 +6036,7 @@ define void @intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6059,7 +6059,7 @@ define void @intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6082,7 +6082,7 @@ define void @intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6105,7 +6105,7 @@ define void @intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6128,7 +6128,7 @@ define void @intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6151,7 +6151,7 @@ define void @intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsoxei_mask_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsoxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsoxseg-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsoxseg-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsoxseg-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsoxseg-rv32.ll @@ -11,7 +11,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -25,7 +25,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -42,7 +42,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -56,7 +56,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -72,7 +72,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -85,7 +85,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -102,7 +102,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -116,7 +116,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -133,7 +133,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -147,7 +147,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -164,7 +164,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -178,7 +178,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -195,7 +195,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -209,7 +209,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -226,7 +226,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -240,7 +240,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -257,7 +257,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -271,7 +271,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -289,7 +289,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -304,7 +304,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -322,7 +322,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -337,7 +337,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -355,7 +355,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -370,7 +370,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -389,7 +389,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -405,7 +405,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -424,7 +424,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -440,7 +440,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -459,7 +459,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -475,7 +475,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -495,7 +495,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -512,7 +512,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -532,7 +532,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -549,7 +549,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -569,7 +569,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -586,7 +586,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -607,7 +607,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -625,7 +625,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -646,7 +646,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -664,7 +664,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -685,7 +685,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -703,7 +703,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -725,7 +725,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -744,7 +744,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -766,7 +766,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -785,7 +785,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -807,7 +807,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -826,7 +826,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -842,7 +842,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -855,7 +855,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -872,7 +872,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -886,7 +886,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -902,7 +902,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -915,7 +915,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -932,7 +932,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -946,7 +946,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -963,7 +963,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -977,7 +977,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -994,7 +994,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -1008,7 +1008,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -1041,7 +1041,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -1059,7 +1059,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -1074,7 +1074,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -1092,7 +1092,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -1107,7 +1107,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -1124,7 +1124,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1155,7 +1155,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1169,7 +1169,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1186,7 +1186,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1200,7 +1200,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1217,7 +1217,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1231,7 +1231,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1248,7 +1248,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1262,7 +1262,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1279,7 +1279,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1293,7 +1293,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1311,7 +1311,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1326,7 +1326,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1359,7 +1359,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1377,7 +1377,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1392,7 +1392,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1411,7 +1411,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1427,7 +1427,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1446,7 +1446,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1462,7 +1462,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1481,7 +1481,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1497,7 +1497,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1517,7 +1517,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1534,7 +1534,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1554,7 +1554,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1571,7 +1571,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1591,7 +1591,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1608,7 +1608,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1629,7 +1629,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1647,7 +1647,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1668,7 +1668,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1686,7 +1686,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1707,7 +1707,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1725,7 +1725,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1747,7 +1747,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1766,7 +1766,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1788,7 +1788,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1807,7 +1807,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1829,7 +1829,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1848,7 +1848,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1865,7 +1865,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1879,7 +1879,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1896,7 +1896,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1910,7 +1910,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1926,7 +1926,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -1939,7 +1939,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -1956,7 +1956,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1970,7 +1970,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1987,7 +1987,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2001,7 +2001,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2018,7 +2018,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2032,7 +2032,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2050,7 +2050,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2065,7 +2065,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2083,7 +2083,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2098,7 +2098,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2116,7 +2116,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2131,7 +2131,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2150,7 +2150,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2166,7 +2166,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2185,7 +2185,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2201,7 +2201,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2220,7 +2220,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2236,7 +2236,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2256,7 +2256,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2273,7 +2273,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2293,7 +2293,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2310,7 +2310,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2330,7 +2330,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2347,7 +2347,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2368,7 +2368,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2386,7 +2386,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2407,7 +2407,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2425,7 +2425,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2446,7 +2446,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2464,7 +2464,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2486,7 +2486,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2505,7 +2505,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2527,7 +2527,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2546,7 +2546,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2568,7 +2568,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2587,7 +2587,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2604,7 +2604,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -2618,7 +2618,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -2635,7 +2635,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -2649,7 +2649,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -2666,7 +2666,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -2680,7 +2680,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -2697,7 +2697,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2711,7 +2711,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2728,7 +2728,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2742,7 +2742,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2759,7 +2759,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2773,7 +2773,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2791,7 +2791,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2806,7 +2806,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2824,7 +2824,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2839,7 +2839,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2857,7 +2857,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2872,7 +2872,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2891,7 +2891,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2907,7 +2907,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2926,7 +2926,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2942,7 +2942,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2961,7 +2961,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2977,7 +2977,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2997,7 +2997,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3014,7 +3014,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3034,7 +3034,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3051,7 +3051,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3071,7 +3071,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3088,7 +3088,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3109,7 +3109,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3127,7 +3127,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3148,7 +3148,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3166,7 +3166,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3187,7 +3187,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3205,7 +3205,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3227,7 +3227,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3246,7 +3246,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3268,7 +3268,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3287,7 +3287,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3309,7 +3309,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3328,7 +3328,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3345,7 +3345,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -3359,7 +3359,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -3376,7 +3376,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -3390,7 +3390,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -3406,7 +3406,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3419,7 +3419,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3436,7 +3436,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3450,7 +3450,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3467,7 +3467,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3481,7 +3481,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3498,7 +3498,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3512,7 +3512,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3530,7 +3530,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3545,7 +3545,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3563,7 +3563,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3578,7 +3578,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3596,7 +3596,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3611,7 +3611,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3627,7 +3627,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3640,7 +3640,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3657,7 +3657,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -3671,7 +3671,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -3687,7 +3687,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3700,7 +3700,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3717,7 +3717,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3731,7 +3731,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3748,7 +3748,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3762,7 +3762,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3779,7 +3779,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3793,7 +3793,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3811,7 +3811,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3826,7 +3826,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3844,7 +3844,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3859,7 +3859,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3877,7 +3877,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3892,7 +3892,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3911,7 +3911,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3927,7 +3927,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3946,7 +3946,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3962,7 +3962,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3981,7 +3981,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3997,7 +3997,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4017,7 +4017,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4034,7 +4034,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4054,7 +4054,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4071,7 +4071,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4091,7 +4091,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -4108,7 +4108,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4129,7 +4129,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4147,7 +4147,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4168,7 +4168,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4186,7 +4186,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4207,7 +4207,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -4225,7 +4225,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4247,7 +4247,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4266,7 +4266,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4288,7 +4288,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4307,7 +4307,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4329,7 +4329,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -4348,7 +4348,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4365,7 +4365,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -4379,7 +4379,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -4396,7 +4396,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4410,7 +4410,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4427,7 +4427,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -4441,7 +4441,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -4458,7 +4458,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4472,7 +4472,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4489,7 +4489,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4503,7 +4503,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4519,7 +4519,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4532,7 +4532,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4549,7 +4549,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4563,7 +4563,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4580,7 +4580,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4594,7 +4594,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4611,7 +4611,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4625,7 +4625,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4643,7 +4643,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4658,7 +4658,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4676,7 +4676,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4691,7 +4691,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4709,7 +4709,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4724,7 +4724,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4743,7 +4743,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4759,7 +4759,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4778,7 +4778,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4794,7 +4794,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4813,7 +4813,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4829,7 +4829,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4849,7 +4849,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4866,7 +4866,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4886,7 +4886,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4903,7 +4903,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4923,7 +4923,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4940,7 +4940,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4961,7 +4961,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4979,7 +4979,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5000,7 +5000,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5018,7 +5018,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5039,7 +5039,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5057,7 +5057,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5079,7 +5079,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5098,7 +5098,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5120,7 +5120,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5139,7 +5139,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5161,7 +5161,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5180,7 +5180,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5197,7 +5197,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5211,7 +5211,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5228,7 +5228,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5242,7 +5242,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5259,7 +5259,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5273,7 +5273,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5290,7 +5290,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5304,7 +5304,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5321,7 +5321,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5335,7 +5335,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5352,7 +5352,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5366,7 +5366,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5384,7 +5384,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5399,7 +5399,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5417,7 +5417,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5432,7 +5432,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5450,7 +5450,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5465,7 +5465,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5484,7 +5484,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5500,7 +5500,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5519,7 +5519,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5535,7 +5535,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5554,7 +5554,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5570,7 +5570,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5590,7 +5590,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5607,7 +5607,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5627,7 +5627,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5644,7 +5644,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5664,7 +5664,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5681,7 +5681,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5702,7 +5702,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5720,7 +5720,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5741,7 +5741,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5759,7 +5759,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5780,7 +5780,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5798,7 +5798,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5820,7 +5820,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5839,7 +5839,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5861,7 +5861,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5880,7 +5880,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5902,7 +5902,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5921,7 +5921,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5937,7 +5937,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -5950,7 +5950,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -5967,7 +5967,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -5981,7 +5981,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -5998,7 +5998,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6012,7 +6012,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6029,7 +6029,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6043,7 +6043,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6060,7 +6060,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6074,7 +6074,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6091,7 +6091,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6105,7 +6105,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6122,7 +6122,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6136,7 +6136,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6153,7 +6153,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6167,7 +6167,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6185,7 +6185,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6200,7 +6200,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6218,7 +6218,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6233,7 +6233,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6251,7 +6251,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6266,7 +6266,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6285,7 +6285,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6301,7 +6301,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6320,7 +6320,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6336,7 +6336,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6355,7 +6355,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6371,7 +6371,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6391,7 +6391,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6408,7 +6408,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6428,7 +6428,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6445,7 +6445,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6465,7 +6465,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6482,7 +6482,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6503,7 +6503,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6521,7 +6521,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6542,7 +6542,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6560,7 +6560,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6581,7 +6581,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6599,7 +6599,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6621,7 +6621,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6640,7 +6640,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6662,7 +6662,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6681,7 +6681,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6703,7 +6703,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6722,7 +6722,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6739,7 +6739,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6753,7 +6753,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6770,7 +6770,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6784,7 +6784,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6801,7 +6801,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6815,7 +6815,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6832,7 +6832,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6846,7 +6846,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6863,7 +6863,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6877,7 +6877,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6894,7 +6894,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6908,7 +6908,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6926,7 +6926,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6941,7 +6941,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6959,7 +6959,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6974,7 +6974,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6992,7 +6992,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7007,7 +7007,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7026,7 +7026,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7042,7 +7042,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7061,7 +7061,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7077,7 +7077,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7096,7 +7096,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7112,7 +7112,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7132,7 +7132,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7149,7 +7149,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7169,7 +7169,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7186,7 +7186,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7206,7 +7206,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7223,7 +7223,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7244,7 +7244,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7262,7 +7262,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7283,7 +7283,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7301,7 +7301,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7322,7 +7322,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7340,7 +7340,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7362,7 +7362,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7381,7 +7381,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7403,7 +7403,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7422,7 +7422,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7444,7 +7444,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7463,7 +7463,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7480,7 +7480,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7494,7 +7494,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7511,7 +7511,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7525,7 +7525,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7542,7 +7542,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -7556,7 +7556,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -7573,7 +7573,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7587,7 +7587,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7604,7 +7604,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7618,7 +7618,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7635,7 +7635,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7649,7 +7649,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7667,7 +7667,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7682,7 +7682,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7700,7 +7700,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7715,7 +7715,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7733,7 +7733,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7748,7 +7748,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7765,7 +7765,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -7779,7 +7779,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -7796,7 +7796,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -7810,7 +7810,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -7826,7 +7826,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -7839,7 +7839,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -7856,7 +7856,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7870,7 +7870,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7887,7 +7887,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7901,7 +7901,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7918,7 +7918,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -7932,7 +7932,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -7949,7 +7949,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7963,7 +7963,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7980,7 +7980,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7994,7 +7994,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8011,7 +8011,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8025,7 +8025,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8042,7 +8042,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8056,7 +8056,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8073,7 +8073,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8087,7 +8087,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8104,7 +8104,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8118,7 +8118,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8136,7 +8136,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8151,7 +8151,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8169,7 +8169,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8184,7 +8184,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8202,7 +8202,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8217,7 +8217,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8236,7 +8236,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8252,7 +8252,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8271,7 +8271,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8287,7 +8287,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8306,7 +8306,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8322,7 +8322,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8342,7 +8342,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8359,7 +8359,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8379,7 +8379,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8396,7 +8396,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8416,7 +8416,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8433,7 +8433,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8454,7 +8454,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8472,7 +8472,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8493,7 +8493,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8511,7 +8511,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8532,7 +8532,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8550,7 +8550,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8572,7 +8572,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8591,7 +8591,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8613,7 +8613,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8632,7 +8632,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8654,7 +8654,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8673,7 +8673,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8690,7 +8690,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8704,7 +8704,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8721,7 +8721,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8735,7 +8735,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8752,7 +8752,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8766,7 +8766,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8783,7 +8783,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8797,7 +8797,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8814,7 +8814,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8828,7 +8828,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8845,7 +8845,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8859,7 +8859,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8877,7 +8877,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8892,7 +8892,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8910,7 +8910,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8925,7 +8925,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8943,7 +8943,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8958,7 +8958,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8977,7 +8977,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8993,7 +8993,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9012,7 +9012,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9028,7 +9028,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9047,7 +9047,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9063,7 +9063,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9083,7 +9083,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9100,7 +9100,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9120,7 +9120,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9137,7 +9137,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9157,7 +9157,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9174,7 +9174,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9195,7 +9195,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9213,7 +9213,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9234,7 +9234,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9252,7 +9252,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9273,7 +9273,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9291,7 +9291,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9313,7 +9313,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9332,7 +9332,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9354,7 +9354,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9373,7 +9373,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9395,7 +9395,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9414,7 +9414,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9431,7 +9431,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9445,7 +9445,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9462,7 +9462,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9476,7 +9476,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9493,7 +9493,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9507,7 +9507,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9524,7 +9524,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9538,7 +9538,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9555,7 +9555,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9569,7 +9569,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9586,7 +9586,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9600,7 +9600,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9618,7 +9618,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9633,7 +9633,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9651,7 +9651,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9666,7 +9666,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9684,7 +9684,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9699,7 +9699,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9718,7 +9718,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9734,7 +9734,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9753,7 +9753,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9769,7 +9769,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9788,7 +9788,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9804,7 +9804,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9824,7 +9824,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9841,7 +9841,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9861,7 +9861,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9878,7 +9878,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9898,7 +9898,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9915,7 +9915,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9936,7 +9936,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9954,7 +9954,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9975,7 +9975,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9993,7 +9993,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10014,7 +10014,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10032,7 +10032,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10054,7 +10054,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10073,7 +10073,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10095,7 +10095,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10114,7 +10114,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10136,7 +10136,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10155,7 +10155,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10172,7 +10172,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10186,7 +10186,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10203,7 +10203,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10217,7 +10217,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10234,7 +10234,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10248,7 +10248,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10265,7 +10265,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10279,7 +10279,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10296,7 +10296,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10310,7 +10310,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10327,7 +10327,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10341,7 +10341,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10359,7 +10359,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10374,7 +10374,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10392,7 +10392,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10407,7 +10407,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10425,7 +10425,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10440,7 +10440,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10459,7 +10459,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10475,7 +10475,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10494,7 +10494,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10510,7 +10510,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10529,7 +10529,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10545,7 +10545,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10565,7 +10565,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10582,7 +10582,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10602,7 +10602,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10619,7 +10619,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10639,7 +10639,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10656,7 +10656,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10677,7 +10677,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10695,7 +10695,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10716,7 +10716,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10734,7 +10734,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10755,7 +10755,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10773,7 +10773,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10795,7 +10795,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10814,7 +10814,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10836,7 +10836,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10855,7 +10855,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10877,7 +10877,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10896,7 +10896,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10913,7 +10913,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -10927,7 +10927,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -10944,7 +10944,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10958,7 +10958,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10974,7 +10974,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -10987,7 +10987,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -11004,7 +11004,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11018,7 +11018,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11035,7 +11035,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11049,7 +11049,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11066,7 +11066,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -11080,7 +11080,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -11098,7 +11098,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11113,7 +11113,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11131,7 +11131,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11146,7 +11146,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11164,7 +11164,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -11179,7 +11179,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -11196,7 +11196,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -11210,7 +11210,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -11227,7 +11227,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11241,7 +11241,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11258,7 +11258,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -11272,7 +11272,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -11289,7 +11289,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11303,7 +11303,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11320,7 +11320,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11334,7 +11334,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11351,7 +11351,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11365,7 +11365,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11382,7 +11382,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11396,7 +11396,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11413,7 +11413,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11427,7 +11427,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11444,7 +11444,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11458,7 +11458,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11476,7 +11476,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11491,7 +11491,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11509,7 +11509,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11524,7 +11524,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11542,7 +11542,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11557,7 +11557,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11574,7 +11574,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11588,7 +11588,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11605,7 +11605,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11619,7 +11619,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11635,7 +11635,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11648,7 +11648,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11665,7 +11665,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11679,7 +11679,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11696,7 +11696,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11710,7 +11710,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11727,7 +11727,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11741,7 +11741,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11759,7 +11759,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11774,7 +11774,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11792,7 +11792,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11807,7 +11807,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11825,7 +11825,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11840,7 +11840,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11859,7 +11859,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11875,7 +11875,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11894,7 +11894,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11910,7 +11910,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11929,7 +11929,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11945,7 +11945,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11965,7 +11965,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11982,7 +11982,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12002,7 +12002,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12019,7 +12019,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12039,7 +12039,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -12056,7 +12056,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -12077,7 +12077,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12095,7 +12095,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12116,7 +12116,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12134,7 +12134,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12155,7 +12155,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -12173,7 +12173,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -12195,7 +12195,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12214,7 +12214,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12236,7 +12236,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12255,7 +12255,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12277,7 +12277,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -12296,7 +12296,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -12313,7 +12313,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12327,7 +12327,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12344,7 +12344,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12358,7 +12358,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12375,7 +12375,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12389,7 +12389,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12406,7 +12406,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12420,7 +12420,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12437,7 +12437,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12451,7 +12451,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12468,7 +12468,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12482,7 +12482,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12500,7 +12500,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12515,7 +12515,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12533,7 +12533,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12548,7 +12548,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12566,7 +12566,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12581,7 +12581,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12600,7 +12600,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12616,7 +12616,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12635,7 +12635,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12651,7 +12651,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12670,7 +12670,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12686,7 +12686,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12706,7 +12706,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12723,7 +12723,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12743,7 +12743,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12760,7 +12760,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12780,7 +12780,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12797,7 +12797,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12818,7 +12818,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12836,7 +12836,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12857,7 +12857,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12875,7 +12875,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12896,7 +12896,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12914,7 +12914,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12936,7 +12936,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12955,7 +12955,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12977,7 +12977,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12996,7 +12996,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13018,7 +13018,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13037,7 +13037,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13054,7 +13054,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13068,7 +13068,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13085,7 +13085,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13099,7 +13099,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13116,7 +13116,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -13130,7 +13130,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -13147,7 +13147,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13161,7 +13161,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13178,7 +13178,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13192,7 +13192,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13209,7 +13209,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13223,7 +13223,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13241,7 +13241,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13256,7 +13256,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13274,7 +13274,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13289,7 +13289,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13307,7 +13307,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13322,7 +13322,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsoxseg-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsoxseg-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsoxseg-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsoxseg-rv64.ll @@ -11,7 +11,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -25,7 +25,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -42,7 +42,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -56,7 +56,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -72,7 +72,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -85,7 +85,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -102,7 +102,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -116,7 +116,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -133,7 +133,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -147,7 +147,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -163,7 +163,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -176,7 +176,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -193,7 +193,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -207,7 +207,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -224,7 +224,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -238,7 +238,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -255,7 +255,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -269,7 +269,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -286,7 +286,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -300,7 +300,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -317,7 +317,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -331,7 +331,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -349,7 +349,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -364,7 +364,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -382,7 +382,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -397,7 +397,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -415,7 +415,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -430,7 +430,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -448,7 +448,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -463,7 +463,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -479,7 +479,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -492,7 +492,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -509,7 +509,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -523,7 +523,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -539,7 +539,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -552,7 +552,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -569,7 +569,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -583,7 +583,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -600,7 +600,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -614,7 +614,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -631,7 +631,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -645,7 +645,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -663,7 +663,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -678,7 +678,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -696,7 +696,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -711,7 +711,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -729,7 +729,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -744,7 +744,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -761,7 +761,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -775,7 +775,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -792,7 +792,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -806,7 +806,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -823,7 +823,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -837,7 +837,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -854,7 +854,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -868,7 +868,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -885,7 +885,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -899,7 +899,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -916,7 +916,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -930,7 +930,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -947,7 +947,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -961,7 +961,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -978,7 +978,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -992,7 +992,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1010,7 +1010,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1025,7 +1025,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1043,7 +1043,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1058,7 +1058,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1076,7 +1076,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1091,7 +1091,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1109,7 +1109,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1124,7 +1124,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1143,7 +1143,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1159,7 +1159,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1178,7 +1178,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1194,7 +1194,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1213,7 +1213,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1229,7 +1229,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1248,7 +1248,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1264,7 +1264,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1284,7 +1284,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1301,7 +1301,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1321,7 +1321,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1338,7 +1338,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1358,7 +1358,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1375,7 +1375,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1395,7 +1395,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1412,7 +1412,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1433,7 +1433,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1451,7 +1451,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1472,7 +1472,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1490,7 +1490,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1511,7 +1511,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1529,7 +1529,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1550,7 +1550,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1568,7 +1568,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1590,7 +1590,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1609,7 +1609,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1631,7 +1631,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1650,7 +1650,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1672,7 +1672,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1691,7 +1691,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1732,7 +1732,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1749,7 +1749,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1763,7 +1763,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1780,7 +1780,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1794,7 +1794,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1811,7 +1811,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1825,7 +1825,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1842,7 +1842,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1856,7 +1856,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1873,7 +1873,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1887,7 +1887,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1904,7 +1904,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1918,7 +1918,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1935,7 +1935,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1949,7 +1949,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1966,7 +1966,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1980,7 +1980,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1998,7 +1998,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2013,7 +2013,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2031,7 +2031,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2046,7 +2046,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2064,7 +2064,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2079,7 +2079,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2097,7 +2097,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2112,7 +2112,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2131,7 +2131,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2147,7 +2147,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2166,7 +2166,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2182,7 +2182,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2201,7 +2201,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2217,7 +2217,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2236,7 +2236,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2252,7 +2252,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2272,7 +2272,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2289,7 +2289,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2309,7 +2309,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2326,7 +2326,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2346,7 +2346,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2363,7 +2363,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2383,7 +2383,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2400,7 +2400,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2421,7 +2421,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2439,7 +2439,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2460,7 +2460,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2478,7 +2478,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2499,7 +2499,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2517,7 +2517,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2538,7 +2538,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2556,7 +2556,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2578,7 +2578,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2597,7 +2597,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2619,7 +2619,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2638,7 +2638,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2660,7 +2660,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2679,7 +2679,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2701,7 +2701,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2720,7 +2720,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2737,7 +2737,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -2751,7 +2751,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -2768,7 +2768,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -2782,7 +2782,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -2798,7 +2798,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -2811,7 +2811,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -2827,7 +2827,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -2840,7 +2840,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -2857,7 +2857,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2871,7 +2871,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2888,7 +2888,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2902,7 +2902,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2919,7 +2919,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -2933,7 +2933,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -2950,7 +2950,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -2964,7 +2964,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -2982,7 +2982,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2997,7 +2997,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3015,7 +3015,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3030,7 +3030,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3048,7 +3048,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -3063,7 +3063,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -3081,7 +3081,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3096,7 +3096,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3112,7 +3112,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3125,7 +3125,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3142,7 +3142,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -3156,7 +3156,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -3172,7 +3172,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3185,7 +3185,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3202,7 +3202,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -3216,7 +3216,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -3233,7 +3233,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3247,7 +3247,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3264,7 +3264,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3278,7 +3278,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3295,7 +3295,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3309,7 +3309,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3326,7 +3326,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3340,7 +3340,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3358,7 +3358,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3373,7 +3373,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3391,7 +3391,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3406,7 +3406,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3424,7 +3424,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3439,7 +3439,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3457,7 +3457,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3472,7 +3472,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3491,7 +3491,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3507,7 +3507,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3526,7 +3526,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3542,7 +3542,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3561,7 +3561,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3577,7 +3577,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3596,7 +3596,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3612,7 +3612,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3632,7 +3632,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3649,7 +3649,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3669,7 +3669,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3686,7 +3686,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3706,7 +3706,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3723,7 +3723,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3743,7 +3743,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3760,7 +3760,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3781,7 +3781,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3799,7 +3799,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3820,7 +3820,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3838,7 +3838,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3859,7 +3859,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3877,7 +3877,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3898,7 +3898,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3916,7 +3916,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3938,7 +3938,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3957,7 +3957,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3979,7 +3979,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3998,7 +3998,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4020,7 +4020,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -4039,7 +4039,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4061,7 +4061,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4080,7 +4080,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4097,7 +4097,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4111,7 +4111,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4128,7 +4128,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4142,7 +4142,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4159,7 +4159,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4173,7 +4173,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4190,7 +4190,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4204,7 +4204,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4221,7 +4221,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4235,7 +4235,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4252,7 +4252,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4266,7 +4266,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4283,7 +4283,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4297,7 +4297,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4314,7 +4314,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4328,7 +4328,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4346,7 +4346,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4361,7 +4361,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4379,7 +4379,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4394,7 +4394,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4412,7 +4412,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4427,7 +4427,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4445,7 +4445,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4460,7 +4460,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4479,7 +4479,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4495,7 +4495,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4514,7 +4514,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4530,7 +4530,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4549,7 +4549,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4565,7 +4565,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4584,7 +4584,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4600,7 +4600,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4620,7 +4620,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4637,7 +4637,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4657,7 +4657,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4674,7 +4674,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4694,7 +4694,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4711,7 +4711,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4731,7 +4731,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4748,7 +4748,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4769,7 +4769,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4787,7 +4787,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4808,7 +4808,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4826,7 +4826,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4847,7 +4847,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4865,7 +4865,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4886,7 +4886,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4904,7 +4904,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4926,7 +4926,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4945,7 +4945,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4967,7 +4967,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4986,7 +4986,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5008,7 +5008,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5027,7 +5027,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5049,7 +5049,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5068,7 +5068,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5085,7 +5085,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5099,7 +5099,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5116,7 +5116,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5130,7 +5130,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5147,7 +5147,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5161,7 +5161,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5177,7 +5177,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5190,7 +5190,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5207,7 +5207,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5221,7 +5221,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5238,7 +5238,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5252,7 +5252,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5269,7 +5269,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5283,7 +5283,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5300,7 +5300,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5314,7 +5314,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5332,7 +5332,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5347,7 +5347,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5365,7 +5365,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5380,7 +5380,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5398,7 +5398,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5413,7 +5413,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5431,7 +5431,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5446,7 +5446,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5465,7 +5465,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5481,7 +5481,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5500,7 +5500,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5516,7 +5516,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5535,7 +5535,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5551,7 +5551,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5570,7 +5570,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5586,7 +5586,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5606,7 +5606,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5623,7 +5623,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5643,7 +5643,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5660,7 +5660,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5680,7 +5680,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5697,7 +5697,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5717,7 +5717,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5734,7 +5734,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5755,7 +5755,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5773,7 +5773,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5794,7 +5794,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5812,7 +5812,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5833,7 +5833,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5851,7 +5851,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5872,7 +5872,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5890,7 +5890,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5912,7 +5912,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5931,7 +5931,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5953,7 +5953,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5972,7 +5972,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5994,7 +5994,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6013,7 +6013,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6035,7 +6035,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6054,7 +6054,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6070,7 +6070,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6083,7 +6083,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6100,7 +6100,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6114,7 +6114,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6130,7 +6130,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6143,7 +6143,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6159,7 +6159,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6172,7 +6172,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6189,7 +6189,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6203,7 +6203,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6220,7 +6220,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6234,7 +6234,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6251,7 +6251,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6265,7 +6265,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6282,7 +6282,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6296,7 +6296,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6314,7 +6314,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6329,7 +6329,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6347,7 +6347,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6362,7 +6362,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6380,7 +6380,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6395,7 +6395,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6413,7 +6413,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6428,7 +6428,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6447,7 +6447,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6463,7 +6463,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6482,7 +6482,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6498,7 +6498,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6517,7 +6517,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6533,7 +6533,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6552,7 +6552,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6568,7 +6568,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6588,7 +6588,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6605,7 +6605,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6625,7 +6625,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6642,7 +6642,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6662,7 +6662,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6679,7 +6679,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6699,7 +6699,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6716,7 +6716,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6737,7 +6737,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6755,7 +6755,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6776,7 +6776,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6794,7 +6794,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6815,7 +6815,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6833,7 +6833,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6854,7 +6854,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6872,7 +6872,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6894,7 +6894,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6913,7 +6913,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6935,7 +6935,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6954,7 +6954,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6976,7 +6976,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6995,7 +6995,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -7017,7 +7017,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7036,7 +7036,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7053,7 +7053,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -7067,7 +7067,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -7084,7 +7084,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7098,7 +7098,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7115,7 +7115,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -7129,7 +7129,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -7146,7 +7146,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7160,7 +7160,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7176,7 +7176,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7189,7 +7189,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7206,7 +7206,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7220,7 +7220,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7236,7 +7236,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7249,7 +7249,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7266,7 +7266,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7280,7 +7280,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7297,7 +7297,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7311,7 +7311,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7328,7 +7328,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7342,7 +7342,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7359,7 +7359,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7373,7 +7373,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7390,7 +7390,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7404,7 +7404,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7422,7 +7422,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7437,7 +7437,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7455,7 +7455,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7470,7 +7470,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7488,7 +7488,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7503,7 +7503,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7521,7 +7521,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7536,7 +7536,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7555,7 +7555,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7571,7 +7571,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7590,7 +7590,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7606,7 +7606,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7625,7 +7625,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7641,7 +7641,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7660,7 +7660,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7676,7 +7676,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7696,7 +7696,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7713,7 +7713,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7733,7 +7733,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7750,7 +7750,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7770,7 +7770,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7787,7 +7787,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7807,7 +7807,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7824,7 +7824,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7845,7 +7845,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7863,7 +7863,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7884,7 +7884,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7902,7 +7902,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7923,7 +7923,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7941,7 +7941,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7962,7 +7962,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7980,7 +7980,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8002,7 +8002,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -8021,7 +8021,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -8043,7 +8043,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8062,7 +8062,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8084,7 +8084,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -8103,7 +8103,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -8125,7 +8125,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8144,7 +8144,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8161,7 +8161,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8175,7 +8175,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8192,7 +8192,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8206,7 +8206,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8223,7 +8223,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8237,7 +8237,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8254,7 +8254,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8268,7 +8268,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8285,7 +8285,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8299,7 +8299,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8316,7 +8316,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8330,7 +8330,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8347,7 +8347,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8361,7 +8361,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8378,7 +8378,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8392,7 +8392,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8410,7 +8410,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8425,7 +8425,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8443,7 +8443,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8458,7 +8458,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8476,7 +8476,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8491,7 +8491,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8509,7 +8509,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8524,7 +8524,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8543,7 +8543,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8559,7 +8559,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8578,7 +8578,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8594,7 +8594,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8613,7 +8613,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8629,7 +8629,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8648,7 +8648,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8664,7 +8664,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8684,7 +8684,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8701,7 +8701,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8721,7 +8721,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8738,7 +8738,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8758,7 +8758,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8775,7 +8775,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8795,7 +8795,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8812,7 +8812,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8833,7 +8833,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8851,7 +8851,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8872,7 +8872,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8890,7 +8890,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8911,7 +8911,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8929,7 +8929,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8950,7 +8950,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8968,7 +8968,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8990,7 +8990,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9009,7 +9009,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9031,7 +9031,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9050,7 +9050,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9072,7 +9072,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9091,7 +9091,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9113,7 +9113,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9132,7 +9132,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9149,7 +9149,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9163,7 +9163,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9180,7 +9180,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9194,7 +9194,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9211,7 +9211,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9225,7 +9225,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9241,7 +9241,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9254,7 +9254,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9271,7 +9271,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9285,7 +9285,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9302,7 +9302,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9316,7 +9316,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9333,7 +9333,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9347,7 +9347,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9364,7 +9364,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9378,7 +9378,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9396,7 +9396,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9411,7 +9411,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9429,7 +9429,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9444,7 +9444,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9462,7 +9462,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9477,7 +9477,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9495,7 +9495,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9510,7 +9510,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9529,7 +9529,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9545,7 +9545,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9564,7 +9564,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9580,7 +9580,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9599,7 +9599,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9615,7 +9615,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9634,7 +9634,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9650,7 +9650,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9670,7 +9670,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9687,7 +9687,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9707,7 +9707,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9724,7 +9724,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9744,7 +9744,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9761,7 +9761,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9781,7 +9781,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9798,7 +9798,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9819,7 +9819,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9837,7 +9837,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9858,7 +9858,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9876,7 +9876,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9897,7 +9897,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9915,7 +9915,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9936,7 +9936,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9954,7 +9954,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9976,7 +9976,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9995,7 +9995,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10017,7 +10017,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10036,7 +10036,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10058,7 +10058,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10077,7 +10077,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10099,7 +10099,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10118,7 +10118,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10135,7 +10135,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -10149,7 +10149,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -10166,7 +10166,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10180,7 +10180,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10196,7 +10196,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -10209,7 +10209,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -10226,7 +10226,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -10240,7 +10240,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -10256,7 +10256,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -10269,7 +10269,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -10286,7 +10286,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -10300,7 +10300,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -10317,7 +10317,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10331,7 +10331,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10348,7 +10348,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10362,7 +10362,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10379,7 +10379,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10393,7 +10393,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10409,7 +10409,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10422,7 +10422,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10439,7 +10439,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10453,7 +10453,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10470,7 +10470,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10484,7 +10484,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10501,7 +10501,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10515,7 +10515,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10532,7 +10532,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10546,7 +10546,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10564,7 +10564,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10579,7 +10579,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10597,7 +10597,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10612,7 +10612,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10630,7 +10630,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10645,7 +10645,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10663,7 +10663,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10678,7 +10678,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10697,7 +10697,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10713,7 +10713,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10732,7 +10732,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10748,7 +10748,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10767,7 +10767,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10783,7 +10783,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10802,7 +10802,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10818,7 +10818,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10838,7 +10838,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10855,7 +10855,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10875,7 +10875,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10892,7 +10892,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10912,7 +10912,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10929,7 +10929,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10949,7 +10949,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10966,7 +10966,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10987,7 +10987,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11005,7 +11005,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11026,7 +11026,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11044,7 +11044,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11065,7 +11065,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11083,7 +11083,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11104,7 +11104,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11122,7 +11122,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11144,7 +11144,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11163,7 +11163,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11185,7 +11185,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11204,7 +11204,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11226,7 +11226,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11245,7 +11245,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11267,7 +11267,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11286,7 +11286,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11303,7 +11303,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11317,7 +11317,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11334,7 +11334,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11348,7 +11348,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11365,7 +11365,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11379,7 +11379,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11396,7 +11396,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -11410,7 +11410,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -11427,7 +11427,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11441,7 +11441,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11458,7 +11458,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11472,7 +11472,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11489,7 +11489,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11503,7 +11503,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11520,7 +11520,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11534,7 +11534,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11552,7 +11552,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11567,7 +11567,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11585,7 +11585,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11600,7 +11600,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11618,7 +11618,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11633,7 +11633,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11651,7 +11651,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11666,7 +11666,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11683,7 +11683,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -11697,7 +11697,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -11714,7 +11714,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -11728,7 +11728,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -11744,7 +11744,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -11757,7 +11757,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -11774,7 +11774,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -11788,7 +11788,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -11805,7 +11805,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11819,7 +11819,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11836,7 +11836,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -11850,7 +11850,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -11867,7 +11867,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11881,7 +11881,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11898,7 +11898,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11912,7 +11912,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11929,7 +11929,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11943,7 +11943,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11960,7 +11960,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11974,7 +11974,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11991,7 +11991,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12005,7 +12005,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12022,7 +12022,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12036,7 +12036,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12053,7 +12053,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12067,7 +12067,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12084,7 +12084,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12098,7 +12098,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12115,7 +12115,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12129,7 +12129,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12147,7 +12147,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12162,7 +12162,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12180,7 +12180,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12195,7 +12195,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12213,7 +12213,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12228,7 +12228,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12246,7 +12246,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12261,7 +12261,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12280,7 +12280,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12296,7 +12296,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12315,7 +12315,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12331,7 +12331,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12350,7 +12350,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12366,7 +12366,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12385,7 +12385,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12401,7 +12401,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12421,7 +12421,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12438,7 +12438,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12458,7 +12458,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12475,7 +12475,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12495,7 +12495,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12512,7 +12512,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12532,7 +12532,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12549,7 +12549,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12570,7 +12570,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12588,7 +12588,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12609,7 +12609,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12627,7 +12627,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12648,7 +12648,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12666,7 +12666,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12687,7 +12687,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12705,7 +12705,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12727,7 +12727,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12746,7 +12746,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12768,7 +12768,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12787,7 +12787,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12809,7 +12809,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12828,7 +12828,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12850,7 +12850,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12869,7 +12869,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12886,7 +12886,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12900,7 +12900,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12917,7 +12917,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12931,7 +12931,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12948,7 +12948,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12962,7 +12962,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12978,7 +12978,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -12991,7 +12991,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13008,7 +13008,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13022,7 +13022,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13039,7 +13039,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13053,7 +13053,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13070,7 +13070,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13084,7 +13084,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13101,7 +13101,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13115,7 +13115,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13133,7 +13133,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13148,7 +13148,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13166,7 +13166,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13181,7 +13181,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13199,7 +13199,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13214,7 +13214,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13232,7 +13232,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13247,7 +13247,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13266,7 +13266,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13282,7 +13282,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13301,7 +13301,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13317,7 +13317,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13336,7 +13336,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13352,7 +13352,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13371,7 +13371,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13387,7 +13387,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13407,7 +13407,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13424,7 +13424,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13444,7 +13444,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13461,7 +13461,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13481,7 +13481,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13498,7 +13498,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13518,7 +13518,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13535,7 +13535,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13556,7 +13556,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13574,7 +13574,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13595,7 +13595,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13613,7 +13613,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13634,7 +13634,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13652,7 +13652,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13673,7 +13673,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13691,7 +13691,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13713,7 +13713,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13732,7 +13732,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13754,7 +13754,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13773,7 +13773,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13795,7 +13795,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13814,7 +13814,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13836,7 +13836,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13855,7 +13855,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13872,7 +13872,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13886,7 +13886,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13903,7 +13903,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13917,7 +13917,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13934,7 +13934,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13948,7 +13948,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13965,7 +13965,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13979,7 +13979,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13996,7 +13996,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14010,7 +14010,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14027,7 +14027,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14041,7 +14041,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14058,7 +14058,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14072,7 +14072,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14089,7 +14089,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14103,7 +14103,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14121,7 +14121,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14136,7 +14136,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14154,7 +14154,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14169,7 +14169,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14187,7 +14187,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14202,7 +14202,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14220,7 +14220,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14235,7 +14235,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14254,7 +14254,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14270,7 +14270,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14289,7 +14289,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14305,7 +14305,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14324,7 +14324,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14340,7 +14340,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14359,7 +14359,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14375,7 +14375,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14395,7 +14395,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14412,7 +14412,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14432,7 +14432,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14449,7 +14449,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14469,7 +14469,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14486,7 +14486,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14506,7 +14506,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14523,7 +14523,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14544,7 +14544,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14562,7 +14562,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14583,7 +14583,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14601,7 +14601,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14622,7 +14622,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14640,7 +14640,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14661,7 +14661,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14679,7 +14679,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14701,7 +14701,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14720,7 +14720,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14742,7 +14742,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14761,7 +14761,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14783,7 +14783,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14802,7 +14802,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14824,7 +14824,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14843,7 +14843,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14860,7 +14860,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -14874,7 +14874,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -14891,7 +14891,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -14905,7 +14905,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -14922,7 +14922,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -14936,7 +14936,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -14953,7 +14953,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -14967,7 +14967,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -14984,7 +14984,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14998,7 +14998,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15015,7 +15015,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15029,7 +15029,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15046,7 +15046,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15060,7 +15060,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15077,7 +15077,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15091,7 +15091,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15109,7 +15109,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15124,7 +15124,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15142,7 +15142,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15157,7 +15157,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15175,7 +15175,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15190,7 +15190,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15208,7 +15208,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15223,7 +15223,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15242,7 +15242,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15258,7 +15258,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15277,7 +15277,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15293,7 +15293,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15312,7 +15312,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15328,7 +15328,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15347,7 +15347,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15363,7 +15363,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15383,7 +15383,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15400,7 +15400,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15420,7 +15420,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15437,7 +15437,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15457,7 +15457,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15474,7 +15474,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15494,7 +15494,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15511,7 +15511,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15532,7 +15532,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15550,7 +15550,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15571,7 +15571,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15589,7 +15589,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15610,7 +15610,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15628,7 +15628,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15649,7 +15649,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15667,7 +15667,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15689,7 +15689,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15708,7 +15708,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15730,7 +15730,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15749,7 +15749,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15771,7 +15771,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15790,7 +15790,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15812,7 +15812,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15831,7 +15831,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15848,7 +15848,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -15862,7 +15862,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -15879,7 +15879,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -15893,7 +15893,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -15909,7 +15909,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -15922,7 +15922,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -15938,7 +15938,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -15951,7 +15951,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -15968,7 +15968,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -15982,7 +15982,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -15999,7 +15999,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16013,7 +16013,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16030,7 +16030,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -16044,7 +16044,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -16061,7 +16061,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -16075,7 +16075,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -16093,7 +16093,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16108,7 +16108,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16126,7 +16126,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16141,7 +16141,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16159,7 +16159,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -16174,7 +16174,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -16192,7 +16192,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -16207,7 +16207,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -16224,7 +16224,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -16238,7 +16238,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -16255,7 +16255,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16269,7 +16269,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16285,7 +16285,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -16298,7 +16298,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -16315,7 +16315,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -16329,7 +16329,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -16346,7 +16346,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16360,7 +16360,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16377,7 +16377,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16391,7 +16391,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16408,7 +16408,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16422,7 +16422,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16439,7 +16439,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -16453,7 +16453,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -16470,7 +16470,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16484,7 +16484,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16501,7 +16501,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16515,7 +16515,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16532,7 +16532,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16546,7 +16546,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16563,7 +16563,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16577,7 +16577,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16595,7 +16595,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16610,7 +16610,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16628,7 +16628,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16643,7 +16643,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16661,7 +16661,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16676,7 +16676,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16694,7 +16694,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16709,7 +16709,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16725,7 +16725,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16738,7 +16738,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16755,7 +16755,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16769,7 +16769,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16785,7 +16785,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -16798,7 +16798,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -16815,7 +16815,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16829,7 +16829,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16846,7 +16846,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16860,7 +16860,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16877,7 +16877,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -16891,7 +16891,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -16908,7 +16908,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -16922,7 +16922,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -16939,7 +16939,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -16953,7 +16953,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -16971,7 +16971,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16986,7 +16986,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17004,7 +17004,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17019,7 +17019,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17037,7 +17037,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17052,7 +17052,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17070,7 +17070,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17085,7 +17085,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17104,7 +17104,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17120,7 +17120,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17139,7 +17139,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17155,7 +17155,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17174,7 +17174,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17190,7 +17190,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17209,7 +17209,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17225,7 +17225,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17245,7 +17245,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17262,7 +17262,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17282,7 +17282,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17299,7 +17299,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17319,7 +17319,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17336,7 +17336,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17356,7 +17356,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17373,7 +17373,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17394,7 +17394,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17412,7 +17412,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17433,7 +17433,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17451,7 +17451,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17472,7 +17472,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17490,7 +17490,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17511,7 +17511,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17529,7 +17529,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17551,7 +17551,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17570,7 +17570,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17592,7 +17592,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17611,7 +17611,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17633,7 +17633,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17652,7 +17652,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17674,7 +17674,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17693,7 +17693,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17710,7 +17710,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -17724,7 +17724,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -17741,7 +17741,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -17755,7 +17755,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -17772,7 +17772,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -17786,7 +17786,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -17802,7 +17802,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17815,7 +17815,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17832,7 +17832,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17846,7 +17846,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17863,7 +17863,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17877,7 +17877,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17894,7 +17894,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17908,7 +17908,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17925,7 +17925,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17939,7 +17939,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17957,7 +17957,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17972,7 +17972,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17990,7 +17990,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18005,7 +18005,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18023,7 +18023,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18038,7 +18038,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18056,7 +18056,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18071,7 +18071,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18090,7 +18090,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18106,7 +18106,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18125,7 +18125,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18141,7 +18141,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18160,7 +18160,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18176,7 +18176,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18195,7 +18195,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18211,7 +18211,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18231,7 +18231,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18248,7 +18248,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18268,7 +18268,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18285,7 +18285,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18305,7 +18305,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18322,7 +18322,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18342,7 +18342,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18359,7 +18359,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18380,7 +18380,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18398,7 +18398,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18419,7 +18419,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18437,7 +18437,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18458,7 +18458,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18476,7 +18476,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18497,7 +18497,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18515,7 +18515,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18537,7 +18537,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18556,7 +18556,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18578,7 +18578,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18597,7 +18597,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18619,7 +18619,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18638,7 +18638,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18660,7 +18660,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18679,7 +18679,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsoxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18696,7 +18696,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -18710,7 +18710,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -18727,7 +18727,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -18741,7 +18741,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -18757,7 +18757,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -18770,7 +18770,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -18787,7 +18787,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -18801,7 +18801,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -18818,7 +18818,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18832,7 +18832,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18849,7 +18849,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18863,7 +18863,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18880,7 +18880,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -18894,7 +18894,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei64.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -18911,7 +18911,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18925,7 +18925,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18943,7 +18943,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18958,7 +18958,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18976,7 +18976,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18991,7 +18991,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -19009,7 +19009,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -19024,7 +19024,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei64.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -19042,7 +19042,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -19057,7 +19057,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsoxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsra-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsra-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsra-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsra-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vsra_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsra_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsra_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsra_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsra_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsra_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsra_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsra_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsra_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsra_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsra_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsra_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsra_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsra_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsra_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsra_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsra_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsra_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsra_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsra_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsra_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsra_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsra_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsra_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsra_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsra_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsra_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsra_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsra_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsra_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsra_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsra_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsra_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsra_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsra_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsra_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsra_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsra_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsra_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsra_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsra_vx_nxv1i8_nxv1i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsra_mask_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsra_vx_nxv2i8_nxv2i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsra_mask_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsra_vx_nxv4i8_nxv4i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsra_mask_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsra_vx_nxv8i8_nxv8i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsra_mask_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsra_vx_nxv16i8_nxv16i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsra_mask_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsra_vx_nxv32i8_nxv32i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsra_mask_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsra_vx_nxv64i8_nxv64i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsra_mask_vx_nxv64i8_nxv64i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsra_vx_nxv1i16_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsra_mask_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsra_vx_nxv2i16_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsra_mask_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsra_vx_nxv4i16_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsra_mask_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsra_vx_nxv8i16_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsra_mask_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsra_vx_nxv16i16_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsra_mask_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsra_vx_nxv32i16_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsra_mask_vx_nxv32i16_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsra_vx_nxv1i32_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsra_mask_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsra_vx_nxv2i32_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsra_mask_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsra_vx_nxv4i32_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsra_mask_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsra_vx_nxv8i32_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsra_mask_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsra_vx_nxv16i32_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsra_mask_vx_nxv16i32_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsra_vx_nxv1i64_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsra_mask_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsra_vx_nxv2i64_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsra_mask_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsra_vx_nxv4i64_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsra_mask_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsra_vx_nxv8i64_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsra_mask_vx_nxv8i64_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsra_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsra_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsra_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsra_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsra_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsra_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsra_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsra_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsra_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsra_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsra_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsra_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsra_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsra_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsra_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsra_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsra_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsra_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsra_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsra_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsra_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsra_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsra_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsra_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsra_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsra_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsra_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsra_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsra_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsra_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsra_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsra_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsra_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsra_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsra_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsra_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsra_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsra_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsra_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsra_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsra_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsra_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsra_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsra_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsra-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsra-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsra-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsra-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vsra_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsra_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsra_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsra_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsra_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsra_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsra_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsra_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsra_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsra_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsra_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsra_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsra_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsra_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsra_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsra_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsra_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsra_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsra_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsra_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsra_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsra_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsra_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsra_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsra_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsra_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsra_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsra_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsra_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsra_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsra_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsra_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsra_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsra_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsra_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsra_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsra_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsra_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsra_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsra_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsra_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsra_vx_nxv1i8_nxv1i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsra_mask_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsra_vx_nxv2i8_nxv2i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsra_mask_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsra_vx_nxv4i8_nxv4i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsra_mask_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsra_vx_nxv8i8_nxv8i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsra_mask_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsra_vx_nxv16i8_nxv16i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsra_mask_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsra_vx_nxv32i8_nxv32i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsra_mask_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsra_vx_nxv64i8_nxv64i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsra_mask_vx_nxv64i8_nxv64i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsra_vx_nxv1i16_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsra_mask_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsra_vx_nxv2i16_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsra_mask_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsra_vx_nxv4i16_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsra_mask_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsra_vx_nxv8i16_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsra_mask_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsra_vx_nxv16i16_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsra_mask_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsra_vx_nxv32i16_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsra_mask_vx_nxv32i16_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsra_vx_nxv1i32_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsra_mask_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsra_vx_nxv2i32_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsra_mask_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsra_vx_nxv4i32_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsra_mask_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsra_vx_nxv8i32_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsra_mask_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsra_vx_nxv16i32_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsra_mask_vx_nxv16i32_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsra_vx_nxv1i64_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsra_mask_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsra_vx_nxv2i64_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsra_mask_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsra_vx_nxv4i64_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsra_mask_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsra_vx_nxv8i64_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsra_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsra_mask_vx_nxv8i64_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsra_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsra_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsra_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsra_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsra_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsra_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsra_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsra_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsra_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsra_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsra_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsra_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsra_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsra_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsra_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsra_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsra_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsra_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsra_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsra_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsra_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsra_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsra_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsra_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsra_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsra_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsra_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsra_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsra_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsra_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsra_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsra_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsra_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsra_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsra_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsra_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsra_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsra_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsra_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsra_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsra_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsra_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsra_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsra_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsra_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsra_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsra-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vsra-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsra-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsra-vp.ll @@ -9,7 +9,7 @@ define @vsra_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vsra_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vsra_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vsra_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define @vsra_vi_nxv1i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -69,7 +69,7 @@ define @vsra_vi_nxv1i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -85,7 +85,7 @@ define @vsra_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv2i8( %va, %b, %m, i32 %evl) @@ -95,7 +95,7 @@ define @vsra_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define @vsra_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define @vsra_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define @vsra_vi_nxv2i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -145,7 +145,7 @@ define @vsra_vi_nxv2i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -161,7 +161,7 @@ define @vsra_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv4i8( %va, %b, %m, i32 %evl) @@ -171,7 +171,7 @@ define @vsra_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define @vsra_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define @vsra_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vsra_vi_nxv4i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -221,7 +221,7 @@ define @vsra_vi_nxv4i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -237,7 +237,7 @@ define @vsra_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv8i8( %va, %b, %m, i32 %evl) @@ -247,7 +247,7 @@ define @vsra_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define @vsra_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define @vsra_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define @vsra_vi_nxv8i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -297,7 +297,7 @@ define @vsra_vi_nxv8i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -313,7 +313,7 @@ define @vsra_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv16i8( %va, %b, %m, i32 %evl) @@ -323,7 +323,7 @@ define @vsra_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define @vsra_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -347,7 +347,7 @@ define @vsra_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -361,7 +361,7 @@ define @vsra_vi_nxv16i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -373,7 +373,7 @@ define @vsra_vi_nxv16i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -389,7 +389,7 @@ define @vsra_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv32i8( %va, %b, %m, i32 %evl) @@ -399,7 +399,7 @@ define @vsra_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define @vsra_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -423,7 +423,7 @@ define @vsra_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -437,7 +437,7 @@ define @vsra_vi_nxv32i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -449,7 +449,7 @@ define @vsra_vi_nxv32i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -465,7 +465,7 @@ define @vsra_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv64i8( %va, %b, %m, i32 %evl) @@ -475,7 +475,7 @@ define @vsra_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define @vsra_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -499,7 +499,7 @@ define @vsra_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -513,7 +513,7 @@ define @vsra_vi_nxv64i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -525,7 +525,7 @@ define @vsra_vi_nxv64i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 5, i32 0 @@ -541,7 +541,7 @@ define @vsra_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv1i16( %va, %b, %m, i32 %evl) @@ -551,7 +551,7 @@ define @vsra_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define @vsra_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define @vsra_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define @vsra_vi_nxv1i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -601,7 +601,7 @@ define @vsra_vi_nxv1i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -617,7 +617,7 @@ define @vsra_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv2i16( %va, %b, %m, i32 %evl) @@ -627,7 +627,7 @@ define @vsra_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define @vsra_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -651,7 +651,7 @@ define @vsra_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -665,7 +665,7 @@ define @vsra_vi_nxv2i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -677,7 +677,7 @@ define @vsra_vi_nxv2i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -693,7 +693,7 @@ define @vsra_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv4i16( %va, %b, %m, i32 %evl) @@ -703,7 +703,7 @@ define @vsra_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define @vsra_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -727,7 +727,7 @@ define @vsra_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -741,7 +741,7 @@ define @vsra_vi_nxv4i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -753,7 +753,7 @@ define @vsra_vi_nxv4i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -769,7 +769,7 @@ define @vsra_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv8i16( %va, %b, %m, i32 %evl) @@ -779,7 +779,7 @@ define @vsra_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define @vsra_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -803,7 +803,7 @@ define @vsra_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -817,7 +817,7 @@ define @vsra_vi_nxv8i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -829,7 +829,7 @@ define @vsra_vi_nxv8i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -845,7 +845,7 @@ define @vsra_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv16i16( %va, %b, %m, i32 %evl) @@ -855,7 +855,7 @@ define @vsra_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define @vsra_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -879,7 +879,7 @@ define @vsra_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -893,7 +893,7 @@ define @vsra_vi_nxv16i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -905,7 +905,7 @@ define @vsra_vi_nxv16i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -921,7 +921,7 @@ define @vsra_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv32i16( %va, %b, %m, i32 %evl) @@ -931,7 +931,7 @@ define @vsra_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -943,7 +943,7 @@ define @vsra_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -955,7 +955,7 @@ define @vsra_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -969,7 +969,7 @@ define @vsra_vi_nxv32i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -981,7 +981,7 @@ define @vsra_vi_nxv32i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 5, i32 0 @@ -997,7 +997,7 @@ define @vsra_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv1i32( %va, %b, %m, i32 %evl) @@ -1007,7 +1007,7 @@ define @vsra_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1019,7 +1019,7 @@ define @vsra_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1031,7 +1031,7 @@ define @vsra_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1045,7 +1045,7 @@ define @vsra_vi_nxv1i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1057,7 +1057,7 @@ define @vsra_vi_nxv1i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1073,7 +1073,7 @@ define @vsra_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv2i32( %va, %b, %m, i32 %evl) @@ -1083,7 +1083,7 @@ define @vsra_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1095,7 +1095,7 @@ define @vsra_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1107,7 +1107,7 @@ define @vsra_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1121,7 +1121,7 @@ define @vsra_vi_nxv2i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1133,7 +1133,7 @@ define @vsra_vi_nxv2i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1149,7 +1149,7 @@ define @vsra_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv4i32( %va, %b, %m, i32 %evl) @@ -1159,7 +1159,7 @@ define @vsra_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1171,7 +1171,7 @@ define @vsra_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1183,7 +1183,7 @@ define @vsra_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1197,7 +1197,7 @@ define @vsra_vi_nxv4i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1209,7 +1209,7 @@ define @vsra_vi_nxv4i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1225,7 +1225,7 @@ define @vsra_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv8i32( %va, %b, %m, i32 %evl) @@ -1235,7 +1235,7 @@ define @vsra_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1247,7 +1247,7 @@ define @vsra_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1259,7 +1259,7 @@ define @vsra_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1273,7 +1273,7 @@ define @vsra_vi_nxv8i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1285,7 +1285,7 @@ define @vsra_vi_nxv8i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1301,7 +1301,7 @@ define @vsra_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv16i32( %va, %b, %m, i32 %evl) @@ -1311,7 +1311,7 @@ define @vsra_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1323,7 +1323,7 @@ define @vsra_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1335,7 +1335,7 @@ define @vsra_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsra.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1349,7 +1349,7 @@ define @vsra_vi_nxv16i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1361,7 +1361,7 @@ define @vsra_vi_nxv16i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 5, i32 0 @@ -1377,7 +1377,7 @@ define @vsra_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv1i64( %va, %b, %m, i32 %evl) @@ -1387,7 +1387,7 @@ define @vsra_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1406,14 +1406,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1432,14 +1432,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1453,7 +1453,7 @@ define @vsra_vi_nxv1i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1465,7 +1465,7 @@ define @vsra_vi_nxv1i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1481,7 +1481,7 @@ define @vsra_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv2i64( %va, %b, %m, i32 %evl) @@ -1491,7 +1491,7 @@ define @vsra_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1510,14 +1510,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1536,14 +1536,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1557,7 +1557,7 @@ define @vsra_vi_nxv2i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1569,7 +1569,7 @@ define @vsra_vi_nxv2i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1585,7 +1585,7 @@ define @vsra_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv4i64( %va, %b, %m, i32 %evl) @@ -1595,7 +1595,7 @@ define @vsra_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1614,14 +1614,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1640,14 +1640,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1661,7 +1661,7 @@ define @vsra_vi_nxv4i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1673,7 +1673,7 @@ define @vsra_vi_nxv4i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1689,7 +1689,7 @@ define @vsra_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.ashr.nxv8i64( %va, %b, %m, i32 %evl) @@ -1699,7 +1699,7 @@ define @vsra_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1718,14 +1718,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1744,14 +1744,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsra.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsra_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsra.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1765,7 +1765,7 @@ define @vsra_vi_nxv8i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 @@ -1777,7 +1777,7 @@ define @vsra_vi_nxv8i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsra_vi_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsra.vi v8, v8, 5 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 5, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vsrl-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsrl-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsrl-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsrl-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vsrl_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsrl_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsrl_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsrl_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsrl_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsrl_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsrl_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsrl_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsrl_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsrl_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsrl_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsrl_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsrl_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsrl_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsrl_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsrl_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsrl_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsrl_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsrl_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsrl_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsrl_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsrl_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsrl_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsrl_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsrl_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsrl_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsrl_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsrl_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsrl_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsrl_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsrl_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsrl_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsrl_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsrl_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsrl_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsrl_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsrl_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsrl_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsrl_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsrl_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsrl_vx_nxv1i8_nxv1i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsrl_mask_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsrl_vx_nxv2i8_nxv2i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsrl_mask_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsrl_vx_nxv4i8_nxv4i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsrl_mask_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsrl_vx_nxv8i8_nxv8i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsrl_mask_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsrl_vx_nxv16i8_nxv16i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsrl_mask_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsrl_vx_nxv32i8_nxv32i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsrl_mask_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsrl_vx_nxv64i8_nxv64i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsrl_mask_vx_nxv64i8_nxv64i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsrl_vx_nxv1i16_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsrl_mask_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsrl_vx_nxv2i16_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsrl_mask_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsrl_vx_nxv4i16_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsrl_mask_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsrl_vx_nxv8i16_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsrl_mask_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsrl_vx_nxv16i16_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsrl_mask_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsrl_vx_nxv32i16_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsrl_mask_vx_nxv32i16_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsrl_vx_nxv1i32_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsrl_mask_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsrl_vx_nxv2i32_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsrl_mask_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsrl_vx_nxv4i32_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsrl_mask_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsrl_vx_nxv8i32_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsrl_mask_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsrl_vx_nxv16i32_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsrl_mask_vx_nxv16i32_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsrl_vx_nxv1i64_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsrl_mask_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsrl_vx_nxv2i64_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsrl_mask_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsrl_vx_nxv4i64_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsrl_mask_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsrl_vx_nxv8i64_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsrl_mask_vx_nxv8i64_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsrl_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsrl_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsrl_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsrl_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsrl_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsrl_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsrl_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsrl_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsrl_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsrl_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsrl_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsrl_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsrl_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsrl_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsrl_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsrl_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsrl_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsrl_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsrl_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsrl_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsrl_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsrl_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsrl_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsrl_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsrl_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsrl_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsrl_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsrl_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsrl_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsrl_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsrl_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsrl_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsrl_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsrl_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsrl_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsrl_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsrl_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsrl_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsrl_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsrl_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsrl_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsrl_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsrl_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsrl_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsrl-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsrl-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsrl-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsrl-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vsrl_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsrl_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsrl_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsrl_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsrl_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsrl_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsrl_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsrl_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsrl_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsrl_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsrl_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsrl_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsrl_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsrl_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsrl_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsrl_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsrl_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsrl_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsrl_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsrl_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsrl_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsrl_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsrl_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsrl_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsrl_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsrl_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsrl_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsrl_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsrl_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsrl_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsrl_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsrl_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsrl_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsrl_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsrl_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsrl_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsrl_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsrl_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsrl_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsrl_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsrl_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsrl_vx_nxv1i8_nxv1i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsrl_mask_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsrl_vx_nxv2i8_nxv2i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsrl_mask_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsrl_vx_nxv4i8_nxv4i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsrl_mask_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsrl_vx_nxv8i8_nxv8i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsrl_mask_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsrl_vx_nxv16i8_nxv16i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsrl_mask_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsrl_vx_nxv32i8_nxv32i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsrl_mask_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsrl_vx_nxv64i8_nxv64i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsrl_mask_vx_nxv64i8_nxv64i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsrl_vx_nxv1i16_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsrl_mask_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsrl_vx_nxv2i16_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsrl_mask_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsrl_vx_nxv4i16_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsrl_mask_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsrl_vx_nxv8i16_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsrl_mask_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsrl_vx_nxv16i16_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsrl_mask_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsrl_vx_nxv32i16_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsrl_mask_vx_nxv32i16_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsrl_vx_nxv1i32_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsrl_mask_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsrl_vx_nxv2i32_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsrl_mask_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsrl_vx_nxv4i32_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsrl_mask_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsrl_vx_nxv8i32_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsrl_mask_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsrl_vx_nxv16i32_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsrl_mask_vx_nxv16i32_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsrl_vx_nxv1i64_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsrl_mask_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsrl_vx_nxv2i64_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsrl_mask_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsrl_vx_nxv4i64_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsrl_mask_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsrl_vx_nxv8i64_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsrl_mask_vx_nxv8i64_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsrl_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsrl_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsrl_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsrl_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsrl_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsrl_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsrl_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsrl_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsrl_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsrl_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsrl_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsrl_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsrl_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsrl_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsrl_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsrl_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsrl_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsrl_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsrl_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsrl_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsrl_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsrl_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsrl_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsrl_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsrl_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsrl_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsrl_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsrl_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsrl_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsrl_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsrl_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsrl_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsrl_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsrl_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsrl_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsrl_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsrl_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsrl_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsrl_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsrl_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsrl_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsrl_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsrl_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsrl_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsrl_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsrl_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vsrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsrl-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vsrl-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsrl-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsrl-vp.ll @@ -9,7 +9,7 @@ define @vsrl_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vsrl_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vsrl_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vsrl_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define @vsrl_vi_nxv1i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -69,7 +69,7 @@ define @vsrl_vi_nxv1i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -85,7 +85,7 @@ define @vsrl_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv2i8( %va, %b, %m, i32 %evl) @@ -95,7 +95,7 @@ define @vsrl_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -107,7 +107,7 @@ define @vsrl_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -119,7 +119,7 @@ define @vsrl_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -133,7 +133,7 @@ define @vsrl_vi_nxv2i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -145,7 +145,7 @@ define @vsrl_vi_nxv2i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -161,7 +161,7 @@ define @vsrl_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv4i8( %va, %b, %m, i32 %evl) @@ -171,7 +171,7 @@ define @vsrl_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -183,7 +183,7 @@ define @vsrl_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -195,7 +195,7 @@ define @vsrl_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vsrl_vi_nxv4i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -221,7 +221,7 @@ define @vsrl_vi_nxv4i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -237,7 +237,7 @@ define @vsrl_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv8i8( %va, %b, %m, i32 %evl) @@ -247,7 +247,7 @@ define @vsrl_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -259,7 +259,7 @@ define @vsrl_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -271,7 +271,7 @@ define @vsrl_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -285,7 +285,7 @@ define @vsrl_vi_nxv8i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -297,7 +297,7 @@ define @vsrl_vi_nxv8i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -313,7 +313,7 @@ define @vsrl_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv16i8( %va, %b, %m, i32 %evl) @@ -323,7 +323,7 @@ define @vsrl_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -335,7 +335,7 @@ define @vsrl_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -347,7 +347,7 @@ define @vsrl_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -361,7 +361,7 @@ define @vsrl_vi_nxv16i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -373,7 +373,7 @@ define @vsrl_vi_nxv16i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -389,7 +389,7 @@ define @vsrl_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv32i8( %va, %b, %m, i32 %evl) @@ -399,7 +399,7 @@ define @vsrl_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -411,7 +411,7 @@ define @vsrl_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -423,7 +423,7 @@ define @vsrl_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -437,7 +437,7 @@ define @vsrl_vi_nxv32i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -449,7 +449,7 @@ define @vsrl_vi_nxv32i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -465,7 +465,7 @@ define @vsrl_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv64i8( %va, %b, %m, i32 %evl) @@ -475,7 +475,7 @@ define @vsrl_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -487,7 +487,7 @@ define @vsrl_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -499,7 +499,7 @@ define @vsrl_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -513,7 +513,7 @@ define @vsrl_vi_nxv64i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -525,7 +525,7 @@ define @vsrl_vi_nxv64i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 4, i32 0 @@ -541,7 +541,7 @@ define @vsrl_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv1i16( %va, %b, %m, i32 %evl) @@ -551,7 +551,7 @@ define @vsrl_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -563,7 +563,7 @@ define @vsrl_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -575,7 +575,7 @@ define @vsrl_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -589,7 +589,7 @@ define @vsrl_vi_nxv1i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -601,7 +601,7 @@ define @vsrl_vi_nxv1i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -617,7 +617,7 @@ define @vsrl_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv2i16( %va, %b, %m, i32 %evl) @@ -627,7 +627,7 @@ define @vsrl_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -639,7 +639,7 @@ define @vsrl_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -651,7 +651,7 @@ define @vsrl_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -665,7 +665,7 @@ define @vsrl_vi_nxv2i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -677,7 +677,7 @@ define @vsrl_vi_nxv2i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -693,7 +693,7 @@ define @vsrl_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv4i16( %va, %b, %m, i32 %evl) @@ -703,7 +703,7 @@ define @vsrl_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -715,7 +715,7 @@ define @vsrl_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -727,7 +727,7 @@ define @vsrl_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -741,7 +741,7 @@ define @vsrl_vi_nxv4i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -753,7 +753,7 @@ define @vsrl_vi_nxv4i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -769,7 +769,7 @@ define @vsrl_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv8i16( %va, %b, %m, i32 %evl) @@ -779,7 +779,7 @@ define @vsrl_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -791,7 +791,7 @@ define @vsrl_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -803,7 +803,7 @@ define @vsrl_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -817,7 +817,7 @@ define @vsrl_vi_nxv8i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -829,7 +829,7 @@ define @vsrl_vi_nxv8i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -845,7 +845,7 @@ define @vsrl_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv16i16( %va, %b, %m, i32 %evl) @@ -855,7 +855,7 @@ define @vsrl_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -867,7 +867,7 @@ define @vsrl_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -879,7 +879,7 @@ define @vsrl_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -893,7 +893,7 @@ define @vsrl_vi_nxv16i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -905,7 +905,7 @@ define @vsrl_vi_nxv16i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -921,7 +921,7 @@ define @vsrl_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv32i16( %va, %b, %m, i32 %evl) @@ -931,7 +931,7 @@ define @vsrl_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -943,7 +943,7 @@ define @vsrl_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -955,7 +955,7 @@ define @vsrl_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -969,7 +969,7 @@ define @vsrl_vi_nxv32i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -981,7 +981,7 @@ define @vsrl_vi_nxv32i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 4, i32 0 @@ -997,7 +997,7 @@ define @vsrl_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv1i32( %va, %b, %m, i32 %evl) @@ -1007,7 +1007,7 @@ define @vsrl_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1019,7 +1019,7 @@ define @vsrl_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1031,7 +1031,7 @@ define @vsrl_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1045,7 +1045,7 @@ define @vsrl_vi_nxv1i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1057,7 +1057,7 @@ define @vsrl_vi_nxv1i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1073,7 +1073,7 @@ define @vsrl_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv2i32( %va, %b, %m, i32 %evl) @@ -1083,7 +1083,7 @@ define @vsrl_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1095,7 +1095,7 @@ define @vsrl_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1107,7 +1107,7 @@ define @vsrl_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1121,7 +1121,7 @@ define @vsrl_vi_nxv2i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1133,7 +1133,7 @@ define @vsrl_vi_nxv2i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1149,7 +1149,7 @@ define @vsrl_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv4i32( %va, %b, %m, i32 %evl) @@ -1159,7 +1159,7 @@ define @vsrl_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1171,7 +1171,7 @@ define @vsrl_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1183,7 +1183,7 @@ define @vsrl_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1197,7 +1197,7 @@ define @vsrl_vi_nxv4i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1209,7 +1209,7 @@ define @vsrl_vi_nxv4i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1225,7 +1225,7 @@ define @vsrl_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv8i32( %va, %b, %m, i32 %evl) @@ -1235,7 +1235,7 @@ define @vsrl_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1247,7 +1247,7 @@ define @vsrl_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1259,7 +1259,7 @@ define @vsrl_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1273,7 +1273,7 @@ define @vsrl_vi_nxv8i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1285,7 +1285,7 @@ define @vsrl_vi_nxv8i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1301,7 +1301,7 @@ define @vsrl_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv16i32( %va, %b, %m, i32 %evl) @@ -1311,7 +1311,7 @@ define @vsrl_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1323,7 +1323,7 @@ define @vsrl_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1335,7 +1335,7 @@ define @vsrl_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1349,7 +1349,7 @@ define @vsrl_vi_nxv16i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1361,7 +1361,7 @@ define @vsrl_vi_nxv16i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 4, i32 0 @@ -1377,7 +1377,7 @@ define @vsrl_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv1i64( %va, %b, %m, i32 %evl) @@ -1387,7 +1387,7 @@ define @vsrl_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1406,14 +1406,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1432,14 +1432,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1453,7 +1453,7 @@ define @vsrl_vi_nxv1i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1465,7 +1465,7 @@ define @vsrl_vi_nxv1i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1481,7 +1481,7 @@ define @vsrl_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv2i64( %va, %b, %m, i32 %evl) @@ -1491,7 +1491,7 @@ define @vsrl_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1510,14 +1510,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1536,14 +1536,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1557,7 +1557,7 @@ define @vsrl_vi_nxv2i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1569,7 +1569,7 @@ define @vsrl_vi_nxv2i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1585,7 +1585,7 @@ define @vsrl_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv4i64( %va, %b, %m, i32 %evl) @@ -1595,7 +1595,7 @@ define @vsrl_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1614,14 +1614,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1640,14 +1640,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1661,7 +1661,7 @@ define @vsrl_vi_nxv4i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1673,7 +1673,7 @@ define @vsrl_vi_nxv4i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1689,7 +1689,7 @@ define @vsrl_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.lshr.nxv8i64( %va, %b, %m, i32 %evl) @@ -1699,7 +1699,7 @@ define @vsrl_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1718,14 +1718,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1744,14 +1744,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsrl.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsrl_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsrl.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1765,7 +1765,7 @@ define @vsrl_vi_nxv8i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 @@ -1777,7 +1777,7 @@ define @vsrl_vi_nxv8i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vsrl_vi_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsrl.vi v8, v8, 4 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 4, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vsse-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsse-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsse-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsse-rv32.ll @@ -10,7 +10,7 @@ define void @intrinsic_vsse_v_nxv1i64_nxv1i64( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define void @intrinsic_vsse_mask_v_nxv1i64_nxv1i64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define void @intrinsic_vsse_v_nxv2i64_nxv2i64( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define void @intrinsic_vsse_mask_v_nxv2i64_nxv2i64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define void @intrinsic_vsse_v_nxv4i64_nxv4i64( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define void @intrinsic_vsse_mask_v_nxv4i64_nxv4i64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define void @intrinsic_vsse_v_nxv8i64_nxv8i64( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define void @intrinsic_vsse_mask_v_nxv8i64_nxv8i64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define void @intrinsic_vsse_v_nxv1f64_nxv1f64( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define void @intrinsic_vsse_mask_v_nxv1f64_nxv1f64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define void @intrinsic_vsse_v_nxv2f64_nxv2f64( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define void @intrinsic_vsse_mask_v_nxv2f64_nxv2f64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define void @intrinsic_vsse_v_nxv4f64_nxv4f64( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define void @intrinsic_vsse_mask_v_nxv4f64_nxv4f64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define void @intrinsic_vsse_v_nxv8f64_nxv8f64( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define void @intrinsic_vsse_mask_v_nxv8f64_nxv8f64( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define void @intrinsic_vsse_v_nxv1i32_nxv1i32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define void @intrinsic_vsse_mask_v_nxv1i32_nxv1i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define void @intrinsic_vsse_v_nxv2i32_nxv2i32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define void @intrinsic_vsse_mask_v_nxv2i32_nxv2i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define void @intrinsic_vsse_v_nxv4i32_nxv4i32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define void @intrinsic_vsse_mask_v_nxv4i32_nxv4i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define void @intrinsic_vsse_v_nxv8i32_nxv8i32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define void @intrinsic_vsse_mask_v_nxv8i32_nxv8i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define void @intrinsic_vsse_v_nxv16i32_nxv16i32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define void @intrinsic_vsse_mask_v_nxv16i32_nxv16i32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define void @intrinsic_vsse_v_nxv1f32_nxv1f32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define void @intrinsic_vsse_mask_v_nxv1f32_nxv1f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define void @intrinsic_vsse_v_nxv2f32_nxv2f32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define void @intrinsic_vsse_mask_v_nxv2f32_nxv2f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define void @intrinsic_vsse_v_nxv4f32_nxv4f32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define void @intrinsic_vsse_mask_v_nxv4f32_nxv4f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define void @intrinsic_vsse_v_nxv8f32_nxv8f32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define void @intrinsic_vsse_mask_v_nxv8f32_nxv8f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define void @intrinsic_vsse_v_nxv16f32_nxv16f32( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define void @intrinsic_vsse_mask_v_nxv16f32_nxv16f32( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define void @intrinsic_vsse_v_nxv1i16_nxv1i16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define void @intrinsic_vsse_mask_v_nxv1i16_nxv1i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define void @intrinsic_vsse_v_nxv2i16_nxv2i16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define void @intrinsic_vsse_mask_v_nxv2i16_nxv2i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define void @intrinsic_vsse_v_nxv4i16_nxv4i16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define void @intrinsic_vsse_mask_v_nxv4i16_nxv4i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define void @intrinsic_vsse_v_nxv8i16_nxv8i16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define void @intrinsic_vsse_mask_v_nxv8i16_nxv8i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define void @intrinsic_vsse_v_nxv16i16_nxv16i16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define void @intrinsic_vsse_mask_v_nxv16i16_nxv16i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define void @intrinsic_vsse_v_nxv32i16_nxv32i16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define void @intrinsic_vsse_mask_v_nxv32i16_nxv32i16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define void @intrinsic_vsse_v_nxv1f16_nxv1f16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define void @intrinsic_vsse_mask_v_nxv1f16_nxv1f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define void @intrinsic_vsse_v_nxv2f16_nxv2f16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define void @intrinsic_vsse_mask_v_nxv2f16_nxv2f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define void @intrinsic_vsse_v_nxv4f16_nxv4f16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define void @intrinsic_vsse_mask_v_nxv4f16_nxv4f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define void @intrinsic_vsse_v_nxv8f16_nxv8f16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define void @intrinsic_vsse_mask_v_nxv8f16_nxv8f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define void @intrinsic_vsse_v_nxv16f16_nxv16f16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define void @intrinsic_vsse_mask_v_nxv16f16_nxv16f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define void @intrinsic_vsse_v_nxv32f16_nxv32f16( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define void @intrinsic_vsse_mask_v_nxv32f16_nxv32f16( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define void @intrinsic_vsse_v_nxv1i8_nxv1i8( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define void @intrinsic_vsse_mask_v_nxv1i8_nxv1i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define void @intrinsic_vsse_v_nxv2i8_nxv2i8( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define void @intrinsic_vsse_mask_v_nxv2i8_nxv2i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define void @intrinsic_vsse_v_nxv4i8_nxv4i8( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define void @intrinsic_vsse_mask_v_nxv4i8_nxv4i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define void @intrinsic_vsse_v_nxv8i8_nxv8i8( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define void @intrinsic_vsse_mask_v_nxv8i8_nxv8i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define void @intrinsic_vsse_v_nxv16i8_nxv16i8( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define void @intrinsic_vsse_mask_v_nxv16i8_nxv16i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define void @intrinsic_vsse_v_nxv32i8_nxv32i8( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define void @intrinsic_vsse_mask_v_nxv32i8_nxv32i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define void @intrinsic_vsse_v_nxv64i8_nxv64i8( %0, * %1, i32 %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1689,7 +1689,7 @@ define void @intrinsic_vsse_mask_v_nxv64i8_nxv64i8( %0, * %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsse-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsse-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsse-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsse-rv64.ll @@ -10,7 +10,7 @@ define void @intrinsic_vsse_v_nxv1i64_nxv1i64( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define void @intrinsic_vsse_mask_v_nxv1i64_nxv1i64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define void @intrinsic_vsse_v_nxv2i64_nxv2i64( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define void @intrinsic_vsse_mask_v_nxv2i64_nxv2i64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define void @intrinsic_vsse_v_nxv4i64_nxv4i64( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define void @intrinsic_vsse_mask_v_nxv4i64_nxv4i64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define void @intrinsic_vsse_v_nxv8i64_nxv8i64( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define void @intrinsic_vsse_mask_v_nxv8i64_nxv8i64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define void @intrinsic_vsse_v_nxv1f64_nxv1f64( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define void @intrinsic_vsse_mask_v_nxv1f64_nxv1f64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1f64_nxv1f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define void @intrinsic_vsse_v_nxv2f64_nxv2f64( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define void @intrinsic_vsse_mask_v_nxv2f64_nxv2f64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2f64_nxv2f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define void @intrinsic_vsse_v_nxv4f64_nxv4f64( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define void @intrinsic_vsse_mask_v_nxv4f64_nxv4f64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4f64_nxv4f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define void @intrinsic_vsse_v_nxv8f64_nxv8f64( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define void @intrinsic_vsse_mask_v_nxv8f64_nxv8f64( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8f64_nxv8f64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: vsse64.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define void @intrinsic_vsse_v_nxv1i32_nxv1i32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define void @intrinsic_vsse_mask_v_nxv1i32_nxv1i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define void @intrinsic_vsse_v_nxv2i32_nxv2i32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define void @intrinsic_vsse_mask_v_nxv2i32_nxv2i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define void @intrinsic_vsse_v_nxv4i32_nxv4i32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define void @intrinsic_vsse_mask_v_nxv4i32_nxv4i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define void @intrinsic_vsse_v_nxv8i32_nxv8i32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define void @intrinsic_vsse_mask_v_nxv8i32_nxv8i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define void @intrinsic_vsse_v_nxv16i32_nxv16i32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define void @intrinsic_vsse_mask_v_nxv16i32_nxv16i32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define void @intrinsic_vsse_v_nxv1f32_nxv1f32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define void @intrinsic_vsse_mask_v_nxv1f32_nxv1f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1f32_nxv1f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define void @intrinsic_vsse_v_nxv2f32_nxv2f32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define void @intrinsic_vsse_mask_v_nxv2f32_nxv2f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2f32_nxv2f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define void @intrinsic_vsse_v_nxv4f32_nxv4f32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define void @intrinsic_vsse_mask_v_nxv4f32_nxv4f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4f32_nxv4f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define void @intrinsic_vsse_v_nxv8f32_nxv8f32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define void @intrinsic_vsse_mask_v_nxv8f32_nxv8f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8f32_nxv8f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define void @intrinsic_vsse_v_nxv16f32_nxv16f32( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define void @intrinsic_vsse_mask_v_nxv16f32_nxv16f32( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16f32_nxv16f32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m8,ta,mu ; CHECK-NEXT: vsse32.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define void @intrinsic_vsse_v_nxv1i16_nxv1i16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define void @intrinsic_vsse_mask_v_nxv1i16_nxv1i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define void @intrinsic_vsse_v_nxv2i16_nxv2i16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define void @intrinsic_vsse_mask_v_nxv2i16_nxv2i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define void @intrinsic_vsse_v_nxv4i16_nxv4i16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define void @intrinsic_vsse_mask_v_nxv4i16_nxv4i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define void @intrinsic_vsse_v_nxv8i16_nxv8i16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define void @intrinsic_vsse_mask_v_nxv8i16_nxv8i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define void @intrinsic_vsse_v_nxv16i16_nxv16i16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define void @intrinsic_vsse_mask_v_nxv16i16_nxv16i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define void @intrinsic_vsse_v_nxv32i16_nxv32i16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define void @intrinsic_vsse_mask_v_nxv32i16_nxv32i16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define void @intrinsic_vsse_v_nxv1f16_nxv1f16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define void @intrinsic_vsse_mask_v_nxv1f16_nxv1f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1f16_nxv1f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define void @intrinsic_vsse_v_nxv2f16_nxv2f16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define void @intrinsic_vsse_mask_v_nxv2f16_nxv2f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2f16_nxv2f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define void @intrinsic_vsse_v_nxv4f16_nxv4f16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define void @intrinsic_vsse_mask_v_nxv4f16_nxv4f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4f16_nxv4f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define void @intrinsic_vsse_v_nxv8f16_nxv8f16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define void @intrinsic_vsse_mask_v_nxv8f16_nxv8f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8f16_nxv8f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define void @intrinsic_vsse_v_nxv16f16_nxv16f16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define void @intrinsic_vsse_mask_v_nxv16f16_nxv16f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16f16_nxv16f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define void @intrinsic_vsse_v_nxv32f16_nxv32f16( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define void @intrinsic_vsse_mask_v_nxv32f16_nxv32f16( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv32f16_nxv32f16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m8,ta,mu ; CHECK-NEXT: vsse16.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define void @intrinsic_vsse_v_nxv1i8_nxv1i8( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define void @intrinsic_vsse_mask_v_nxv1i8_nxv1i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define void @intrinsic_vsse_v_nxv2i8_nxv2i8( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define void @intrinsic_vsse_mask_v_nxv2i8_nxv2i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define void @intrinsic_vsse_v_nxv4i8_nxv4i8( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define void @intrinsic_vsse_mask_v_nxv4i8_nxv4i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define void @intrinsic_vsse_v_nxv8i8_nxv8i8( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define void @intrinsic_vsse_mask_v_nxv8i8_nxv8i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define void @intrinsic_vsse_v_nxv16i8_nxv16i8( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define void @intrinsic_vsse_mask_v_nxv16i8_nxv16i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define void @intrinsic_vsse_v_nxv32i8_nxv32i8( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define void @intrinsic_vsse_mask_v_nxv32i8_nxv32i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define void @intrinsic_vsse_v_nxv64i8_nxv64i8( %0, * %1, i64 %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsse_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1689,7 +1689,7 @@ define void @intrinsic_vsse_mask_v_nxv64i8_nxv64i8( %0, * %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsse_mask_v_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a2, a2, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m8,ta,mu ; CHECK-NEXT: vsse8.v v8, (a0), a1, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsseg-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsseg-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsseg-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsseg-rv32.ll @@ -10,7 +10,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -23,7 +23,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -39,7 +39,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -52,7 +52,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -69,7 +69,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -83,7 +83,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -101,7 +101,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -116,7 +116,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -135,7 +135,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -151,7 +151,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -171,7 +171,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -188,7 +188,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -209,7 +209,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -227,7 +227,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -249,7 +249,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -268,7 +268,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -284,7 +284,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -297,7 +297,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -314,7 +314,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -328,7 +328,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -346,7 +346,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -361,7 +361,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -377,7 +377,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -390,7 +390,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -407,7 +407,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -421,7 +421,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -439,7 +439,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -454,7 +454,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -473,7 +473,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -489,7 +489,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -509,7 +509,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -526,7 +526,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -547,7 +547,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -565,7 +565,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -587,7 +587,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -606,7 +606,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -622,7 +622,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -635,7 +635,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -652,7 +652,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -666,7 +666,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -684,7 +684,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -699,7 +699,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -718,7 +718,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -734,7 +734,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -754,7 +754,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -771,7 +771,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -792,7 +792,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -810,7 +810,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -832,7 +832,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -851,7 +851,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -867,7 +867,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -880,7 +880,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -897,7 +897,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -911,7 +911,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -929,7 +929,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -944,7 +944,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -963,7 +963,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -979,7 +979,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -999,7 +999,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1016,7 +1016,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1037,7 +1037,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1055,7 +1055,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1077,7 +1077,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1096,7 +1096,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1112,7 +1112,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1125,7 +1125,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1142,7 +1142,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1156,7 +1156,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1174,7 +1174,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1189,7 +1189,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1205,7 +1205,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1218,7 +1218,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1235,7 +1235,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1249,7 +1249,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1267,7 +1267,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1282,7 +1282,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1301,7 +1301,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1337,7 +1337,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1354,7 +1354,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1375,7 +1375,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1393,7 +1393,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1415,7 +1415,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1434,7 +1434,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1450,7 +1450,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1463,7 +1463,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1479,7 +1479,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1492,7 +1492,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1509,7 +1509,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1523,7 +1523,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1541,7 +1541,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1556,7 +1556,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1575,7 +1575,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1591,7 +1591,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1611,7 +1611,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1628,7 +1628,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1649,7 +1649,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1667,7 +1667,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1689,7 +1689,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1708,7 +1708,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1724,7 +1724,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1737,7 +1737,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1754,7 +1754,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1768,7 +1768,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1786,7 +1786,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1801,7 +1801,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1820,7 +1820,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1836,7 +1836,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1856,7 +1856,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1873,7 +1873,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1894,7 +1894,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1912,7 +1912,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1934,7 +1934,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1953,7 +1953,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1969,7 +1969,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1982,7 +1982,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1998,7 +1998,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2011,7 +2011,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2028,7 +2028,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2042,7 +2042,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2060,7 +2060,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2075,7 +2075,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2094,7 +2094,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2110,7 +2110,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2130,7 +2130,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2147,7 +2147,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2168,7 +2168,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2186,7 +2186,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2208,7 +2208,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2227,7 +2227,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2243,7 +2243,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2256,7 +2256,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2273,7 +2273,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2287,7 +2287,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2305,7 +2305,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2320,7 +2320,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2339,7 +2339,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2355,7 +2355,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2375,7 +2375,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2392,7 +2392,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2413,7 +2413,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2431,7 +2431,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2453,7 +2453,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2472,7 +2472,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2488,7 +2488,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2501,7 +2501,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2518,7 +2518,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2532,7 +2532,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2550,7 +2550,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2565,7 +2565,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2581,7 +2581,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2594,7 +2594,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2610,7 +2610,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2623,7 +2623,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2639,7 +2639,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2652,7 +2652,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2669,7 +2669,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2683,7 +2683,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2701,7 +2701,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2716,7 +2716,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2735,7 +2735,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg5e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2751,7 +2751,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg5e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2771,7 +2771,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg6e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2788,7 +2788,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg6e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2809,7 +2809,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg7e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2827,7 +2827,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg7e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2849,7 +2849,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg8e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2868,7 +2868,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg8e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2884,7 +2884,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2897,7 +2897,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2914,7 +2914,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2928,7 +2928,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2946,7 +2946,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2961,7 +2961,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2980,7 +2980,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2996,7 +2996,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3016,7 +3016,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3033,7 +3033,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3054,7 +3054,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3072,7 +3072,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3094,7 +3094,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3113,7 +3113,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3129,7 +3129,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3142,7 +3142,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3159,7 +3159,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3173,7 +3173,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3191,7 +3191,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3206,7 +3206,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3225,7 +3225,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3241,7 +3241,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3261,7 +3261,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3278,7 +3278,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3299,7 +3299,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3317,7 +3317,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3339,7 +3339,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3358,7 +3358,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3374,7 +3374,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3387,7 +3387,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3404,7 +3404,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3418,7 +3418,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3436,7 +3436,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3451,7 +3451,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3470,7 +3470,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3486,7 +3486,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3506,7 +3506,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3523,7 +3523,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3544,7 +3544,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3562,7 +3562,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3584,7 +3584,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3603,7 +3603,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3619,7 +3619,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3632,7 +3632,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3649,7 +3649,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3663,7 +3663,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3681,7 +3681,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3696,7 +3696,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3712,7 +3712,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3725,7 +3725,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3741,7 +3741,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3754,7 +3754,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3771,7 +3771,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3785,7 +3785,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3803,7 +3803,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3818,7 +3818,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3834,7 +3834,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3847,7 +3847,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3864,7 +3864,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3878,7 +3878,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3896,7 +3896,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3911,7 +3911,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3930,7 +3930,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3946,7 +3946,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3966,7 +3966,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3983,7 +3983,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4004,7 +4004,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4022,7 +4022,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4044,7 +4044,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4063,7 +4063,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4079,7 +4079,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4092,7 +4092,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4109,7 +4109,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4123,7 +4123,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4141,7 +4141,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4156,7 +4156,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4175,7 +4175,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4191,7 +4191,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4211,7 +4211,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4228,7 +4228,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4249,7 +4249,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4267,7 +4267,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4289,7 +4289,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4308,7 +4308,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4324,7 +4324,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4337,7 +4337,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4354,7 +4354,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4368,7 +4368,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4386,7 +4386,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4401,7 +4401,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsseg-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsseg-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsseg-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsseg-rv64.ll @@ -10,7 +10,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -23,7 +23,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -39,7 +39,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -52,7 +52,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -69,7 +69,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -83,7 +83,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -101,7 +101,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -116,7 +116,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -132,7 +132,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -145,7 +145,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -162,7 +162,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -176,7 +176,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -194,7 +194,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -209,7 +209,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -225,7 +225,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -238,7 +238,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -255,7 +255,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -269,7 +269,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -287,7 +287,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -302,7 +302,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -321,7 +321,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg5e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -337,7 +337,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg5e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -357,7 +357,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg6e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -374,7 +374,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg6e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -395,7 +395,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg7e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -413,7 +413,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg7e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -435,7 +435,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg8e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -454,7 +454,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg8e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -470,7 +470,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -483,7 +483,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -500,7 +500,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -514,7 +514,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -532,7 +532,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -547,7 +547,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -566,7 +566,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -582,7 +582,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -602,7 +602,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -619,7 +619,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -640,7 +640,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -658,7 +658,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -680,7 +680,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -699,7 +699,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -715,7 +715,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -728,7 +728,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -745,7 +745,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -759,7 +759,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -777,7 +777,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -792,7 +792,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -808,7 +808,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -821,7 +821,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -838,7 +838,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -852,7 +852,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -870,7 +870,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -885,7 +885,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -904,7 +904,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -920,7 +920,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -940,7 +940,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -957,7 +957,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -978,7 +978,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -996,7 +996,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1018,7 +1018,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1037,7 +1037,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1053,7 +1053,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1066,7 +1066,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1083,7 +1083,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1097,7 +1097,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1115,7 +1115,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1130,7 +1130,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1149,7 +1149,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1165,7 +1165,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1185,7 +1185,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1202,7 +1202,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1223,7 +1223,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1241,7 +1241,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1282,7 +1282,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1298,7 +1298,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1311,7 +1311,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1328,7 +1328,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1342,7 +1342,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1360,7 +1360,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1375,7 +1375,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1394,7 +1394,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1410,7 +1410,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1430,7 +1430,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1447,7 +1447,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1468,7 +1468,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1486,7 +1486,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1508,7 +1508,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1527,7 +1527,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1543,7 +1543,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1556,7 +1556,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1573,7 +1573,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1587,7 +1587,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1605,7 +1605,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1620,7 +1620,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1639,7 +1639,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1655,7 +1655,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1675,7 +1675,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1692,7 +1692,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1731,7 +1731,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1753,7 +1753,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1772,7 +1772,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1788,7 +1788,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1801,7 +1801,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1817,7 +1817,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1830,7 +1830,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1847,7 +1847,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1861,7 +1861,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1879,7 +1879,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1894,7 +1894,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1913,7 +1913,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1929,7 +1929,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1949,7 +1949,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -1966,7 +1966,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -1987,7 +1987,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2005,7 +2005,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2027,7 +2027,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2046,7 +2046,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2062,7 +2062,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2075,7 +2075,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2092,7 +2092,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2106,7 +2106,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2124,7 +2124,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2139,7 +2139,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2158,7 +2158,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2174,7 +2174,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2194,7 +2194,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2211,7 +2211,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2232,7 +2232,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2250,7 +2250,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2272,7 +2272,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2291,7 +2291,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2307,7 +2307,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2320,7 +2320,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2337,7 +2337,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2351,7 +2351,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg3e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2369,7 +2369,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2384,7 +2384,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg4e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2403,7 +2403,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2419,7 +2419,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg5e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2439,7 +2439,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2456,7 +2456,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg6e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2477,7 +2477,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2495,7 +2495,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg7e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2517,7 +2517,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2536,7 +2536,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsseg8e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2552,7 +2552,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2565,7 +2565,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2581,7 +2581,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2594,7 +2594,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsseg2e8.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2610,7 +2610,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2623,7 +2623,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2640,7 +2640,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2654,7 +2654,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2672,7 +2672,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2687,7 +2687,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2706,7 +2706,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2722,7 +2722,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2742,7 +2742,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2759,7 +2759,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2780,7 +2780,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2798,7 +2798,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2820,7 +2820,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2839,7 +2839,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2855,7 +2855,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2868,7 +2868,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2885,7 +2885,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2899,7 +2899,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2917,7 +2917,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2932,7 +2932,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2948,7 +2948,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2961,7 +2961,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -2977,7 +2977,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -2990,7 +2990,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3006,7 +3006,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3019,7 +3019,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3036,7 +3036,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3050,7 +3050,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3068,7 +3068,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3083,7 +3083,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3102,7 +3102,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg5e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3118,7 +3118,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg5e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3138,7 +3138,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg6e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3155,7 +3155,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg6e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3176,7 +3176,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg7e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3194,7 +3194,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg7e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3216,7 +3216,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg8e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3235,7 +3235,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsseg8e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3251,7 +3251,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3264,7 +3264,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3281,7 +3281,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3295,7 +3295,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3313,7 +3313,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3328,7 +3328,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3347,7 +3347,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3363,7 +3363,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3383,7 +3383,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3400,7 +3400,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3421,7 +3421,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3439,7 +3439,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3461,7 +3461,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3480,7 +3480,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3496,7 +3496,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3509,7 +3509,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3526,7 +3526,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3540,7 +3540,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3558,7 +3558,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3573,7 +3573,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3592,7 +3592,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3608,7 +3608,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3628,7 +3628,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3645,7 +3645,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3666,7 +3666,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3684,7 +3684,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3706,7 +3706,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3725,7 +3725,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3741,7 +3741,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3754,7 +3754,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3771,7 +3771,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3785,7 +3785,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3803,7 +3803,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3818,7 +3818,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3837,7 +3837,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3853,7 +3853,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg5e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3873,7 +3873,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3890,7 +3890,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg6e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3911,7 +3911,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3929,7 +3929,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg7e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3951,7 +3951,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3970,7 +3970,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsseg8e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -3986,7 +3986,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -3999,7 +3999,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4016,7 +4016,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4030,7 +4030,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4048,7 +4048,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4063,7 +4063,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4079,7 +4079,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4092,7 +4092,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4108,7 +4108,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4121,7 +4121,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg2e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4138,7 +4138,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4152,7 +4152,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg3e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4170,7 +4170,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4185,7 +4185,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsseg4e64.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4201,7 +4201,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4214,7 +4214,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4231,7 +4231,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4245,7 +4245,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4263,7 +4263,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4278,7 +4278,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4297,7 +4297,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4313,7 +4313,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4333,7 +4333,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4350,7 +4350,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4371,7 +4371,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4389,7 +4389,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4411,7 +4411,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4430,7 +4430,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4446,7 +4446,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4459,7 +4459,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4476,7 +4476,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4490,7 +4490,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg3e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4508,7 +4508,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4523,7 +4523,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg4e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4542,7 +4542,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4558,7 +4558,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg5e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4578,7 +4578,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4595,7 +4595,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg6e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4616,7 +4616,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4634,7 +4634,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg7e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4656,7 +4656,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4675,7 +4675,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsseg8e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4691,7 +4691,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4704,7 +4704,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg2e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4721,7 +4721,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4735,7 +4735,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg3e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -4753,7 +4753,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -4768,7 +4768,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsseg4e32.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vssra-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vssra-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssra-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssra-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vssra_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vssra_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vssra_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vssra_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vssra_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vssra_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vssra_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vssra_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vssra_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vssra_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vssra_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vssra_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vssra_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vssra_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vssra_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vssra_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vssra_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vssra_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vssra_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vssra_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vssra_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vssra_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vssra_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vssra_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vssra_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vssra_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vssra_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vssra_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vssra_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vssra_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vssra_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vssra_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vssra_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vssra_vx_nxv1i8_nxv1i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vssra_mask_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vssra_vx_nxv2i8_nxv2i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vssra_mask_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vssra_vx_nxv4i8_nxv4i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vssra_mask_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vssra_vx_nxv8i8_nxv8i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -958,7 +958,7 @@ define @intrinsic_vssra_mask_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -980,7 +980,7 @@ define @intrinsic_vssra_vx_nxv16i8_nxv16i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1002,7 +1002,7 @@ define @intrinsic_vssra_mask_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vssra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1024,7 +1024,7 @@ define @intrinsic_vssra_vx_nxv32i8_nxv32i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1046,7 +1046,7 @@ define @intrinsic_vssra_mask_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vssra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vssra_vx_nxv64i8_nxv64i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1090,7 +1090,7 @@ define @intrinsic_vssra_mask_vx_nxv64i8_nxv64i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1112,7 +1112,7 @@ define @intrinsic_vssra_vx_nxv1i16_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vssra_mask_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ define @intrinsic_vssra_vx_nxv2i16_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1178,7 +1178,7 @@ define @intrinsic_vssra_mask_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1200,7 +1200,7 @@ define @intrinsic_vssra_vx_nxv4i16_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1222,7 +1222,7 @@ define @intrinsic_vssra_mask_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1244,7 +1244,7 @@ define @intrinsic_vssra_vx_nxv8i16_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1266,7 +1266,7 @@ define @intrinsic_vssra_mask_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vssra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1288,7 +1288,7 @@ define @intrinsic_vssra_vx_nxv16i16_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1310,7 +1310,7 @@ define @intrinsic_vssra_mask_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vssra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1332,7 +1332,7 @@ define @intrinsic_vssra_vx_nxv32i16_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vssra_mask_vx_nxv32i16_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1376,7 +1376,7 @@ define @intrinsic_vssra_vx_nxv1i32_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1398,7 +1398,7 @@ define @intrinsic_vssra_mask_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vssra_vx_nxv2i32_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1442,7 +1442,7 @@ define @intrinsic_vssra_mask_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1464,7 +1464,7 @@ define @intrinsic_vssra_vx_nxv4i32_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vssra_mask_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vssra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1508,7 +1508,7 @@ define @intrinsic_vssra_vx_nxv8i32_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1530,7 +1530,7 @@ define @intrinsic_vssra_mask_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vssra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vssra_vx_nxv16i32_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define @intrinsic_vssra_mask_vx_nxv16i32_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1596,7 +1596,7 @@ define @intrinsic_vssra_vx_nxv1i64_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vssra_mask_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1640,7 +1640,7 @@ define @intrinsic_vssra_vx_nxv2i64_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1662,7 +1662,7 @@ define @intrinsic_vssra_mask_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vssra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vssra_vx_nxv4i64_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1706,7 +1706,7 @@ define @intrinsic_vssra_mask_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vssra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1728,7 +1728,7 @@ define @intrinsic_vssra_vx_nxv8i64_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vssra_mask_vx_nxv8i64_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ define @intrinsic_vssra_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1782,7 +1782,7 @@ define @intrinsic_vssra_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1799,7 +1799,7 @@ define @intrinsic_vssra_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1814,7 +1814,7 @@ define @intrinsic_vssra_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1831,7 +1831,7 @@ define @intrinsic_vssra_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1846,7 +1846,7 @@ define @intrinsic_vssra_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1863,7 +1863,7 @@ define @intrinsic_vssra_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1878,7 +1878,7 @@ define @intrinsic_vssra_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1895,7 +1895,7 @@ define @intrinsic_vssra_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1910,7 +1910,7 @@ define @intrinsic_vssra_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vssra_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ define @intrinsic_vssra_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vssra_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1974,7 +1974,7 @@ define @intrinsic_vssra_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vssra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vssra_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2006,7 +2006,7 @@ define @intrinsic_vssra_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vssra_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2038,7 +2038,7 @@ define @intrinsic_vssra_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vssra_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2070,7 +2070,7 @@ define @intrinsic_vssra_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vssra_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2102,7 +2102,7 @@ define @intrinsic_vssra_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vssra_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2134,7 +2134,7 @@ define @intrinsic_vssra_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vssra_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2166,7 +2166,7 @@ define @intrinsic_vssra_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vssra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vssra_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2198,7 +2198,7 @@ define @intrinsic_vssra_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vssra_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2230,7 +2230,7 @@ define @intrinsic_vssra_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vssra_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2262,7 +2262,7 @@ define @intrinsic_vssra_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vssra_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2294,7 +2294,7 @@ define @intrinsic_vssra_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vssra_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2326,7 +2326,7 @@ define @intrinsic_vssra_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vssra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vssra-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vssra-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssra-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssra-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vssra_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vssra_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vssra_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vssra_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vssra_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vssra_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vssra_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vssra_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vssra_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vssra_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vssra_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vssra_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vssra_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vssra_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vssra_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vssra_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vssra_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vssra_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vssra_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vssra_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vssra_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vssra_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vssra_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vssra_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vssra_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vssra_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vssra_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vssra_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vssra_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vssra_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vssra_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vssra_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vssra_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vssra_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vssra_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vssra.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vssra_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vssra_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vssra.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vssra_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vssra_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vssra.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vssra_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vssra.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vssra_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssra.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vssra_vx_nxv1i8_nxv1i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vssra_mask_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vssra_vx_nxv2i8_nxv2i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vssra_mask_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vssra_vx_nxv4i8_nxv4i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vssra_mask_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vssra_vx_nxv8i8_nxv8i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vssra_mask_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vssra_vx_nxv16i8_nxv16i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vssra_mask_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vssra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vssra_vx_nxv32i8_nxv32i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vssra_mask_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vssra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vssra_vx_nxv64i8_nxv64i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vssra_mask_vx_nxv64i8_nxv64i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vssra_vx_nxv1i16_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vssra_mask_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vssra_vx_nxv2i16_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vssra_mask_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vssra_vx_nxv4i16_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vssra_mask_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vssra_vx_nxv8i16_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vssra_mask_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vssra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vssra_vx_nxv16i16_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vssra_mask_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vssra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vssra_vx_nxv32i16_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vssra_mask_vx_nxv32i16_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vssra_vx_nxv1i32_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vssra_mask_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vssra_vx_nxv2i32_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vssra_mask_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vssra_vx_nxv4i32_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vssra_mask_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vssra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vssra_vx_nxv8i32_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vssra_mask_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vssra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vssra_vx_nxv16i32_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vssra_mask_vx_nxv16i32_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vssra_vx_nxv1i64_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vssra_mask_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vssra.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vssra_vx_nxv2i64_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vssra_mask_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vssra.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vssra_vx_nxv4i64_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vssra_mask_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vssra.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vssra_vx_nxv8i64_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssra_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vssra.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vssra_mask_vx_nxv8i64_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssra.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vssra_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vssra_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vssra_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vssra_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vssra_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vssra_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vssra_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vssra_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vssra_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vssra_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vssra_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vssra_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vssra_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vssra_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vssra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vssra_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vssra_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vssra_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vssra_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vssra_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vssra_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vssra_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vssra_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vssra_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vssra_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vssra_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vssra_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vssra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vssra_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vssra_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vssra_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vssra_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vssra_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vssra_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vssra_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vssra_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vssra_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vssra_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vssra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vssra_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vssra_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vssra.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vssra_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vssra_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vssra.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vssra_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vssra_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vssra.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vssra_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssra_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vssra.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vssra_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssra_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vssra.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vssrl-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vssrl-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssrl-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssrl-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vssrl_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vssrl_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vssrl_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vssrl_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vssrl_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vssrl_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vssrl_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vssrl_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vssrl_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vssrl_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vssrl_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vssrl_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vssrl_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vssrl_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vssrl_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vssrl_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vssrl_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vssrl_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vssrl_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vssrl_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vssrl_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vssrl_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vssrl_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vssrl_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vssrl_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vssrl_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vssrl_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vssrl_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vssrl_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vssrl_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vssrl_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vssrl_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vssrl_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vssrl_vx_nxv1i8_nxv1i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vssrl_mask_vx_nxv1i8_nxv1i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vssrl_vx_nxv2i8_nxv2i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vssrl_mask_vx_nxv2i8_nxv2i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vssrl_vx_nxv4i8_nxv4i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vssrl_mask_vx_nxv4i8_nxv4i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vssrl_vx_nxv8i8_nxv8i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -958,7 +958,7 @@ define @intrinsic_vssrl_mask_vx_nxv8i8_nxv8i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -980,7 +980,7 @@ define @intrinsic_vssrl_vx_nxv16i8_nxv16i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1002,7 +1002,7 @@ define @intrinsic_vssrl_mask_vx_nxv16i8_nxv16i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1024,7 +1024,7 @@ define @intrinsic_vssrl_vx_nxv32i8_nxv32i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1046,7 +1046,7 @@ define @intrinsic_vssrl_mask_vx_nxv32i8_nxv32i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vssrl_vx_nxv64i8_nxv64i8( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1090,7 +1090,7 @@ define @intrinsic_vssrl_mask_vx_nxv64i8_nxv64i8( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1112,7 +1112,7 @@ define @intrinsic_vssrl_vx_nxv1i16_nxv1i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vssrl_mask_vx_nxv1i16_nxv1i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1156,7 +1156,7 @@ define @intrinsic_vssrl_vx_nxv2i16_nxv2i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1178,7 +1178,7 @@ define @intrinsic_vssrl_mask_vx_nxv2i16_nxv2i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1200,7 +1200,7 @@ define @intrinsic_vssrl_vx_nxv4i16_nxv4i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1222,7 +1222,7 @@ define @intrinsic_vssrl_mask_vx_nxv4i16_nxv4i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1244,7 +1244,7 @@ define @intrinsic_vssrl_vx_nxv8i16_nxv8i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1266,7 +1266,7 @@ define @intrinsic_vssrl_mask_vx_nxv8i16_nxv8i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1288,7 +1288,7 @@ define @intrinsic_vssrl_vx_nxv16i16_nxv16i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1310,7 +1310,7 @@ define @intrinsic_vssrl_mask_vx_nxv16i16_nxv16i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1332,7 +1332,7 @@ define @intrinsic_vssrl_vx_nxv32i16_nxv32i16( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1354,7 +1354,7 @@ define @intrinsic_vssrl_mask_vx_nxv32i16_nxv32i16( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1376,7 +1376,7 @@ define @intrinsic_vssrl_vx_nxv1i32_nxv1i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1398,7 +1398,7 @@ define @intrinsic_vssrl_mask_vx_nxv1i32_nxv1i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1420,7 +1420,7 @@ define @intrinsic_vssrl_vx_nxv2i32_nxv2i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1442,7 +1442,7 @@ define @intrinsic_vssrl_mask_vx_nxv2i32_nxv2i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1464,7 +1464,7 @@ define @intrinsic_vssrl_vx_nxv4i32_nxv4i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1486,7 +1486,7 @@ define @intrinsic_vssrl_mask_vx_nxv4i32_nxv4i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1508,7 +1508,7 @@ define @intrinsic_vssrl_vx_nxv8i32_nxv8i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1530,7 +1530,7 @@ define @intrinsic_vssrl_mask_vx_nxv8i32_nxv8i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1552,7 +1552,7 @@ define @intrinsic_vssrl_vx_nxv16i32_nxv16i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define @intrinsic_vssrl_mask_vx_nxv16i32_nxv16i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1596,7 +1596,7 @@ define @intrinsic_vssrl_vx_nxv1i64_nxv1i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1618,7 +1618,7 @@ define @intrinsic_vssrl_mask_vx_nxv1i64_nxv1i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1640,7 +1640,7 @@ define @intrinsic_vssrl_vx_nxv2i64_nxv2i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1662,7 +1662,7 @@ define @intrinsic_vssrl_mask_vx_nxv2i64_nxv2i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1684,7 +1684,7 @@ define @intrinsic_vssrl_vx_nxv4i64_nxv4i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1706,7 +1706,7 @@ define @intrinsic_vssrl_mask_vx_nxv4i64_nxv4i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1728,7 +1728,7 @@ define @intrinsic_vssrl_vx_nxv8i64_nxv8i64( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1750,7 +1750,7 @@ define @intrinsic_vssrl_mask_vx_nxv8i64_nxv8i64( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1767,7 +1767,7 @@ define @intrinsic_vssrl_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1782,7 +1782,7 @@ define @intrinsic_vssrl_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1799,7 +1799,7 @@ define @intrinsic_vssrl_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1814,7 +1814,7 @@ define @intrinsic_vssrl_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1831,7 +1831,7 @@ define @intrinsic_vssrl_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1846,7 +1846,7 @@ define @intrinsic_vssrl_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1863,7 +1863,7 @@ define @intrinsic_vssrl_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1878,7 +1878,7 @@ define @intrinsic_vssrl_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1895,7 +1895,7 @@ define @intrinsic_vssrl_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1910,7 +1910,7 @@ define @intrinsic_vssrl_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vssrl_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ define @intrinsic_vssrl_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vssrl_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1974,7 +1974,7 @@ define @intrinsic_vssrl_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vssrl_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2006,7 +2006,7 @@ define @intrinsic_vssrl_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vssrl_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2038,7 +2038,7 @@ define @intrinsic_vssrl_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vssrl_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2070,7 +2070,7 @@ define @intrinsic_vssrl_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vssrl_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2102,7 +2102,7 @@ define @intrinsic_vssrl_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vssrl_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2134,7 +2134,7 @@ define @intrinsic_vssrl_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vssrl_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2166,7 +2166,7 @@ define @intrinsic_vssrl_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vssrl_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2198,7 +2198,7 @@ define @intrinsic_vssrl_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vssrl_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2230,7 +2230,7 @@ define @intrinsic_vssrl_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vssrl_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2262,7 +2262,7 @@ define @intrinsic_vssrl_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vssrl_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2294,7 +2294,7 @@ define @intrinsic_vssrl_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vssrl_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2326,7 +2326,7 @@ define @intrinsic_vssrl_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vssrl-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vssrl-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssrl-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssrl-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vssrl_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vssrl_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vssrl_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vssrl_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vssrl_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vssrl_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vssrl_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vssrl_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vssrl_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vssrl_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vssrl_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vssrl_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vssrl_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vssrl_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vssrl_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vssrl_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vssrl_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vssrl_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vssrl_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vssrl_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vssrl_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vssrl_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vssrl_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vssrl_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vssrl_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vssrl_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vssrl_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vssrl_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vssrl_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vssrl_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vssrl_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vssrl_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vssrl_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vssrl_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vssrl_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vssrl.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vssrl_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vssrl_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vssrl.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vssrl_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vssrl_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vssrl.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vssrl_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vssrl.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vssrl_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssrl.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vssrl_vx_nxv1i8_nxv1i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vssrl_mask_vx_nxv1i8_nxv1i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vssrl_vx_nxv2i8_nxv2i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vssrl_mask_vx_nxv2i8_nxv2i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vssrl_vx_nxv4i8_nxv4i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vssrl_mask_vx_nxv4i8_nxv4i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vssrl_vx_nxv8i8_nxv8i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vssrl_mask_vx_nxv8i8_nxv8i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vssrl_vx_nxv16i8_nxv16i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vssrl_mask_vx_nxv16i8_nxv16i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vssrl_vx_nxv32i8_nxv32i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vssrl_mask_vx_nxv32i8_nxv32i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vssrl_vx_nxv64i8_nxv64i8( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vssrl_mask_vx_nxv64i8_nxv64i8( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vssrl_vx_nxv1i16_nxv1i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vssrl_mask_vx_nxv1i16_nxv1i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vssrl_vx_nxv2i16_nxv2i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vssrl_mask_vx_nxv2i16_nxv2i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vssrl_vx_nxv4i16_nxv4i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vssrl_mask_vx_nxv4i16_nxv4i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vssrl_vx_nxv8i16_nxv8i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vssrl_mask_vx_nxv8i16_nxv8i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vssrl_vx_nxv16i16_nxv16i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vssrl_mask_vx_nxv16i16_nxv16i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vssrl_vx_nxv32i16_nxv32i16( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vssrl_mask_vx_nxv32i16_nxv32i16( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vssrl_vx_nxv1i32_nxv1i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vssrl_mask_vx_nxv1i32_nxv1i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vssrl_vx_nxv2i32_nxv2i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vssrl_mask_vx_nxv2i32_nxv2i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vssrl_vx_nxv4i32_nxv4i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vssrl_mask_vx_nxv4i32_nxv4i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vssrl_vx_nxv8i32_nxv8i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vssrl_mask_vx_nxv8i32_nxv8i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vssrl_vx_nxv16i32_nxv16i32( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vssrl_mask_vx_nxv16i32_nxv16i32( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vssrl_vx_nxv1i64_nxv1i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vssrl_mask_vx_nxv1i64_nxv1i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vssrl.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vssrl_vx_nxv2i64_nxv2i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vssrl_mask_vx_nxv2i64_nxv2i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vssrl.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vssrl_vx_nxv4i64_nxv4i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vssrl_mask_vx_nxv4i64_nxv4i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vssrl.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vssrl_vx_nxv8i64_nxv8i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vssrl.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vssrl_mask_vx_nxv8i64_nxv8i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vx_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssrl.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vssrl_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vssrl_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vssrl_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vssrl_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vssrl_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vssrl_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vssrl_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vssrl_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vssrl_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vssrl_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vssrl_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vssrl_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vssrl_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vssrl_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vssrl_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vssrl_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vssrl_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vssrl_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vssrl_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vssrl_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vssrl_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vssrl_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vssrl_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vssrl_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vssrl_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vssrl_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vssrl_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vssrl_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vssrl_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vssrl_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vssrl_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vssrl_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vssrl_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vssrl_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vssrl_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vssrl_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vssrl_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vssrl_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vssrl.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vssrl_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vssrl_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vssrl.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vssrl_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vssrl_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vssrl.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vssrl_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vssrl_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vssrl.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vssrl_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vssrl_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vssrl.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vssseg-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vssseg-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssseg-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssseg-rv32.ll @@ -10,7 +10,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -23,7 +23,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -39,7 +39,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -52,7 +52,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -69,7 +69,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -83,7 +83,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -101,7 +101,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -116,7 +116,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -135,7 +135,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -151,7 +151,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -171,7 +171,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -188,7 +188,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -209,7 +209,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -227,7 +227,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -249,7 +249,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -268,7 +268,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -284,7 +284,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -297,7 +297,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -314,7 +314,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -328,7 +328,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -346,7 +346,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -361,7 +361,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -377,7 +377,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -390,7 +390,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -407,7 +407,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -421,7 +421,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -439,7 +439,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -454,7 +454,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -473,7 +473,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -489,7 +489,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -509,7 +509,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -526,7 +526,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -547,7 +547,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -565,7 +565,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -587,7 +587,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -606,7 +606,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -622,7 +622,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -635,7 +635,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -652,7 +652,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -666,7 +666,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -684,7 +684,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -699,7 +699,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -718,7 +718,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -734,7 +734,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -754,7 +754,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -771,7 +771,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -792,7 +792,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -810,7 +810,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -832,7 +832,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -851,7 +851,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -867,7 +867,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -880,7 +880,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -897,7 +897,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -911,7 +911,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -929,7 +929,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -944,7 +944,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -963,7 +963,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -979,7 +979,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -999,7 +999,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1016,7 +1016,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1037,7 +1037,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1055,7 +1055,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1077,7 +1077,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1096,7 +1096,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1112,7 +1112,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1125,7 +1125,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1142,7 +1142,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1156,7 +1156,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1174,7 +1174,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1189,7 +1189,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1205,7 +1205,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1218,7 +1218,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1235,7 +1235,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1249,7 +1249,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1267,7 +1267,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1282,7 +1282,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1301,7 +1301,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1317,7 +1317,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1337,7 +1337,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1354,7 +1354,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1375,7 +1375,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1393,7 +1393,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1415,7 +1415,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1434,7 +1434,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1450,7 +1450,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1463,7 +1463,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1479,7 +1479,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1492,7 +1492,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1509,7 +1509,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1523,7 +1523,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1541,7 +1541,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1556,7 +1556,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1575,7 +1575,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1591,7 +1591,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1611,7 +1611,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1628,7 +1628,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1649,7 +1649,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1667,7 +1667,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1689,7 +1689,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1708,7 +1708,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1724,7 +1724,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1737,7 +1737,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1754,7 +1754,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1768,7 +1768,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1786,7 +1786,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1801,7 +1801,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1820,7 +1820,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1836,7 +1836,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1856,7 +1856,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1873,7 +1873,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1894,7 +1894,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1912,7 +1912,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1934,7 +1934,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1953,7 +1953,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1969,7 +1969,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1982,7 +1982,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1998,7 +1998,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2011,7 +2011,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2028,7 +2028,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2042,7 +2042,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2060,7 +2060,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2075,7 +2075,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2094,7 +2094,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2110,7 +2110,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2130,7 +2130,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2147,7 +2147,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2168,7 +2168,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2186,7 +2186,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2208,7 +2208,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2227,7 +2227,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2243,7 +2243,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2256,7 +2256,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2273,7 +2273,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2287,7 +2287,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2305,7 +2305,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2320,7 +2320,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2339,7 +2339,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2355,7 +2355,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2375,7 +2375,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2392,7 +2392,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2413,7 +2413,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2431,7 +2431,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2453,7 +2453,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2472,7 +2472,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2488,7 +2488,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2501,7 +2501,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2518,7 +2518,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2532,7 +2532,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2550,7 +2550,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2565,7 +2565,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2581,7 +2581,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2594,7 +2594,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2610,7 +2610,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2623,7 +2623,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2639,7 +2639,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2652,7 +2652,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2669,7 +2669,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2683,7 +2683,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2701,7 +2701,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2716,7 +2716,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2735,7 +2735,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg5e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2751,7 +2751,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg5e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2771,7 +2771,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg6e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2788,7 +2788,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg6e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2809,7 +2809,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg7e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2827,7 +2827,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg7e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2849,7 +2849,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg8e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2868,7 +2868,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg8e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2884,7 +2884,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2897,7 +2897,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2914,7 +2914,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2928,7 +2928,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2946,7 +2946,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2961,7 +2961,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2980,7 +2980,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2996,7 +2996,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3016,7 +3016,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3033,7 +3033,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3054,7 +3054,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3072,7 +3072,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3094,7 +3094,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3113,7 +3113,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3129,7 +3129,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3142,7 +3142,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3159,7 +3159,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3173,7 +3173,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3191,7 +3191,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3206,7 +3206,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3225,7 +3225,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3241,7 +3241,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3261,7 +3261,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3278,7 +3278,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3299,7 +3299,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3317,7 +3317,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3339,7 +3339,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3358,7 +3358,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3374,7 +3374,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3387,7 +3387,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3404,7 +3404,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3418,7 +3418,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3436,7 +3436,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3451,7 +3451,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3470,7 +3470,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3486,7 +3486,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3506,7 +3506,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3523,7 +3523,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3544,7 +3544,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3562,7 +3562,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3584,7 +3584,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3603,7 +3603,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3619,7 +3619,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3632,7 +3632,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3649,7 +3649,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3663,7 +3663,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3681,7 +3681,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3696,7 +3696,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3712,7 +3712,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3725,7 +3725,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3741,7 +3741,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3754,7 +3754,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3771,7 +3771,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3785,7 +3785,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3803,7 +3803,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3818,7 +3818,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3834,7 +3834,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3847,7 +3847,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3864,7 +3864,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3878,7 +3878,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3896,7 +3896,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3911,7 +3911,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3930,7 +3930,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3946,7 +3946,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3966,7 +3966,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3983,7 +3983,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4004,7 +4004,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4022,7 +4022,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4044,7 +4044,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4063,7 +4063,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4079,7 +4079,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4092,7 +4092,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4109,7 +4109,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4123,7 +4123,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4141,7 +4141,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4156,7 +4156,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4175,7 +4175,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4191,7 +4191,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4211,7 +4211,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4228,7 +4228,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4249,7 +4249,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4267,7 +4267,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4289,7 +4289,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4308,7 +4308,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4324,7 +4324,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4337,7 +4337,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4354,7 +4354,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4368,7 +4368,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4386,7 +4386,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4401,7 +4401,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vssseg-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vssseg-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssseg-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssseg-rv64.ll @@ -10,7 +10,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -23,7 +23,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -39,7 +39,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -52,7 +52,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -69,7 +69,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -83,7 +83,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -101,7 +101,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -116,7 +116,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -132,7 +132,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -145,7 +145,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -162,7 +162,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -176,7 +176,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -194,7 +194,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -209,7 +209,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m2,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -225,7 +225,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -238,7 +238,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -255,7 +255,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -269,7 +269,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -287,7 +287,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -302,7 +302,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -321,7 +321,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg5e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -337,7 +337,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg5e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -357,7 +357,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg6e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -374,7 +374,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg6e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -395,7 +395,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg7e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -413,7 +413,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg7e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -435,7 +435,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg8e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -454,7 +454,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg8e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -470,7 +470,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -483,7 +483,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -500,7 +500,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -514,7 +514,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -532,7 +532,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -547,7 +547,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -566,7 +566,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -582,7 +582,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -602,7 +602,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -619,7 +619,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -640,7 +640,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -658,7 +658,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -680,7 +680,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -699,7 +699,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -715,7 +715,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -728,7 +728,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -745,7 +745,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -759,7 +759,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -777,7 +777,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -792,7 +792,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -808,7 +808,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -821,7 +821,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -838,7 +838,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -852,7 +852,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -870,7 +870,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -885,7 +885,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -904,7 +904,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -920,7 +920,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -940,7 +940,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -957,7 +957,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -978,7 +978,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -996,7 +996,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1018,7 +1018,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1037,7 +1037,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf2,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1053,7 +1053,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1066,7 +1066,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1083,7 +1083,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1097,7 +1097,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1115,7 +1115,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1130,7 +1130,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1149,7 +1149,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1165,7 +1165,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1185,7 +1185,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1202,7 +1202,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1223,7 +1223,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1241,7 +1241,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1263,7 +1263,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1282,7 +1282,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1298,7 +1298,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1311,7 +1311,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1328,7 +1328,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1342,7 +1342,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1360,7 +1360,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1375,7 +1375,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1394,7 +1394,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1410,7 +1410,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1430,7 +1430,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1447,7 +1447,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1468,7 +1468,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1486,7 +1486,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1508,7 +1508,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1527,7 +1527,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1543,7 +1543,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1556,7 +1556,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1573,7 +1573,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1587,7 +1587,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1605,7 +1605,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1620,7 +1620,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1639,7 +1639,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1655,7 +1655,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1675,7 +1675,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1692,7 +1692,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1731,7 +1731,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1753,7 +1753,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1772,7 +1772,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m1,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1788,7 +1788,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1801,7 +1801,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1817,7 +1817,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1830,7 +1830,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1847,7 +1847,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1861,7 +1861,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1879,7 +1879,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1894,7 +1894,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1913,7 +1913,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1929,7 +1929,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1949,7 +1949,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -1966,7 +1966,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -1987,7 +1987,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2005,7 +2005,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2027,7 +2027,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2046,7 +2046,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2062,7 +2062,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2075,7 +2075,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2092,7 +2092,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2106,7 +2106,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2124,7 +2124,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2139,7 +2139,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2158,7 +2158,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2174,7 +2174,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2194,7 +2194,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2211,7 +2211,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2232,7 +2232,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2250,7 +2250,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2272,7 +2272,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2291,7 +2291,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf8,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2307,7 +2307,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2320,7 +2320,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2337,7 +2337,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2351,7 +2351,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg3e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2369,7 +2369,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2384,7 +2384,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg4e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2403,7 +2403,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2419,7 +2419,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg5e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2439,7 +2439,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2456,7 +2456,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg6e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2477,7 +2477,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2495,7 +2495,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg7e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2517,7 +2517,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2536,7 +2536,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,mf4,ta,mu ; CHECK-NEXT: vssseg8e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2552,7 +2552,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2565,7 +2565,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2581,7 +2581,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2594,7 +2594,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e8,m4,ta,mu ; CHECK-NEXT: vssseg2e8.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2610,7 +2610,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2623,7 +2623,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2640,7 +2640,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2654,7 +2654,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2672,7 +2672,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2687,7 +2687,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2706,7 +2706,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2722,7 +2722,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2742,7 +2742,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2759,7 +2759,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2780,7 +2780,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2798,7 +2798,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2820,7 +2820,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2839,7 +2839,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2855,7 +2855,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2868,7 +2868,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2885,7 +2885,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2899,7 +2899,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2917,7 +2917,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2932,7 +2932,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2948,7 +2948,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2961,7 +2961,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -2977,7 +2977,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -2990,7 +2990,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3006,7 +3006,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3019,7 +3019,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3036,7 +3036,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3050,7 +3050,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3068,7 +3068,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3083,7 +3083,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3102,7 +3102,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg5e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3118,7 +3118,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg5e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3138,7 +3138,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg6e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3155,7 +3155,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg6e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3176,7 +3176,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg7e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3194,7 +3194,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg7e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3216,7 +3216,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg8e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3235,7 +3235,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: vssseg8e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3251,7 +3251,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3264,7 +3264,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3281,7 +3281,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3295,7 +3295,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3313,7 +3313,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3328,7 +3328,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3347,7 +3347,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3363,7 +3363,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3383,7 +3383,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3400,7 +3400,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3421,7 +3421,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3439,7 +3439,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3461,7 +3461,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3480,7 +3480,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m1,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3496,7 +3496,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3509,7 +3509,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3526,7 +3526,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3540,7 +3540,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3558,7 +3558,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3573,7 +3573,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3592,7 +3592,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3608,7 +3608,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3628,7 +3628,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3645,7 +3645,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3666,7 +3666,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3684,7 +3684,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3706,7 +3706,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3725,7 +3725,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf4,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3741,7 +3741,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3754,7 +3754,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3771,7 +3771,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3785,7 +3785,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3803,7 +3803,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3818,7 +3818,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3837,7 +3837,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3853,7 +3853,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg5e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3873,7 +3873,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3890,7 +3890,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg6e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3911,7 +3911,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3929,7 +3929,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg7e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3951,7 +3951,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3970,7 +3970,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,mf2,ta,mu ; CHECK-NEXT: vssseg8e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -3986,7 +3986,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -3999,7 +3999,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4016,7 +4016,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4030,7 +4030,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4048,7 +4048,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4063,7 +4063,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4079,7 +4079,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4092,7 +4092,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m4,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4108,7 +4108,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4121,7 +4121,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg2e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4138,7 +4138,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4152,7 +4152,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg3e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4170,7 +4170,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4185,7 +4185,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: vssseg4e64.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4201,7 +4201,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4214,7 +4214,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4231,7 +4231,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4245,7 +4245,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4263,7 +4263,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4278,7 +4278,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4297,7 +4297,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4313,7 +4313,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4333,7 +4333,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4350,7 +4350,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4371,7 +4371,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4389,7 +4389,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4411,7 +4411,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4430,7 +4430,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,m1,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4446,7 +4446,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4459,7 +4459,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4476,7 +4476,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4490,7 +4490,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg3e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4508,7 +4508,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4523,7 +4523,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg4e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4542,7 +4542,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4558,7 +4558,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg5e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4578,7 +4578,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4595,7 +4595,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg6e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4616,7 +4616,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4634,7 +4634,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg7e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4656,7 +4656,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4675,7 +4675,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a2, a2, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e16,mf2,ta,mu ; CHECK-NEXT: vssseg8e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4691,7 +4691,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4704,7 +4704,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg2e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4721,7 +4721,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4735,7 +4735,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg3e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -4753,7 +4753,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -4768,7 +4768,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a2, a2, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e32,m2,ta,mu ; CHECK-NEXT: vssseg4e32.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vssub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vssub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssub-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vssub_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vssub_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vssub_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vssub_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vssub_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vssub_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vssub_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vssub_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vssub_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vssub_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vssub_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vssub_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vssub_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vssub_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vssub_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vssub_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vssub_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vssub_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vssub_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vssub_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vssub_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vssub_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vssub_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vssub_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vssub_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vssub_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vssub_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vssub_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vssub_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vssub_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vssub_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vssub_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vssub_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vssub_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vssub_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vssub_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vssub_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vssub_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vssub_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vssub_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vssub_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vssub_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vssub_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vssub_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vssub_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vssub_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vssub_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vssub_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vssub_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vssub_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vssub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vssub_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vssub_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vssub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vssub_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vssub_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vssub_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vssub_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vssub_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vssub_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vssub_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vssub_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vssub_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vssub_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vssub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vssub_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vssub_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vssub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vssub_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vssub_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vssub_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vssub_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vssub_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vssub_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vssub_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vssub_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vssub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vssub_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vssub_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vssub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vssub_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vssub_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vssub.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vssub.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vssub.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vssub.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vssub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vssub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssub-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vssub_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vssub_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vssub_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vssub_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vssub_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vssub_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vssub_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vssub_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vssub_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vssub_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vssub_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vssub_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vssub_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vssub_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vssub_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vssub_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vssub_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vssub_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vssub_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vssub_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vssub_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vssub_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vssub_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vssub_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vssub_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vssub_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vssub_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vssub_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vssub_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vssub_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vssub_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vssub_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vssub_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vssub_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vssub_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vssub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vssub_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vssub_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vssub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vssub_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vssub_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vssub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vssub_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vssub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vssub_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vssub_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vssub_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vssub_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vssub_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vssub_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vssub_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vssub_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vssub_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vssub_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vssub_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vssub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vssub_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vssub_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vssub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vssub_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vssub_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vssub_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vssub_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vssub_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vssub_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vssub_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vssub_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vssub_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vssub_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vssub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vssub_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vssub_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vssub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vssub_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vssub_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vssub_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vssub_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vssub_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vssub_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vssub_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vssub_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vssub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vssub_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vssub_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vssub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vssub_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vssub_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vssub_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vssub_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vssub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vssub_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vssub_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vssub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vssub_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vssub_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vssub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vssub_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssub_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vssub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vssub_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssub_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vssubu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vssubu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssubu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssubu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vssubu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vssubu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vssubu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vssubu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vssubu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vssubu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vssubu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vssubu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vssubu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vssubu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vssubu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vssubu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vssubu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vssubu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vssubu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vssubu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vssubu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vssubu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vssubu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vssubu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vssubu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vssubu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vssubu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vssubu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vssubu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vssubu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vssubu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vssubu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vssubu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vssubu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vssubu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vssubu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vssubu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vssubu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vssubu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vssubu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vssubu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vssubu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vssubu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vssubu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vssubu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vssubu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vssubu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vssubu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vssubu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vssubu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vssubu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vssubu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vssubu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vssubu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vssubu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vssubu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vssubu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vssubu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vssubu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vssubu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vssubu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vssubu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vssubu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vssubu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vssubu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vssubu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vssubu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vssubu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vssubu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vssubu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vssubu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vssubu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vssubu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vssubu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vssubu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vssubu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vssubu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vssubu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vssubu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vssubu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vssubu.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vssubu.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vssubu.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vssubu.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) diff --git a/llvm/test/CodeGen/RISCV/rvv/vssubu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vssubu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vssubu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vssubu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vssubu_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vssubu_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vssubu_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vssubu_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vssubu_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vssubu_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vssubu_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vssubu_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vssubu_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vssubu_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vssubu_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vssubu_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vssubu_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vssubu_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vssubu_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vssubu_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vssubu_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vssubu_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vssubu_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vssubu_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vssubu_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vssubu_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vssubu_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vssubu_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vssubu_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vssubu_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vssubu_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vssubu_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vssubu_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vssubu_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vssubu_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vssubu_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vssubu_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vssubu_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vssubu_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vssubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vssubu_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vssubu_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vssubu.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vssubu_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vssubu_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vssubu.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vssubu_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vssubu.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vssubu_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssubu.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vssubu_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vssubu_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vssubu_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vssubu_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vssubu_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vssubu_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vssubu_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vssubu_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vssubu_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vssubu_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vssubu_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vssubu_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vssubu_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vssubu_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vssubu_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vssubu_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vssubu_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vssubu_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vssubu_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vssubu_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vssubu_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vssubu_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vssubu_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vssubu_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vssubu_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vssubu_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vssubu_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vssubu_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vssubu_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vssubu_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vssubu_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vssubu_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vssubu_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vssubu_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vssubu_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vssubu_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vssubu_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vssubu_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vssubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vssubu_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vssubu_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vssubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vssubu_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vssubu_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vssubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vssubu_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vssubu_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vssubu.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vssubu_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vssubu_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vssubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsub-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vsub_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsub_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsub_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsub_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsub_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsub_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsub_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsub_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsub_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsub_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsub_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsub_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsub_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsub_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsub_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsub_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsub_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsub_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsub_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsub_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsub_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsub_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsub_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsub_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsub_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsub_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsub_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsub_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsub_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsub_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsub_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsub_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsub_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsub_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsub_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsub_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsub_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsub_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsub_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsub_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsub_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsub_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsub_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsub_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsub_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsub_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsub_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsub_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsub_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsub_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsub_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsub_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsub_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsub_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsub_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsub_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsub_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsub_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsub_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsub_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsub_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsub_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsub_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsub_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsub_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsub_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsub_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsub_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsub_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsub_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsub_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsub_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsub_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsub_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsub_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsub_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vsub.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vsub.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vsub.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vsub.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1996,7 +1996,7 @@ define @intrinsic_vsub_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define @intrinsic_vsub_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2028,7 +2028,7 @@ define @intrinsic_vsub_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2043,7 +2043,7 @@ define @intrinsic_vsub_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2060,7 +2060,7 @@ define @intrinsic_vsub_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2075,7 +2075,7 @@ define @intrinsic_vsub_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2092,7 +2092,7 @@ define @intrinsic_vsub_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2107,7 +2107,7 @@ define @intrinsic_vsub_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2124,7 +2124,7 @@ define @intrinsic_vsub_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2139,7 +2139,7 @@ define @intrinsic_vsub_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vsub_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2171,7 +2171,7 @@ define @intrinsic_vsub_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ define @intrinsic_vsub_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2203,7 +2203,7 @@ define @intrinsic_vsub_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2220,7 +2220,7 @@ define @intrinsic_vsub_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2235,7 +2235,7 @@ define @intrinsic_vsub_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2252,7 +2252,7 @@ define @intrinsic_vsub_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2267,7 +2267,7 @@ define @intrinsic_vsub_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2284,7 +2284,7 @@ define @intrinsic_vsub_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2299,7 +2299,7 @@ define @intrinsic_vsub_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2316,7 +2316,7 @@ define @intrinsic_vsub_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ define @intrinsic_vsub_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2348,7 +2348,7 @@ define @intrinsic_vsub_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ define @intrinsic_vsub_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vsub_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2395,7 +2395,7 @@ define @intrinsic_vsub_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2412,7 +2412,7 @@ define @intrinsic_vsub_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2427,7 +2427,7 @@ define @intrinsic_vsub_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2444,7 +2444,7 @@ define @intrinsic_vsub_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2459,7 +2459,7 @@ define @intrinsic_vsub_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2476,7 +2476,7 @@ define @intrinsic_vsub_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2491,7 +2491,7 @@ define @intrinsic_vsub_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2508,7 +2508,7 @@ define @intrinsic_vsub_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2523,7 +2523,7 @@ define @intrinsic_vsub_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define @intrinsic_vsub_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2555,7 +2555,7 @@ define @intrinsic_vsub_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2572,7 +2572,7 @@ define @intrinsic_vsub_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2587,7 +2587,7 @@ define @intrinsic_vsub_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2604,7 +2604,7 @@ define @intrinsic_vsub_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2619,7 +2619,7 @@ define @intrinsic_vsub_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2636,7 +2636,7 @@ define @intrinsic_vsub_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2651,7 +2651,7 @@ define @intrinsic_vsub_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2668,7 +2668,7 @@ define @intrinsic_vsub_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2683,7 +2683,7 @@ define @intrinsic_vsub_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsub-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vsub_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vsub_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vsub_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vsub_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vsub_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vsub_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vsub_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vsub_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vsub_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vsub_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vsub_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vsub_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vsub_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vsub_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vsub_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vsub_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vsub_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vsub_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vsub_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vsub_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vsub_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vsub_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vsub_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vsub_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vsub_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vsub_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vsub_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vsub_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vsub_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vsub_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vsub_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vsub_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vsub_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vsub_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vsub_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vsub_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vsub_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vsub.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vsub_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vsub_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vsub.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vsub_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vsub_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsub.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vsub_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vsub_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vsub_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vsub_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vsub_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vsub_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vsub_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vsub_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vsub_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vsub_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vsub_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vsub_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vsub_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vsub_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vsub_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vsub_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vsub_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vsub_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vsub_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vsub_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vsub_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vsub_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vsub_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vsub_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vsub_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vsub_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vsub_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vsub_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vsub_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vsub_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vsub_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vsub_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vsub_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vsub_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vsub_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vsub_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vsub_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vsub_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vsub_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vsub_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vsub_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vsub_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vsub_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vsub_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vsub_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vsub_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vsub_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vsub_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vsub_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vsub_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vsub_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vsub_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vsub_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vsub_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vsub_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vsub_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vsub_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vsub_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vsub_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vsub_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vsub_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vsub_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vsub_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vsub_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vsub_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vsub_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vsub_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vsub_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vsub_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vsub_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vsub_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vsub_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vsub_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vsub_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vsub_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vsub_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vsub_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vsub_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vsub_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vsub_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vsub_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vsub_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vsub_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vadd.vi v8, v9, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vsub_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vsub_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vadd.vi v8, v10, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vsub_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vsub_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vadd.vi v8, v12, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vsub_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vsub_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vadd.vi v8, v8, -9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vsub_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsub_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vadd.vi v8, v16, -9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsub-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vsub-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsub-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsub-vp.ll @@ -9,7 +9,7 @@ define @vsub_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vsub_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vsub_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vsub_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -59,7 +59,7 @@ define @vsub_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv2i8( %va, %b, %m, i32 %evl) @@ -69,7 +69,7 @@ define @vsub_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -81,7 +81,7 @@ define @vsub_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -93,7 +93,7 @@ define @vsub_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -109,7 +109,7 @@ define @vsub_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv4i8( %va, %b, %m, i32 %evl) @@ -119,7 +119,7 @@ define @vsub_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -131,7 +131,7 @@ define @vsub_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -143,7 +143,7 @@ define @vsub_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define @vsub_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv8i8( %va, %b, %m, i32 %evl) @@ -169,7 +169,7 @@ define @vsub_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -181,7 +181,7 @@ define @vsub_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -193,7 +193,7 @@ define @vsub_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -209,7 +209,7 @@ define @vsub_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv16i8( %va, %b, %m, i32 %evl) @@ -219,7 +219,7 @@ define @vsub_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -231,7 +231,7 @@ define @vsub_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -243,7 +243,7 @@ define @vsub_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -259,7 +259,7 @@ define @vsub_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv32i8( %va, %b, %m, i32 %evl) @@ -269,7 +269,7 @@ define @vsub_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -281,7 +281,7 @@ define @vsub_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -293,7 +293,7 @@ define @vsub_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -309,7 +309,7 @@ define @vsub_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv64i8( %va, %b, %m, i32 %evl) @@ -319,7 +319,7 @@ define @vsub_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -331,7 +331,7 @@ define @vsub_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -343,7 +343,7 @@ define @vsub_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -359,7 +359,7 @@ define @vsub_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv1i16( %va, %b, %m, i32 %evl) @@ -369,7 +369,7 @@ define @vsub_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -381,7 +381,7 @@ define @vsub_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -393,7 +393,7 @@ define @vsub_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -409,7 +409,7 @@ define @vsub_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv2i16( %va, %b, %m, i32 %evl) @@ -419,7 +419,7 @@ define @vsub_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -431,7 +431,7 @@ define @vsub_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -443,7 +443,7 @@ define @vsub_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -459,7 +459,7 @@ define @vsub_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv4i16( %va, %b, %m, i32 %evl) @@ -469,7 +469,7 @@ define @vsub_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -481,7 +481,7 @@ define @vsub_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -493,7 +493,7 @@ define @vsub_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -509,7 +509,7 @@ define @vsub_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv8i16( %va, %b, %m, i32 %evl) @@ -519,7 +519,7 @@ define @vsub_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -531,7 +531,7 @@ define @vsub_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -543,7 +543,7 @@ define @vsub_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -559,7 +559,7 @@ define @vsub_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv16i16( %va, %b, %m, i32 %evl) @@ -569,7 +569,7 @@ define @vsub_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -581,7 +581,7 @@ define @vsub_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -593,7 +593,7 @@ define @vsub_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -609,7 +609,7 @@ define @vsub_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv32i16( %va, %b, %m, i32 %evl) @@ -619,7 +619,7 @@ define @vsub_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -631,7 +631,7 @@ define @vsub_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -643,7 +643,7 @@ define @vsub_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -659,7 +659,7 @@ define @vsub_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv1i32( %va, %b, %m, i32 %evl) @@ -669,7 +669,7 @@ define @vsub_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -681,7 +681,7 @@ define @vsub_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -693,7 +693,7 @@ define @vsub_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -709,7 +709,7 @@ define @vsub_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv2i32( %va, %b, %m, i32 %evl) @@ -719,7 +719,7 @@ define @vsub_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -731,7 +731,7 @@ define @vsub_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -743,7 +743,7 @@ define @vsub_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -759,7 +759,7 @@ define @vsub_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv4i32( %va, %b, %m, i32 %evl) @@ -769,7 +769,7 @@ define @vsub_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -781,7 +781,7 @@ define @vsub_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -793,7 +793,7 @@ define @vsub_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -809,7 +809,7 @@ define @vsub_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv8i32( %va, %b, %m, i32 %evl) @@ -819,7 +819,7 @@ define @vsub_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -831,7 +831,7 @@ define @vsub_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -843,7 +843,7 @@ define @vsub_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -859,7 +859,7 @@ define @vsub_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv16i32( %va, %b, %m, i32 %evl) @@ -869,7 +869,7 @@ define @vsub_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -881,7 +881,7 @@ define @vsub_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -893,7 +893,7 @@ define @vsub_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsub.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -909,7 +909,7 @@ define @vsub_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv1i64( %va, %b, %m, i32 %evl) @@ -919,7 +919,7 @@ define @vsub_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -938,14 +938,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -964,14 +964,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -987,7 +987,7 @@ define @vsub_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv2i64( %va, %b, %m, i32 %evl) @@ -997,7 +997,7 @@ define @vsub_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1016,14 +1016,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1042,14 +1042,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1065,7 +1065,7 @@ define @vsub_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv4i64( %va, %b, %m, i32 %evl) @@ -1075,7 +1075,7 @@ define @vsub_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1094,14 +1094,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1120,14 +1120,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1143,7 +1143,7 @@ define @vsub_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.sub.nxv8i64( %va, %b, %m, i32 %evl) @@ -1153,7 +1153,7 @@ define @vsub_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vsub_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vsub.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1172,14 +1172,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1198,14 +1198,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vsub.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vsub_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vsub.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vsuxei-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsuxei-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsuxei-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsuxei-rv32.ll @@ -10,7 +10,7 @@ define void @intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define void @intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define void @intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define void @intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define void @intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define void @intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define void @intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define void @intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define void @intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define void @intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define void @intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define void @intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define void @intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define void @intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define void @intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define void @intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define void @intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define void @intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define void @intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define void @intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define void @intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define void @intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define void @intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define void @intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define void @intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define void @intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define void @intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define void @intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define void @intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define void @intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define void @intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define void @intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define void @intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define void @intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define void @intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define void @intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define void @intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1689,7 +1689,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1712,7 +1712,7 @@ define void @intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1735,7 +1735,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1758,7 +1758,7 @@ define void @intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1781,7 +1781,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1804,7 +1804,7 @@ define void @intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1827,7 +1827,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1850,7 +1850,7 @@ define void @intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1873,7 +1873,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1896,7 +1896,7 @@ define void @intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1919,7 +1919,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ define void @intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1965,7 +1965,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1988,7 +1988,7 @@ define void @intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2034,7 +2034,7 @@ define void @intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2057,7 +2057,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2080,7 +2080,7 @@ define void @intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2103,7 +2103,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2126,7 +2126,7 @@ define void @intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2149,7 +2149,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2172,7 +2172,7 @@ define void @intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2195,7 +2195,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2218,7 +2218,7 @@ define void @intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2241,7 +2241,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define void @intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2287,7 +2287,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2310,7 +2310,7 @@ define void @intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2333,7 +2333,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2356,7 +2356,7 @@ define void @intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2379,7 +2379,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2402,7 +2402,7 @@ define void @intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2425,7 +2425,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2448,7 +2448,7 @@ define void @intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2494,7 +2494,7 @@ define void @intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2517,7 +2517,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define void @intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2563,7 +2563,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2586,7 +2586,7 @@ define void @intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2609,7 +2609,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2632,7 +2632,7 @@ define void @intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2655,7 +2655,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2678,7 +2678,7 @@ define void @intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2701,7 +2701,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2724,7 +2724,7 @@ define void @intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2747,7 +2747,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2770,7 +2770,7 @@ define void @intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2793,7 +2793,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2816,7 +2816,7 @@ define void @intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2839,7 +2839,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2862,7 +2862,7 @@ define void @intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2885,7 +2885,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2908,7 +2908,7 @@ define void @intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2931,7 +2931,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2954,7 +2954,7 @@ define void @intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2977,7 +2977,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3000,7 +3000,7 @@ define void @intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3023,7 +3023,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3046,7 +3046,7 @@ define void @intrinsic_vsuxei_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3069,7 +3069,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3092,7 +3092,7 @@ define void @intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3115,7 +3115,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3138,7 +3138,7 @@ define void @intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3161,7 +3161,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3184,7 +3184,7 @@ define void @intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3207,7 +3207,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3230,7 +3230,7 @@ define void @intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3253,7 +3253,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3276,7 +3276,7 @@ define void @intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3299,7 +3299,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3322,7 +3322,7 @@ define void @intrinsic_vsuxei_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3345,7 +3345,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3368,7 +3368,7 @@ define void @intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3391,7 +3391,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3414,7 +3414,7 @@ define void @intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3437,7 +3437,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3460,7 +3460,7 @@ define void @intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3483,7 +3483,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3506,7 +3506,7 @@ define void @intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3529,7 +3529,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3552,7 +3552,7 @@ define void @intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3575,7 +3575,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3598,7 +3598,7 @@ define void @intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3621,7 +3621,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3644,7 +3644,7 @@ define void @intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3667,7 +3667,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3690,7 +3690,7 @@ define void @intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3713,7 +3713,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3736,7 +3736,7 @@ define void @intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3759,7 +3759,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3782,7 +3782,7 @@ define void @intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3805,7 +3805,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3828,7 +3828,7 @@ define void @intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3851,7 +3851,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3874,7 +3874,7 @@ define void @intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3897,7 +3897,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3920,7 +3920,7 @@ define void @intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3943,7 +3943,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3966,7 +3966,7 @@ define void @intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3989,7 +3989,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4012,7 +4012,7 @@ define void @intrinsic_vsuxei_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4035,7 +4035,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4058,7 +4058,7 @@ define void @intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4081,7 +4081,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4104,7 +4104,7 @@ define void @intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4127,7 +4127,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4150,7 +4150,7 @@ define void @intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4173,7 +4173,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4196,7 +4196,7 @@ define void @intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4219,7 +4219,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4242,7 +4242,7 @@ define void @intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4265,7 +4265,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4288,7 +4288,7 @@ define void @intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4311,7 +4311,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4334,7 +4334,7 @@ define void @intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4357,7 +4357,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4380,7 +4380,7 @@ define void @intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4403,7 +4403,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4426,7 +4426,7 @@ define void @intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4449,7 +4449,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4472,7 +4472,7 @@ define void @intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4495,7 +4495,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4518,7 +4518,7 @@ define void @intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4541,7 +4541,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4564,7 +4564,7 @@ define void @intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4587,7 +4587,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4610,7 +4610,7 @@ define void @intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4633,7 +4633,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4656,7 +4656,7 @@ define void @intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4679,7 +4679,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4702,7 +4702,7 @@ define void @intrinsic_vsuxei_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4725,7 +4725,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4748,7 +4748,7 @@ define void @intrinsic_vsuxei_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4771,7 +4771,7 @@ define void @intrinsic_vsuxei_mask_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4794,7 +4794,7 @@ define void @intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4817,7 +4817,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4840,7 +4840,7 @@ define void @intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4863,7 +4863,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4886,7 +4886,7 @@ define void @intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4909,7 +4909,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4932,7 +4932,7 @@ define void @intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4955,7 +4955,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4978,7 +4978,7 @@ define void @intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5001,7 +5001,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5024,7 +5024,7 @@ define void @intrinsic_vsuxei_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5047,7 +5047,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5070,7 +5070,7 @@ define void @intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5093,7 +5093,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5116,7 +5116,7 @@ define void @intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5139,7 +5139,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5162,7 +5162,7 @@ define void @intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5185,7 +5185,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5208,7 +5208,7 @@ define void @intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5231,7 +5231,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5254,7 +5254,7 @@ define void @intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5277,7 +5277,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5300,7 +5300,7 @@ define void @intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5323,7 +5323,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5346,7 +5346,7 @@ define void @intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5369,7 +5369,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5392,7 +5392,7 @@ define void @intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5415,7 +5415,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5438,7 +5438,7 @@ define void @intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5461,7 +5461,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5484,7 +5484,7 @@ define void @intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5507,7 +5507,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5530,7 +5530,7 @@ define void @intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5553,7 +5553,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5576,7 +5576,7 @@ define void @intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5599,7 +5599,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5622,7 +5622,7 @@ define void @intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5645,7 +5645,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5668,7 +5668,7 @@ define void @intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5691,7 +5691,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5714,7 +5714,7 @@ define void @intrinsic_vsuxei_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5737,7 +5737,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5760,7 +5760,7 @@ define void @intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5783,7 +5783,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5806,7 +5806,7 @@ define void @intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5829,7 +5829,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5852,7 +5852,7 @@ define void @intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5875,7 +5875,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5898,7 +5898,7 @@ define void @intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5921,7 +5921,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5944,7 +5944,7 @@ define void @intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5967,7 +5967,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5990,7 +5990,7 @@ define void @intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6013,7 +6013,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6036,7 +6036,7 @@ define void @intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6059,7 +6059,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6082,7 +6082,7 @@ define void @intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6105,7 +6105,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6128,7 +6128,7 @@ define void @intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6151,7 +6151,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsuxei-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsuxei-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsuxei-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsuxei-rv64.ll @@ -10,7 +10,7 @@ define void @intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define void @intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define void @intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define void @intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define void @intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define void @intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define void @intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define void @intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define void @intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define void @intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define void @intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define void @intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define void @intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define void @intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define void @intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define void @intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define void @intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define void @intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define void @intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define void @intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define void @intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define void @intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define void @intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define void @intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define void @intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define void @intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define void @intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define void @intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i64( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define void @intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define void @intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1390,7 +1390,7 @@ define void @intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1413,7 +1413,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1436,7 +1436,7 @@ define void @intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1459,7 +1459,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1482,7 +1482,7 @@ define void @intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1505,7 +1505,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1528,7 +1528,7 @@ define void @intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1551,7 +1551,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1574,7 +1574,7 @@ define void @intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1620,7 +1620,7 @@ define void @intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1643,7 +1643,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1666,7 +1666,7 @@ define void @intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1689,7 +1689,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1712,7 +1712,7 @@ define void @intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1735,7 +1735,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1758,7 +1758,7 @@ define void @intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1781,7 +1781,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1804,7 +1804,7 @@ define void @intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1827,7 +1827,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1850,7 +1850,7 @@ define void @intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1873,7 +1873,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1896,7 +1896,7 @@ define void @intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1919,7 +1919,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1942,7 +1942,7 @@ define void @intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1965,7 +1965,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1988,7 +1988,7 @@ define void @intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2034,7 +2034,7 @@ define void @intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2057,7 +2057,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2080,7 +2080,7 @@ define void @intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2103,7 +2103,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2126,7 +2126,7 @@ define void @intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2149,7 +2149,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2172,7 +2172,7 @@ define void @intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2195,7 +2195,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2218,7 +2218,7 @@ define void @intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2241,7 +2241,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define void @intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2287,7 +2287,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2310,7 +2310,7 @@ define void @intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2333,7 +2333,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2356,7 +2356,7 @@ define void @intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2379,7 +2379,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2402,7 +2402,7 @@ define void @intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2425,7 +2425,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2448,7 +2448,7 @@ define void @intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2494,7 +2494,7 @@ define void @intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2517,7 +2517,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define void @intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2563,7 +2563,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2586,7 +2586,7 @@ define void @intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2609,7 +2609,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2632,7 +2632,7 @@ define void @intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2655,7 +2655,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2678,7 +2678,7 @@ define void @intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2701,7 +2701,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2724,7 +2724,7 @@ define void @intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2747,7 +2747,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2770,7 +2770,7 @@ define void @intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2793,7 +2793,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i32( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2816,7 +2816,7 @@ define void @intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2839,7 +2839,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2862,7 +2862,7 @@ define void @intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2885,7 +2885,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2908,7 +2908,7 @@ define void @intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2931,7 +2931,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2954,7 +2954,7 @@ define void @intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2977,7 +2977,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3000,7 +3000,7 @@ define void @intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3023,7 +3023,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3046,7 +3046,7 @@ define void @intrinsic_vsuxei_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3069,7 +3069,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32i8_nxv32i8_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32i8_nxv32i8_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3092,7 +3092,7 @@ define void @intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3115,7 +3115,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3138,7 +3138,7 @@ define void @intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3161,7 +3161,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3184,7 +3184,7 @@ define void @intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3207,7 +3207,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3230,7 +3230,7 @@ define void @intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3253,7 +3253,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3276,7 +3276,7 @@ define void @intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3299,7 +3299,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3322,7 +3322,7 @@ define void @intrinsic_vsuxei_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3345,7 +3345,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32i16_nxv32i16_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3368,7 +3368,7 @@ define void @intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3391,7 +3391,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3414,7 +3414,7 @@ define void @intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3437,7 +3437,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3460,7 +3460,7 @@ define void @intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3483,7 +3483,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3506,7 +3506,7 @@ define void @intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3529,7 +3529,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3552,7 +3552,7 @@ define void @intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3575,7 +3575,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3598,7 +3598,7 @@ define void @intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3621,7 +3621,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3644,7 +3644,7 @@ define void @intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3667,7 +3667,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3690,7 +3690,7 @@ define void @intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3713,7 +3713,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3736,7 +3736,7 @@ define void @intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3759,7 +3759,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3782,7 +3782,7 @@ define void @intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3805,7 +3805,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3828,7 +3828,7 @@ define void @intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3851,7 +3851,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3874,7 +3874,7 @@ define void @intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3897,7 +3897,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3920,7 +3920,7 @@ define void @intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3943,7 +3943,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3966,7 +3966,7 @@ define void @intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -3989,7 +3989,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4012,7 +4012,7 @@ define void @intrinsic_vsuxei_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4035,7 +4035,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32f16_nxv32f16_nxv32i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32f16_nxv32f16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4058,7 +4058,7 @@ define void @intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4081,7 +4081,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4104,7 +4104,7 @@ define void @intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4127,7 +4127,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4150,7 +4150,7 @@ define void @intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4173,7 +4173,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4196,7 +4196,7 @@ define void @intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4219,7 +4219,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4242,7 +4242,7 @@ define void @intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4265,7 +4265,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4288,7 +4288,7 @@ define void @intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4311,7 +4311,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4334,7 +4334,7 @@ define void @intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4357,7 +4357,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4380,7 +4380,7 @@ define void @intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4403,7 +4403,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4426,7 +4426,7 @@ define void @intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4449,7 +4449,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i16( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4472,7 +4472,7 @@ define void @intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4495,7 +4495,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4518,7 +4518,7 @@ define void @intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4541,7 +4541,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4564,7 +4564,7 @@ define void @intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4587,7 +4587,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4610,7 +4610,7 @@ define void @intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4633,7 +4633,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4656,7 +4656,7 @@ define void @intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4679,7 +4679,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4702,7 +4702,7 @@ define void @intrinsic_vsuxei_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4725,7 +4725,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32i8_nxv32i8_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4748,7 +4748,7 @@ define void @intrinsic_vsuxei_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4771,7 +4771,7 @@ define void @intrinsic_vsuxei_mask_v_nxv64i8_nxv64i8_nxv64i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4794,7 +4794,7 @@ define void @intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4817,7 +4817,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4840,7 +4840,7 @@ define void @intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4863,7 +4863,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4886,7 +4886,7 @@ define void @intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4909,7 +4909,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4932,7 +4932,7 @@ define void @intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4955,7 +4955,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -4978,7 +4978,7 @@ define void @intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5001,7 +5001,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5024,7 +5024,7 @@ define void @intrinsic_vsuxei_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5047,7 +5047,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32i16_nxv32i16_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5070,7 +5070,7 @@ define void @intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5093,7 +5093,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i32_nxv1i32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5116,7 +5116,7 @@ define void @intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5139,7 +5139,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i32_nxv2i32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5162,7 +5162,7 @@ define void @intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5185,7 +5185,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i32_nxv4i32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5208,7 +5208,7 @@ define void @intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5231,7 +5231,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i32_nxv8i32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5254,7 +5254,7 @@ define void @intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5277,7 +5277,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16i32_nxv16i32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5300,7 +5300,7 @@ define void @intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5323,7 +5323,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1i64_nxv1i64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5346,7 +5346,7 @@ define void @intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5369,7 +5369,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2i64_nxv2i64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5392,7 +5392,7 @@ define void @intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5415,7 +5415,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4i64_nxv4i64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5438,7 +5438,7 @@ define void @intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5461,7 +5461,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8i64_nxv8i64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5484,7 +5484,7 @@ define void @intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5507,7 +5507,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f16_nxv1f16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5530,7 +5530,7 @@ define void @intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5553,7 +5553,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f16_nxv2f16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5576,7 +5576,7 @@ define void @intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5599,7 +5599,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f16_nxv4f16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5622,7 +5622,7 @@ define void @intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5645,7 +5645,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f16_nxv8f16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5668,7 +5668,7 @@ define void @intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5691,7 +5691,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f16_nxv16f16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5714,7 +5714,7 @@ define void @intrinsic_vsuxei_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5737,7 +5737,7 @@ define void @intrinsic_vsuxei_mask_v_nxv32f16_nxv32f16_nxv32i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv32f16_nxv32f16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5760,7 +5760,7 @@ define void @intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5783,7 +5783,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f32_nxv1f32_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5806,7 +5806,7 @@ define void @intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5829,7 +5829,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f32_nxv2f32_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5852,7 +5852,7 @@ define void @intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5875,7 +5875,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f32_nxv4f32_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5898,7 +5898,7 @@ define void @intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5921,7 +5921,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f32_nxv8f32_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5944,7 +5944,7 @@ define void @intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5967,7 +5967,7 @@ define void @intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv16f32_nxv16f32_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -5990,7 +5990,7 @@ define void @intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6013,7 +6013,7 @@ define void @intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv1f64_nxv1f64_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6036,7 +6036,7 @@ define void @intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6059,7 +6059,7 @@ define void @intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv2f64_nxv2f64_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6082,7 +6082,7 @@ define void @intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6105,7 +6105,7 @@ define void @intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv4f64_nxv4f64_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6128,7 +6128,7 @@ define void @intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -6151,7 +6151,7 @@ define void @intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i8( %0, * %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vsuxei_mask_v_nxv8f64_nxv8f64_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vsuxei8.v v8, (a0), v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsuxseg-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vsuxseg-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsuxseg-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsuxseg-rv32.ll @@ -11,7 +11,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -25,7 +25,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -42,7 +42,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -56,7 +56,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -72,7 +72,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -85,7 +85,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -102,7 +102,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -116,7 +116,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -133,7 +133,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -147,7 +147,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -164,7 +164,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -178,7 +178,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -195,7 +195,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -209,7 +209,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -226,7 +226,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -240,7 +240,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -257,7 +257,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -271,7 +271,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -289,7 +289,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -304,7 +304,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -322,7 +322,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -337,7 +337,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -355,7 +355,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -370,7 +370,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -389,7 +389,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -405,7 +405,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -424,7 +424,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -440,7 +440,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -459,7 +459,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -475,7 +475,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -495,7 +495,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -512,7 +512,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -532,7 +532,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -549,7 +549,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -569,7 +569,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -586,7 +586,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -607,7 +607,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -625,7 +625,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -646,7 +646,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -664,7 +664,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -685,7 +685,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -703,7 +703,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -725,7 +725,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -744,7 +744,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -766,7 +766,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -785,7 +785,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -807,7 +807,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -826,7 +826,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -842,7 +842,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -855,7 +855,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -872,7 +872,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -886,7 +886,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -902,7 +902,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -915,7 +915,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -932,7 +932,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -946,7 +946,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -963,7 +963,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -977,7 +977,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -994,7 +994,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -1008,7 +1008,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -1026,7 +1026,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -1041,7 +1041,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -1059,7 +1059,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -1074,7 +1074,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -1092,7 +1092,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -1107,7 +1107,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -1124,7 +1124,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1138,7 +1138,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1155,7 +1155,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1169,7 +1169,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1186,7 +1186,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1200,7 +1200,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1217,7 +1217,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1231,7 +1231,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1248,7 +1248,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1262,7 +1262,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1279,7 +1279,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1293,7 +1293,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1311,7 +1311,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1326,7 +1326,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1344,7 +1344,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1359,7 +1359,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1377,7 +1377,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1392,7 +1392,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1411,7 +1411,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1427,7 +1427,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1446,7 +1446,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1462,7 +1462,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1481,7 +1481,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1497,7 +1497,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1517,7 +1517,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1534,7 +1534,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1554,7 +1554,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1571,7 +1571,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1591,7 +1591,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1608,7 +1608,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1629,7 +1629,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1647,7 +1647,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1668,7 +1668,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1686,7 +1686,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1707,7 +1707,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1725,7 +1725,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1747,7 +1747,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1766,7 +1766,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1788,7 +1788,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1807,7 +1807,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1829,7 +1829,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1848,7 +1848,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1865,7 +1865,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1879,7 +1879,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1896,7 +1896,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1910,7 +1910,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1926,7 +1926,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -1939,7 +1939,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -1956,7 +1956,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1970,7 +1970,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1987,7 +1987,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2001,7 +2001,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2018,7 +2018,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2032,7 +2032,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2050,7 +2050,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2065,7 +2065,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2083,7 +2083,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2098,7 +2098,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2116,7 +2116,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2131,7 +2131,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2150,7 +2150,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2166,7 +2166,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2185,7 +2185,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2201,7 +2201,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2220,7 +2220,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2236,7 +2236,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2256,7 +2256,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2273,7 +2273,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2293,7 +2293,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2310,7 +2310,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2330,7 +2330,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2347,7 +2347,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2368,7 +2368,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2386,7 +2386,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2407,7 +2407,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2425,7 +2425,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2446,7 +2446,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2464,7 +2464,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2486,7 +2486,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2505,7 +2505,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2527,7 +2527,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2546,7 +2546,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2568,7 +2568,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2587,7 +2587,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2604,7 +2604,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -2618,7 +2618,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -2635,7 +2635,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -2649,7 +2649,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -2666,7 +2666,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -2680,7 +2680,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -2697,7 +2697,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2711,7 +2711,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2728,7 +2728,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2742,7 +2742,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2759,7 +2759,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2773,7 +2773,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2791,7 +2791,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2806,7 +2806,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2824,7 +2824,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2839,7 +2839,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2857,7 +2857,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2872,7 +2872,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2891,7 +2891,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2907,7 +2907,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2926,7 +2926,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2942,7 +2942,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2961,7 +2961,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2977,7 +2977,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2997,7 +2997,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3014,7 +3014,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3034,7 +3034,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3051,7 +3051,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3071,7 +3071,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3088,7 +3088,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3109,7 +3109,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3127,7 +3127,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3148,7 +3148,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3166,7 +3166,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3187,7 +3187,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3205,7 +3205,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3227,7 +3227,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3246,7 +3246,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3268,7 +3268,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3287,7 +3287,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3309,7 +3309,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3328,7 +3328,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3345,7 +3345,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -3359,7 +3359,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -3376,7 +3376,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -3390,7 +3390,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -3406,7 +3406,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3419,7 +3419,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3436,7 +3436,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3450,7 +3450,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3467,7 +3467,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3481,7 +3481,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3498,7 +3498,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3512,7 +3512,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3530,7 +3530,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3545,7 +3545,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3563,7 +3563,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3578,7 +3578,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3596,7 +3596,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3611,7 +3611,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3627,7 +3627,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3640,7 +3640,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3657,7 +3657,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -3671,7 +3671,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -3687,7 +3687,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3700,7 +3700,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3717,7 +3717,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3731,7 +3731,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3748,7 +3748,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3762,7 +3762,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3779,7 +3779,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3793,7 +3793,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3811,7 +3811,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3826,7 +3826,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3844,7 +3844,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3859,7 +3859,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3877,7 +3877,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3892,7 +3892,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3911,7 +3911,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3927,7 +3927,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3946,7 +3946,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3962,7 +3962,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3981,7 +3981,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3997,7 +3997,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4017,7 +4017,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4034,7 +4034,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4054,7 +4054,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4071,7 +4071,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4091,7 +4091,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -4108,7 +4108,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4129,7 +4129,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4147,7 +4147,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4168,7 +4168,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4186,7 +4186,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4207,7 +4207,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -4225,7 +4225,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4247,7 +4247,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4266,7 +4266,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4288,7 +4288,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4307,7 +4307,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4329,7 +4329,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -4348,7 +4348,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4365,7 +4365,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -4379,7 +4379,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -4396,7 +4396,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4410,7 +4410,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4427,7 +4427,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -4441,7 +4441,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -4458,7 +4458,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4472,7 +4472,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4489,7 +4489,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4503,7 +4503,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4519,7 +4519,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4532,7 +4532,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4549,7 +4549,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4563,7 +4563,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4580,7 +4580,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4594,7 +4594,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4611,7 +4611,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4625,7 +4625,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4643,7 +4643,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4658,7 +4658,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4676,7 +4676,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4691,7 +4691,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4709,7 +4709,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4724,7 +4724,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4743,7 +4743,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4759,7 +4759,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4778,7 +4778,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4794,7 +4794,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4813,7 +4813,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4829,7 +4829,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4849,7 +4849,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4866,7 +4866,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4886,7 +4886,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4903,7 +4903,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4923,7 +4923,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -4940,7 +4940,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -4961,7 +4961,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4979,7 +4979,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5000,7 +5000,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5018,7 +5018,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5039,7 +5039,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5057,7 +5057,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5079,7 +5079,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5098,7 +5098,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5120,7 +5120,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5139,7 +5139,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5161,7 +5161,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5180,7 +5180,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5197,7 +5197,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5211,7 +5211,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5228,7 +5228,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5242,7 +5242,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5259,7 +5259,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5273,7 +5273,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5290,7 +5290,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5304,7 +5304,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5321,7 +5321,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5335,7 +5335,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5352,7 +5352,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5366,7 +5366,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5384,7 +5384,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5399,7 +5399,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5417,7 +5417,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5432,7 +5432,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5450,7 +5450,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5465,7 +5465,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5484,7 +5484,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5500,7 +5500,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5519,7 +5519,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5535,7 +5535,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5554,7 +5554,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5570,7 +5570,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5590,7 +5590,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5607,7 +5607,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5627,7 +5627,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5644,7 +5644,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5664,7 +5664,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5681,7 +5681,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5702,7 +5702,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5720,7 +5720,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5741,7 +5741,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5759,7 +5759,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5780,7 +5780,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5798,7 +5798,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5820,7 +5820,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5839,7 +5839,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5861,7 +5861,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5880,7 +5880,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5902,7 +5902,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5921,7 +5921,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5937,7 +5937,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -5950,7 +5950,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -5967,7 +5967,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -5981,7 +5981,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -5998,7 +5998,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6012,7 +6012,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6029,7 +6029,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6043,7 +6043,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6060,7 +6060,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6074,7 +6074,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6091,7 +6091,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6105,7 +6105,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6122,7 +6122,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6136,7 +6136,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6153,7 +6153,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6167,7 +6167,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6185,7 +6185,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6200,7 +6200,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6218,7 +6218,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6233,7 +6233,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6251,7 +6251,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6266,7 +6266,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6285,7 +6285,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6301,7 +6301,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6320,7 +6320,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6336,7 +6336,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6355,7 +6355,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6371,7 +6371,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6391,7 +6391,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6408,7 +6408,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6428,7 +6428,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6445,7 +6445,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6465,7 +6465,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6482,7 +6482,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6503,7 +6503,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6521,7 +6521,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6542,7 +6542,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6560,7 +6560,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6581,7 +6581,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6599,7 +6599,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6621,7 +6621,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6640,7 +6640,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6662,7 +6662,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6681,7 +6681,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6703,7 +6703,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6722,7 +6722,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6739,7 +6739,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6753,7 +6753,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6770,7 +6770,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6784,7 +6784,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6801,7 +6801,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6815,7 +6815,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6832,7 +6832,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6846,7 +6846,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6863,7 +6863,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6877,7 +6877,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6894,7 +6894,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6908,7 +6908,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6926,7 +6926,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6941,7 +6941,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6959,7 +6959,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6974,7 +6974,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6992,7 +6992,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7007,7 +7007,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7026,7 +7026,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7042,7 +7042,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7061,7 +7061,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7077,7 +7077,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7096,7 +7096,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7112,7 +7112,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7132,7 +7132,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7149,7 +7149,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7169,7 +7169,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7186,7 +7186,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7206,7 +7206,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7223,7 +7223,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7244,7 +7244,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7262,7 +7262,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7283,7 +7283,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7301,7 +7301,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7322,7 +7322,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7340,7 +7340,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7362,7 +7362,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7381,7 +7381,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7403,7 +7403,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7422,7 +7422,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7444,7 +7444,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7463,7 +7463,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7480,7 +7480,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7494,7 +7494,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7511,7 +7511,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7525,7 +7525,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7542,7 +7542,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -7556,7 +7556,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -7573,7 +7573,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7587,7 +7587,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7604,7 +7604,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7618,7 +7618,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7635,7 +7635,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7649,7 +7649,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7667,7 +7667,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7682,7 +7682,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7700,7 +7700,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7715,7 +7715,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7733,7 +7733,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7748,7 +7748,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7765,7 +7765,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -7779,7 +7779,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -7796,7 +7796,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -7810,7 +7810,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -7826,7 +7826,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -7839,7 +7839,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -7856,7 +7856,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7870,7 +7870,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7887,7 +7887,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7901,7 +7901,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7918,7 +7918,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -7932,7 +7932,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -7949,7 +7949,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7963,7 +7963,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7980,7 +7980,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7994,7 +7994,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8011,7 +8011,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8025,7 +8025,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8042,7 +8042,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8056,7 +8056,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8073,7 +8073,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8087,7 +8087,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8104,7 +8104,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8118,7 +8118,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8136,7 +8136,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8151,7 +8151,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8169,7 +8169,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8184,7 +8184,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8202,7 +8202,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8217,7 +8217,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8236,7 +8236,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8252,7 +8252,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8271,7 +8271,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8287,7 +8287,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8306,7 +8306,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8322,7 +8322,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8342,7 +8342,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8359,7 +8359,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8379,7 +8379,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8396,7 +8396,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8416,7 +8416,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8433,7 +8433,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8454,7 +8454,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8472,7 +8472,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8493,7 +8493,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8511,7 +8511,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8532,7 +8532,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8550,7 +8550,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8572,7 +8572,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8591,7 +8591,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8613,7 +8613,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8632,7 +8632,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8654,7 +8654,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8673,7 +8673,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8690,7 +8690,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8704,7 +8704,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8721,7 +8721,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8735,7 +8735,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8752,7 +8752,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8766,7 +8766,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8783,7 +8783,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8797,7 +8797,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8814,7 +8814,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8828,7 +8828,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8845,7 +8845,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8859,7 +8859,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8877,7 +8877,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8892,7 +8892,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8910,7 +8910,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8925,7 +8925,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8943,7 +8943,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8958,7 +8958,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8977,7 +8977,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8993,7 +8993,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9012,7 +9012,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9028,7 +9028,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9047,7 +9047,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9063,7 +9063,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9083,7 +9083,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9100,7 +9100,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9120,7 +9120,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9137,7 +9137,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9157,7 +9157,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9174,7 +9174,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9195,7 +9195,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9213,7 +9213,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9234,7 +9234,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9252,7 +9252,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9273,7 +9273,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9291,7 +9291,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9313,7 +9313,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9332,7 +9332,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9354,7 +9354,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9373,7 +9373,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9395,7 +9395,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9414,7 +9414,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9431,7 +9431,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9445,7 +9445,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9462,7 +9462,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9476,7 +9476,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9493,7 +9493,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9507,7 +9507,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9524,7 +9524,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9538,7 +9538,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9555,7 +9555,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9569,7 +9569,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9586,7 +9586,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9600,7 +9600,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9618,7 +9618,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9633,7 +9633,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9651,7 +9651,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9666,7 +9666,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9684,7 +9684,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9699,7 +9699,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9718,7 +9718,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9734,7 +9734,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9753,7 +9753,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9769,7 +9769,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9788,7 +9788,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9804,7 +9804,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9824,7 +9824,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9841,7 +9841,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9861,7 +9861,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9878,7 +9878,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9898,7 +9898,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9915,7 +9915,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9936,7 +9936,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9954,7 +9954,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9975,7 +9975,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9993,7 +9993,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10014,7 +10014,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10032,7 +10032,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10054,7 +10054,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10073,7 +10073,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10095,7 +10095,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10114,7 +10114,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10136,7 +10136,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10155,7 +10155,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10172,7 +10172,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10186,7 +10186,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10203,7 +10203,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10217,7 +10217,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10234,7 +10234,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10248,7 +10248,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10265,7 +10265,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10279,7 +10279,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10296,7 +10296,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10310,7 +10310,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10327,7 +10327,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10341,7 +10341,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10359,7 +10359,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10374,7 +10374,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10392,7 +10392,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10407,7 +10407,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10425,7 +10425,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10440,7 +10440,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10459,7 +10459,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10475,7 +10475,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10494,7 +10494,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10510,7 +10510,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10529,7 +10529,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10545,7 +10545,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10565,7 +10565,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10582,7 +10582,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10602,7 +10602,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10619,7 +10619,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10639,7 +10639,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10656,7 +10656,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10677,7 +10677,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10695,7 +10695,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10716,7 +10716,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10734,7 +10734,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10755,7 +10755,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10773,7 +10773,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10795,7 +10795,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10814,7 +10814,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10836,7 +10836,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10855,7 +10855,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10877,7 +10877,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10896,7 +10896,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10913,7 +10913,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -10927,7 +10927,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -10944,7 +10944,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10958,7 +10958,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10974,7 +10974,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -10987,7 +10987,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -11004,7 +11004,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11018,7 +11018,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11035,7 +11035,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11049,7 +11049,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11066,7 +11066,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -11080,7 +11080,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -11098,7 +11098,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11113,7 +11113,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11131,7 +11131,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11146,7 +11146,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11164,7 +11164,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -11179,7 +11179,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -11196,7 +11196,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -11210,7 +11210,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -11227,7 +11227,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11241,7 +11241,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11258,7 +11258,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -11272,7 +11272,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -11289,7 +11289,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11303,7 +11303,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11320,7 +11320,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11334,7 +11334,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11351,7 +11351,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11365,7 +11365,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11382,7 +11382,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11396,7 +11396,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11413,7 +11413,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11427,7 +11427,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11444,7 +11444,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11458,7 +11458,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11476,7 +11476,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11491,7 +11491,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11509,7 +11509,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11524,7 +11524,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11542,7 +11542,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11557,7 +11557,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11574,7 +11574,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11588,7 +11588,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11605,7 +11605,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11619,7 +11619,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11635,7 +11635,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11648,7 +11648,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11665,7 +11665,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11679,7 +11679,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11696,7 +11696,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11710,7 +11710,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11727,7 +11727,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11741,7 +11741,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11759,7 +11759,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11774,7 +11774,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11792,7 +11792,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11807,7 +11807,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11825,7 +11825,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11840,7 +11840,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11859,7 +11859,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11875,7 +11875,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11894,7 +11894,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11910,7 +11910,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11929,7 +11929,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11945,7 +11945,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11965,7 +11965,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11982,7 +11982,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12002,7 +12002,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12019,7 +12019,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12039,7 +12039,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -12056,7 +12056,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -12077,7 +12077,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12095,7 +12095,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12116,7 +12116,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12134,7 +12134,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12155,7 +12155,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -12173,7 +12173,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -12195,7 +12195,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12214,7 +12214,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12236,7 +12236,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12255,7 +12255,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12277,7 +12277,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -12296,7 +12296,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -12313,7 +12313,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12327,7 +12327,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12344,7 +12344,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12358,7 +12358,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12375,7 +12375,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12389,7 +12389,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12406,7 +12406,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12420,7 +12420,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12437,7 +12437,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12451,7 +12451,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12468,7 +12468,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12482,7 +12482,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12500,7 +12500,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12515,7 +12515,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12533,7 +12533,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12548,7 +12548,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12566,7 +12566,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12581,7 +12581,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12600,7 +12600,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12616,7 +12616,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12635,7 +12635,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12651,7 +12651,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12670,7 +12670,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12686,7 +12686,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12706,7 +12706,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12723,7 +12723,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12743,7 +12743,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12760,7 +12760,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12780,7 +12780,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12797,7 +12797,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12818,7 +12818,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12836,7 +12836,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12857,7 +12857,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12875,7 +12875,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12896,7 +12896,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12914,7 +12914,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12936,7 +12936,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12955,7 +12955,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12977,7 +12977,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12996,7 +12996,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13018,7 +13018,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13037,7 +13037,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13054,7 +13054,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13068,7 +13068,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13085,7 +13085,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13099,7 +13099,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13116,7 +13116,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -13130,7 +13130,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -13147,7 +13147,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13161,7 +13161,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13178,7 +13178,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13192,7 +13192,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13209,7 +13209,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13223,7 +13223,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13241,7 +13241,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13256,7 +13256,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13274,7 +13274,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13289,7 +13289,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13307,7 +13307,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13322,7 +13322,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vsuxseg-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vsuxseg-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vsuxseg-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vsuxseg-rv64.ll @@ -11,7 +11,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -25,7 +25,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -42,7 +42,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -56,7 +56,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -72,7 +72,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -85,7 +85,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -102,7 +102,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -116,7 +116,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -133,7 +133,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -147,7 +147,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -163,7 +163,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -176,7 +176,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -193,7 +193,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -207,7 +207,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -224,7 +224,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -238,7 +238,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -255,7 +255,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -269,7 +269,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -286,7 +286,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -300,7 +300,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -317,7 +317,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -331,7 +331,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -349,7 +349,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -364,7 +364,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -382,7 +382,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -397,7 +397,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -415,7 +415,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -430,7 +430,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -448,7 +448,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -463,7 +463,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -479,7 +479,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -492,7 +492,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -509,7 +509,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -523,7 +523,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -539,7 +539,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -552,7 +552,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -569,7 +569,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -583,7 +583,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -600,7 +600,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -614,7 +614,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -631,7 +631,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -645,7 +645,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -663,7 +663,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -678,7 +678,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -696,7 +696,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -711,7 +711,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -729,7 +729,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -744,7 +744,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -761,7 +761,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -775,7 +775,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -792,7 +792,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -806,7 +806,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -823,7 +823,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -837,7 +837,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -854,7 +854,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -868,7 +868,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -885,7 +885,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -899,7 +899,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -916,7 +916,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -930,7 +930,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -947,7 +947,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -961,7 +961,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -978,7 +978,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -992,7 +992,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1010,7 +1010,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1025,7 +1025,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1043,7 +1043,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1058,7 +1058,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1076,7 +1076,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1091,7 +1091,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1109,7 +1109,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1124,7 +1124,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1143,7 +1143,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1159,7 +1159,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1178,7 +1178,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1194,7 +1194,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1213,7 +1213,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1229,7 +1229,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1248,7 +1248,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1264,7 +1264,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1284,7 +1284,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1301,7 +1301,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1321,7 +1321,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1338,7 +1338,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1358,7 +1358,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1375,7 +1375,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1395,7 +1395,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1412,7 +1412,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1433,7 +1433,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1451,7 +1451,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1472,7 +1472,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1490,7 +1490,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1511,7 +1511,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1529,7 +1529,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1550,7 +1550,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1568,7 +1568,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1590,7 +1590,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1609,7 +1609,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1631,7 +1631,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1650,7 +1650,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1672,7 +1672,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1691,7 +1691,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1713,7 +1713,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1732,7 +1732,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1749,7 +1749,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1763,7 +1763,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1780,7 +1780,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1794,7 +1794,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1811,7 +1811,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1825,7 +1825,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1842,7 +1842,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -1856,7 +1856,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -1873,7 +1873,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1887,7 +1887,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1904,7 +1904,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1918,7 +1918,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1935,7 +1935,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1949,7 +1949,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1966,7 +1966,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -1980,7 +1980,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -1998,7 +1998,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2013,7 +2013,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2031,7 +2031,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2046,7 +2046,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2064,7 +2064,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2079,7 +2079,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2097,7 +2097,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2112,7 +2112,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2131,7 +2131,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2147,7 +2147,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2166,7 +2166,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2182,7 +2182,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2201,7 +2201,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2217,7 +2217,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2236,7 +2236,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2252,7 +2252,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2272,7 +2272,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2289,7 +2289,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2309,7 +2309,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2326,7 +2326,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2346,7 +2346,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2363,7 +2363,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2383,7 +2383,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2400,7 +2400,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2421,7 +2421,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2439,7 +2439,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2460,7 +2460,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2478,7 +2478,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2499,7 +2499,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2517,7 +2517,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2538,7 +2538,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2556,7 +2556,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2578,7 +2578,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2597,7 +2597,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2619,7 +2619,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2638,7 +2638,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2660,7 +2660,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2679,7 +2679,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2701,7 +2701,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -2720,7 +2720,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -2737,7 +2737,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -2751,7 +2751,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -2768,7 +2768,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -2782,7 +2782,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -2798,7 +2798,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -2811,7 +2811,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -2827,7 +2827,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -2840,7 +2840,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -2857,7 +2857,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2871,7 +2871,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2888,7 +2888,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2902,7 +2902,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -2919,7 +2919,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -2933,7 +2933,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -2950,7 +2950,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -2964,7 +2964,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -2982,7 +2982,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -2997,7 +2997,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3015,7 +3015,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3030,7 +3030,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3048,7 +3048,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -3063,7 +3063,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -3081,7 +3081,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3096,7 +3096,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3112,7 +3112,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3125,7 +3125,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3142,7 +3142,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -3156,7 +3156,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -3172,7 +3172,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3185,7 +3185,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3202,7 +3202,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -3216,7 +3216,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -3233,7 +3233,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3247,7 +3247,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3264,7 +3264,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3278,7 +3278,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3295,7 +3295,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3309,7 +3309,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3326,7 +3326,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3340,7 +3340,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3358,7 +3358,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3373,7 +3373,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3391,7 +3391,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3406,7 +3406,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3424,7 +3424,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3439,7 +3439,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3457,7 +3457,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3472,7 +3472,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3491,7 +3491,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3507,7 +3507,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3526,7 +3526,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3542,7 +3542,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3561,7 +3561,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3577,7 +3577,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3596,7 +3596,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3612,7 +3612,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3632,7 +3632,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3649,7 +3649,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3669,7 +3669,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3686,7 +3686,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3706,7 +3706,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3723,7 +3723,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3743,7 +3743,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3760,7 +3760,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3781,7 +3781,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3799,7 +3799,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3820,7 +3820,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3838,7 +3838,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3859,7 +3859,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -3877,7 +3877,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -3898,7 +3898,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3916,7 +3916,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -3938,7 +3938,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -3957,7 +3957,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -3979,7 +3979,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -3998,7 +3998,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4020,7 +4020,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -4039,7 +4039,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -4061,7 +4061,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4080,7 +4080,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4097,7 +4097,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4111,7 +4111,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4128,7 +4128,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4142,7 +4142,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4159,7 +4159,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4173,7 +4173,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4190,7 +4190,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -4204,7 +4204,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -4221,7 +4221,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4235,7 +4235,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4252,7 +4252,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4266,7 +4266,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4283,7 +4283,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4297,7 +4297,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4314,7 +4314,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4328,7 +4328,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4346,7 +4346,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4361,7 +4361,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4379,7 +4379,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4394,7 +4394,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4412,7 +4412,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4427,7 +4427,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4445,7 +4445,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4460,7 +4460,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4479,7 +4479,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4495,7 +4495,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4514,7 +4514,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4530,7 +4530,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4549,7 +4549,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4565,7 +4565,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4584,7 +4584,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4600,7 +4600,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4620,7 +4620,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4637,7 +4637,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4657,7 +4657,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4674,7 +4674,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4694,7 +4694,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4711,7 +4711,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4731,7 +4731,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4748,7 +4748,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4769,7 +4769,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4787,7 +4787,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4808,7 +4808,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4826,7 +4826,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4847,7 +4847,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4865,7 +4865,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4886,7 +4886,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4904,7 +4904,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4926,7 +4926,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4945,7 +4945,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -4967,7 +4967,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -4986,7 +4986,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5008,7 +5008,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5027,7 +5027,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5049,7 +5049,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5068,7 +5068,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5085,7 +5085,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5099,7 +5099,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5116,7 +5116,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5130,7 +5130,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5147,7 +5147,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -5161,7 +5161,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -5177,7 +5177,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5190,7 +5190,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5207,7 +5207,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5221,7 +5221,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5238,7 +5238,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5252,7 +5252,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5269,7 +5269,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5283,7 +5283,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5300,7 +5300,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5314,7 +5314,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5332,7 +5332,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5347,7 +5347,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5365,7 +5365,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5380,7 +5380,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5398,7 +5398,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5413,7 +5413,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5431,7 +5431,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5446,7 +5446,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5465,7 +5465,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5481,7 +5481,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5500,7 +5500,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5516,7 +5516,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5535,7 +5535,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5551,7 +5551,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5570,7 +5570,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5586,7 +5586,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5606,7 +5606,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5623,7 +5623,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5643,7 +5643,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5660,7 +5660,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5680,7 +5680,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5697,7 +5697,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5717,7 +5717,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5734,7 +5734,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5755,7 +5755,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5773,7 +5773,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5794,7 +5794,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5812,7 +5812,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5833,7 +5833,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5851,7 +5851,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5872,7 +5872,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -5890,7 +5890,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -5912,7 +5912,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5931,7 +5931,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5953,7 +5953,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -5972,7 +5972,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -5994,7 +5994,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6013,7 +6013,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6035,7 +6035,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6054,7 +6054,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6070,7 +6070,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6083,7 +6083,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6100,7 +6100,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -6114,7 +6114,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -6130,7 +6130,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6143,7 +6143,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6159,7 +6159,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6172,7 +6172,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6189,7 +6189,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6203,7 +6203,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6220,7 +6220,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6234,7 +6234,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6251,7 +6251,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6265,7 +6265,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6282,7 +6282,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6296,7 +6296,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6314,7 +6314,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6329,7 +6329,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6347,7 +6347,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6362,7 +6362,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6380,7 +6380,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6395,7 +6395,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6413,7 +6413,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6428,7 +6428,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6447,7 +6447,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6463,7 +6463,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6482,7 +6482,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6498,7 +6498,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6517,7 +6517,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6533,7 +6533,7 @@ ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6552,7 +6552,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6568,7 +6568,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6588,7 +6588,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6605,7 +6605,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6625,7 +6625,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6642,7 +6642,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6662,7 +6662,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6679,7 +6679,7 @@ ; CHECK-NEXT: vmv1r.v v11, v8 ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6699,7 +6699,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6716,7 +6716,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6737,7 +6737,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6755,7 +6755,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6776,7 +6776,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6794,7 +6794,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6815,7 +6815,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6833,7 +6833,7 @@ ; CHECK-NEXT: vmv1r.v v12, v8 ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -6854,7 +6854,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -6872,7 +6872,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -6894,7 +6894,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -6913,7 +6913,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -6935,7 +6935,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -6954,7 +6954,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -6976,7 +6976,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -6995,7 +6995,7 @@ ; CHECK-NEXT: vmv1r.v v13, v8 ; CHECK-NEXT: vmv1r.v v14, v8 ; CHECK-NEXT: vmv1r.v v15, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -7017,7 +7017,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7036,7 +7036,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7053,7 +7053,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -7067,7 +7067,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -7084,7 +7084,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7098,7 +7098,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7115,7 +7115,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -7129,7 +7129,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -7146,7 +7146,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7160,7 +7160,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7176,7 +7176,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7189,7 +7189,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7206,7 +7206,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7220,7 +7220,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7236,7 +7236,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7249,7 +7249,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7266,7 +7266,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -7280,7 +7280,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -7297,7 +7297,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7311,7 +7311,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7328,7 +7328,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7342,7 +7342,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7359,7 +7359,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7373,7 +7373,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7390,7 +7390,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7404,7 +7404,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7422,7 +7422,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7437,7 +7437,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7455,7 +7455,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7470,7 +7470,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7488,7 +7488,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7503,7 +7503,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7521,7 +7521,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7536,7 +7536,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7555,7 +7555,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7571,7 +7571,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7590,7 +7590,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7606,7 +7606,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7625,7 +7625,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7641,7 +7641,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7660,7 +7660,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7676,7 +7676,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7696,7 +7696,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7713,7 +7713,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7733,7 +7733,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7750,7 +7750,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7770,7 +7770,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7787,7 +7787,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7807,7 +7807,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7824,7 +7824,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7845,7 +7845,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -7863,7 +7863,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -7884,7 +7884,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7902,7 +7902,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -7923,7 +7923,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -7941,7 +7941,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -7962,7 +7962,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -7980,7 +7980,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8002,7 +8002,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -8021,7 +8021,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -8043,7 +8043,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8062,7 +8062,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8084,7 +8084,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -8103,7 +8103,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -8125,7 +8125,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8144,7 +8144,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8161,7 +8161,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8175,7 +8175,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8192,7 +8192,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8206,7 +8206,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8223,7 +8223,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8237,7 +8237,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8254,7 +8254,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -8268,7 +8268,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -8285,7 +8285,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8299,7 +8299,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8316,7 +8316,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8330,7 +8330,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8347,7 +8347,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8361,7 +8361,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8378,7 +8378,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8392,7 +8392,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8410,7 +8410,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8425,7 +8425,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8443,7 +8443,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8458,7 +8458,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8476,7 +8476,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8491,7 +8491,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8509,7 +8509,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8524,7 +8524,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8543,7 +8543,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8559,7 +8559,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8578,7 +8578,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8594,7 +8594,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8613,7 +8613,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8629,7 +8629,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8648,7 +8648,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8664,7 +8664,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8684,7 +8684,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8701,7 +8701,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8721,7 +8721,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8738,7 +8738,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8758,7 +8758,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8775,7 +8775,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8795,7 +8795,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8812,7 +8812,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8833,7 +8833,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8851,7 +8851,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8872,7 +8872,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8890,7 +8890,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8911,7 +8911,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8929,7 +8929,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8950,7 +8950,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -8968,7 +8968,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -8990,7 +8990,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9009,7 +9009,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9031,7 +9031,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9050,7 +9050,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9072,7 +9072,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9091,7 +9091,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9113,7 +9113,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9132,7 +9132,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9149,7 +9149,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9163,7 +9163,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9180,7 +9180,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9194,7 +9194,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9211,7 +9211,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -9225,7 +9225,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -9241,7 +9241,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9254,7 +9254,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9271,7 +9271,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9285,7 +9285,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9302,7 +9302,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9316,7 +9316,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9333,7 +9333,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9347,7 +9347,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9364,7 +9364,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9378,7 +9378,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9396,7 +9396,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9411,7 +9411,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9429,7 +9429,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9444,7 +9444,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9462,7 +9462,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9477,7 +9477,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9495,7 +9495,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9510,7 +9510,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9529,7 +9529,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9545,7 +9545,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9564,7 +9564,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9580,7 +9580,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9599,7 +9599,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9615,7 +9615,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9634,7 +9634,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9650,7 +9650,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9670,7 +9670,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9687,7 +9687,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9707,7 +9707,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9724,7 +9724,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9744,7 +9744,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9761,7 +9761,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9781,7 +9781,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9798,7 +9798,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9819,7 +9819,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9837,7 +9837,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9858,7 +9858,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9876,7 +9876,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9897,7 +9897,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9915,7 +9915,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -9936,7 +9936,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -9954,7 +9954,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -9976,7 +9976,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -9995,7 +9995,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10017,7 +10017,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10036,7 +10036,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10058,7 +10058,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10077,7 +10077,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10099,7 +10099,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10118,7 +10118,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10135,7 +10135,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -10149,7 +10149,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -10166,7 +10166,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10180,7 +10180,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10196,7 +10196,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -10209,7 +10209,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -10226,7 +10226,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -10240,7 +10240,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -10256,7 +10256,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -10269,7 +10269,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -10286,7 +10286,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -10300,7 +10300,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -10317,7 +10317,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10331,7 +10331,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10348,7 +10348,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10362,7 +10362,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10379,7 +10379,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -10393,7 +10393,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -10409,7 +10409,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10422,7 +10422,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10439,7 +10439,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10453,7 +10453,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10470,7 +10470,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10484,7 +10484,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10501,7 +10501,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10515,7 +10515,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10532,7 +10532,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10546,7 +10546,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10564,7 +10564,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10579,7 +10579,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10597,7 +10597,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10612,7 +10612,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10630,7 +10630,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10645,7 +10645,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10663,7 +10663,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10678,7 +10678,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10697,7 +10697,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10713,7 +10713,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10732,7 +10732,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10748,7 +10748,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10767,7 +10767,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10783,7 +10783,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10802,7 +10802,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10818,7 +10818,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10838,7 +10838,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10855,7 +10855,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10875,7 +10875,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10892,7 +10892,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10912,7 +10912,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -10929,7 +10929,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -10949,7 +10949,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -10966,7 +10966,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -10987,7 +10987,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11005,7 +11005,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11026,7 +11026,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11044,7 +11044,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11065,7 +11065,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11083,7 +11083,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11104,7 +11104,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11122,7 +11122,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11144,7 +11144,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11163,7 +11163,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11185,7 +11185,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11204,7 +11204,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11226,7 +11226,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -11245,7 +11245,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -11267,7 +11267,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11286,7 +11286,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11303,7 +11303,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11317,7 +11317,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11334,7 +11334,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11348,7 +11348,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11365,7 +11365,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11379,7 +11379,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11396,7 +11396,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -11410,7 +11410,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -11427,7 +11427,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11441,7 +11441,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11458,7 +11458,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11472,7 +11472,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11489,7 +11489,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11503,7 +11503,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11520,7 +11520,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11534,7 +11534,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11552,7 +11552,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11567,7 +11567,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11585,7 +11585,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11600,7 +11600,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11618,7 +11618,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11633,7 +11633,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11651,7 +11651,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -11666,7 +11666,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -11683,7 +11683,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -11697,7 +11697,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -11714,7 +11714,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -11728,7 +11728,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -11744,7 +11744,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -11757,7 +11757,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -11774,7 +11774,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -11788,7 +11788,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -11805,7 +11805,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11819,7 +11819,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11836,7 +11836,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -11850,7 +11850,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -11867,7 +11867,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11881,7 +11881,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11898,7 +11898,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11912,7 +11912,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11929,7 +11929,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11943,7 +11943,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11960,7 +11960,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -11974,7 +11974,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -11991,7 +11991,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12005,7 +12005,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12022,7 +12022,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12036,7 +12036,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12053,7 +12053,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12067,7 +12067,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12084,7 +12084,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12098,7 +12098,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12115,7 +12115,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12129,7 +12129,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12147,7 +12147,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12162,7 +12162,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12180,7 +12180,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12195,7 +12195,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12213,7 +12213,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12228,7 +12228,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12246,7 +12246,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12261,7 +12261,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12280,7 +12280,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12296,7 +12296,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12315,7 +12315,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12331,7 +12331,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12350,7 +12350,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12366,7 +12366,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12385,7 +12385,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12401,7 +12401,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12421,7 +12421,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12438,7 +12438,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12458,7 +12458,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12475,7 +12475,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12495,7 +12495,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12512,7 +12512,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12532,7 +12532,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12549,7 +12549,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12570,7 +12570,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12588,7 +12588,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12609,7 +12609,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12627,7 +12627,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12648,7 +12648,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12666,7 +12666,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12687,7 +12687,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12705,7 +12705,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12727,7 +12727,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12746,7 +12746,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12768,7 +12768,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12787,7 +12787,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12809,7 +12809,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12828,7 +12828,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12850,7 +12850,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -12869,7 +12869,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -12886,7 +12886,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12900,7 +12900,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12917,7 +12917,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12931,7 +12931,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12948,7 +12948,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -12962,7 +12962,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -12978,7 +12978,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -12991,7 +12991,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13008,7 +13008,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13022,7 +13022,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13039,7 +13039,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13053,7 +13053,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13070,7 +13070,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13084,7 +13084,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13101,7 +13101,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13115,7 +13115,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13133,7 +13133,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13148,7 +13148,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13166,7 +13166,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13181,7 +13181,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13199,7 +13199,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13214,7 +13214,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13232,7 +13232,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13247,7 +13247,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13266,7 +13266,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13282,7 +13282,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13301,7 +13301,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13317,7 +13317,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13336,7 +13336,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13352,7 +13352,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13371,7 +13371,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13387,7 +13387,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13407,7 +13407,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13424,7 +13424,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13444,7 +13444,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13461,7 +13461,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13481,7 +13481,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13498,7 +13498,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13518,7 +13518,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13535,7 +13535,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13556,7 +13556,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13574,7 +13574,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13595,7 +13595,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13613,7 +13613,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13634,7 +13634,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13652,7 +13652,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13673,7 +13673,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13691,7 +13691,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13713,7 +13713,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13732,7 +13732,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13754,7 +13754,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13773,7 +13773,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13795,7 +13795,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -13814,7 +13814,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -13836,7 +13836,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -13855,7 +13855,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -13872,7 +13872,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13886,7 +13886,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13903,7 +13903,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13917,7 +13917,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13934,7 +13934,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13948,7 +13948,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13965,7 +13965,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -13979,7 +13979,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -13996,7 +13996,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14010,7 +14010,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14027,7 +14027,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14041,7 +14041,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14058,7 +14058,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14072,7 +14072,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14089,7 +14089,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14103,7 +14103,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14121,7 +14121,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14136,7 +14136,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14154,7 +14154,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14169,7 +14169,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14187,7 +14187,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14202,7 +14202,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14220,7 +14220,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14235,7 +14235,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14254,7 +14254,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14270,7 +14270,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14289,7 +14289,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14305,7 +14305,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14324,7 +14324,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14340,7 +14340,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14359,7 +14359,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14375,7 +14375,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14395,7 +14395,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14412,7 +14412,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14432,7 +14432,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14449,7 +14449,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14469,7 +14469,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14486,7 +14486,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14506,7 +14506,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14523,7 +14523,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14544,7 +14544,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14562,7 +14562,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14583,7 +14583,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14601,7 +14601,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14622,7 +14622,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14640,7 +14640,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14661,7 +14661,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14679,7 +14679,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14701,7 +14701,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14720,7 +14720,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14742,7 +14742,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14761,7 +14761,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14783,7 +14783,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14802,7 +14802,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14824,7 +14824,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14843,7 +14843,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -14860,7 +14860,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -14874,7 +14874,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -14891,7 +14891,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -14905,7 +14905,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -14922,7 +14922,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -14936,7 +14936,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -14953,7 +14953,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -14967,7 +14967,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -14984,7 +14984,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -14998,7 +14998,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15015,7 +15015,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15029,7 +15029,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15046,7 +15046,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15060,7 +15060,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15077,7 +15077,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15091,7 +15091,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15109,7 +15109,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15124,7 +15124,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15142,7 +15142,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15157,7 +15157,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15175,7 +15175,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15190,7 +15190,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15208,7 +15208,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15223,7 +15223,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15242,7 +15242,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15258,7 +15258,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15277,7 +15277,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15293,7 +15293,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15312,7 +15312,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15328,7 +15328,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15347,7 +15347,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15363,7 +15363,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15383,7 +15383,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15400,7 +15400,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15420,7 +15420,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15437,7 +15437,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15457,7 +15457,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15474,7 +15474,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15494,7 +15494,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15511,7 +15511,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15532,7 +15532,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15550,7 +15550,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15571,7 +15571,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15589,7 +15589,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15610,7 +15610,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15628,7 +15628,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15649,7 +15649,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15667,7 +15667,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15689,7 +15689,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15708,7 +15708,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15730,7 +15730,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15749,7 +15749,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15771,7 +15771,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15790,7 +15790,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15812,7 +15812,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -15831,7 +15831,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -15848,7 +15848,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -15862,7 +15862,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -15879,7 +15879,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -15893,7 +15893,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -15909,7 +15909,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -15922,7 +15922,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -15938,7 +15938,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -15951,7 +15951,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -15968,7 +15968,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -15982,7 +15982,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -15999,7 +15999,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16013,7 +16013,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16030,7 +16030,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -16044,7 +16044,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2_v12m2 ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -16061,7 +16061,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -16075,7 +16075,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -16093,7 +16093,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16108,7 +16108,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16126,7 +16126,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16141,7 +16141,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16159,7 +16159,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -16174,7 +16174,7 @@ ; CHECK-NEXT: vmv2r.v v10, v8 ; CHECK-NEXT: vmv2r.v v12, v8 ; CHECK-NEXT: vmv2r.v v14, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -16192,7 +16192,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -16207,7 +16207,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -16224,7 +16224,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -16238,7 +16238,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv2r.v v26, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -16255,7 +16255,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16269,7 +16269,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv1r.v v25, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16285,7 +16285,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16 ; CHECK-NEXT: ret entry: @@ -16298,7 +16298,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v16, v0.t ; CHECK-NEXT: ret entry: @@ -16315,7 +16315,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -16329,7 +16329,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -16346,7 +16346,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16360,7 +16360,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16377,7 +16377,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16391,7 +16391,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16408,7 +16408,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16422,7 +16422,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16439,7 +16439,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -16453,7 +16453,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -16470,7 +16470,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16484,7 +16484,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16501,7 +16501,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16515,7 +16515,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16532,7 +16532,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16546,7 +16546,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16563,7 +16563,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16577,7 +16577,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16595,7 +16595,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16610,7 +16610,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16628,7 +16628,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16643,7 +16643,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16661,7 +16661,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16676,7 +16676,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16694,7 +16694,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16709,7 +16709,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16725,7 +16725,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16738,7 +16738,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16755,7 +16755,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16769,7 +16769,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16785,7 +16785,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -16798,7 +16798,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -16815,7 +16815,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -16829,7 +16829,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -16846,7 +16846,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16860,7 +16860,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -16877,7 +16877,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -16891,7 +16891,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -16908,7 +16908,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -16922,7 +16922,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9_v10 ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -16939,7 +16939,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -16953,7 +16953,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -16971,7 +16971,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -16986,7 +16986,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17004,7 +17004,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17019,7 +17019,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17037,7 +17037,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17052,7 +17052,7 @@ ; CHECK-NEXT: vmv1r.v v9, v8 ; CHECK-NEXT: vmv1r.v v10, v8 ; CHECK-NEXT: vmv1r.v v11, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17070,7 +17070,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17085,7 +17085,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17104,7 +17104,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17120,7 +17120,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17139,7 +17139,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17155,7 +17155,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17174,7 +17174,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17190,7 +17190,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17209,7 +17209,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17225,7 +17225,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17245,7 +17245,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17262,7 +17262,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17282,7 +17282,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17299,7 +17299,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17319,7 +17319,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17336,7 +17336,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17356,7 +17356,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17373,7 +17373,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17394,7 +17394,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17412,7 +17412,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17433,7 +17433,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17451,7 +17451,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17472,7 +17472,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17490,7 +17490,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17511,7 +17511,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17529,7 +17529,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17551,7 +17551,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17570,7 +17570,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17592,7 +17592,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17611,7 +17611,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17633,7 +17633,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -17652,7 +17652,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -17674,7 +17674,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17693,7 +17693,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17710,7 +17710,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -17724,7 +17724,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -17741,7 +17741,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -17755,7 +17755,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -17772,7 +17772,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -17786,7 +17786,7 @@ ; CHECK-NEXT: # kill: def $v8 killed $v8 killed $v8_v9 def $v8_v9 ; CHECK-NEXT: vmv1r.v v25, v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -17802,7 +17802,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17815,7 +17815,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8 killed $v8 def $v8_v9 ; CHECK-NEXT: vmv1r.v v9, v8 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17832,7 +17832,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17846,7 +17846,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17863,7 +17863,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17877,7 +17877,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17894,7 +17894,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17908,7 +17908,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17925,7 +17925,7 @@ ; CHECK-NEXT: vmv1r.v v0, v8 ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -17939,7 +17939,7 @@ ; CHECK-NEXT: vmv1r.v v1, v8 ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -17957,7 +17957,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -17972,7 +17972,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -17990,7 +17990,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18005,7 +18005,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18023,7 +18023,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18038,7 +18038,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18056,7 +18056,7 @@ ; CHECK-NEXT: vmv1r.v v1, v0 ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18071,7 +18071,7 @@ ; CHECK-NEXT: vmv1r.v v2, v1 ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18090,7 +18090,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18106,7 +18106,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18125,7 +18125,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18141,7 +18141,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18160,7 +18160,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18176,7 +18176,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18195,7 +18195,7 @@ ; CHECK-NEXT: vmv1r.v v2, v0 ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18211,7 +18211,7 @@ ; CHECK-NEXT: vmv1r.v v3, v1 ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg5ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18231,7 +18231,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18248,7 +18248,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18268,7 +18268,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18285,7 +18285,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18305,7 +18305,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18322,7 +18322,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18342,7 +18342,7 @@ ; CHECK-NEXT: vmv1r.v v3, v0 ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18359,7 +18359,7 @@ ; CHECK-NEXT: vmv1r.v v4, v1 ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg6ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18380,7 +18380,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18398,7 +18398,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18419,7 +18419,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18437,7 +18437,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18458,7 +18458,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18476,7 +18476,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18497,7 +18497,7 @@ ; CHECK-NEXT: vmv1r.v v4, v0 ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18515,7 +18515,7 @@ ; CHECK-NEXT: vmv1r.v v5, v1 ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg7ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18537,7 +18537,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18556,7 +18556,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei32.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18578,7 +18578,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18597,7 +18597,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei8.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18619,7 +18619,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v0, (a0), v9 ; CHECK-NEXT: ret entry: @@ -18638,7 +18638,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei16.v v1, (a0), v9, v0.t ; CHECK-NEXT: ret entry: @@ -18660,7 +18660,7 @@ ; CHECK-NEXT: vmv1r.v v5, v0 ; CHECK-NEXT: vmv1r.v v6, v0 ; CHECK-NEXT: vmv1r.v v7, v0 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18679,7 +18679,7 @@ ; CHECK-NEXT: vmv1r.v v6, v1 ; CHECK-NEXT: vmv1r.v v7, v1 ; CHECK-NEXT: vmv1r.v v8, v1 -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vsuxseg8ei64.v v1, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18696,7 +18696,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26 ; CHECK-NEXT: ret entry: @@ -18710,7 +18710,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v26, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei32.v v8, (a0), v26, v0.t ; CHECK-NEXT: ret entry: @@ -18727,7 +18727,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -18741,7 +18741,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei8.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -18757,7 +18757,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12 ; CHECK-NEXT: ret entry: @@ -18770,7 +18770,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei64.v v8, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -18787,7 +18787,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25 ; CHECK-NEXT: ret entry: @@ -18801,7 +18801,7 @@ ; CHECK-NEXT: # kill: def $v8m2 killed $v8m2 killed $v8m2_v10m2 def $v8m2_v10m2 ; CHECK-NEXT: vmv1r.v v25, v10 ; CHECK-NEXT: vmv2r.v v10, v8 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v25, v0.t ; CHECK-NEXT: ret entry: @@ -18818,7 +18818,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18832,7 +18832,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18849,7 +18849,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18863,7 +18863,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18880,7 +18880,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -18894,7 +18894,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei64.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -18911,7 +18911,7 @@ ; CHECK-NEXT: vmv2r.v v0, v8 ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18925,7 +18925,7 @@ ; CHECK-NEXT: vmv2r.v v2, v8 ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg3ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18943,7 +18943,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18958,7 +18958,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei32.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -18976,7 +18976,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -18991,7 +18991,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei8.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: @@ -19009,7 +19009,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v0, (a0), v12 ; CHECK-NEXT: ret entry: @@ -19024,7 +19024,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei64.v v2, (a0), v12, v0.t ; CHECK-NEXT: ret entry: @@ -19042,7 +19042,7 @@ ; CHECK-NEXT: vmv2r.v v2, v0 ; CHECK-NEXT: vmv2r.v v4, v0 ; CHECK-NEXT: vmv2r.v v6, v0 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v0, (a0), v10 ; CHECK-NEXT: ret entry: @@ -19057,7 +19057,7 @@ ; CHECK-NEXT: vmv2r.v v4, v2 ; CHECK-NEXT: vmv2r.v v6, v2 ; CHECK-NEXT: vmv2r.v v8, v2 -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vsuxseg4ei16.v v2, (a0), v10, v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwadd-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwadd-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwadd-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwadd-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwadd_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwadd_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwadd_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwadd_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwadd_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwadd_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwadd_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwadd_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwadd_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwadd_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwadd_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwadd_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwadd_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwadd_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwadd_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwadd_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwadd_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwadd_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwadd_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwadd_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwadd_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwadd_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwadd_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwadd_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwadd_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwadd_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwadd_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwadd_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwadd_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwadd_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwadd_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwadd_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwadd_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwadd_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwadd_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwadd_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwadd_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwadd.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwadd_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwadd_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwadd.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwadd_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwadd_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwadd.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwadd_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwadd_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwadd_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwadd_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwadd_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwadd_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwadd.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwadd_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwadd_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwadd.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwadd_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwadd_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwadd.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwadd_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwadd_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwadd_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwadd_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwadd.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwadd_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwadd_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwadd.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwadd_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwadd_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwadd.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwadd_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwadd-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwadd-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwadd-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwadd-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwadd_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwadd_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwadd_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwadd_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwadd_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwadd_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwadd_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwadd_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwadd_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwadd_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwadd_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwadd_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwadd_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwadd_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwadd_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwadd_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwadd_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwadd_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwadd_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwadd_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwadd_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwadd_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwadd_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwadd.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwadd_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwadd_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwadd.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwadd_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwadd.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwadd_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwadd.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwadd_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwadd.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwadd_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwadd.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwadd_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwadd.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwadd_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwadd_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwadd_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwadd_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwadd_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwadd_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwadd_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwadd.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwadd_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwadd_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwadd.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwadd_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwadd_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwadd.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwadd_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwadd_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwadd_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwadd_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwadd_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwadd_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwadd.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwadd_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwadd_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwadd.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwadd_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwadd_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwadd.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwadd_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwadd_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwadd.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwadd_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwadd_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwadd.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwadd_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwadd.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwadd_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwadd.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwadd_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwadd.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwadd_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwadd.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwadd_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwadd.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwadd.w-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwadd.w-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwadd.w-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwadd.w-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwadd.w_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwadd.w_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwadd.w_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwadd.w_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwadd.w_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwadd.w_wv_nxv32i16_nxv32i16_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re8.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vwadd.w_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vwadd.w_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vwadd.w_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vwadd.w_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vwadd.w_wv_nxv16i32_nxv16i32_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -484,7 +484,7 @@ ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -506,7 +506,7 @@ define @intrinsic_vwadd.w_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -551,7 +551,7 @@ define @intrinsic_vwadd.w_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vwadd.w_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vwadd.w_wv_nxv8i64_nxv8i64_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -687,7 +687,7 @@ define @intrinsic_vwadd.w_wx_nxv1i16_nxv1i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv1i16_nxv1i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vwadd.w_wx_nxv2i16_nxv2i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -753,7 +753,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv2i16_nxv2i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vwadd.w_wx_nxv4i16_nxv4i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -797,7 +797,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv4i16_nxv4i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwadd.w_wx_nxv8i16_nxv8i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -841,7 +841,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv8i16_nxv8i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwadd.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -863,7 +863,7 @@ define @intrinsic_vwadd.w_wx_nxv16i16_nxv16i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -885,7 +885,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv16i16_nxv16i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwadd.w_wx_nxv32i16_nxv32i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv32i16_nxv32i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vwadd.w_wx_nxv1i32_nxv1i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv1i32_nxv1i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vwadd.w_wx_nxv2i32_nxv2i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1017,7 +1017,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv2i32_nxv2i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vwadd.w_wx_nxv4i32_nxv4i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1061,7 +1061,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv4i32_nxv4i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwadd.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vwadd.w_wx_nxv8i32_nxv8i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1105,7 +1105,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv8i32_nxv8i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1127,7 +1127,7 @@ define @intrinsic_vwadd.w_wx_nxv16i32_nxv16i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv16i32_nxv16i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1171,7 +1171,7 @@ define @intrinsic_vwadd.w_wx_nxv1i64_nxv1i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv1i64_nxv1i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1215,7 +1215,7 @@ define @intrinsic_vwadd.w_wx_nxv2i64_nxv2i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1237,7 +1237,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv2i64_nxv2i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwadd.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1259,7 +1259,7 @@ define @intrinsic_vwadd.w_wx_nxv4i64_nxv4i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1281,7 +1281,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv4i64_nxv4i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1303,7 +1303,7 @@ define @intrinsic_vwadd.w_wx_nxv8i64_nxv8i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1325,7 +1325,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv8i64_nxv8i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwadd.w-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwadd.w-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwadd.w-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwadd.w-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwadd.w_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwadd.w_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwadd.w_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwadd.w_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwadd.w_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwadd.w_wv_nxv32i16_nxv32i16_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re8.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vwadd.w_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vwadd.w_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vwadd.w_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vwadd.w_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vwadd.w_wv_nxv16i32_nxv16i32_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -484,7 +484,7 @@ ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -506,7 +506,7 @@ define @intrinsic_vwadd.w_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwadd.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -551,7 +551,7 @@ define @intrinsic_vwadd.w_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwadd.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwadd.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vwadd.w_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwadd.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vwadd.w_mask_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwadd.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vwadd.w_wv_nxv8i64_nxv8i64_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwadd.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vwadd.w_mask_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwadd.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -687,7 +687,7 @@ define @intrinsic_vwadd.w_wx_nxv1i16_nxv1i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv1i16_nxv1i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vwadd.w_wx_nxv2i16_nxv2i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -753,7 +753,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv2i16_nxv2i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vwadd.w_wx_nxv4i16_nxv4i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -797,7 +797,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv4i16_nxv4i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwadd.w_wx_nxv8i16_nxv8i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -841,7 +841,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv8i16_nxv8i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwadd.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -863,7 +863,7 @@ define @intrinsic_vwadd.w_wx_nxv16i16_nxv16i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -885,7 +885,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv16i16_nxv16i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwadd.w_wx_nxv32i16_nxv32i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv32i16_nxv32i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vwadd.w_wx_nxv1i32_nxv1i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv1i32_nxv1i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vwadd.w_wx_nxv2i32_nxv2i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1017,7 +1017,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv2i32_nxv2i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vwadd.w_wx_nxv4i32_nxv4i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1061,7 +1061,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv4i32_nxv4i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwadd.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vwadd.w_wx_nxv8i32_nxv8i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1105,7 +1105,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv8i32_nxv8i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1127,7 +1127,7 @@ define @intrinsic_vwadd.w_wx_nxv16i32_nxv16i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv16i32_nxv16i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1171,7 +1171,7 @@ define @intrinsic_vwadd.w_wx_nxv1i64_nxv1i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv1i64_nxv1i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1215,7 +1215,7 @@ define @intrinsic_vwadd.w_wx_nxv2i64_nxv2i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1237,7 +1237,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv2i64_nxv2i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwadd.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1259,7 +1259,7 @@ define @intrinsic_vwadd.w_wx_nxv4i64_nxv4i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1281,7 +1281,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv4i64_nxv4i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwadd.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1303,7 +1303,7 @@ define @intrinsic_vwadd.w_wx_nxv8i64_nxv8i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwadd.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1325,7 +1325,7 @@ define @intrinsic_vwadd.w_mask_wx_nxv8i64_nxv8i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwadd.w_mask_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwadd.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwaddu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwaddu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwaddu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwaddu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwaddu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwaddu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwaddu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwaddu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwaddu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwaddu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwaddu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwaddu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwaddu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwaddu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwaddu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwaddu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwaddu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwaddu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwaddu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwaddu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwaddu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwaddu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwaddu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwaddu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwaddu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwaddu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwaddu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwaddu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwaddu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwaddu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwaddu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwaddu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwaddu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwaddu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwaddu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwaddu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwaddu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwaddu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwaddu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwaddu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwaddu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwaddu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwaddu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwaddu_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwaddu_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwaddu_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwaddu_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwaddu_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwaddu_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwaddu_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwaddu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwaddu_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwaddu_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwaddu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwaddu_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwaddu_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwaddu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwaddu_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwaddu_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwaddu_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwaddu_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwaddu_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwaddu_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwaddu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwaddu_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwaddu_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwaddu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwaddu_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwaddu_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwaddu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwaddu_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwaddu_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwaddu_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwaddu_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwaddu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwaddu_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwaddu_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwaddu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwaddu_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwaddu_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwaddu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwaddu_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwaddu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwaddu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwaddu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwaddu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwaddu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwaddu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwaddu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwaddu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwaddu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwaddu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwaddu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwaddu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwaddu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwaddu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwaddu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwaddu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwaddu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwaddu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwaddu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwaddu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwaddu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwaddu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwaddu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwaddu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwaddu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwaddu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwaddu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwaddu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwaddu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwaddu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwaddu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwaddu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwaddu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwaddu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwaddu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwaddu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwaddu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwaddu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwaddu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwaddu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwaddu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwaddu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwaddu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwaddu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwaddu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwaddu_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwaddu_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwaddu_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwaddu_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwaddu_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwaddu_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwaddu_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwaddu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwaddu_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwaddu_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwaddu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwaddu_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwaddu_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwaddu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwaddu_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwaddu_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwaddu_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwaddu_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwaddu_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwaddu_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwaddu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwaddu_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwaddu_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwaddu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwaddu_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwaddu_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwaddu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwaddu_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwaddu_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwaddu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwaddu_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwaddu_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwaddu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwaddu_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwaddu_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwaddu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwaddu_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwaddu_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwaddu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwaddu_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwaddu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwaddu.w-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwaddu.w-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwaddu.w-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwaddu.w-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwaddu.w_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwaddu.w_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwaddu.w_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwaddu.w_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwaddu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwaddu.w_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwaddu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwaddu.w_wv_nxv32i16_nxv32i16_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwaddu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re8.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vwaddu.w_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vwaddu.w_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vwaddu.w_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwaddu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vwaddu.w_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwaddu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vwaddu.w_wv_nxv16i32_nxv16i32_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwaddu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -484,7 +484,7 @@ ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -506,7 +506,7 @@ define @intrinsic_vwaddu.w_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -551,7 +551,7 @@ define @intrinsic_vwaddu.w_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwaddu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vwaddu.w_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwaddu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vwaddu.w_wv_nxv8i64_nxv8i64_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwaddu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -687,7 +687,7 @@ define @intrinsic_vwaddu.w_wx_nxv1i16_nxv1i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv1i16_nxv1i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vwaddu.w_wx_nxv2i16_nxv2i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -753,7 +753,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv2i16_nxv2i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vwaddu.w_wx_nxv4i16_nxv4i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -797,7 +797,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv4i16_nxv4i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwaddu.w_wx_nxv8i16_nxv8i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -841,7 +841,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv8i16_nxv8i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -863,7 +863,7 @@ define @intrinsic_vwaddu.w_wx_nxv16i16_nxv16i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -885,7 +885,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv16i16_nxv16i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwaddu.w_wx_nxv32i16_nxv32i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv32i16_nxv32i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vwaddu.w_wx_nxv1i32_nxv1i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv1i32_nxv1i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vwaddu.w_wx_nxv2i32_nxv2i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1017,7 +1017,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv2i32_nxv2i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vwaddu.w_wx_nxv4i32_nxv4i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1061,7 +1061,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv4i32_nxv4i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vwaddu.w_wx_nxv8i32_nxv8i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1105,7 +1105,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv8i32_nxv8i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1127,7 +1127,7 @@ define @intrinsic_vwaddu.w_wx_nxv16i32_nxv16i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv16i32_nxv16i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1171,7 +1171,7 @@ define @intrinsic_vwaddu.w_wx_nxv1i64_nxv1i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv1i64_nxv1i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1215,7 +1215,7 @@ define @intrinsic_vwaddu.w_wx_nxv2i64_nxv2i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1237,7 +1237,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv2i64_nxv2i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1259,7 +1259,7 @@ define @intrinsic_vwaddu.w_wx_nxv4i64_nxv4i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1281,7 +1281,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv4i64_nxv4i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1303,7 +1303,7 @@ define @intrinsic_vwaddu.w_wx_nxv8i64_nxv8i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1325,7 +1325,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv8i64_nxv8i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwaddu.w-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwaddu.w-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwaddu.w-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwaddu.w-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwaddu.w_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwaddu.w_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwaddu.w_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwaddu.w_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwaddu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwaddu.w_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwaddu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwaddu.w_wv_nxv32i16_nxv32i16_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwaddu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re8.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vwaddu.w_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vwaddu.w_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vwaddu.w_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwaddu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vwaddu.w_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwaddu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vwaddu.w_wv_nxv16i32_nxv16i32_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwaddu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -484,7 +484,7 @@ ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -506,7 +506,7 @@ define @intrinsic_vwaddu.w_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwaddu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -551,7 +551,7 @@ define @intrinsic_vwaddu.w_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwaddu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vwaddu.w_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwaddu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vwaddu.w_mask_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vwaddu.w_wv_nxv8i64_nxv8i64_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwaddu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwaddu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -687,7 +687,7 @@ define @intrinsic_vwaddu.w_wx_nxv1i16_nxv1i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv1i16_nxv1i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vwaddu.w_wx_nxv2i16_nxv2i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -753,7 +753,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv2i16_nxv2i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vwaddu.w_wx_nxv4i16_nxv4i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -797,7 +797,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv4i16_nxv4i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwaddu.w_wx_nxv8i16_nxv8i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -841,7 +841,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv8i16_nxv8i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -863,7 +863,7 @@ define @intrinsic_vwaddu.w_wx_nxv16i16_nxv16i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -885,7 +885,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv16i16_nxv16i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwaddu.w_wx_nxv32i16_nxv32i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv32i16_nxv32i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vwaddu.w_wx_nxv1i32_nxv1i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv1i32_nxv1i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vwaddu.w_wx_nxv2i32_nxv2i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1017,7 +1017,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv2i32_nxv2i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vwaddu.w_wx_nxv4i32_nxv4i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1061,7 +1061,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv4i32_nxv4i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vwaddu.w_wx_nxv8i32_nxv8i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1105,7 +1105,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv8i32_nxv8i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1127,7 +1127,7 @@ define @intrinsic_vwaddu.w_wx_nxv16i32_nxv16i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv16i32_nxv16i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1171,7 +1171,7 @@ define @intrinsic_vwaddu.w_wx_nxv1i64_nxv1i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv1i64_nxv1i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1215,7 +1215,7 @@ define @intrinsic_vwaddu.w_wx_nxv2i64_nxv2i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1237,7 +1237,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv2i64_nxv2i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1259,7 +1259,7 @@ define @intrinsic_vwaddu.w_wx_nxv4i64_nxv4i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1281,7 +1281,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv4i64_nxv4i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1303,7 +1303,7 @@ define @intrinsic_vwaddu.w_wx_nxv8i64_nxv8i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwaddu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1325,7 +1325,7 @@ define @intrinsic_vwaddu.w_mask_wx_nxv8i64_nxv8i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwaddu.w_mask_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwaddu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmacc-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwmacc-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmacc-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmacc-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vwmacc_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwmacc_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwmacc_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwmacc_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwmacc_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwmacc_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwmacc_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwmacc_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwmacc_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwmacc_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwmacc_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwmacc_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwmacc_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwmacc_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwmacc_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwmacc_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwmacc_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwmacc_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwmacc_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwmacc_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwmacc_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwmacc_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwmacc_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwmacc_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwmacc_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwmacc_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwmacc_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwmacc_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwmacc_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwmacc_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwmacc_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwmacc_mask_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwmacc_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwmacc_mask_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwmacc_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwmacc_mask_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vwmacc_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vwmacc_mask_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vwmacc_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwmacc_mask_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vwmacc_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vwmacc_mask_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vwmacc_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmacc_mask_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vwmacc_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vwmacc_mask_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vwmacc_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vwmacc_mask_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vwmacc_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vwmacc_mask_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vwmacc_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vwmacc_mask_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vwmacc_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vwmacc_mask_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vwmacc_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vwmacc_mask_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vwmacc_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vwmacc_mask_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vwmacc_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vwmacc_mask_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmacc-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwmacc-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmacc-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmacc-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vwmacc_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwmacc_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwmacc_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwmacc_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwmacc_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwmacc_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwmacc_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwmacc_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwmacc_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwmacc_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwmacc_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwmacc_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwmacc_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwmacc_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwmacc_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwmacc_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwmacc_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwmacc_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwmacc_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwmacc_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwmacc_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwmacc_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwmacc_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwmacc_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwmacc_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwmacc_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwmacc_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwmacc_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwmacc_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwmacc_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmacc.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwmacc_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwmacc_mask_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwmacc_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwmacc_mask_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwmacc_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwmacc_mask_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vwmacc_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vwmacc_mask_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vwmacc_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwmacc_mask_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vwmacc_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vwmacc_mask_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vwmacc_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmacc_mask_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vwmacc_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vwmacc_mask_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vwmacc_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vwmacc_mask_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vwmacc_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vwmacc_mask_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vwmacc_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vwmacc_mask_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vwmacc_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vwmacc_mask_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vwmacc_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vwmacc_mask_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vwmacc_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vwmacc_mask_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vwmacc_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vwmacc_mask_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmacc_mask_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmacc.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmaccsu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwmaccsu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmaccsu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmaccsu-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vwmaccsu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwmaccsu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwmaccsu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwmaccsu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwmaccsu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwmaccsu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwmaccsu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwmaccsu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwmaccsu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwmaccsu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwmaccsu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwmaccsu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwmaccsu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwmaccsu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwmaccsu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwmaccsu_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwmaccsu_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwmaccsu_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vwmaccsu_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vwmaccsu_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vwmaccsu_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vwmaccsu_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vwmaccsu_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vwmaccsu_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vwmaccsu_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vwmaccsu_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vwmaccsu_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vwmaccsu_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vwmaccsu_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vwmaccsu_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmaccsu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwmaccsu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmaccsu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmaccsu-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vwmaccsu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwmaccsu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwmaccsu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwmaccsu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwmaccsu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwmaccsu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwmaccsu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwmaccsu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwmaccsu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwmaccsu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwmaccsu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwmaccsu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwmaccsu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwmaccsu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwmaccsu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwmaccsu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwmaccsu_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwmaccsu_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwmaccsu_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vwmaccsu_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vwmaccsu_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vwmaccsu_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vwmaccsu_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vwmaccsu_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vwmaccsu_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vwmaccsu_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vwmaccsu_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vwmaccsu_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vwmaccsu_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vwmaccsu_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vwmaccsu_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vwmaccsu_mask_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccsu_mask_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccsu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmaccu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwmaccu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmaccu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmaccu-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vwmaccu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwmaccu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwmaccu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwmaccu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwmaccu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwmaccu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwmaccu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwmaccu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwmaccu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwmaccu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwmaccu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwmaccu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwmaccu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwmaccu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwmaccu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwmaccu_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwmaccu_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwmaccu_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vwmaccu_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vwmaccu_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vwmaccu_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vwmaccu_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vwmaccu_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vwmaccu_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vwmaccu_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vwmaccu_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vwmaccu_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vwmaccu_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vwmaccu_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vwmaccu_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmaccu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwmaccu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmaccu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmaccu-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vwmaccu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwmaccu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwmaccu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwmaccu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwmaccu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwmaccu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwmaccu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwmaccu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwmaccu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwmaccu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwmaccu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwmaccu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwmaccu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwmaccu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwmaccu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwmaccu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmaccu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwmaccu_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwmaccu_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwmaccu_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -838,7 +838,7 @@ define @intrinsic_vwmaccu_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -861,7 +861,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -884,7 +884,7 @@ define @intrinsic_vwmaccu_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -930,7 +930,7 @@ define @intrinsic_vwmaccu_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -953,7 +953,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -976,7 +976,7 @@ define @intrinsic_vwmaccu_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1022,7 +1022,7 @@ define @intrinsic_vwmaccu_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1045,7 +1045,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1068,7 +1068,7 @@ define @intrinsic_vwmaccu_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1114,7 +1114,7 @@ define @intrinsic_vwmaccu_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1137,7 +1137,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1160,7 +1160,7 @@ define @intrinsic_vwmaccu_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1183,7 +1183,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1206,7 +1206,7 @@ define @intrinsic_vwmaccu_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1229,7 +1229,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1252,7 +1252,7 @@ define @intrinsic_vwmaccu_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1275,7 +1275,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1298,7 +1298,7 @@ define @intrinsic_vwmaccu_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1321,7 +1321,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1344,7 +1344,7 @@ define @intrinsic_vwmaccu_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1367,7 +1367,7 @@ define @intrinsic_vwmaccu_mask_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccu_mask_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccu.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmaccus-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwmaccus-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmaccus-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmaccus-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vwmaccus_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwmaccus_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwmaccus_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwmaccus_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwmaccus_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwmaccus_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwmaccus_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwmaccus_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwmaccus_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwmaccus_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwmaccus_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwmaccus_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwmaccus_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwmaccus_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwmaccus_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmaccus-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwmaccus-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmaccus-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmaccus-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vwmaccus_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv1i16_i8_nxv1i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv1i16_i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwmaccus_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv2i16_i8_nxv2i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv2i16_i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwmaccus_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv4i16_i8_nxv4i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv4i16_i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwmaccus_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv8i16_i8_nxv8i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv8i16_i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwmaccus_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv16i16_i8_nxv16i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv16i16_i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwmaccus_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv32i16_i8_nxv32i8( %0, i8 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv32i16_i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwmaccus_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv1i32_i16_nxv1i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv1i32_i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwmaccus_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv2i32_i16_nxv2i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv2i32_i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwmaccus_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv4i32_i16_nxv4i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv4i32_i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwmaccus_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv8i32_i16_nxv8i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv8i32_i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwmaccus_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv16i32_i16_nxv16i16( %0, i16 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv16i32_i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwmaccus_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv1i64_i32_nxv1i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv1i64_i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwmaccus_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv2i64_i32_nxv2i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv2i64_i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwmaccus_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv4i64_i32_nxv4i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv4i64_i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwmaccus_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwmaccus_mask_vx_nxv8i64_i32_nxv8i32( %0, i32 %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmaccus_mask_vx_nxv8i64_i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmaccus.vx v8, a0, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmul-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwmul-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmul-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmul-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwmul_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwmul_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwmul_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwmul_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwmul_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwmul_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwmul_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwmul_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwmul_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwmul_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwmul_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwmul_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwmul_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwmul_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwmul_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwmul_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwmul_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwmul_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwmul_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwmul_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwmul_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwmul_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwmul_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwmul_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwmul_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwmul_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwmul_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwmul_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwmul_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwmul_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwmul_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwmul_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwmul_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwmul_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwmul_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwmul_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwmul_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwmul.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwmul_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwmul_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwmul.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwmul_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwmul_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwmul.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwmul_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwmul_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwmul_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmul_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwmul_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwmul_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwmul.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwmul_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwmul_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwmul.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwmul_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwmul_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwmul.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwmul_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwmul_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwmul_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwmul_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwmul.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwmul_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwmul_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwmul.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwmul_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwmul_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwmul.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwmul_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmul-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwmul-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmul-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmul-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwmul_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwmul_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwmul_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwmul_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwmul_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwmul_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwmul_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwmul_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwmul_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwmul_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwmul_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwmul_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwmul_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwmul_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwmul_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwmul_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwmul_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwmul_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwmul_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwmul_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwmul_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwmul_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwmul_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwmul.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwmul_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwmul_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwmul.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwmul_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmul.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwmul_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwmul.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwmul_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmul.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwmul_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwmul.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwmul_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmul.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwmul_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwmul_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwmul_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwmul_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwmul_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwmul_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwmul_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwmul.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwmul_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwmul_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwmul.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwmul_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwmul_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwmul.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwmul_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwmul_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwmul_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmul_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwmul_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwmul_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwmul.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwmul_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwmul_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwmul.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwmul_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwmul_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwmul.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwmul_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwmul_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwmul.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwmul_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwmul_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwmul.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwmul_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmul.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwmul_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwmul.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwmul_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmul.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwmul_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmul_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwmul.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwmul_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmul_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmul.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmulsu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwmulsu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmulsu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmulsu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwmulsu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwmulsu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwmulsu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwmulsu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwmulsu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwmulsu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwmulsu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwmulsu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwmulsu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwmulsu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwmulsu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwmulsu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwmulsu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwmulsu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwmulsu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwmulsu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwmulsu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwmulsu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwmulsu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwmulsu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwmulsu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwmulsu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwmulsu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwmulsu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwmulsu_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwmulsu_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwmulsu_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwmulsu_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwmulsu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwmulsu_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwmulsu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwmulsu_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwmulsu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwmulsu_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmulsu_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwmulsu_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwmulsu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwmulsu_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwmulsu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwmulsu_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwmulsu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwmulsu_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwmulsu_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwmulsu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwmulsu_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwmulsu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwmulsu_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwmulsu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmulsu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwmulsu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmulsu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmulsu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwmulsu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwmulsu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwmulsu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwmulsu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwmulsu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwmulsu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwmulsu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwmulsu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwmulsu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwmulsu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwmulsu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwmulsu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwmulsu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwmulsu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwmulsu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwmulsu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwmulsu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwmulsu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwmulsu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwmulsu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwmulsu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwmulsu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwmulsu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwmulsu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwmulsu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmulsu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwmulsu_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwmulsu_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwmulsu_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwmulsu_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwmulsu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwmulsu_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwmulsu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwmulsu_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwmulsu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwmulsu_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmulsu_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwmulsu_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwmulsu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwmulsu_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwmulsu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwmulsu_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwmulsu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwmulsu_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwmulsu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwmulsu_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwmulsu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwmulsu_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwmulsu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwmulsu_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwmulsu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwmulsu_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulsu_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmulsu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmulu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwmulu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmulu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmulu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwmulu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwmulu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwmulu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwmulu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwmulu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwmulu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwmulu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwmulu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwmulu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwmulu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwmulu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwmulu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwmulu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwmulu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwmulu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwmulu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwmulu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwmulu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwmulu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwmulu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwmulu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwmulu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwmulu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwmulu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwmulu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwmulu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwmulu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwmulu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwmulu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwmulu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwmulu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwmulu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwmulu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwmulu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwmulu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwmulu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwmulu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwmulu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwmulu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwmulu_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwmulu_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwmulu_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwmulu_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwmulu_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwmulu_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwmulu_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwmulu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwmulu_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwmulu_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwmulu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwmulu_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwmulu_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwmulu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwmulu_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwmulu_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwmulu_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmulu_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwmulu_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwmulu_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwmulu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwmulu_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwmulu_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwmulu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwmulu_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwmulu_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwmulu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwmulu_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwmulu_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwmulu_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwmulu_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwmulu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwmulu_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwmulu_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwmulu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwmulu_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwmulu_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwmulu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwmulu_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwmulu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwmulu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwmulu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwmulu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwmulu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwmulu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwmulu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwmulu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwmulu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwmulu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwmulu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwmulu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwmulu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwmulu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwmulu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwmulu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwmulu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwmulu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwmulu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwmulu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwmulu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwmulu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwmulu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwmulu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwmulu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwmulu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwmulu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwmulu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwmulu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwmulu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwmulu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwmulu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwmulu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwmulu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwmulu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwmulu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwmulu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwmulu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwmulu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwmulu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwmulu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwmulu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwmulu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwmulu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwmulu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwmulu_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwmulu_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwmulu_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwmulu_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwmulu_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwmulu_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwmulu_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwmulu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwmulu_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwmulu_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwmulu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwmulu_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwmulu_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwmulu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwmulu_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwmulu_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwmulu_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwmulu_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwmulu_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwmulu_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwmulu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwmulu_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwmulu_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwmulu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwmulu_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwmulu_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwmulu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwmulu_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwmulu_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwmulu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwmulu_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwmulu_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwmulu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwmulu_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwmulu_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwmulu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwmulu_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwmulu_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwmulu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwmulu_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwmulu_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwmulu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwredsum-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwredsum-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwredsum-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwredsum-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv1i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv1i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv1i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv1i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv2i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv2i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv2i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv2i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv4i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv4i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv8i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv8i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv8i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv8i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv16i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv16i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv16i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv16i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv32i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv32i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv32i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv32i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv64i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv64i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv64i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv64i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv1i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv1i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv1i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv1i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv2i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv2i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv4i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv4i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv4i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv4i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv8i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv8i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv8i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv8i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv16i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv16i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv16i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv16i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv32i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv32i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv32i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv32i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv1i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv1i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv2i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv2i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv2i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv2i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv4i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv4i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv4i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv4i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv8i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv8i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv8i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv8i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv16i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv16i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv16i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv16i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwredsum-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwredsum-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwredsum-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwredsum-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv1i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv1i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv1i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv1i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv2i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv2i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv2i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv2i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv4i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv4i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv8i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv8i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv8i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv8i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv16i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv16i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv16i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv16i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv32i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv32i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv32i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv32i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwredsum_vs_nxv4i16_nxv64i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv4i16_nxv64i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwredsum_mask_vs_nxv4i16_nxv64i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv4i16_nxv64i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv1i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv1i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv1i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv1i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv2i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv2i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv4i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv4i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv4i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv4i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv8i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv8i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv8i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv8i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv16i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv16i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv16i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv16i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwredsum_vs_nxv2i32_nxv32i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv2i32_nxv32i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwredsum_mask_vs_nxv2i32_nxv32i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv2i32_nxv32i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv1i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv1i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv2i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv2i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv2i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv2i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv4i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv4i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv4i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv4i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv8i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv8i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv8i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv8i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwredsum_vs_nxv1i64_nxv16i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_vs_nxv1i64_nxv16i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwredsum_mask_vs_nxv1i64_nxv16i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsum_mask_vs_nxv1i64_nxv16i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vwredsum.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwredsumu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwredsumu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwredsumu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwredsumu-rv32.ll @@ -10,7 +10,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv1i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv1i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv1i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv1i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv2i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv2i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv2i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv2i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv4i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv4i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv8i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv8i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv8i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv8i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv16i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv16i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv16i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv16i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv32i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv32i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv32i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv32i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv64i8_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv64i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv64i8_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv64i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv1i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv1i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv1i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv1i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv2i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv2i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv4i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv4i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv4i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv4i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv8i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv8i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv8i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv8i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv16i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv16i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv16i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv16i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv32i16_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv32i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv32i16_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv32i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv1i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv1i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv2i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv2i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv2i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv2i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv4i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv4i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv4i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv4i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv8i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv8i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv8i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv8i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv16i32_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv16i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv16i32_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv16i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwredsumu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwredsumu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwredsumu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwredsumu-rv64.ll @@ -10,7 +10,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv1i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv1i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -33,7 +33,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv1i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv1i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -56,7 +56,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv2i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv2i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -79,7 +79,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv2i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv2i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -102,7 +102,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv4i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -125,7 +125,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv4i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv4i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -148,7 +148,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv8i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv8i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -171,7 +171,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv8i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv8i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -194,7 +194,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv16i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv16i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -217,7 +217,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv16i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv16i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -240,7 +240,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv32i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv32i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -263,7 +263,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv32i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv32i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -286,7 +286,7 @@ define @intrinsic_vwredsumu_vs_nxv4i16_nxv64i8_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv4i16_nxv64i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -309,7 +309,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv4i16_nxv64i8_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv4i16_nxv64i8_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -332,7 +332,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv1i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv1i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -355,7 +355,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv1i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv1i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -378,7 +378,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv2i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -401,7 +401,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv2i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv2i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -424,7 +424,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv4i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv4i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -447,7 +447,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv4i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv4i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -470,7 +470,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv8i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv8i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -493,7 +493,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv8i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv8i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv16i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv16i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -539,7 +539,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv16i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv16i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -562,7 +562,7 @@ define @intrinsic_vwredsumu_vs_nxv2i32_nxv32i16_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv2i32_nxv32i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -585,7 +585,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv2i32_nxv32i16_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv2i32_nxv32i16_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -608,7 +608,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv1i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -631,7 +631,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv1i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv1i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -654,7 +654,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv2i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv2i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -677,7 +677,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv2i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv2i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -700,7 +700,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv4i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv4i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -723,7 +723,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv4i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv4i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v10, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv8i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv8i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -769,7 +769,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv8i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv8i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v12, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -792,7 +792,7 @@ define @intrinsic_vwredsumu_vs_nxv1i64_nxv16i32_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_vs_nxv1i64_nxv16i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -815,7 +815,7 @@ define @intrinsic_vwredsumu_mask_vs_nxv1i64_nxv16i32_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwredsumu_mask_vs_nxv1i64_nxv16i32_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vwredsumu.vs v8, v16, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwsub-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwsub-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwsub-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwsub-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwsub_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwsub_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwsub_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwsub_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwsub_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwsub_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwsub_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwsub_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwsub_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwsub_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwsub_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwsub_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwsub_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwsub_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwsub_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwsub_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwsub_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwsub_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwsub_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwsub_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwsub_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwsub_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwsub_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwsub_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwsub_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwsub_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwsub_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwsub_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwsub_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwsub_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwsub_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwsub_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwsub_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwsub_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwsub_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwsub_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwsub_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwsub.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwsub_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwsub_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwsub.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwsub_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwsub_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwsub.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwsub_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwsub_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwsub_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwsub_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwsub_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwsub_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwsub.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwsub_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwsub_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwsub.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwsub_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwsub_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwsub.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwsub_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwsub_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwsub_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwsub_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwsub.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwsub_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwsub_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwsub.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwsub_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwsub_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwsub.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwsub_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwsub-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwsub-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwsub-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwsub-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwsub_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwsub_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwsub_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwsub_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwsub_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwsub_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwsub_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwsub_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwsub_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwsub_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwsub_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwsub_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwsub_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwsub_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwsub_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwsub_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwsub_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwsub_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwsub_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwsub_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwsub_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwsub_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwsub_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwsub.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwsub_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwsub_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwsub.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwsub_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwsub.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwsub_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwsub.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwsub_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwsub.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwsub_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwsub.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwsub_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwsub.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwsub_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwsub_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwsub_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwsub_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwsub_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwsub_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwsub_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwsub.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwsub_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwsub_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwsub.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwsub_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwsub_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwsub.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwsub_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwsub_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwsub_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwsub_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwsub_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwsub_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwsub.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwsub_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwsub_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwsub.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwsub_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwsub_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwsub.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwsub_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwsub_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwsub.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwsub_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwsub_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwsub.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwsub_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwsub.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwsub_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwsub.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwsub_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwsub.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwsub_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwsub.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwsub_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsub.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwsub.w-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwsub.w-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwsub.w-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwsub.w-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwsub.w_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwsub.w_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwsub.w_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwsub.w_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwsub.w_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwsub.w_wv_nxv32i16_nxv32i16_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re8.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vwsub.w_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vwsub.w_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vwsub.w_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vwsub.w_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vwsub.w_wv_nxv16i32_nxv16i32_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -484,7 +484,7 @@ ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -506,7 +506,7 @@ define @intrinsic_vwsub.w_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -551,7 +551,7 @@ define @intrinsic_vwsub.w_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vwsub.w_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vwsub.w_wv_nxv8i64_nxv8i64_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -687,7 +687,7 @@ define @intrinsic_vwsub.w_wx_nxv1i16_nxv1i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv1i16_nxv1i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vwsub.w_wx_nxv2i16_nxv2i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -753,7 +753,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv2i16_nxv2i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vwsub.w_wx_nxv4i16_nxv4i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -797,7 +797,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv4i16_nxv4i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwsub.w_wx_nxv8i16_nxv8i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -841,7 +841,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv8i16_nxv8i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwsub.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -863,7 +863,7 @@ define @intrinsic_vwsub.w_wx_nxv16i16_nxv16i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -885,7 +885,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv16i16_nxv16i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwsub.w_wx_nxv32i16_nxv32i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv32i16_nxv32i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vwsub.w_wx_nxv1i32_nxv1i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv1i32_nxv1i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vwsub.w_wx_nxv2i32_nxv2i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1017,7 +1017,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv2i32_nxv2i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vwsub.w_wx_nxv4i32_nxv4i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1061,7 +1061,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv4i32_nxv4i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwsub.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vwsub.w_wx_nxv8i32_nxv8i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1105,7 +1105,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv8i32_nxv8i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1127,7 +1127,7 @@ define @intrinsic_vwsub.w_wx_nxv16i32_nxv16i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv16i32_nxv16i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1171,7 +1171,7 @@ define @intrinsic_vwsub.w_wx_nxv1i64_nxv1i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv1i64_nxv1i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1215,7 +1215,7 @@ define @intrinsic_vwsub.w_wx_nxv2i64_nxv2i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1237,7 +1237,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv2i64_nxv2i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwsub.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1259,7 +1259,7 @@ define @intrinsic_vwsub.w_wx_nxv4i64_nxv4i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1281,7 +1281,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv4i64_nxv4i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1303,7 +1303,7 @@ define @intrinsic_vwsub.w_wx_nxv8i64_nxv8i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1325,7 +1325,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv8i64_nxv8i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwsub.w-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwsub.w-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwsub.w-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwsub.w-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwsub.w_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwsub.w_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwsub.w_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwsub.w_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwsub.w_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwsub.w_wv_nxv32i16_nxv32i16_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re8.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vwsub.w_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vwsub.w_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vwsub.w_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vwsub.w_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vwsub.w_wv_nxv16i32_nxv16i32_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -484,7 +484,7 @@ ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -506,7 +506,7 @@ define @intrinsic_vwsub.w_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwsub.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -551,7 +551,7 @@ define @intrinsic_vwsub.w_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwsub.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwsub.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vwsub.w_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwsub.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vwsub.w_mask_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwsub.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vwsub.w_wv_nxv8i64_nxv8i64_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwsub.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vwsub.w_mask_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsub.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -687,7 +687,7 @@ define @intrinsic_vwsub.w_wx_nxv1i16_nxv1i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv1i16_nxv1i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vwsub.w_wx_nxv2i16_nxv2i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -753,7 +753,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv2i16_nxv2i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vwsub.w_wx_nxv4i16_nxv4i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -797,7 +797,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv4i16_nxv4i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwsub.w_wx_nxv8i16_nxv8i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -841,7 +841,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv8i16_nxv8i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwsub.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -863,7 +863,7 @@ define @intrinsic_vwsub.w_wx_nxv16i16_nxv16i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -885,7 +885,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv16i16_nxv16i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwsub.w_wx_nxv32i16_nxv32i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv32i16_nxv32i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vwsub.w_wx_nxv1i32_nxv1i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv1i32_nxv1i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vwsub.w_wx_nxv2i32_nxv2i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1017,7 +1017,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv2i32_nxv2i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vwsub.w_wx_nxv4i32_nxv4i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1061,7 +1061,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv4i32_nxv4i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwsub.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vwsub.w_wx_nxv8i32_nxv8i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1105,7 +1105,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv8i32_nxv8i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1127,7 +1127,7 @@ define @intrinsic_vwsub.w_wx_nxv16i32_nxv16i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv16i32_nxv16i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1171,7 +1171,7 @@ define @intrinsic_vwsub.w_wx_nxv1i64_nxv1i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv1i64_nxv1i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1215,7 +1215,7 @@ define @intrinsic_vwsub.w_wx_nxv2i64_nxv2i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1237,7 +1237,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv2i64_nxv2i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwsub.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1259,7 +1259,7 @@ define @intrinsic_vwsub.w_wx_nxv4i64_nxv4i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1281,7 +1281,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv4i64_nxv4i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwsub.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1303,7 +1303,7 @@ define @intrinsic_vwsub.w_wx_nxv8i64_nxv8i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwsub.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1325,7 +1325,7 @@ define @intrinsic_vwsub.w_mask_wx_nxv8i64_nxv8i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsub.w_mask_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsub.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwsubu-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwsubu-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwsubu-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwsubu-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwsubu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwsubu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwsubu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwsubu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwsubu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwsubu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwsubu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwsubu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwsubu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwsubu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwsubu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwsubu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwsubu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwsubu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwsubu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwsubu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwsubu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwsubu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwsubu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwsubu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwsubu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwsubu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwsubu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwsubu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwsubu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwsubu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwsubu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwsubu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwsubu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwsubu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwsubu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwsubu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwsubu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwsubu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwsubu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwsubu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwsubu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwsubu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwsubu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwsubu_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwsubu_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwsubu_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwsubu_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwsubu_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwsubu_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwsubu_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwsubu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwsubu_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwsubu_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwsubu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwsubu_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwsubu_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwsubu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwsubu_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwsubu_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwsubu_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwsubu_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwsubu_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwsubu_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwsubu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwsubu_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwsubu_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwsubu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwsubu_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwsubu_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwsubu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwsubu_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwsubu_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwsubu_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwsubu_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwsubu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwsubu_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwsubu_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwsubu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwsubu_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwsubu_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwsubu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwsubu_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwsubu-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwsubu-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwsubu-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwsubu-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwsubu_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwsubu_mask_vv_nxv1i16_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv1i16_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwsubu_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwsubu_mask_vv_nxv2i16_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv2i16_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwsubu_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwsubu_mask_vv_nxv4i16_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv4i16_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwsubu_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwsubu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwsubu_mask_vv_nxv8i16_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv8i16_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwsubu_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwsubu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwsubu_mask_vv_nxv16i16_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv16i16_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwsubu_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwsubu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -257,7 +257,7 @@ define @intrinsic_vwsubu_mask_vv_nxv32i16_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv32i16_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -279,7 +279,7 @@ define @intrinsic_vwsubu_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -302,7 +302,7 @@ define @intrinsic_vwsubu_mask_vv_nxv1i32_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv1i32_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -324,7 +324,7 @@ define @intrinsic_vwsubu_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -347,7 +347,7 @@ define @intrinsic_vwsubu_mask_vv_nxv2i32_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv2i32_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -369,7 +369,7 @@ define @intrinsic_vwsubu_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwsubu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -392,7 +392,7 @@ define @intrinsic_vwsubu_mask_vv_nxv4i32_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv4i32_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -414,7 +414,7 @@ define @intrinsic_vwsubu_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwsubu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -437,7 +437,7 @@ define @intrinsic_vwsubu_mask_vv_nxv8i32_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv8i32_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vwsubu_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwsubu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -482,7 +482,7 @@ define @intrinsic_vwsubu_mask_vv_nxv16i32_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv16i32_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -504,7 +504,7 @@ define @intrinsic_vwsubu_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwsubu.vv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -527,7 +527,7 @@ define @intrinsic_vwsubu_mask_vv_nxv1i64_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv1i64_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -549,7 +549,7 @@ define @intrinsic_vwsubu_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwsubu.vv v26, v8, v9 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -572,7 +572,7 @@ define @intrinsic_vwsubu_mask_vv_nxv2i64_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv2i64_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v10, v11, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -594,7 +594,7 @@ define @intrinsic_vwsubu_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwsubu.vv v28, v8, v10 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -617,7 +617,7 @@ define @intrinsic_vwsubu_mask_vv_nxv4i64_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv4i64_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v12, v14, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -639,7 +639,7 @@ define @intrinsic_vwsubu_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwsubu.vv v16, v8, v12 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -662,7 +662,7 @@ define @intrinsic_vwsubu_mask_vv_nxv8i64_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vv_nxv8i64_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vwsubu.vv v8, v16, v20, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -684,7 +684,7 @@ define @intrinsic_vwsubu_vx_nxv1i16_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -707,7 +707,7 @@ define @intrinsic_vwsubu_mask_vx_nxv1i16_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv1i16_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -729,7 +729,7 @@ define @intrinsic_vwsubu_vx_nxv2i16_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -752,7 +752,7 @@ define @intrinsic_vwsubu_mask_vx_nxv2i16_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv2i16_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -774,7 +774,7 @@ define @intrinsic_vwsubu_vx_nxv4i16_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -797,7 +797,7 @@ define @intrinsic_vwsubu_mask_vx_nxv4i16_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv4i16_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwsubu_vx_nxv8i16_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwsubu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -842,7 +842,7 @@ define @intrinsic_vwsubu_mask_vx_nxv8i16_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv8i16_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -864,7 +864,7 @@ define @intrinsic_vwsubu_vx_nxv16i16_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwsubu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -887,7 +887,7 @@ define @intrinsic_vwsubu_mask_vx_nxv16i16_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv16i16_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -909,7 +909,7 @@ define @intrinsic_vwsubu_vx_nxv32i16_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwsubu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -932,7 +932,7 @@ define @intrinsic_vwsubu_mask_vx_nxv32i16_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv32i16_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -954,7 +954,7 @@ define @intrinsic_vwsubu_vx_nxv1i32_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -977,7 +977,7 @@ define @intrinsic_vwsubu_mask_vx_nxv1i32_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv1i32_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -999,7 +999,7 @@ define @intrinsic_vwsubu_vx_nxv2i32_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1022,7 +1022,7 @@ define @intrinsic_vwsubu_mask_vx_nxv2i32_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv2i32_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1044,7 +1044,7 @@ define @intrinsic_vwsubu_vx_nxv4i32_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwsubu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1067,7 +1067,7 @@ define @intrinsic_vwsubu_mask_vx_nxv4i32_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv4i32_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1089,7 +1089,7 @@ define @intrinsic_vwsubu_vx_nxv8i32_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwsubu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1112,7 +1112,7 @@ define @intrinsic_vwsubu_mask_vx_nxv8i32_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv8i32_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1134,7 +1134,7 @@ define @intrinsic_vwsubu_vx_nxv16i32_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwsubu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1157,7 +1157,7 @@ define @intrinsic_vwsubu_mask_vx_nxv16i32_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv16i32_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vwsubu_vx_nxv1i64_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwsubu.vx v25, v8, a0 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1202,7 +1202,7 @@ define @intrinsic_vwsubu_mask_vx_nxv1i64_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv1i64_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1224,7 +1224,7 @@ define @intrinsic_vwsubu_vx_nxv2i64_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwsubu.vx v26, v8, a0 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1247,7 +1247,7 @@ define @intrinsic_vwsubu_mask_vx_nxv2i64_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv2i64_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1269,7 +1269,7 @@ define @intrinsic_vwsubu_vx_nxv4i64_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwsubu.vx v28, v8, a0 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1292,7 +1292,7 @@ define @intrinsic_vwsubu_mask_vx_nxv4i64_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv4i64_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1314,7 +1314,7 @@ define @intrinsic_vwsubu_vx_nxv8i64_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwsubu.vx v16, v8, a0 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1337,7 +1337,7 @@ define @intrinsic_vwsubu_mask_vx_nxv8i64_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu_mask_vx_nxv8i64_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsubu.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwsubu.w-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vwsubu.w-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwsubu.w-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwsubu.w-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vwsubu.w_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwsubu.w_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwsubu.w_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwsubu.w_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwsubu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwsubu.w_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwsubu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwsubu.w_wv_nxv32i16_nxv32i16_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwsubu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re8.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vwsubu.w_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vwsubu.w_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vwsubu.w_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwsubu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vwsubu.w_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwsubu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vwsubu.w_wv_nxv16i32_nxv16i32_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwsubu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -484,7 +484,7 @@ ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -506,7 +506,7 @@ define @intrinsic_vwsubu.w_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -551,7 +551,7 @@ define @intrinsic_vwsubu.w_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwsubu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vwsubu.w_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwsubu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vwsubu.w_wv_nxv8i64_nxv8i64_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwsubu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -687,7 +687,7 @@ define @intrinsic_vwsubu.w_wx_nxv1i16_nxv1i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv1i16_nxv1i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vwsubu.w_wx_nxv2i16_nxv2i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -753,7 +753,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv2i16_nxv2i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vwsubu.w_wx_nxv4i16_nxv4i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -797,7 +797,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv4i16_nxv4i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwsubu.w_wx_nxv8i16_nxv8i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -841,7 +841,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv8i16_nxv8i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -863,7 +863,7 @@ define @intrinsic_vwsubu.w_wx_nxv16i16_nxv16i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -885,7 +885,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv16i16_nxv16i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwsubu.w_wx_nxv32i16_nxv32i16_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv32i16_nxv32i16_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vwsubu.w_wx_nxv1i32_nxv1i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv1i32_nxv1i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vwsubu.w_wx_nxv2i32_nxv2i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1017,7 +1017,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv2i32_nxv2i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vwsubu.w_wx_nxv4i32_nxv4i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1061,7 +1061,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv4i32_nxv4i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vwsubu.w_wx_nxv8i32_nxv8i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1105,7 +1105,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv8i32_nxv8i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1127,7 +1127,7 @@ define @intrinsic_vwsubu.w_wx_nxv16i32_nxv16i32_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv16i32_nxv16i32_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1171,7 +1171,7 @@ define @intrinsic_vwsubu.w_wx_nxv1i64_nxv1i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv1i64_nxv1i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1215,7 +1215,7 @@ define @intrinsic_vwsubu.w_wx_nxv2i64_nxv2i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1237,7 +1237,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv2i64_nxv2i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1259,7 +1259,7 @@ define @intrinsic_vwsubu.w_wx_nxv4i64_nxv4i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1281,7 +1281,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv4i64_nxv4i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1303,7 +1303,7 @@ define @intrinsic_vwsubu.w_wx_nxv8i64_nxv8i64_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1325,7 +1325,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv8i64_nxv8i64_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vwsubu.w-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vwsubu.w-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vwsubu.w-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vwsubu.w-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vwsubu.w_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -32,7 +32,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv1i16_nxv1i16_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv1i16_nxv1i16_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -54,7 +54,7 @@ define @intrinsic_vwsubu.w_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -77,7 +77,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv2i16_nxv2i16_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv2i16_nxv2i16_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -99,7 +99,7 @@ define @intrinsic_vwsubu.w_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -122,7 +122,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv4i16_nxv4i16_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv4i16_nxv4i16_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -144,7 +144,7 @@ define @intrinsic_vwsubu.w_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vwsubu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -167,7 +167,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv8i16_nxv8i16_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv8i16_nxv8i16_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -189,7 +189,7 @@ define @intrinsic_vwsubu.w_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vwsubu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -212,7 +212,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv16i16_nxv16i16_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv16i16_nxv16i16_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -234,7 +234,7 @@ define @intrinsic_vwsubu.w_wv_nxv32i16_nxv32i16_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vwsubu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -258,7 +258,7 @@ ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv32i16_nxv32i16_nxv32i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re8.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -280,7 +280,7 @@ define @intrinsic_vwsubu.w_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -303,7 +303,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv1i32_nxv1i32_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv1i32_nxv1i32_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -325,7 +325,7 @@ define @intrinsic_vwsubu.w_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -348,7 +348,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv2i32_nxv2i32_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv2i32_nxv2i32_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -370,7 +370,7 @@ define @intrinsic_vwsubu.w_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vwsubu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -393,7 +393,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv4i32_nxv4i32_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv4i32_nxv4i32_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -415,7 +415,7 @@ define @intrinsic_vwsubu.w_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vwsubu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -438,7 +438,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv8i32_nxv8i32_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv8i32_nxv8i32_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -460,7 +460,7 @@ define @intrinsic_vwsubu.w_wv_nxv16i32_nxv16i32_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vwsubu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -484,7 +484,7 @@ ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv16i32_nxv16i32_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re16.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -506,7 +506,7 @@ define @intrinsic_vwsubu.w_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vwsubu.wv v25, v8, v9 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -529,7 +529,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv1i64_nxv1i64_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv1i64_nxv1i64_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -551,7 +551,7 @@ define @intrinsic_vwsubu.w_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vwsubu.wv v26, v8, v10 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -574,7 +574,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv2i64_nxv2i64_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv2i64_nxv2i64_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -596,7 +596,7 @@ define @intrinsic_vwsubu.w_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vwsubu.wv v28, v8, v12 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -619,7 +619,7 @@ define @intrinsic_vwsubu.w_mask_wv_nxv4i64_nxv4i64_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv4i64_nxv4i64_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -641,7 +641,7 @@ define @intrinsic_vwsubu.w_wv_nxv8i64_nxv8i64_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vwsubu.wv v24, v8, v16 ; CHECK-NEXT: vmv8r.v v8, v24 ; CHECK-NEXT: jalr zero, 0(ra) @@ -665,7 +665,7 @@ ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wv_nxv8i64_nxv8i64_nxv8i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl4re32.v v28, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsubu.wv v8, v16, v28, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -687,7 +687,7 @@ define @intrinsic_vwsubu.w_wx_nxv1i16_nxv1i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -709,7 +709,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv1i16_nxv1i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv1i16_nxv1i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -731,7 +731,7 @@ define @intrinsic_vwsubu.w_wx_nxv2i16_nxv2i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -753,7 +753,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv2i16_nxv2i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv2i16_nxv2i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -775,7 +775,7 @@ define @intrinsic_vwsubu.w_wx_nxv4i16_nxv4i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -797,7 +797,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv4i16_nxv4i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv4i16_nxv4i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -819,7 +819,7 @@ define @intrinsic_vwsubu.w_wx_nxv8i16_nxv8i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -841,7 +841,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv8i16_nxv8i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv8i16_nxv8i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -863,7 +863,7 @@ define @intrinsic_vwsubu.w_wx_nxv16i16_nxv16i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -885,7 +885,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv16i16_nxv16i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv16i16_nxv16i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -907,7 +907,7 @@ define @intrinsic_vwsubu.w_wx_nxv32i16_nxv32i16_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -929,7 +929,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv32i16_nxv32i16_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv32i16_nxv32i16_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vwsubu.w_wx_nxv1i32_nxv1i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -973,7 +973,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv1i32_nxv1i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv1i32_nxv1i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -995,7 +995,7 @@ define @intrinsic_vwsubu.w_wx_nxv2i32_nxv2i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1017,7 +1017,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv2i32_nxv2i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv2i32_nxv2i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1039,7 +1039,7 @@ define @intrinsic_vwsubu.w_wx_nxv4i32_nxv4i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1061,7 +1061,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv4i32_nxv4i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv4i32_nxv4i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1083,7 +1083,7 @@ define @intrinsic_vwsubu.w_wx_nxv8i32_nxv8i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1105,7 +1105,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv8i32_nxv8i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv8i32_nxv8i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1127,7 +1127,7 @@ define @intrinsic_vwsubu.w_wx_nxv16i32_nxv16i32_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1149,7 +1149,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv16i32_nxv16i32_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv16i32_nxv16i32_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1171,7 +1171,7 @@ define @intrinsic_vwsubu.w_wx_nxv1i64_nxv1i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1193,7 +1193,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv1i64_nxv1i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv1i64_nxv1i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1215,7 +1215,7 @@ define @intrinsic_vwsubu.w_wx_nxv2i64_nxv2i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1237,7 +1237,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv2i64_nxv2i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv2i64_nxv2i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1259,7 +1259,7 @@ define @intrinsic_vwsubu.w_wx_nxv4i64_nxv4i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1281,7 +1281,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv4i64_nxv4i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv4i64_nxv4i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1303,7 +1303,7 @@ define @intrinsic_vwsubu.w_wx_nxv8i64_nxv8i64_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vwsubu.wx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1325,7 +1325,7 @@ define @intrinsic_vwsubu.w_mask_wx_nxv8i64_nxv8i64_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vwsubu.w_mask_wx_nxv8i64_nxv8i64_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vwsubu.wx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vxor-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vxor-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vxor-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vxor-rv32.ll @@ -9,7 +9,7 @@ define @intrinsic_vxor_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vxor_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vxor_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vxor_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vxor_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vxor_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vxor_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vxor_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vxor_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vxor_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vxor_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vxor_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vxor_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vxor_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vxor_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vxor_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vxor_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vxor_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vxor_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vxor_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vxor_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vxor_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vxor_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vxor_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vxor_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vxor_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vxor_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vxor_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vxor_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vxor_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vxor_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vxor_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vxor_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vxor_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vxor_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vxor_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vxor_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vxor_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vxor_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vxor_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vxor_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vxor_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vxor_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vxor_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vxor_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vxor_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vxor_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vxor_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vxor_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vxor_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vxor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vxor_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vxor_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vxor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vxor_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vxor_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vxor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vxor_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vxor_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vxor_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vxor_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vxor_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vxor_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vxor_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vxor_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vxor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vxor_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vxor_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vxor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vxor_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vxor_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vxor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vxor_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vxor_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vxor_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vxor_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vxor_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vxor_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vxor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vxor_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vxor_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vxor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vxor_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i32 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vxor_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i32 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vxor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1776,7 +1776,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero ; CHECK-NEXT: vxor.vv v8, v8, v25 @@ -1804,10 +1804,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v25, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v25, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1833,7 +1833,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero ; CHECK-NEXT: vxor.vv v8, v8, v26 @@ -1861,10 +1861,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v26, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v26, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1890,7 +1890,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero ; CHECK-NEXT: vxor.vv v8, v8, v28 @@ -1918,10 +1918,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v28, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v28, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1947,7 +1947,7 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v16, (a0), zero ; CHECK-NEXT: vxor.vv v8, v8, v16 @@ -1975,10 +1975,10 @@ ; CHECK-NEXT: addi sp, sp, -16 ; CHECK-NEXT: sw a1, 12(sp) ; CHECK-NEXT: sw a0, 8(sp) -; CHECK-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; CHECK-NEXT: addi a0, sp, 8 ; CHECK-NEXT: vlse64.v v24, (a0), zero -; CHECK-NEXT: vsetvli a0, a2, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a2, e64,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: addi sp, sp, 16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1996,7 +1996,7 @@ define @intrinsic_vxor_vi_nxv1i8_nxv1i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2011,7 +2011,7 @@ define @intrinsic_vxor_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2028,7 +2028,7 @@ define @intrinsic_vxor_vi_nxv2i8_nxv2i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2043,7 +2043,7 @@ define @intrinsic_vxor_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2060,7 +2060,7 @@ define @intrinsic_vxor_vi_nxv4i8_nxv4i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2075,7 +2075,7 @@ define @intrinsic_vxor_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2092,7 +2092,7 @@ define @intrinsic_vxor_vi_nxv8i8_nxv8i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2107,7 +2107,7 @@ define @intrinsic_vxor_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2124,7 +2124,7 @@ define @intrinsic_vxor_vi_nxv16i8_nxv16i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2139,7 +2139,7 @@ define @intrinsic_vxor_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vxor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2156,7 +2156,7 @@ define @intrinsic_vxor_vi_nxv32i8_nxv32i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2171,7 +2171,7 @@ define @intrinsic_vxor_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vxor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2188,7 +2188,7 @@ define @intrinsic_vxor_vi_nxv64i8_nxv64i8_i8( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2203,7 +2203,7 @@ define @intrinsic_vxor_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vxor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2220,7 +2220,7 @@ define @intrinsic_vxor_vi_nxv1i16_nxv1i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2235,7 +2235,7 @@ define @intrinsic_vxor_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2252,7 +2252,7 @@ define @intrinsic_vxor_vi_nxv2i16_nxv2i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2267,7 +2267,7 @@ define @intrinsic_vxor_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2284,7 +2284,7 @@ define @intrinsic_vxor_vi_nxv4i16_nxv4i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2299,7 +2299,7 @@ define @intrinsic_vxor_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2316,7 +2316,7 @@ define @intrinsic_vxor_vi_nxv8i16_nxv8i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2331,7 +2331,7 @@ define @intrinsic_vxor_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vxor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2348,7 +2348,7 @@ define @intrinsic_vxor_vi_nxv16i16_nxv16i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2363,7 +2363,7 @@ define @intrinsic_vxor_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vxor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2380,7 +2380,7 @@ define @intrinsic_vxor_vi_nxv32i16_nxv32i16_i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2395,7 +2395,7 @@ define @intrinsic_vxor_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vxor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2412,7 +2412,7 @@ define @intrinsic_vxor_vi_nxv1i32_nxv1i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2427,7 +2427,7 @@ define @intrinsic_vxor_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2444,7 +2444,7 @@ define @intrinsic_vxor_vi_nxv2i32_nxv2i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2459,7 +2459,7 @@ define @intrinsic_vxor_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2476,7 +2476,7 @@ define @intrinsic_vxor_vi_nxv4i32_nxv4i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2491,7 +2491,7 @@ define @intrinsic_vxor_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vxor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2508,7 +2508,7 @@ define @intrinsic_vxor_vi_nxv8i32_nxv8i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2523,7 +2523,7 @@ define @intrinsic_vxor_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vxor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2540,7 +2540,7 @@ define @intrinsic_vxor_vi_nxv16i32_nxv16i32_i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2555,7 +2555,7 @@ define @intrinsic_vxor_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vxor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2572,7 +2572,7 @@ define @intrinsic_vxor_vi_nxv1i64_nxv1i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2587,7 +2587,7 @@ define @intrinsic_vxor_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2604,7 +2604,7 @@ define @intrinsic_vxor_vi_nxv2i64_nxv2i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2619,7 +2619,7 @@ define @intrinsic_vxor_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vxor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2636,7 +2636,7 @@ define @intrinsic_vxor_vi_nxv4i64_nxv4i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2651,7 +2651,7 @@ define @intrinsic_vxor_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vxor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2668,7 +2668,7 @@ define @intrinsic_vxor_vi_nxv8i64_nxv8i64_i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2683,7 +2683,7 @@ define @intrinsic_vxor_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vxor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vxor-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vxor-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vxor-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vxor-rv64.ll @@ -9,7 +9,7 @@ define @intrinsic_vxor_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -31,7 +31,7 @@ define @intrinsic_vxor_mask_vv_nxv1i8_nxv1i8_nxv1i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv1i8_nxv1i8_nxv1i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -53,7 +53,7 @@ define @intrinsic_vxor_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -75,7 +75,7 @@ define @intrinsic_vxor_mask_vv_nxv2i8_nxv2i8_nxv2i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv2i8_nxv2i8_nxv2i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -97,7 +97,7 @@ define @intrinsic_vxor_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -119,7 +119,7 @@ define @intrinsic_vxor_mask_vv_nxv4i8_nxv4i8_nxv4i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv4i8_nxv4i8_nxv4i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -141,7 +141,7 @@ define @intrinsic_vxor_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -163,7 +163,7 @@ define @intrinsic_vxor_mask_vv_nxv8i8_nxv8i8_nxv8i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv8i8_nxv8i8_nxv8i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -185,7 +185,7 @@ define @intrinsic_vxor_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -207,7 +207,7 @@ define @intrinsic_vxor_mask_vv_nxv16i8_nxv16i8_nxv16i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv16i8_nxv16i8_nxv16i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -229,7 +229,7 @@ define @intrinsic_vxor_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -251,7 +251,7 @@ define @intrinsic_vxor_mask_vv_nxv32i8_nxv32i8_nxv32i8( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv32i8_nxv32i8_nxv32i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -273,7 +273,7 @@ define @intrinsic_vxor_vv_nxv64i8_nxv64i8_nxv64i8( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -296,7 +296,7 @@ ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv64i8_nxv64i8_nxv64i8: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re8.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -318,7 +318,7 @@ define @intrinsic_vxor_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -340,7 +340,7 @@ define @intrinsic_vxor_mask_vv_nxv1i16_nxv1i16_nxv1i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv1i16_nxv1i16_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -362,7 +362,7 @@ define @intrinsic_vxor_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -384,7 +384,7 @@ define @intrinsic_vxor_mask_vv_nxv2i16_nxv2i16_nxv2i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv2i16_nxv2i16_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -406,7 +406,7 @@ define @intrinsic_vxor_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -428,7 +428,7 @@ define @intrinsic_vxor_mask_vv_nxv4i16_nxv4i16_nxv4i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv4i16_nxv4i16_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -450,7 +450,7 @@ define @intrinsic_vxor_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -472,7 +472,7 @@ define @intrinsic_vxor_mask_vv_nxv8i16_nxv8i16_nxv8i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv8i16_nxv8i16_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -494,7 +494,7 @@ define @intrinsic_vxor_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -516,7 +516,7 @@ define @intrinsic_vxor_mask_vv_nxv16i16_nxv16i16_nxv16i16( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv16i16_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -538,7 +538,7 @@ define @intrinsic_vxor_vv_nxv32i16_nxv32i16_nxv32i16( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -561,7 +561,7 @@ ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv32i16_nxv32i16_nxv32i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re16.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -583,7 +583,7 @@ define @intrinsic_vxor_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -605,7 +605,7 @@ define @intrinsic_vxor_mask_vv_nxv1i32_nxv1i32_nxv1i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv1i32_nxv1i32_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -627,7 +627,7 @@ define @intrinsic_vxor_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -649,7 +649,7 @@ define @intrinsic_vxor_mask_vv_nxv2i32_nxv2i32_nxv2i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv2i32_nxv2i32_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -671,7 +671,7 @@ define @intrinsic_vxor_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -693,7 +693,7 @@ define @intrinsic_vxor_mask_vv_nxv4i32_nxv4i32_nxv4i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv4i32_nxv4i32_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -715,7 +715,7 @@ define @intrinsic_vxor_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -737,7 +737,7 @@ define @intrinsic_vxor_mask_vv_nxv8i32_nxv8i32_nxv8i32( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv8i32_nxv8i32_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -759,7 +759,7 @@ define @intrinsic_vxor_vv_nxv16i32_nxv16i32_nxv16i32( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -782,7 +782,7 @@ ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv16i32_nxv16i32_nxv16i32: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re32.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -804,7 +804,7 @@ define @intrinsic_vxor_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -826,7 +826,7 @@ define @intrinsic_vxor_mask_vv_nxv1i64_nxv1i64_nxv1i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv1i64_nxv1i64_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vxor.vv v8, v9, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -848,7 +848,7 @@ define @intrinsic_vxor_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -870,7 +870,7 @@ define @intrinsic_vxor_mask_vv_nxv2i64_nxv2i64_nxv2i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv2i64_nxv2i64_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vxor.vv v8, v10, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -892,7 +892,7 @@ define @intrinsic_vxor_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -914,7 +914,7 @@ define @intrinsic_vxor_mask_vv_nxv4i64_nxv4i64_nxv4i64( %0, %1, %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv4i64_nxv4i64_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vxor.vv v8, v12, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -936,7 +936,7 @@ define @intrinsic_vxor_vv_nxv8i64_nxv8i64_nxv8i64( %0, %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -959,7 +959,7 @@ ; CHECK-LABEL: intrinsic_vxor_mask_vv_nxv8i64_nxv8i64_nxv8i64: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vl8re64.v v24, (a0) -; CHECK-NEXT: vsetvli a0, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vxor.vv v8, v16, v24, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -981,7 +981,7 @@ define @intrinsic_vxor_vx_nxv1i8_nxv1i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1003,7 +1003,7 @@ define @intrinsic_vxor_mask_vx_nxv1i8_nxv1i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1025,7 +1025,7 @@ define @intrinsic_vxor_vx_nxv2i8_nxv2i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1047,7 +1047,7 @@ define @intrinsic_vxor_mask_vx_nxv2i8_nxv2i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1069,7 +1069,7 @@ define @intrinsic_vxor_vx_nxv4i8_nxv4i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1091,7 +1091,7 @@ define @intrinsic_vxor_mask_vx_nxv4i8_nxv4i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1113,7 +1113,7 @@ define @intrinsic_vxor_vx_nxv8i8_nxv8i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1135,7 +1135,7 @@ define @intrinsic_vxor_mask_vx_nxv8i8_nxv8i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1157,7 +1157,7 @@ define @intrinsic_vxor_vx_nxv16i8_nxv16i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1179,7 +1179,7 @@ define @intrinsic_vxor_mask_vx_nxv16i8_nxv16i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,tu,mu ; CHECK-NEXT: vxor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1201,7 +1201,7 @@ define @intrinsic_vxor_vx_nxv32i8_nxv32i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1223,7 +1223,7 @@ define @intrinsic_vxor_mask_vx_nxv32i8_nxv32i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,tu,mu ; CHECK-NEXT: vxor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1245,7 +1245,7 @@ define @intrinsic_vxor_vx_nxv64i8_nxv64i8_i8( %0, i8 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1267,7 +1267,7 @@ define @intrinsic_vxor_mask_vx_nxv64i8_nxv64i8_i8( %0, %1, i8 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,tu,mu ; CHECK-NEXT: vxor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1289,7 +1289,7 @@ define @intrinsic_vxor_vx_nxv1i16_nxv1i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1311,7 +1311,7 @@ define @intrinsic_vxor_mask_vx_nxv1i16_nxv1i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1333,7 +1333,7 @@ define @intrinsic_vxor_vx_nxv2i16_nxv2i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1355,7 +1355,7 @@ define @intrinsic_vxor_mask_vx_nxv2i16_nxv2i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1377,7 +1377,7 @@ define @intrinsic_vxor_vx_nxv4i16_nxv4i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1399,7 +1399,7 @@ define @intrinsic_vxor_mask_vx_nxv4i16_nxv4i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1421,7 +1421,7 @@ define @intrinsic_vxor_vx_nxv8i16_nxv8i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1443,7 +1443,7 @@ define @intrinsic_vxor_mask_vx_nxv8i16_nxv8i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,tu,mu ; CHECK-NEXT: vxor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1465,7 +1465,7 @@ define @intrinsic_vxor_vx_nxv16i16_nxv16i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1487,7 +1487,7 @@ define @intrinsic_vxor_mask_vx_nxv16i16_nxv16i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,tu,mu ; CHECK-NEXT: vxor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1509,7 +1509,7 @@ define @intrinsic_vxor_vx_nxv32i16_nxv32i16_i16( %0, i16 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1531,7 +1531,7 @@ define @intrinsic_vxor_mask_vx_nxv32i16_nxv32i16_i16( %0, %1, i16 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,tu,mu ; CHECK-NEXT: vxor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1553,7 +1553,7 @@ define @intrinsic_vxor_vx_nxv1i32_nxv1i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1575,7 +1575,7 @@ define @intrinsic_vxor_mask_vx_nxv1i32_nxv1i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1597,7 +1597,7 @@ define @intrinsic_vxor_vx_nxv2i32_nxv2i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1619,7 +1619,7 @@ define @intrinsic_vxor_mask_vx_nxv2i32_nxv2i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1641,7 +1641,7 @@ define @intrinsic_vxor_vx_nxv4i32_nxv4i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1663,7 +1663,7 @@ define @intrinsic_vxor_mask_vx_nxv4i32_nxv4i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,tu,mu ; CHECK-NEXT: vxor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1685,7 +1685,7 @@ define @intrinsic_vxor_vx_nxv8i32_nxv8i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1707,7 +1707,7 @@ define @intrinsic_vxor_mask_vx_nxv8i32_nxv8i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,tu,mu ; CHECK-NEXT: vxor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1729,7 +1729,7 @@ define @intrinsic_vxor_vx_nxv16i32_nxv16i32_i32( %0, i32 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1751,7 +1751,7 @@ define @intrinsic_vxor_mask_vx_nxv16i32_nxv16i32_i32( %0, %1, i32 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,tu,mu ; CHECK-NEXT: vxor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1773,7 +1773,7 @@ define @intrinsic_vxor_vx_nxv1i64_nxv1i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1795,7 +1795,7 @@ define @intrinsic_vxor_mask_vx_nxv1i64_nxv1i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m1,tu,mu ; CHECK-NEXT: vxor.vx v8, v9, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1817,7 +1817,7 @@ define @intrinsic_vxor_vx_nxv2i64_nxv2i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1839,7 +1839,7 @@ define @intrinsic_vxor_mask_vx_nxv2i64_nxv2i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m2,tu,mu ; CHECK-NEXT: vxor.vx v8, v10, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1861,7 +1861,7 @@ define @intrinsic_vxor_vx_nxv4i64_nxv4i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1883,7 +1883,7 @@ define @intrinsic_vxor_mask_vx_nxv4i64_nxv4i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m4,tu,mu ; CHECK-NEXT: vxor.vx v8, v12, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1905,7 +1905,7 @@ define @intrinsic_vxor_vx_nxv8i64_nxv8i64_i64( %0, i64 %1, i64 %2) nounwind { ; CHECK-LABEL: intrinsic_vxor_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1927,7 +1927,7 @@ define @intrinsic_vxor_mask_vx_nxv8i64_nxv8i64_i64( %0, %1, i64 %2, %3, i64 %4) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vx_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a1, a1, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a1, e64,m8,tu,mu ; CHECK-NEXT: vxor.vx v8, v16, a0, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1944,7 +1944,7 @@ define @intrinsic_vxor_vi_nxv1i8_nxv1i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1959,7 +1959,7 @@ define @intrinsic_vxor_mask_vi_nxv1i8_nxv1i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv1i8_nxv1i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1976,7 +1976,7 @@ define @intrinsic_vxor_vi_nxv2i8_nxv2i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1991,7 +1991,7 @@ define @intrinsic_vxor_mask_vi_nxv2i8_nxv2i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv2i8_nxv2i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2008,7 +2008,7 @@ define @intrinsic_vxor_vi_nxv4i8_nxv4i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2023,7 +2023,7 @@ define @intrinsic_vxor_mask_vi_nxv4i8_nxv4i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv4i8_nxv4i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2040,7 +2040,7 @@ define @intrinsic_vxor_vi_nxv8i8_nxv8i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2055,7 +2055,7 @@ define @intrinsic_vxor_mask_vi_nxv8i8_nxv8i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv8i8_nxv8i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2072,7 +2072,7 @@ define @intrinsic_vxor_vi_nxv16i8_nxv16i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2087,7 +2087,7 @@ define @intrinsic_vxor_mask_vi_nxv16i8_nxv16i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv16i8_nxv16i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,tu,mu ; CHECK-NEXT: vxor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2104,7 +2104,7 @@ define @intrinsic_vxor_vi_nxv32i8_nxv32i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2119,7 +2119,7 @@ define @intrinsic_vxor_mask_vi_nxv32i8_nxv32i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv32i8_nxv32i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,tu,mu ; CHECK-NEXT: vxor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2136,7 +2136,7 @@ define @intrinsic_vxor_vi_nxv64i8_nxv64i8_i8( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2151,7 +2151,7 @@ define @intrinsic_vxor_mask_vi_nxv64i8_nxv64i8_i8( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv64i8_nxv64i8_i8: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e8,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,tu,mu ; CHECK-NEXT: vxor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2168,7 +2168,7 @@ define @intrinsic_vxor_vi_nxv1i16_nxv1i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2183,7 +2183,7 @@ define @intrinsic_vxor_mask_vi_nxv1i16_nxv1i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv1i16_nxv1i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2200,7 +2200,7 @@ define @intrinsic_vxor_vi_nxv2i16_nxv2i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2215,7 +2215,7 @@ define @intrinsic_vxor_mask_vi_nxv2i16_nxv2i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv2i16_nxv2i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2232,7 +2232,7 @@ define @intrinsic_vxor_vi_nxv4i16_nxv4i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2247,7 +2247,7 @@ define @intrinsic_vxor_mask_vi_nxv4i16_nxv4i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv4i16_nxv4i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2264,7 +2264,7 @@ define @intrinsic_vxor_vi_nxv8i16_nxv8i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2279,7 +2279,7 @@ define @intrinsic_vxor_mask_vi_nxv8i16_nxv8i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv8i16_nxv8i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vxor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2296,7 +2296,7 @@ define @intrinsic_vxor_vi_nxv16i16_nxv16i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2311,7 +2311,7 @@ define @intrinsic_vxor_mask_vi_nxv16i16_nxv16i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv16i16_nxv16i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vxor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2328,7 +2328,7 @@ define @intrinsic_vxor_vi_nxv32i16_nxv32i16_i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2343,7 +2343,7 @@ define @intrinsic_vxor_mask_vi_nxv32i16_nxv32i16_i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv32i16_nxv32i16_i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vxor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2360,7 +2360,7 @@ define @intrinsic_vxor_vi_nxv1i32_nxv1i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2375,7 +2375,7 @@ define @intrinsic_vxor_mask_vi_nxv1i32_nxv1i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv1i32_nxv1i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2392,7 +2392,7 @@ define @intrinsic_vxor_vi_nxv2i32_nxv2i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2407,7 +2407,7 @@ define @intrinsic_vxor_mask_vi_nxv2i32_nxv2i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv2i32_nxv2i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2424,7 +2424,7 @@ define @intrinsic_vxor_vi_nxv4i32_nxv4i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2439,7 +2439,7 @@ define @intrinsic_vxor_mask_vi_nxv4i32_nxv4i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv4i32_nxv4i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vxor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2456,7 +2456,7 @@ define @intrinsic_vxor_vi_nxv8i32_nxv8i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2471,7 +2471,7 @@ define @intrinsic_vxor_mask_vi_nxv8i32_nxv8i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv8i32_nxv8i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vxor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2488,7 +2488,7 @@ define @intrinsic_vxor_vi_nxv16i32_nxv16i32_i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2503,7 +2503,7 @@ define @intrinsic_vxor_mask_vi_nxv16i32_nxv16i32_i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv16i32_nxv16i32_i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vxor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2520,7 +2520,7 @@ define @intrinsic_vxor_vi_nxv1i64_nxv1i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2535,7 +2535,7 @@ define @intrinsic_vxor_mask_vi_nxv1i64_nxv1i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv1i64_nxv1i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vxor.vi v8, v9, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2552,7 +2552,7 @@ define @intrinsic_vxor_vi_nxv2i64_nxv2i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2567,7 +2567,7 @@ define @intrinsic_vxor_mask_vi_nxv2i64_nxv2i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv2i64_nxv2i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vxor.vi v8, v10, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2584,7 +2584,7 @@ define @intrinsic_vxor_vi_nxv4i64_nxv4i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2599,7 +2599,7 @@ define @intrinsic_vxor_mask_vi_nxv4i64_nxv4i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv4i64_nxv4i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vxor.vi v8, v12, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2616,7 +2616,7 @@ define @intrinsic_vxor_vi_nxv8i64_nxv8i64_i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vxor_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 9 ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -2631,7 +2631,7 @@ define @intrinsic_vxor_mask_vi_nxv8i64_nxv8i64_i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vxor_mask_vi_nxv8i64_nxv8i64_i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vxor.vi v8, v16, 9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vxor-vp.ll b/llvm/test/CodeGen/RISCV/rvv/vxor-vp.ll --- a/llvm/test/CodeGen/RISCV/rvv/vxor-vp.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vxor-vp.ll @@ -9,7 +9,7 @@ define @vxor_vv_nxv1i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv1i8( %va, %b, %m, i32 %evl) @@ -19,7 +19,7 @@ define @vxor_vv_nxv1i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -31,7 +31,7 @@ define @vxor_vx_nxv1i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -43,7 +43,7 @@ define @vxor_vx_nxv1i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -57,7 +57,7 @@ define @vxor_vi_nxv1i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -69,7 +69,7 @@ define @vxor_vi_nxv1i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -83,7 +83,7 @@ define @vxor_vi_nxv1i8_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -95,7 +95,7 @@ define @vxor_vi_nxv1i8_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -111,7 +111,7 @@ define @vxor_vv_nxv2i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv2i8( %va, %b, %m, i32 %evl) @@ -121,7 +121,7 @@ define @vxor_vv_nxv2i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -133,7 +133,7 @@ define @vxor_vx_nxv2i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -145,7 +145,7 @@ define @vxor_vx_nxv2i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -159,7 +159,7 @@ define @vxor_vi_nxv2i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -171,7 +171,7 @@ define @vxor_vi_nxv2i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -185,7 +185,7 @@ define @vxor_vi_nxv2i8_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -197,7 +197,7 @@ define @vxor_vi_nxv2i8_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -213,7 +213,7 @@ define @vxor_vv_nxv4i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv4i8( %va, %b, %m, i32 %evl) @@ -223,7 +223,7 @@ define @vxor_vv_nxv4i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -235,7 +235,7 @@ define @vxor_vx_nxv4i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -247,7 +247,7 @@ define @vxor_vx_nxv4i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -261,7 +261,7 @@ define @vxor_vi_nxv4i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -273,7 +273,7 @@ define @vxor_vi_nxv4i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -287,7 +287,7 @@ define @vxor_vi_nxv4i8_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -299,7 +299,7 @@ define @vxor_vi_nxv4i8_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -315,7 +315,7 @@ define @vxor_vv_nxv8i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv8i8( %va, %b, %m, i32 %evl) @@ -325,7 +325,7 @@ define @vxor_vv_nxv8i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -337,7 +337,7 @@ define @vxor_vx_nxv8i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -349,7 +349,7 @@ define @vxor_vx_nxv8i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -363,7 +363,7 @@ define @vxor_vi_nxv8i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -375,7 +375,7 @@ define @vxor_vi_nxv8i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -389,7 +389,7 @@ define @vxor_vi_nxv8i8_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -401,7 +401,7 @@ define @vxor_vi_nxv8i8_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -417,7 +417,7 @@ define @vxor_vv_nxv16i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv16i8( %va, %b, %m, i32 %evl) @@ -427,7 +427,7 @@ define @vxor_vv_nxv16i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -439,7 +439,7 @@ define @vxor_vx_nxv16i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -451,7 +451,7 @@ define @vxor_vx_nxv16i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -465,7 +465,7 @@ define @vxor_vi_nxv16i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -477,7 +477,7 @@ define @vxor_vi_nxv16i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -491,7 +491,7 @@ define @vxor_vi_nxv16i8_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -503,7 +503,7 @@ define @vxor_vi_nxv16i8_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -519,7 +519,7 @@ define @vxor_vv_nxv32i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv32i8( %va, %b, %m, i32 %evl) @@ -529,7 +529,7 @@ define @vxor_vv_nxv32i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -541,7 +541,7 @@ define @vxor_vx_nxv32i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -553,7 +553,7 @@ define @vxor_vx_nxv32i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -567,7 +567,7 @@ define @vxor_vi_nxv32i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv32i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -579,7 +579,7 @@ define @vxor_vi_nxv32i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv32i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -593,7 +593,7 @@ define @vxor_vi_nxv32i8_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv32i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -605,7 +605,7 @@ define @vxor_vi_nxv32i8_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv32i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -621,7 +621,7 @@ define @vxor_vv_nxv64i8( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv64i8( %va, %b, %m, i32 %evl) @@ -631,7 +631,7 @@ define @vxor_vv_nxv64i8_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -643,7 +643,7 @@ define @vxor_vx_nxv64i8( %va, i8 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -655,7 +655,7 @@ define @vxor_vx_nxv64i8_unmasked( %va, i8 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e8,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 %b, i32 0 @@ -669,7 +669,7 @@ define @vxor_vi_nxv64i8( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv64i8: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -681,7 +681,7 @@ define @vxor_vi_nxv64i8_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv64i8_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 7, i32 0 @@ -695,7 +695,7 @@ define @vxor_vi_nxv64i8_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv64i8_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -707,7 +707,7 @@ define @vxor_vi_nxv64i8_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv64i8_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e8,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e8,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i8 -1, i32 0 @@ -723,7 +723,7 @@ define @vxor_vv_nxv1i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv1i16( %va, %b, %m, i32 %evl) @@ -733,7 +733,7 @@ define @vxor_vv_nxv1i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -745,7 +745,7 @@ define @vxor_vx_nxv1i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -757,7 +757,7 @@ define @vxor_vx_nxv1i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -771,7 +771,7 @@ define @vxor_vi_nxv1i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -783,7 +783,7 @@ define @vxor_vi_nxv1i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -797,7 +797,7 @@ define @vxor_vi_nxv1i16_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -809,7 +809,7 @@ define @vxor_vi_nxv1i16_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -825,7 +825,7 @@ define @vxor_vv_nxv2i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv2i16( %va, %b, %m, i32 %evl) @@ -835,7 +835,7 @@ define @vxor_vv_nxv2i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -847,7 +847,7 @@ define @vxor_vx_nxv2i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -859,7 +859,7 @@ define @vxor_vx_nxv2i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -873,7 +873,7 @@ define @vxor_vi_nxv2i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -885,7 +885,7 @@ define @vxor_vi_nxv2i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -899,7 +899,7 @@ define @vxor_vi_nxv2i16_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -911,7 +911,7 @@ define @vxor_vi_nxv2i16_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -927,7 +927,7 @@ define @vxor_vv_nxv4i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv4i16( %va, %b, %m, i32 %evl) @@ -937,7 +937,7 @@ define @vxor_vv_nxv4i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -949,7 +949,7 @@ define @vxor_vx_nxv4i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -961,7 +961,7 @@ define @vxor_vx_nxv4i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -975,7 +975,7 @@ define @vxor_vi_nxv4i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -987,7 +987,7 @@ define @vxor_vi_nxv4i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -1001,7 +1001,7 @@ define @vxor_vi_nxv4i16_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -1013,7 +1013,7 @@ define @vxor_vi_nxv4i16_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -1029,7 +1029,7 @@ define @vxor_vv_nxv8i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv8i16( %va, %b, %m, i32 %evl) @@ -1039,7 +1039,7 @@ define @vxor_vv_nxv8i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1051,7 +1051,7 @@ define @vxor_vx_nxv8i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -1063,7 +1063,7 @@ define @vxor_vx_nxv8i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -1077,7 +1077,7 @@ define @vxor_vi_nxv8i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -1089,7 +1089,7 @@ define @vxor_vi_nxv8i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -1103,7 +1103,7 @@ define @vxor_vi_nxv8i16_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -1115,7 +1115,7 @@ define @vxor_vi_nxv8i16_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -1131,7 +1131,7 @@ define @vxor_vv_nxv16i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv16i16( %va, %b, %m, i32 %evl) @@ -1141,7 +1141,7 @@ define @vxor_vv_nxv16i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1153,7 +1153,7 @@ define @vxor_vx_nxv16i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -1165,7 +1165,7 @@ define @vxor_vx_nxv16i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -1179,7 +1179,7 @@ define @vxor_vi_nxv16i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -1191,7 +1191,7 @@ define @vxor_vi_nxv16i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -1205,7 +1205,7 @@ define @vxor_vi_nxv16i16_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -1217,7 +1217,7 @@ define @vxor_vi_nxv16i16_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -1233,7 +1233,7 @@ define @vxor_vv_nxv32i16( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv32i16( %va, %b, %m, i32 %evl) @@ -1243,7 +1243,7 @@ define @vxor_vv_nxv32i16_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1255,7 +1255,7 @@ define @vxor_vx_nxv32i16( %va, i16 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -1267,7 +1267,7 @@ define @vxor_vx_nxv32i16_unmasked( %va, i16 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e16,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 %b, i32 0 @@ -1281,7 +1281,7 @@ define @vxor_vi_nxv32i16( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv32i16: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -1293,7 +1293,7 @@ define @vxor_vi_nxv32i16_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv32i16_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 7, i32 0 @@ -1307,7 +1307,7 @@ define @vxor_vi_nxv32i16_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv32i16_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -1319,7 +1319,7 @@ define @vxor_vi_nxv32i16_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv32i16_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i16 -1, i32 0 @@ -1335,7 +1335,7 @@ define @vxor_vv_nxv1i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv1i32( %va, %b, %m, i32 %evl) @@ -1345,7 +1345,7 @@ define @vxor_vv_nxv1i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1357,7 +1357,7 @@ define @vxor_vx_nxv1i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1369,7 +1369,7 @@ define @vxor_vx_nxv1i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1383,7 +1383,7 @@ define @vxor_vi_nxv1i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1395,7 +1395,7 @@ define @vxor_vi_nxv1i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1409,7 +1409,7 @@ define @vxor_vi_nxv1i32_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1421,7 +1421,7 @@ define @vxor_vi_nxv1i32_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1437,7 +1437,7 @@ define @vxor_vv_nxv2i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv2i32( %va, %b, %m, i32 %evl) @@ -1447,7 +1447,7 @@ define @vxor_vv_nxv2i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1459,7 +1459,7 @@ define @vxor_vx_nxv2i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1471,7 +1471,7 @@ define @vxor_vx_nxv2i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m1,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1485,7 +1485,7 @@ define @vxor_vi_nxv2i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1497,7 +1497,7 @@ define @vxor_vi_nxv2i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1511,7 +1511,7 @@ define @vxor_vi_nxv2i32_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1523,7 +1523,7 @@ define @vxor_vi_nxv2i32_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1539,7 +1539,7 @@ define @vxor_vv_nxv4i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv4i32( %va, %b, %m, i32 %evl) @@ -1549,7 +1549,7 @@ define @vxor_vv_nxv4i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1561,7 +1561,7 @@ define @vxor_vx_nxv4i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1573,7 +1573,7 @@ define @vxor_vx_nxv4i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m2,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1587,7 +1587,7 @@ define @vxor_vi_nxv4i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1599,7 +1599,7 @@ define @vxor_vi_nxv4i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1613,7 +1613,7 @@ define @vxor_vi_nxv4i32_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1625,7 +1625,7 @@ define @vxor_vi_nxv4i32_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1641,7 +1641,7 @@ define @vxor_vv_nxv8i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv8i32( %va, %b, %m, i32 %evl) @@ -1651,7 +1651,7 @@ define @vxor_vv_nxv8i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1663,7 +1663,7 @@ define @vxor_vx_nxv8i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1675,7 +1675,7 @@ define @vxor_vx_nxv8i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m4,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1689,7 +1689,7 @@ define @vxor_vi_nxv8i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1701,7 +1701,7 @@ define @vxor_vi_nxv8i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1715,7 +1715,7 @@ define @vxor_vi_nxv8i32_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1727,7 +1727,7 @@ define @vxor_vi_nxv8i32_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1743,7 +1743,7 @@ define @vxor_vv_nxv16i32( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv16i32( %va, %b, %m, i32 %evl) @@ -1753,7 +1753,7 @@ define @vxor_vv_nxv16i32_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1765,7 +1765,7 @@ define @vxor_vx_nxv16i32( %va, i32 %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1777,7 +1777,7 @@ define @vxor_vx_nxv16i32_unmasked( %va, i32 %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vx_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a1, a1, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a1, e32,m8,ta,mu ; CHECK-NEXT: vxor.vx v8, v8, a0 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 %b, i32 0 @@ -1791,7 +1791,7 @@ define @vxor_vi_nxv16i32( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i32: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1803,7 +1803,7 @@ define @vxor_vi_nxv16i32_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i32_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 7, i32 0 @@ -1817,7 +1817,7 @@ define @vxor_vi_nxv16i32_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i32_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1829,7 +1829,7 @@ define @vxor_vi_nxv16i32_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv16i32_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i32 -1, i32 0 @@ -1845,7 +1845,7 @@ define @vxor_vv_nxv1i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv1i64( %va, %b, %m, i32 %evl) @@ -1855,7 +1855,7 @@ define @vxor_vv_nxv1i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v9 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -1874,14 +1874,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v25, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_nxv1i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1900,14 +1900,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m1,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v25, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m1,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m1,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v25 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_nxv1i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m1,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m1,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -1921,7 +1921,7 @@ define @vxor_vi_nxv1i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 7, i32 0 @@ -1933,7 +1933,7 @@ define @vxor_vi_nxv1i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 7, i32 0 @@ -1947,7 +1947,7 @@ define @vxor_vi_nxv1i64_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i64_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1959,7 +1959,7 @@ define @vxor_vi_nxv1i64_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv1i64_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -1975,7 +1975,7 @@ define @vxor_vv_nxv2i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv2i64( %va, %b, %m, i32 %evl) @@ -1985,7 +1985,7 @@ define @vxor_vv_nxv2i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v10 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -2004,14 +2004,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v26, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_nxv2i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -2030,14 +2030,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m2,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v26, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m2,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m2,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v26 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_nxv2i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m2,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m2,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -2051,7 +2051,7 @@ define @vxor_vi_nxv2i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 7, i32 0 @@ -2063,7 +2063,7 @@ define @vxor_vi_nxv2i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 7, i32 0 @@ -2077,7 +2077,7 @@ define @vxor_vi_nxv2i64_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i64_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -2089,7 +2089,7 @@ define @vxor_vi_nxv2i64_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv2i64_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -2105,7 +2105,7 @@ define @vxor_vv_nxv4i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv4i64( %va, %b, %m, i32 %evl) @@ -2115,7 +2115,7 @@ define @vxor_vv_nxv4i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v12 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -2134,14 +2134,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v28, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_nxv4i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -2160,14 +2160,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m4,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v28, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m4,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m4,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v28 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_nxv4i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m4,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m4,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -2181,7 +2181,7 @@ define @vxor_vi_nxv4i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 7, i32 0 @@ -2193,7 +2193,7 @@ define @vxor_vi_nxv4i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 7, i32 0 @@ -2207,7 +2207,7 @@ define @vxor_vi_nxv4i64_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i64_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -2219,7 +2219,7 @@ define @vxor_vi_nxv4i64_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv4i64_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -2235,7 +2235,7 @@ define @vxor_vv_nxv8i64( %va, %b, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16, v0.t ; CHECK-NEXT: ret %v = call @llvm.vp.xor.nxv8i64( %va, %b, %m, i32 %evl) @@ -2245,7 +2245,7 @@ define @vxor_vv_nxv8i64_unmasked( %va, %b, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vv_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vv v8, v8, v16 ; CHECK-NEXT: ret %head = insertelement undef, i1 true, i32 0 @@ -2264,14 +2264,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v16, v0.t ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_nxv8i64: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0, v0.t ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -2290,14 +2290,14 @@ ; RV32-NEXT: vsetvli a0, zero, e64,m8,ta,mu ; RV32-NEXT: addi a0, sp, 8 ; RV32-NEXT: vlse64.v v16, (a0), zero -; RV32-NEXT: vsetvli a0, a2, e64,m8,ta,mu +; RV32-NEXT: vsetvli zero, a2, e64,m8,ta,mu ; RV32-NEXT: vxor.vv v8, v8, v16 ; RV32-NEXT: addi sp, sp, 16 ; RV32-NEXT: ret ; ; RV64-LABEL: vxor_vx_nxv8i64_unmasked: ; RV64: # %bb.0: -; RV64-NEXT: vsetvli a1, a1, e64,m8,ta,mu +; RV64-NEXT: vsetvli zero, a1, e64,m8,ta,mu ; RV64-NEXT: vxor.vx v8, v8, a0 ; RV64-NEXT: ret %elt.head = insertelement undef, i64 %b, i32 0 @@ -2311,7 +2311,7 @@ define @vxor_vi_nxv8i64( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i64: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 7, i32 0 @@ -2323,7 +2323,7 @@ define @vxor_vi_nxv8i64_unmasked( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i64_unmasked: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, 7 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 7, i32 0 @@ -2337,7 +2337,7 @@ define @vxor_vi_nxv8i64_1( %va, %m, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i64_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vnot.v v8, v8, v0.t ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 @@ -2349,7 +2349,7 @@ define @vxor_vi_nxv8i64_unmasked_1( %va, i32 zeroext %evl) { ; CHECK-LABEL: vxor_vi_nxv8i64_unmasked_1: ; CHECK: # %bb.0: -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vxor.vi v8, v8, -1 ; CHECK-NEXT: ret %elt.head = insertelement undef, i64 -1, i32 0 diff --git a/llvm/test/CodeGen/RISCV/rvv/vzext-rv32.ll b/llvm/test/CodeGen/RISCV/rvv/vzext-rv32.ll --- a/llvm/test/CodeGen/RISCV/rvv/vzext-rv32.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vzext-rv32.ll @@ -8,7 +8,7 @@ define @intrinsic_vzext_vf8_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf8 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vzext_mask_vf8_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vzext.vf8 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vzext_vf8_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vzext.vf8 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vzext_mask_vf8_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vzext.vf8 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vzext_vf8_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vzext.vf8 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vzext_mask_vf8_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vzext.vf8 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vzext_vf8_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vzext.vf8 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vzext_mask_vf8_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vzext.vf8 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vzext_vf4_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vzext_mask_vf4_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vzext_vf4_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vzext.vf4 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vzext_mask_vf4_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vzext_vf4_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vzext.vf4 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vzext_mask_vf4_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vzext_vf4_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vzext.vf4 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vzext_mask_vf4_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vzext_vf4_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vzext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vzext_mask_vf4_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vzext_vf4_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vzext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vzext_mask_vf4_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vzext_vf4_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vzext.vf4 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vzext_mask_vf4_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vzext_vf4_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vzext.vf4 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vzext_mask_vf4_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vzext_vf4_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vzext.vf4 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vzext_mask_vf4_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vzext_vf2_nxv1i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vzext_mask_vf2_nxv1i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vzext_vf2_nxv2i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vzext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vzext_mask_vf2_nxv2i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -623,7 +623,7 @@ define @intrinsic_vzext_vf2_nxv4i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vzext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -644,7 +644,7 @@ define @intrinsic_vzext_mask_vf2_nxv4i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -664,7 +664,7 @@ define @intrinsic_vzext_vf2_nxv8i64( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vzext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vzext_mask_vf2_nxv8i64( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -705,7 +705,7 @@ define @intrinsic_vzext_vf2_nxv1i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -726,7 +726,7 @@ define @intrinsic_vzext_mask_vf2_nxv1i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vzext_vf2_nxv2i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -767,7 +767,7 @@ define @intrinsic_vzext_mask_vf2_nxv2i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -787,7 +787,7 @@ define @intrinsic_vzext_vf2_nxv4i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vzext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -808,7 +808,7 @@ define @intrinsic_vzext_mask_vf2_nxv4i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -828,7 +828,7 @@ define @intrinsic_vzext_vf2_nxv8i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vzext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -849,7 +849,7 @@ define @intrinsic_vzext_mask_vf2_nxv8i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -869,7 +869,7 @@ define @intrinsic_vzext_vf2_nxv16i32( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vzext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -890,7 +890,7 @@ define @intrinsic_vzext_mask_vf2_nxv16i32( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -910,7 +910,7 @@ define @intrinsic_vzext_vf2_nxv1i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -931,7 +931,7 @@ define @intrinsic_vzext_mask_vf2_nxv1i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vzext_vf2_nxv2i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -972,7 +972,7 @@ define @intrinsic_vzext_mask_vf2_nxv2i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -992,7 +992,7 @@ define @intrinsic_vzext_vf2_nxv4i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1013,7 +1013,7 @@ define @intrinsic_vzext_mask_vf2_nxv4i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1033,7 +1033,7 @@ define @intrinsic_vzext_vf2_nxv8i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vzext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ define @intrinsic_vzext_mask_vf2_nxv8i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1074,7 +1074,7 @@ define @intrinsic_vzext_vf2_nxv16i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vzext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1095,7 +1095,7 @@ define @intrinsic_vzext_mask_vf2_nxv16i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ define @intrinsic_vzext_vf2_nxv32i16( %0, i32 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vzext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1136,7 +1136,7 @@ define @intrinsic_vzext_mask_vf2_nxv32i16( %0, %1, %2, i32 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/vzext-rv64.ll b/llvm/test/CodeGen/RISCV/rvv/vzext-rv64.ll --- a/llvm/test/CodeGen/RISCV/rvv/vzext-rv64.ll +++ b/llvm/test/CodeGen/RISCV/rvv/vzext-rv64.ll @@ -8,7 +8,7 @@ define @intrinsic_vzext_vf8_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf8 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -29,7 +29,7 @@ define @intrinsic_vzext_mask_vf8_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf8_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vzext.vf8 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -49,7 +49,7 @@ define @intrinsic_vzext_vf8_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vzext.vf8 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -70,7 +70,7 @@ define @intrinsic_vzext_mask_vf8_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf8_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vzext.vf8 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -90,7 +90,7 @@ define @intrinsic_vzext_vf8_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vzext.vf8 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -111,7 +111,7 @@ define @intrinsic_vzext_mask_vf8_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf8_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vzext.vf8 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -131,7 +131,7 @@ define @intrinsic_vzext_vf8_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vzext.vf8 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -152,7 +152,7 @@ define @intrinsic_vzext_mask_vf8_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf8_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vzext.vf8 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -172,7 +172,7 @@ define @intrinsic_vzext_vf4_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -193,7 +193,7 @@ define @intrinsic_vzext_mask_vf4_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -213,7 +213,7 @@ define @intrinsic_vzext_vf4_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vzext.vf4 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -234,7 +234,7 @@ define @intrinsic_vzext_mask_vf4_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -254,7 +254,7 @@ define @intrinsic_vzext_vf4_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vzext.vf4 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -275,7 +275,7 @@ define @intrinsic_vzext_mask_vf4_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -295,7 +295,7 @@ define @intrinsic_vzext_vf4_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vzext.vf4 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -316,7 +316,7 @@ define @intrinsic_vzext_mask_vf4_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -336,7 +336,7 @@ define @intrinsic_vzext_vf4_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vzext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -357,7 +357,7 @@ define @intrinsic_vzext_mask_vf4_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -377,7 +377,7 @@ define @intrinsic_vzext_vf4_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vzext.vf4 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -398,7 +398,7 @@ define @intrinsic_vzext_mask_vf4_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -418,7 +418,7 @@ define @intrinsic_vzext_vf4_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vzext.vf4 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -439,7 +439,7 @@ define @intrinsic_vzext_mask_vf4_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -459,7 +459,7 @@ define @intrinsic_vzext_vf4_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vzext.vf4 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -480,7 +480,7 @@ define @intrinsic_vzext_mask_vf4_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -500,7 +500,7 @@ define @intrinsic_vzext_vf4_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf4_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vzext.vf4 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -521,7 +521,7 @@ define @intrinsic_vzext_mask_vf4_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf4_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vzext.vf4 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -541,7 +541,7 @@ define @intrinsic_vzext_vf2_nxv1i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -562,7 +562,7 @@ define @intrinsic_vzext_mask_vf2_nxv1i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv1i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -582,7 +582,7 @@ define @intrinsic_vzext_vf2_nxv2i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,ta,mu ; CHECK-NEXT: vzext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -603,7 +603,7 @@ define @intrinsic_vzext_mask_vf2_nxv2i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv2i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -623,7 +623,7 @@ define @intrinsic_vzext_vf2_nxv4i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,ta,mu ; CHECK-NEXT: vzext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -644,7 +644,7 @@ define @intrinsic_vzext_mask_vf2_nxv4i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv4i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m4,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -664,7 +664,7 @@ define @intrinsic_vzext_vf2_nxv8i64( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,ta,mu ; CHECK-NEXT: vzext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -685,7 +685,7 @@ define @intrinsic_vzext_mask_vf2_nxv8i64( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv8i64: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e64,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m8,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -705,7 +705,7 @@ define @intrinsic_vzext_vf2_nxv1i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -726,7 +726,7 @@ define @intrinsic_vzext_mask_vf2_nxv1i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv1i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -746,7 +746,7 @@ define @intrinsic_vzext_vf2_nxv2i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -767,7 +767,7 @@ define @intrinsic_vzext_mask_vf2_nxv2i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv2i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m1,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -787,7 +787,7 @@ define @intrinsic_vzext_vf2_nxv4i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,ta,mu ; CHECK-NEXT: vzext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -808,7 +808,7 @@ define @intrinsic_vzext_mask_vf2_nxv4i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv4i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -828,7 +828,7 @@ define @intrinsic_vzext_vf2_nxv8i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,ta,mu ; CHECK-NEXT: vzext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -849,7 +849,7 @@ define @intrinsic_vzext_mask_vf2_nxv8i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv8i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m4,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -869,7 +869,7 @@ define @intrinsic_vzext_vf2_nxv16i32( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,ta,mu ; CHECK-NEXT: vzext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -890,7 +890,7 @@ define @intrinsic_vzext_mask_vf2_nxv16i32( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv16i32: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e32,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e32,m8,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -910,7 +910,7 @@ define @intrinsic_vzext_vf2_nxv1i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -931,7 +931,7 @@ define @intrinsic_vzext_mask_vf2_nxv1i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv1i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -951,7 +951,7 @@ define @intrinsic_vzext_vf2_nxv2i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -972,7 +972,7 @@ define @intrinsic_vzext_mask_vf2_nxv2i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv2i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,mf2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -992,7 +992,7 @@ define @intrinsic_vzext_vf2_nxv4i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,ta,mu ; CHECK-NEXT: vzext.vf2 v25, v8 ; CHECK-NEXT: vmv1r.v v8, v25 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1013,7 +1013,7 @@ define @intrinsic_vzext_mask_vf2_nxv4i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv4i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m1,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m1,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v9, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1033,7 +1033,7 @@ define @intrinsic_vzext_vf2_nxv8i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,ta,mu ; CHECK-NEXT: vzext.vf2 v26, v8 ; CHECK-NEXT: vmv2r.v v8, v26 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1054,7 +1054,7 @@ define @intrinsic_vzext_mask_vf2_nxv8i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv8i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m2,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m2,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v10, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1074,7 +1074,7 @@ define @intrinsic_vzext_vf2_nxv16i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,ta,mu ; CHECK-NEXT: vzext.vf2 v28, v8 ; CHECK-NEXT: vmv4r.v v8, v28 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1095,7 +1095,7 @@ define @intrinsic_vzext_mask_vf2_nxv16i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m4,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m4,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v12, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: @@ -1115,7 +1115,7 @@ define @intrinsic_vzext_vf2_nxv32i16( %0, i64 %1) nounwind { ; CHECK-LABEL: intrinsic_vzext_vf2_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,ta,mu ; CHECK-NEXT: vzext.vf2 v16, v8 ; CHECK-NEXT: vmv8r.v v8, v16 ; CHECK-NEXT: jalr zero, 0(ra) @@ -1136,7 +1136,7 @@ define @intrinsic_vzext_mask_vf2_nxv32i16( %0, %1, %2, i64 %3) nounwind { ; CHECK-LABEL: intrinsic_vzext_mask_vf2_nxv32i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetvli a0, a0, e16,m8,tu,mu +; CHECK-NEXT: vsetvli zero, a0, e16,m8,tu,mu ; CHECK-NEXT: vzext.vf2 v8, v16, v0.t ; CHECK-NEXT: jalr zero, 0(ra) entry: diff --git a/llvm/test/CodeGen/RISCV/rvv/zvlsseg-spill.mir b/llvm/test/CodeGen/RISCV/rvv/zvlsseg-spill.mir --- a/llvm/test/CodeGen/RISCV/rvv/zvlsseg-spill.mir +++ b/llvm/test/CodeGen/RISCV/rvv/zvlsseg-spill.mir @@ -25,7 +25,7 @@ ; CHECK: $x12 = PseudoReadVLENB ; CHECK: $x12 = SLLI killed $x12, 3 ; CHECK: $x2 = SUB $x2, killed $x12 - ; CHECK: dead renamable $x11 = PseudoVSETVLI killed renamable $x11, 88, implicit-def $vl, implicit-def $vtype + ; CHECK: dead $x0 = PseudoVSETVLI killed renamable $x11, 88, implicit-def $vl, implicit-def $vtype ; CHECK: $v0_v1_v2_v3_v4_v5_v6 = PseudoVLSEG7E64_V_M1 renamable $x10, $noreg, 6, implicit $vl, implicit $vtype ; CHECK: $x11 = ADDI $x2, 16 ; CHECK: $x12 = PseudoReadVLENB diff --git a/llvm/test/CodeGen/RISCV/rvv/zvlsseg-zero-vl.ll b/llvm/test/CodeGen/RISCV/rvv/zvlsseg-zero-vl.ll --- a/llvm/test/CodeGen/RISCV/rvv/zvlsseg-zero-vl.ll +++ b/llvm/test/CodeGen/RISCV/rvv/zvlsseg-zero-vl.ll @@ -11,10 +11,10 @@ define @test_vlseg2_mask_nxv16i16(i16* %base, %mask) { ; CHECK-LABEL: test_vlseg2_mask_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0) ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16.v v4, (a0), v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -32,10 +32,10 @@ define @test_vlsseg2_mask_nxv16i16(i16* %base, i64 %offset, %mask) { ; CHECK-LABEL: test_vlsseg2_mask_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetivli a2, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1 ; CHECK-NEXT: vmv4r.v v8, v4 -; CHECK-NEXT: vsetivli a2, 0, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,tu,mu ; CHECK-NEXT: vlsseg2e16.v v4, (a0), a1, v0.t ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v4m4_v8m4 ; CHECK-NEXT: ret @@ -52,10 +52,10 @@ define @test_vloxseg2_mask_nxv16i16_nxv16i16(i16* %base, %index, %mask) { ; CHECK-LABEL: test_vloxseg2_mask_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vloxseg2ei16.v v12, (a0), v8 ; CHECK-NEXT: vmv4r.v v16, v12 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,tu,mu ; CHECK-NEXT: vloxseg2ei16.v v12, (a0), v8, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: ret @@ -73,10 +73,10 @@ define @test_vluxseg2_mask_nxv16i16_nxv16i16(i16* %base, %index, %mask) { ; CHECK-LABEL: test_vluxseg2_mask_nxv16i16_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vluxseg2ei16.v v12, (a0), v8 ; CHECK-NEXT: vmv4r.v v16, v12 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,tu,mu ; CHECK-NEXT: vluxseg2ei16.v v12, (a0), v8, v0.t ; CHECK-NEXT: vmv4r.v v8, v16 ; CHECK-NEXT: ret @@ -94,7 +94,7 @@ define @test_vlseg2ff_nxv16i16(i16* %base, i64* %outvl) { ; CHECK-LABEL: test_vlseg2ff_nxv16i16: ; CHECK: # %bb.0: # %entry -; CHECK-NEXT: vsetivli a2, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0) ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a1) @@ -112,7 +112,7 @@ ; CHECK-LABEL: test_vlseg2ff_mask_nxv16i16: ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: vmv4r.v v4, v8 -; CHECK-NEXT: vsetivli a2, 0, e16,m4,tu,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,tu,mu ; CHECK-NEXT: vlseg2e16ff.v v4, (a0), v0.t ; CHECK-NEXT: csrr a0, vl ; CHECK-NEXT: sd a0, 0(a1) @@ -134,7 +134,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0) ; CHECK-NEXT: ret entry: @@ -147,7 +147,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vsseg2e16.v v8, (a0), v0.t ; CHECK-NEXT: ret entry: @@ -163,7 +163,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetivli a2, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1 ; CHECK-NEXT: ret entry: @@ -176,7 +176,7 @@ ; CHECK: # %bb.0: # %entry ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetivli a2, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vssseg2e16.v v8, (a0), a1, v0.t ; CHECK-NEXT: ret entry: @@ -193,7 +193,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -207,7 +207,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vsoxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: @@ -224,7 +224,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28 ; CHECK-NEXT: ret entry: @@ -238,7 +238,7 @@ ; CHECK-NEXT: # kill: def $v8m4 killed $v8m4 killed $v8m4_v12m4 def $v8m4_v12m4 ; CHECK-NEXT: vmv4r.v v28, v12 ; CHECK-NEXT: vmv4r.v v12, v8 -; CHECK-NEXT: vsetivli a1, 0, e16,m4,ta,mu +; CHECK-NEXT: vsetivli zero, 0, e16,m4,ta,mu ; CHECK-NEXT: vsuxseg2ei16.v v8, (a0), v28, v0.t ; CHECK-NEXT: ret entry: diff --git a/llvm/test/CodeGen/RISCV/spill-fpr-scalar.ll b/llvm/test/CodeGen/RISCV/spill-fpr-scalar.ll --- a/llvm/test/CodeGen/RISCV/spill-fpr-scalar.ll +++ b/llvm/test/CodeGen/RISCV/spill-fpr-scalar.ll @@ -20,7 +20,7 @@ ; CHECK-NEXT: fsh ft0, 14(sp) # 2-byte Folded Spill ; CHECK-NEXT: #APP ; CHECK-NEXT: #NO_APP -; CHECK-NEXT: vsetvli a0, a0, e16,mf4,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e16,mf4,ta,mu ; CHECK-NEXT: flh ft0, 14(sp) # 2-byte Folded Reload ; CHECK-NEXT: vfmv.v.f v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 @@ -41,7 +41,7 @@ ; CHECK-NEXT: fsw ft0, 12(sp) # 4-byte Folded Spill ; CHECK-NEXT: #APP ; CHECK-NEXT: #NO_APP -; CHECK-NEXT: vsetvli a0, a0, e32,mf2,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e32,mf2,ta,mu ; CHECK-NEXT: flw ft0, 12(sp) # 4-byte Folded Reload ; CHECK-NEXT: vfmv.v.f v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 @@ -62,7 +62,7 @@ ; CHECK-NEXT: fsd ft0, 8(sp) # 8-byte Folded Spill ; CHECK-NEXT: #APP ; CHECK-NEXT: #NO_APP -; CHECK-NEXT: vsetvli a0, a0, e64,m1,ta,mu +; CHECK-NEXT: vsetvli zero, a0, e64,m1,ta,mu ; CHECK-NEXT: fld ft0, 8(sp) # 8-byte Folded Reload ; CHECK-NEXT: vfmv.v.f v8, ft0 ; CHECK-NEXT: addi sp, sp, 16 diff --git a/llvm/test/CodeGen/RISCV/srem-seteq-illegal-types.ll b/llvm/test/CodeGen/RISCV/srem-seteq-illegal-types.ll --- a/llvm/test/CodeGen/RISCV/srem-seteq-illegal-types.ll +++ b/llvm/test/CodeGen/RISCV/srem-seteq-illegal-types.ll @@ -712,9 +712,9 @@ ; RV32MV-NEXT: sw a1, 12(sp) ; RV32MV-NEXT: sw a0, 8(sp) ; RV32MV-NEXT: addi a0, zero, 85 -; RV32MV-NEXT: vsetivli a1, 1, e8,mf8,ta,mu +; RV32MV-NEXT: vsetivli zero, 1, e8,mf8,ta,mu ; RV32MV-NEXT: vmv.s.x v0, a0 -; RV32MV-NEXT: vsetivli a0, 8, e32,m2,ta,mu +; RV32MV-NEXT: vsetivli zero, 8, e32,m2,ta,mu ; RV32MV-NEXT: vmv.v.i v26, 1 ; RV32MV-NEXT: vle32.v v28, (sp) ; RV32MV-NEXT: lui a0, %hi(.LCPI3_0) @@ -722,14 +722,14 @@ ; RV32MV-NEXT: vle32.v v30, (a0) ; RV32MV-NEXT: vmerge.vim v26, v26, -1, v0 ; RV32MV-NEXT: vand.vv v26, v28, v26 -; RV32MV-NEXT: vsetivli a0, 4, e64,m2,ta,mu +; RV32MV-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV32MV-NEXT: vmsne.vv v0, v26, v30 ; RV32MV-NEXT: vmv.v.i v26, 0 ; RV32MV-NEXT: vmerge.vim v26, v26, -1, v0 ; RV32MV-NEXT: vsetvli zero, zero, e32,m2,ta,mu ; RV32MV-NEXT: vmv.x.s a0, v26 ; RV32MV-NEXT: sw a0, 0(s1) -; RV32MV-NEXT: vsetivli a0, 1, e32,m2,ta,mu +; RV32MV-NEXT: vsetivli zero, 1, e32,m2,ta,mu ; RV32MV-NEXT: vslidedown.vi v28, v26, 1 ; RV32MV-NEXT: vmv.x.s a0, v28 ; RV32MV-NEXT: vslidedown.vi v28, v26, 2 @@ -837,7 +837,7 @@ ; RV64MV-NEXT: sub a1, a1, a2 ; RV64MV-NEXT: add a1, a4, a1 ; RV64MV-NEXT: sd a1, 8(sp) -; RV64MV-NEXT: vsetivli a1, 4, e64,m2,ta,mu +; RV64MV-NEXT: vsetivli zero, 4, e64,m2,ta,mu ; RV64MV-NEXT: vle64.v v26, (sp) ; RV64MV-NEXT: lui a1, %hi(.LCPI3_0) ; RV64MV-NEXT: addi a1, a1, %lo(.LCPI3_0) @@ -847,7 +847,7 @@ ; RV64MV-NEXT: vmsne.vv v0, v26, v28 ; RV64MV-NEXT: vmv.v.i v26, 0 ; RV64MV-NEXT: vmerge.vim v26, v26, -1, v0 -; RV64MV-NEXT: vsetivli a2, 1, e64,m2,ta,mu +; RV64MV-NEXT: vsetivli zero, 1, e64,m2,ta,mu ; RV64MV-NEXT: vslidedown.vi v28, v26, 2 ; RV64MV-NEXT: vmv.x.s a2, v28 ; RV64MV-NEXT: srli a3, a2, 30 diff --git a/llvm/test/CodeGen/RISCV/urem-seteq-illegal-types.ll b/llvm/test/CodeGen/RISCV/urem-seteq-illegal-types.ll --- a/llvm/test/CodeGen/RISCV/urem-seteq-illegal-types.ll +++ b/llvm/test/CodeGen/RISCV/urem-seteq-illegal-types.ll @@ -566,7 +566,7 @@ ; RV32MV-NEXT: or a1, a1, a2 ; RV32MV-NEXT: andi a1, a1, 2047 ; RV32MV-NEXT: sh a1, 12(sp) -; RV32MV-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV32MV-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV32MV-NEXT: addi a1, sp, 8 ; RV32MV-NEXT: vle16.v v25, (a1) ; RV32MV-NEXT: lui a1, %hi(.LCPI4_0) @@ -594,7 +594,7 @@ ; RV32MV-NEXT: vand.vx v25, v25, a1 ; RV32MV-NEXT: vmsltu.vv v0, v29, v25 ; RV32MV-NEXT: vmerge.vim v25, v27, -1, v0 -; RV32MV-NEXT: vsetivli a1, 1, e16,mf2,ta,mu +; RV32MV-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; RV32MV-NEXT: vslidedown.vi v26, v25, 2 ; RV32MV-NEXT: vmv.x.s a1, v26 ; RV32MV-NEXT: srli a2, a1, 10 @@ -627,7 +627,7 @@ ; RV64MV-NEXT: srli a1, a1, 11 ; RV64MV-NEXT: andi a1, a1, 2047 ; RV64MV-NEXT: sh a1, 10(sp) -; RV64MV-NEXT: vsetivli a1, 4, e16,mf2,ta,mu +; RV64MV-NEXT: vsetivli zero, 4, e16,mf2,ta,mu ; RV64MV-NEXT: addi a1, sp, 8 ; RV64MV-NEXT: vle16.v v25, (a1) ; RV64MV-NEXT: lui a1, %hi(.LCPI4_0) @@ -657,7 +657,7 @@ ; RV64MV-NEXT: vmerge.vim v25, v27, -1, v0 ; RV64MV-NEXT: vmv.x.s a1, v25 ; RV64MV-NEXT: andi a1, a1, 2047 -; RV64MV-NEXT: vsetivli a2, 1, e16,mf2,ta,mu +; RV64MV-NEXT: vsetivli zero, 1, e16,mf2,ta,mu ; RV64MV-NEXT: vslidedown.vi v26, v25, 1 ; RV64MV-NEXT: vmv.x.s a2, v26 ; RV64MV-NEXT: andi a2, a2, 2047